JPH03241744A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03241744A JPH03241744A JP2038934A JP3893490A JPH03241744A JP H03241744 A JPH03241744 A JP H03241744A JP 2038934 A JP2038934 A JP 2038934A JP 3893490 A JP3893490 A JP 3893490A JP H03241744 A JPH03241744 A JP H03241744A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- wiring layer
- metal wiring
- semiconductor device
- type region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 50
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000000523 sample Substances 0.000 claims abstract description 10
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 4
- 239000000956 alloy Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 12
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000000992 sputter etching Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 239000011261 inert gas Substances 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 5
- 238000005260 corrosion Methods 0.000 abstract description 4
- 230000007797 corrosion Effects 0.000 abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000007664 blowing Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000010411 cooking Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置及びその製造方法に関し、特に樹脂
封止型半導体装置及びその製造方法に関する。
封止型半導体装置及びその製造方法に関する。
従来の半導体装置は、Ｐ型又はＮ型導電層を半導体基板
内に有し、これら導電層に接続する金属配線層を設けて
電子回路を構成している。この電子回路を構成するチッ
プは、半導体ウェーへ内に複数個形成されており、所望
の電気特性を有するか否かの電気的テス１〜をチップ毎
に実施している。このテスト工程の後、ダイシング以後
の組立工程を経て製品となる。第４図は電気的テスト後
上述した従来の半導体装置、特に樹脂封止型半導体装置
では、耐湿性が悪く加圧加湿試＠（プレッシャクッ力試
験）に於て金属配線層が腐蝕し断線するという欠点があ
る。
内に有し、これら導電層に接続する金属配線層を設けて
電子回路を構成している。この電子回路を構成するチッ
プは、半導体ウェーへ内に複数個形成されており、所望
の電気特性を有するか否かの電気的テス１〜をチップ毎
に実施している。このテスト工程の後、ダイシング以後
の組立工程を経て製品となる。第４図は電気的テスト後
上述した従来の半導体装置、特に樹脂封止型半導体装置
では、耐湿性が悪く加圧加湿試＠（プレッシャクッ力試
験）に於て金属配線層が腐蝕し断線するという欠点があ
る。
これは、例えばセミコンダクタ・ワールド（Ｓｅｍｉｃ
ｏｎｄｕｒｔｏｒ Ｗｏｒｌｄ）誌、１９８５年、１０
月号、第８９ページにあるように、封止樹脂やリードフ
レーム界面から進入した水分と樹脂中のＮａ、Ｃｊ’な
どのイオン性不純物が原因と考えられている。
ｏｎｄｕｒｔｏｒ Ｗｏｒｌｄ）誌、１９８５年、１０
月号、第８９ページにあるように、封止樹脂やリードフ
レーム界面から進入した水分と樹脂中のＮａ、Ｃｊ’な
どのイオン性不純物が原因と考えられている。
しかし、発明者は半導体基板上の金属配線層の露出面に
付着した不純物、特に電気的テスト工程のブロービング
時に探針から金属配線層表面に不純物が導入され、これ
が耐湿性を著しく悪化させていることを新しく見出した
。この不純物は探針金属材料から成り配線金属との接触
電位差により腐蝕が加速的に生じるものと考えられるが
、詳し本発明の半導体装置は、Ｎ（又はＰ）型領域が選
択的に設けられたＰ（又はＮ）型半導体基板上に、前記
Ｎ（又はＰ）型領域上部に開孔を有する絶縁膜を介して
設けられた金属配線層が、この金属配線層を構成する金
属又は合金と異質の金属と接触することある部位を有す
る半導体装置において、前記部位の表面が所定厚さ除去
せられ又は金属層で被覆されているというものである。
付着した不純物、特に電気的テスト工程のブロービング
時に探針から金属配線層表面に不純物が導入され、これ
が耐湿性を著しく悪化させていることを新しく見出した
。この不純物は探針金属材料から成り配線金属との接触
電位差により腐蝕が加速的に生じるものと考えられるが
、詳し本発明の半導体装置は、Ｎ（又はＰ）型領域が選
択的に設けられたＰ（又はＮ）型半導体基板上に、前記
Ｎ（又はＰ）型領域上部に開孔を有する絶縁膜を介して
設けられた金属配線層が、この金属配線層を構成する金
属又は合金と異質の金属と接触することある部位を有す
る半導体装置において、前記部位の表面が所定厚さ除去
せられ又は金属層で被覆されているというものである。
本発明の半導体装置の製造方法は、Ｐ（又はＮ）型半導
体基板にＮ（又はＰ）型領域を選択的に形成する工程と
、所定の開孔を有する絶縁膜を介して前記Ｎ（又はＰ）
型領域に接続する金属配線層を形成する工程と、前記金
属配線層に探針を接触させて電気信号を印加して試験を
行う工程と、前記探針を接触させた部分とその近傍の前
記金属配線層表面をエツチングして清浄化する工程とを
含む構成を有している。
体基板にＮ（又はＰ）型領域を選択的に形成する工程と
、所定の開孔を有する絶縁膜を介して前記Ｎ（又はＰ）
型領域に接続する金属配線層を形成する工程と、前記金
属配線層に探針を接触させて電気信号を印加して試験を
行う工程と、前記探針を接触させた部分とその近傍の前
記金属配線層表面をエツチングして清浄化する工程とを
含む構成を有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明半導体装置の第１の実施例を示す半導体
チップの断面図である。
チップの断面図である。
この実施例は、Ｎ型領域１６が選択的に設けられたＰ型
のシリコン基板１１上に、Ｎ型頭域１６上部に開孔を有
する絶縁膜である酸化シリコン膜１２を介して設けられ
たアルミニウムからなる金属配線層１３が、この金属配
線層１３を構成するアルミニウムと異質の金属からなる
探針と接触することある部位を有する半導体装置におい
て、前述の部位の表面が所定厚さ除去せられているもの
である。いいかえると探針による不純物が除去されて、
清浄な単一金属（アルミニウム）が露出しているだけな
ので、不純物や異種金属による電池作用が発生せず耐湿
性が大きく向上する。なお、１４はパッシベーション用
の窒化シリコン膜である。
のシリコン基板１１上に、Ｎ型頭域１６上部に開孔を有
する絶縁膜である酸化シリコン膜１２を介して設けられ
たアルミニウムからなる金属配線層１３が、この金属配
線層１３を構成するアルミニウムと異質の金属からなる
探針と接触することある部位を有する半導体装置におい
て、前述の部位の表面が所定厚さ除去せられているもの
である。いいかえると探針による不純物が除去されて、
清浄な単一金属（アルミニウム）が露出しているだけな
ので、不純物や異種金属による電池作用が発生せず耐湿
性が大きく向上する。なお、１４はパッシベーション用
の窒化シリコン膜である。
第２図は本発明半導体装置の第２の実施例を示す半導体
チップの断面図である。
チップの断面図である。
この実施例は金属不純物２５を除去する代りに、１００
〜３００ｎｍの厚さのアルミニウム膜２７を異質の金属
である探針と接触する部位上に設けたものであるが、金
属不純物が表面に露出していないので電池作用による腐
食は発生しない。
〜３００ｎｍの厚さのアルミニウム膜２７を異質の金属
である探針と接触する部位上に設けたものであるが、金
属不純物が表面に露出していないので電池作用による腐
食は発生しない。
又、配線材料と同じアルミニウムを窒化シリコン膜２４
の開孔部に被着させたが、必ずしも同じ材料である必要
はない。ウェーハ又はチ・ンプ状態において、配線層の
表面が単一の金属又は合金層で覆われていて、配線材料
と不純物、特に異種金属不純物とが同時に露出していな
ければよいからである。
の開孔部に被着させたが、必ずしも同じ材料である必要
はない。ウェーハ又はチ・ンプ状態において、配線層の
表面が単一の金属又は合金層で覆われていて、配線材料
と不純物、特に異種金属不純物とが同時に露出していな
ければよいからである。
次に、本発明半導体装置の製造方法の第１の実施例につ
いて説明する。
いて説明する。
まず 第１図に示すように、Ｐ型のシリコン基板１１に
Ｎ型領域１６を形成し、酸化シリコン膜１２上に、開孔
部でＮ型領域１６に接続するアルミニウムからなる金属
配線層１３を形成し、窒化シリコン膜１４を被着したの
ちホトレジストマスりを用いて窒化シリコン膜１４を選
択的に除去する。次いでホトレジスト膜を除去したのち
露出した金属配線層１３に探針を接触させ電気的試験を
行なう。
Ｎ型領域１６を形成し、酸化シリコン膜１２上に、開孔
部でＮ型領域１６に接続するアルミニウムからなる金属
配線層１３を形成し、窒化シリコン膜１４を被着したの
ちホトレジストマスりを用いて窒化シリコン膜１４を選
択的に除去する。次いでホトレジスト膜を除去したのち
露出した金属配線層１３に探針を接触させ電気的試験を
行なう。
次に、アルミニウムからなる金属配線層１３を含むシリ
コン基板１１にアルゴンガスを用いたスパッタエツチン
グ処理を施し、ブロービングによりアルミニウムに付着
した金属不純物１５を除去する。この工程によりアルミ
ニウムの表面も一定厚さ（例えば５０ｎｍ）除去されて
清浄化される。スパッタエツチング処理は、金属不純物
と同時に製造工程中に導入される他の不純物も除去でき
る副次的効果もあるため最も好適な処理である。
コン基板１１にアルゴンガスを用いたスパッタエツチン
グ処理を施し、ブロービングによりアルミニウムに付着
した金属不純物１５を除去する。この工程によりアルミ
ニウムの表面も一定厚さ（例えば５０ｎｍ）除去されて
清浄化される。スパッタエツチング処理は、金属不純物
と同時に製造工程中に導入される他の不純物も除去でき
る副次的効果もあるため最も好適な処理である。
第３図は本発明半導体装置の製造方法の第２の実施例を
説明するための途中工程における半導体チップの断面図
である。
説明するための途中工程における半導体チップの断面図
である。
先ず、第３図に示すように、Ｐ型のシリコン基板２１に
Ｎ型領域２６を形成し、酸化シリコン膜２２上に開孔部
でＮ型領域２６に接続するアルミニウムからなる金属配
線層２３を形成し、ホトレジストマスク２８を用いて窒
化シリコン膜２４を選択的に除去する。この開孔用のホ
トレジストマスク２８を含むシリコン基板２１に電気的
テスト工程を施した後、第２図に示すように、アルミニ
ウムを被着し、ホトレジストマスク２８を剥離し１、開
孔部内にアルミニウム膜２７を形成する。
Ｎ型領域２６を形成し、酸化シリコン膜２２上に開孔部
でＮ型領域２６に接続するアルミニウムからなる金属配
線層２３を形成し、ホトレジストマスク２８を用いて窒
化シリコン膜２４を選択的に除去する。この開孔用のホ
トレジストマスク２８を含むシリコン基板２１に電気的
テスト工程を施した後、第２図に示すように、アルミニ
ウムを被着し、ホトレジストマスク２８を剥離し１、開
孔部内にアルミニウム膜２７を形成する。
このアルミニウム膜２７の膜厚は１００〜３００ｎｍが
好適である。
好適である。
以上説明したように本発明は、配線金属とこれに接続す
る他の金属材料とが同時に露出しない為局部的な電池作
用やその他不純物による影響は除去され、配線金属の腐
蝕を大幅に低減し耐湿性を向上させる効果がある。例え
ば、従来の樹脂封止半導体装置では１００時間で９０％
以上の不良率となるプレッシャクッ力試験条件（２気圧
、１２１℃、湿度８５％の窒素雰囲気）でも本発明では
不良率Ｏ％と大幅に耐湿性が向上する。
る他の金属材料とが同時に露出しない為局部的な電池作
用やその他不純物による影響は除去され、配線金属の腐
蝕を大幅に低減し耐湿性を向上させる効果がある。例え
ば、従来の樹脂封止半導体装置では１００時間で９０％
以上の不良率となるプレッシャクッ力試験条件（２気圧
、１２１℃、湿度８５％の窒素雰囲気）でも本発明では
不良率Ｏ％と大幅に耐湿性が向上する。
第１図、第２図はそれぞれ本発明半導体装置の第１．第
２の実施例を示ず半導体チップの断面図、第３図は本発
明半導体装置の製造方法の第１プの断面図である。 １、］、１．２１・・・シリコン基板、２，１２．２２
・・・酸化シリコン膜、３．］、３．２３・・・金属配
線層、４，１４．２４・・・窒化シリコン膜、５．２５
・・・金属不純物、６，１６．２６・・・Ｎ型領域、２
７・・・アルミニウム膜、２８・・・ホトレジスト膜。 第１図
２の実施例を示ず半導体チップの断面図、第３図は本発
明半導体装置の製造方法の第１プの断面図である。 １、］、１．２１・・・シリコン基板、２，１２．２２
・・・酸化シリコン膜、３．］、３．２３・・・金属配
線層、４，１４．２４・・・窒化シリコン膜、５．２５
・・・金属不純物、６，１６．２６・・・Ｎ型領域、２
７・・・アルミニウム膜、２８・・・ホトレジスト膜。 第１図
Claims (4)
- （１）Ｎ（又はＰ）型領域が選択的に設けられたＰ（又
はＮ）型半導体基板上に、前記Ｎ（又はＰ）型領域上部
に開孔を有する絶縁膜を介して設けられた金属配線層が
、この金属配線層を構成する金属又は合金と異質の金属
と接触することある部位を有する半導体装置において、
前記部位の表面が所定厚さ除去せられ又は金属層で被覆
されていることを特徴とする半導体装置。 - （２）金属配線層はアルミニウムを主成分としてなる特
許請求の範囲第（１）項記載の半導体装置。 - （３）Ｐ（又はＮ）型半導体基板にＮ（又はＰ）型領域
を選択的に形成する工程と、所定の開孔を有する絶縁膜
を介して前記Ｎ（又はＰ）型領域に接続する金属配線層
を形成する工程と、前記金属配線層に探針を接触させて
電気信号を印加して試験を行う工程と、前記探針を接触
させた部分とその近傍の前記金属配線層表面をエッチン
グして清浄化する工程とを含むことを特徴とする半導体
装置の製造方法。 - （４）不活性ガスを用いたスパッタエッチングにより清
浄化する特許請求の範囲第（３）項記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2038934A JP2917362B2 (ja) | 1990-02-19 | 1990-02-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2038934A JP2917362B2 (ja) | 1990-02-19 | 1990-02-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03241744A true JPH03241744A (ja) | 1991-10-28 |
| JP2917362B2 JP2917362B2 (ja) | 1999-07-12 |
Family
ID=12539057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2038934A Expired - Lifetime JP2917362B2 (ja) | 1990-02-19 | 1990-02-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2917362B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007083366A1 (ja) | 2006-01-18 | 2007-07-26 | Fujitsu Limited | 半導体装置、半導体ウエハ構造、及び半導体ウエハ構造の製造方法 |
-
1990
- 1990-02-19 JP JP2038934A patent/JP2917362B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2917362B2 (ja) | 1999-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030192943A1 (en) | Method of using hydrogen plasma to pre-clean copper surfaces during Cu/Cu or Cu/metal bonding | |
| US20050242446A1 (en) | Integrated circuit package with different hardness bump pad and bump and manufacturing method therefor | |
| JP2006245468A (ja) | 半導体装置の製造方法 | |
| JPH08293492A (ja) | 半導体装置の製造方法 | |
| US7169692B2 (en) | Method and apparatus to eliminate galvanic corrosion on copper doped aluminum bond pads on integrated circuits | |
| US8236703B2 (en) | Methods for removing contaminants from aluminum-comprising bond pads and integrated circuits therefrom | |
| JPH03241744A (ja) | 半導体装置の製造方法 | |
| JP3457926B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0758112A (ja) | 半導体装置 | |
| JP2003086787A (ja) | 半導体装置とその製造方法 | |
| JPS62130248A (ja) | ボンデイング用銅細線 | |
| JPH01261850A (ja) | 樹脂封止型半導体装置 | |
| JPS6149452A (ja) | 半導体素子 | |
| JPH01187832A (ja) | 半導体デバイスおよび半導体チップ | |
| JP3943416B2 (ja) | 半導体装置の製造方法 | |
| JP2001028371A (ja) | 半導体装置及びその製造方法 | |
| KR940007290B1 (ko) | 와이어 본딩 패드 형성방법 | |
| JPH11204525A (ja) | 半導体装置の製造方法 | |
| JP2727605B2 (ja) | 半導体装置及びその製造方法 | |
| JP3856426B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000299350A (ja) | 半導体装置及びその製造方法 | |
| JPH0330347A (ja) | 半導体装置 | |
| JP2005039170A (ja) | 半導体装置及びその製造方法 | |
| JPS59224153A (ja) | 半導体装置の製造法 | |
| JP3049813B2 (ja) | 半導体集積回路 |