JP2004536449A - 半導体または誘電体ウェーハに製造されたシステム・オン・パッケージ - Google Patents
半導体または誘電体ウェーハに製造されたシステム・オン・パッケージ Download PDFInfo
- Publication number
- JP2004536449A JP2004536449A JP2002584388A JP2002584388A JP2004536449A JP 2004536449 A JP2004536449 A JP 2004536449A JP 2002584388 A JP2002584388 A JP 2002584388A JP 2002584388 A JP2002584388 A JP 2002584388A JP 2004536449 A JP2004536449 A JP 2004536449A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- integrated circuit
- silicon
- wiring
- vias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 35
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 25
- 239000010703 silicon Substances 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims 4
- 229910052782 aluminium Inorganic materials 0.000 claims 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 2
- 229910052759 nickel Inorganic materials 0.000 claims 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 239000003989 dielectric material Substances 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 238000004806 packaging method and process Methods 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 229910052715 tantalum Inorganic materials 0.000 claims 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 23
- 230000008569 process Effects 0.000 abstract description 16
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 28
- 238000005498 polishing Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000004100 electronic packaging Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
【課題】チップ間で高密度の相互接続および配線を実現するように働き、かつ通常使用可能な製造プロセスおよびツールを含む簡単な技術を使用したパッケージの製造を可能にする電子パッケージ機能を提供すること。
【解決手段】導電性ビアを有する半導体または誘電体ウェーハが、集積回路パッケージ構造の基板として使用され、この構造では、高密度チップ間およびチップ内コンタクトおよび配線が、集積回路が取り付けられる基板面に位置づけされ、さらに外部信号および電力回路は反対側の面まで貫通して接触される。シリコンのような基板を使用することで、集積回路の任意のシリコン・チップの熱膨張係数の整合とともに高配線密度を実現するために、当技術分野で利用可能な従来のシリコン・プロセスを使用することが可能になる。基板を貫通するビアの使用で、シリコン基板から出て行く高密度の配線が可能になり、電力および信号の接続のために短い経路が実現される。
【選択図】図１
【解決手段】導電性ビアを有する半導体または誘電体ウェーハが、集積回路パッケージ構造の基板として使用され、この構造では、高密度チップ間およびチップ内コンタクトおよび配線が、集積回路が取り付けられる基板面に位置づけされ、さらに外部信号および電力回路は反対側の面まで貫通して接触される。シリコンのような基板を使用することで、集積回路の任意のシリコン・チップの熱膨張係数の整合とともに高配線密度を実現するために、当技術分野で利用可能な従来のシリコン・プロセスを使用することが可能になる。基板を貫通するビアの使用で、シリコン基板から出て行く高密度の配線が可能になり、電力および信号の接続のために短い経路が実現される。
【選択図】図１
Description
【技術分野】
【０００１】
本発明は、高密度の相互接続を有し半導体ウェーハまたは誘電体ウェーハ上に集積回路プロセスを使用して製造されるマルチ・チップ電子モジュールの概念および製造に関する。システム・オン・パッケージと呼ぶことができる、個々の集積回路および他の要素のそのようなパッケージは、単一の完全集積チップまたは従来のマルチ・チップ・モジュールと比較して、技術的および経済的な有利点をもたらすことができる。
【背景技術】
【０００２】
集積回路チップおよび他の受動および能動電気部品のような集積半導体回路要素の完全ユニットへの組立てにおいて、これらの要素は、一般に、要素間の相互接続を可能にする電子パッケージに取り付けられる。電子パッケージは、一般に、集積回路チップ内で使用できるよりも非常に低い密度の相互接続および配線を実現する。したがって、高密度の多層チップ配線を使用して完全ユニットの機能性および性能を最大限にするために、単一集積回路チップの中にできるだけ多くの様々な機能を組み合わせることが多い。ユニットよって実行される機能の複雑さが増すにつれて、チップ・サイズは一般に大きくなる。
【０００３】
集積回路チップの大きさが大きくなるにつれて、一般的な製造プロセスでの満足なチップの歩留りは、指数関数的に減少し、そしてチップのコストは許容可能限度を越えて高くなる。さらに、チップの様々な部分は、全て、同じ製造プロセスを使用して製造しなければならので、一般に難しい妥協をもたらす。例えば、妥協プロセスを用いて同じチップで論理回路とメモリ回路を組み合わせると、回路の種類ごとに最適プロセス技術を使用するのに比べて、論理性能およびメモリ密度は悪くなる。また、単一チップに多くの様々な機能を集積化すると、設計時間が大幅に増す。電子パッケージ内で相互接続されたいくらかの比較的小さなチップを使用することで、これらの問題を回避することができるが、一般的なパッケージの相互接続機能が比較的低いために、性能は悪くなるかもしれない。
【０００４】
比較的高い密度の相互接続を実現する電子パッケージ化を開発するために、米国特許第６，０２５，６３８号に示されているように、当技術分野でいくらかの努力がなされた。この方法では、半導体チップまたはパッケージ製造の一部として一般に実施されない材料およびプロセスを使用する複雑な製造プロセスが使用される。
【０００５】
チップ・サイズおよび分割についての考察の他に、通常実施され、十分に特徴づけされ、高価でなく、さらに簡単である電子パッケージ材料およびプロセスを選択することについての考察もある。そのような考察のいくらかの洞察が、Proceedings of the 50th IEEE Electronic Components and TechnologyConference, 2000, pages 1455-1459において、Matsuo等による「Silicon Interposer TechnologyFor High-Density Package」と言う名の論文で論じられている。ここでは、単一チップに取り付けられたシリコン挿入物の使用が進歩している。
【特許文献１】
米国特許第６，０２５，６３８号
【非特許文献１】
Matsuo等、「Silicon InterposerTechnology For High-Density Package」、Proceedings of the 50th IEEE ElectronicComponents and Technology Conference、２０００年、１４５５〜１４５９頁
【発明の開示】
【発明が解決しようとする課題】
【０００６】
当技術分野では、チップ間の高密度相互接続および配線を実現するように働き、かつ通常使用可能な製造プロセスおよびツールを含む簡単な技術を使用したパッケージの製造を可能にする電子パッケージ機能が明らかに必要とされている。
【課題を解決するための手段】
【０００７】
本発明では、シリコンのような半導体またはガラスのような誘電体のウェーハが、電子モジュール・パッケージ基板として使用される。ウェーハを貫通する導電性ビア、および高密度チップ間およびチップ内コンタクトおよび配線が、当技術分野で利用可能な従来のシリコン・ウェーハ処理ツールおよびプロセスを使用して製造される。基板は、それに取り付けられたチップと同様な熱膨張係数を持つように選ぶことができる。基板を貫通するビアを使用することで、パッケージ重層構造の適切なレベルに出て行く高密度の接続が可能になり、電力および信号用の短い経路が可能になり、さらに電力および接地の分配が改善される。
【発明を実施するための最良の形態】
【０００８】
本発明は、一方の面から他方の面への電気的に分離された導電性ビアを有する半導体または誘電体基板を有し、さらに一方または両方の表面に高密度導電性配線およびコンタクトを有する電子パッケージを供給する。
【０００９】
説明を簡単かつ明瞭にするために、説明は、基板と使用されるプロセスの両方に関してシリコンの材料に的を絞っている。
【００１０】
ウェーハの形の低伝導率シリコンは、基板に申し分のない材料である。集積回路配線の製造のために適切に開発されたプロセスを使用して、そのような基板に、高密度を容易に製造することができる。さらに、この材料の基板は、集積回路要素の熱膨張係数に整合する熱膨張係数を有するように選んで、チップとシリコン・モジュールの間の熱ストレスを最小にすることができる。基板を貫通する導電性ビアを使用することで、高密度の接続が可能になり、さらに、電力および信号を接続するために短い経路が実現されて、パッケージの電気的性能が改善される。
【００１１】
図１を参照すると、ここには、シリコンの基板３に取り付けられた、２個が示される集積回路２から成る本発明のモジュールの断面描写が示される。そして次に、この基板３はビア４および表面回路５を有する。３個が示されるビア４各々は、電気絶縁層７で随意に囲繞することができる導電性部材６から成り、この電気絶縁層７は、導電性部材６を形成する導電性材料を充填する前に、シリコン基板３を貫通するビア・ホールの壁を酸化することで生じるかもしれないようなものである。基板３がガラスのような誘電体である場合には、ビアのまわりに電気絶縁層を設けることは必要でないかもしれない。ビア４は、表面回路５への短い長さの外部電気接続を実現するように、基板３の面積全体にわたって分布している。導体および絶縁の多層を有することができる回路５は、集積回路の配線と同等でかつ電子パッケージに一般に見られるものよりも遥かに大きな密度の配線を実現する。回路５は、パッケージのチップ内接続、チップ間接続および外部接続を実現する。
【００１２】
基板部材３は、図２に示すように、比較的大きなウェーハの一部として製造することができる。図２は、モジュール、配線位置およびビア位置の例示の配置を有する１組のパッケージ基板になる過程のシリコン・ウェーハの上面図である。図３および図４は、線３−３に沿った図２のウェーハの部分的な描写を示す。図３は、エッチング、分離、および深さＤまでのビアの充填後のウェーハを示す。図４は、表面配線パターンを形成し、さらに、ウェーハを貫通して延びるビアの裏面を露出させるようにウェーハ薄くした後の後段階の処理におけるウェーハを示す。
【００１３】
図２を参照して、成長された結晶ボールから切断されるかもしれないウェーハ２０は、点線２２で画定されるモジュール基板２３〜２８に配置される。点線２２に沿った将来のダイシング実施は、モジュールを切り離すために使用される。高密度配線および相互接続プロセスを使用して、領域２３〜２８ごとに個別化された配線２９を作る。モジュール２７の配線だけを示す。個別化配線から集積回路チップへの接続は、要素３０として一般的に示す。
【００１４】
図２の線３−３に沿った部分断面描写である図３を参照して、ビアは深さＤまでエッチングされる。エッチングの深さは、ウェーハの全厚さであってもよいし、ここで示すように、それより少なくてもよい。エッチング深さＤは、基板の最終的な厚さを確立するように働く。エッチングされた穴に、酸化物内張り７の成長でシリコンに生じるかもしれないような電気的分離を随意に設けることができる。そして、穴４に導体金属６を充填する。この導体金属６は、表面１０の上に突出してもよいし、また、化学機械研磨で表面１０と面一にしてもよい。
【００１５】
さらに進んだ断面描写である図４を参照して、高密度配線５がウェーハの表面に製造されている。この配線は、必要な誘電体レベルおよびビアを有する１つまたは複数の金属レベルから成ることができ、基板のビアの中の金属６に接触することができる。さらに、ウェーハ２０の下面４０は、研削または化学機械研磨のような技術を使用して、表面１０から寸法Ｄまで腐食除去され、金属充填物６を有するビア４の底部を露出させる。表面４０の金属充填物６への外部接続を作る際に、ボール金属接触を使用することができる。
【００１６】
本発明に従って、モジュール内の配線は、集積回路内の接続および集積回路と集積回路に取り付けられた他の部品との間の接続を形成して、完全なシステムまで機能回路を組み立てることができる。前の図からの同様な要素に同じ参照数字を使用する図５〜７を参照すると、チップ内配線２９およびチップ間配線３１を有する図２の２７のような４集積回路モジュールの上面図についての説明を、図５で進める。この４集積回路モジュールは、図２の２０のようなウェーハから線２２に沿ってダイシングされている。図６は、２７のようなモジュールの図５の線６−６に沿った断面図であり、図５には、当技術分野でよく知られている高密度ダマシン型の接続５０を使用して基板３上の高密度配線５に接続された図１の２のようなチップが４個示されている。さらに続いて、図７において、７個が示されるボール・コンタクト５１で、プリント回路要素５２のような外部型回路への外部接触が実現される。
【００１７】
本発明の実施に関係するようになる考察の実例として、次の例は、図面の参照数字と互いに関係づけして示す。低電気伝導率のシリコンのウェーハを基板３として使用する。ビアになる穴４は、上面１０のエッチング・マスクを通して深さＤまで基板ウェーハ３中にエッチングされる。この深さＤは、研削または化学機械研磨のようなプロセスを使用してウェーハの下の方の表面４０を除去した後での製造および使用において、物理的な支持に十分な材料を残すのに十分なものである。エッチングは、現実的なプロセス時間を実現するように、毎分約５〜３０マイクロメートルの速い速度で行うことができる。穴４がいったん形成されると、特定の用途のために必要とされる場合には、側壁を酸化して７、電気的絶縁および拡散障壁を実現することができる。そして、この開口に、銅のような金属６を充填する。２５〜５０マイクロメートルのビアが普通である。表面１０に化学機械研磨を使用して、ビアのまわりの平坦化を保証する。
【００１８】
高密度配線５は、表面１０に製造する。回路５は、半導体チップ製造の当技術分野で知られている技術を使用して製造される多数の相互接続層を有することができる。回路５は、図５に要素３１で示すようなチップ間配線と図２に要素２９で示すようなチップ内配線の両方を含むことができる。チップ取付けコンタクトは、半田技術および拡散ボンディングのような技術を用いて作ることができる。
【００１９】
そして、シリコン・ウェーハは、寸法Ｄすなわち表面４０の充填され６分離された７ビア４を確立するように、図４に示すように薄くすることができる。薄くするステップは、プロセスのもっと初期に行うことができる。当技術分野でよく知られているボール型５１金属は、外部配線部材５２に接触するように使用される。ボール金属は、簡単な温度変移および休止で接触を可能にし、通常プロセスのウィンドウ内に適切に入っている。必要な場合には、５０の型の特定のコンタクトに合わせて、配線５の表面にコンタクトを作ることができる。そして、ウェーハは、図２の線２２に沿ってモジュールにダイシングすることができる。
【００２０】
導電性ビアを有するシリコン基板を使用することで、当技術分野で知られている他のパッケージに比べていくつかの有利点がもたらされる。シリコン・ウェーハに配線を製造する十分に確立された技術によって、他の基板に実現されるよりも遥かに高い密度の配線を容易に製造することが可能になる。シリコンは、高い熱伝導率を有し、シリコンの熱膨張係数は、それに取り付けることができるシリコンをベースにした集積回路の熱膨張係数に一致している。モジュールの面積全体にわたってビアの位置を選択することができる。このことは、電力および信号分配の有利な仕組みである。さらに、チップ・サイズ、配線構成、および製造プロセスに対して適応性がある。
【００２１】
説明したものは、導電性ビアを有するシリコンまたは他の適切な半導体または誘電体のウェーハから成る支持基板と、集積回路が取り付けられる基板面に高密度のチップ間およびチップ内コンタクトおよび配線とを有する電子パッケージであり、より密度の小さなより高電力の出力回路への接続が反対側の面まで貫通している。
【図面の簡単な説明】
【００２２】
【図１】本発明のパッケージを示す断面図であり、２つの集積化回路チップを支持する、ビアおよび表面回路を有するモジュールを示す。
【図２】モジュール、配線およびビア位置の例示の配置を有するモジュール基板の組になる過程のウェーハを示す上面図である。
【図３】線３−３に部分的に沿った図２のウェーハを示す断面図であり、深さ「Ｄ」のビアの部分的な形成を示す。
【図４】図３のウェーハの一部のさらに部分の製造物を示す断面図であり、配線パターン、ビア接続、および電気的分離の特徴を示す。
【図５】図２の点線に沿ってダイシングされた4集積回路のモジュールを示す上面図である。
【図６】図５のモジュールの図５の線６−６に沿った断面図を示す図であり、基板に位置づけされたチップ、チップ取付けコンタクト、モジュール間および内の配線、およびビアを示す。
【図７】ボール・コンタクトを使用して外部パッケージ基板に取り付けた後の、図６のようなモジュールを示す断面図である。
【０００１】
本発明は、高密度の相互接続を有し半導体ウェーハまたは誘電体ウェーハ上に集積回路プロセスを使用して製造されるマルチ・チップ電子モジュールの概念および製造に関する。システム・オン・パッケージと呼ぶことができる、個々の集積回路および他の要素のそのようなパッケージは、単一の完全集積チップまたは従来のマルチ・チップ・モジュールと比較して、技術的および経済的な有利点をもたらすことができる。
【背景技術】
【０００２】
集積回路チップおよび他の受動および能動電気部品のような集積半導体回路要素の完全ユニットへの組立てにおいて、これらの要素は、一般に、要素間の相互接続を可能にする電子パッケージに取り付けられる。電子パッケージは、一般に、集積回路チップ内で使用できるよりも非常に低い密度の相互接続および配線を実現する。したがって、高密度の多層チップ配線を使用して完全ユニットの機能性および性能を最大限にするために、単一集積回路チップの中にできるだけ多くの様々な機能を組み合わせることが多い。ユニットよって実行される機能の複雑さが増すにつれて、チップ・サイズは一般に大きくなる。
【０００３】
集積回路チップの大きさが大きくなるにつれて、一般的な製造プロセスでの満足なチップの歩留りは、指数関数的に減少し、そしてチップのコストは許容可能限度を越えて高くなる。さらに、チップの様々な部分は、全て、同じ製造プロセスを使用して製造しなければならので、一般に難しい妥協をもたらす。例えば、妥協プロセスを用いて同じチップで論理回路とメモリ回路を組み合わせると、回路の種類ごとに最適プロセス技術を使用するのに比べて、論理性能およびメモリ密度は悪くなる。また、単一チップに多くの様々な機能を集積化すると、設計時間が大幅に増す。電子パッケージ内で相互接続されたいくらかの比較的小さなチップを使用することで、これらの問題を回避することができるが、一般的なパッケージの相互接続機能が比較的低いために、性能は悪くなるかもしれない。
【０００４】
比較的高い密度の相互接続を実現する電子パッケージ化を開発するために、米国特許第６，０２５，６３８号に示されているように、当技術分野でいくらかの努力がなされた。この方法では、半導体チップまたはパッケージ製造の一部として一般に実施されない材料およびプロセスを使用する複雑な製造プロセスが使用される。
【０００５】
チップ・サイズおよび分割についての考察の他に、通常実施され、十分に特徴づけされ、高価でなく、さらに簡単である電子パッケージ材料およびプロセスを選択することについての考察もある。そのような考察のいくらかの洞察が、Proceedings of the 50th IEEE Electronic Components and TechnologyConference, 2000, pages 1455-1459において、Matsuo等による「Silicon Interposer TechnologyFor High-Density Package」と言う名の論文で論じられている。ここでは、単一チップに取り付けられたシリコン挿入物の使用が進歩している。
【特許文献１】
米国特許第６，０２５，６３８号
【非特許文献１】
Matsuo等、「Silicon InterposerTechnology For High-Density Package」、Proceedings of the 50th IEEE ElectronicComponents and Technology Conference、２０００年、１４５５〜１４５９頁
【発明の開示】
【発明が解決しようとする課題】
【０００６】
当技術分野では、チップ間の高密度相互接続および配線を実現するように働き、かつ通常使用可能な製造プロセスおよびツールを含む簡単な技術を使用したパッケージの製造を可能にする電子パッケージ機能が明らかに必要とされている。
【課題を解決するための手段】
【０００７】
本発明では、シリコンのような半導体またはガラスのような誘電体のウェーハが、電子モジュール・パッケージ基板として使用される。ウェーハを貫通する導電性ビア、および高密度チップ間およびチップ内コンタクトおよび配線が、当技術分野で利用可能な従来のシリコン・ウェーハ処理ツールおよびプロセスを使用して製造される。基板は、それに取り付けられたチップと同様な熱膨張係数を持つように選ぶことができる。基板を貫通するビアを使用することで、パッケージ重層構造の適切なレベルに出て行く高密度の接続が可能になり、電力および信号用の短い経路が可能になり、さらに電力および接地の分配が改善される。
【発明を実施するための最良の形態】
【０００８】
本発明は、一方の面から他方の面への電気的に分離された導電性ビアを有する半導体または誘電体基板を有し、さらに一方または両方の表面に高密度導電性配線およびコンタクトを有する電子パッケージを供給する。
【０００９】
説明を簡単かつ明瞭にするために、説明は、基板と使用されるプロセスの両方に関してシリコンの材料に的を絞っている。
【００１０】
ウェーハの形の低伝導率シリコンは、基板に申し分のない材料である。集積回路配線の製造のために適切に開発されたプロセスを使用して、そのような基板に、高密度を容易に製造することができる。さらに、この材料の基板は、集積回路要素の熱膨張係数に整合する熱膨張係数を有するように選んで、チップとシリコン・モジュールの間の熱ストレスを最小にすることができる。基板を貫通する導電性ビアを使用することで、高密度の接続が可能になり、さらに、電力および信号を接続するために短い経路が実現されて、パッケージの電気的性能が改善される。
【００１１】
図１を参照すると、ここには、シリコンの基板３に取り付けられた、２個が示される集積回路２から成る本発明のモジュールの断面描写が示される。そして次に、この基板３はビア４および表面回路５を有する。３個が示されるビア４各々は、電気絶縁層７で随意に囲繞することができる導電性部材６から成り、この電気絶縁層７は、導電性部材６を形成する導電性材料を充填する前に、シリコン基板３を貫通するビア・ホールの壁を酸化することで生じるかもしれないようなものである。基板３がガラスのような誘電体である場合には、ビアのまわりに電気絶縁層を設けることは必要でないかもしれない。ビア４は、表面回路５への短い長さの外部電気接続を実現するように、基板３の面積全体にわたって分布している。導体および絶縁の多層を有することができる回路５は、集積回路の配線と同等でかつ電子パッケージに一般に見られるものよりも遥かに大きな密度の配線を実現する。回路５は、パッケージのチップ内接続、チップ間接続および外部接続を実現する。
【００１２】
基板部材３は、図２に示すように、比較的大きなウェーハの一部として製造することができる。図２は、モジュール、配線位置およびビア位置の例示の配置を有する１組のパッケージ基板になる過程のシリコン・ウェーハの上面図である。図３および図４は、線３−３に沿った図２のウェーハの部分的な描写を示す。図３は、エッチング、分離、および深さＤまでのビアの充填後のウェーハを示す。図４は、表面配線パターンを形成し、さらに、ウェーハを貫通して延びるビアの裏面を露出させるようにウェーハ薄くした後の後段階の処理におけるウェーハを示す。
【００１３】
図２を参照して、成長された結晶ボールから切断されるかもしれないウェーハ２０は、点線２２で画定されるモジュール基板２３〜２８に配置される。点線２２に沿った将来のダイシング実施は、モジュールを切り離すために使用される。高密度配線および相互接続プロセスを使用して、領域２３〜２８ごとに個別化された配線２９を作る。モジュール２７の配線だけを示す。個別化配線から集積回路チップへの接続は、要素３０として一般的に示す。
【００１４】
図２の線３−３に沿った部分断面描写である図３を参照して、ビアは深さＤまでエッチングされる。エッチングの深さは、ウェーハの全厚さであってもよいし、ここで示すように、それより少なくてもよい。エッチング深さＤは、基板の最終的な厚さを確立するように働く。エッチングされた穴に、酸化物内張り７の成長でシリコンに生じるかもしれないような電気的分離を随意に設けることができる。そして、穴４に導体金属６を充填する。この導体金属６は、表面１０の上に突出してもよいし、また、化学機械研磨で表面１０と面一にしてもよい。
【００１５】
さらに進んだ断面描写である図４を参照して、高密度配線５がウェーハの表面に製造されている。この配線は、必要な誘電体レベルおよびビアを有する１つまたは複数の金属レベルから成ることができ、基板のビアの中の金属６に接触することができる。さらに、ウェーハ２０の下面４０は、研削または化学機械研磨のような技術を使用して、表面１０から寸法Ｄまで腐食除去され、金属充填物６を有するビア４の底部を露出させる。表面４０の金属充填物６への外部接続を作る際に、ボール金属接触を使用することができる。
【００１６】
本発明に従って、モジュール内の配線は、集積回路内の接続および集積回路と集積回路に取り付けられた他の部品との間の接続を形成して、完全なシステムまで機能回路を組み立てることができる。前の図からの同様な要素に同じ参照数字を使用する図５〜７を参照すると、チップ内配線２９およびチップ間配線３１を有する図２の２７のような４集積回路モジュールの上面図についての説明を、図５で進める。この４集積回路モジュールは、図２の２０のようなウェーハから線２２に沿ってダイシングされている。図６は、２７のようなモジュールの図５の線６−６に沿った断面図であり、図５には、当技術分野でよく知られている高密度ダマシン型の接続５０を使用して基板３上の高密度配線５に接続された図１の２のようなチップが４個示されている。さらに続いて、図７において、７個が示されるボール・コンタクト５１で、プリント回路要素５２のような外部型回路への外部接触が実現される。
【００１７】
本発明の実施に関係するようになる考察の実例として、次の例は、図面の参照数字と互いに関係づけして示す。低電気伝導率のシリコンのウェーハを基板３として使用する。ビアになる穴４は、上面１０のエッチング・マスクを通して深さＤまで基板ウェーハ３中にエッチングされる。この深さＤは、研削または化学機械研磨のようなプロセスを使用してウェーハの下の方の表面４０を除去した後での製造および使用において、物理的な支持に十分な材料を残すのに十分なものである。エッチングは、現実的なプロセス時間を実現するように、毎分約５〜３０マイクロメートルの速い速度で行うことができる。穴４がいったん形成されると、特定の用途のために必要とされる場合には、側壁を酸化して７、電気的絶縁および拡散障壁を実現することができる。そして、この開口に、銅のような金属６を充填する。２５〜５０マイクロメートルのビアが普通である。表面１０に化学機械研磨を使用して、ビアのまわりの平坦化を保証する。
【００１８】
高密度配線５は、表面１０に製造する。回路５は、半導体チップ製造の当技術分野で知られている技術を使用して製造される多数の相互接続層を有することができる。回路５は、図５に要素３１で示すようなチップ間配線と図２に要素２９で示すようなチップ内配線の両方を含むことができる。チップ取付けコンタクトは、半田技術および拡散ボンディングのような技術を用いて作ることができる。
【００１９】
そして、シリコン・ウェーハは、寸法Ｄすなわち表面４０の充填され６分離された７ビア４を確立するように、図４に示すように薄くすることができる。薄くするステップは、プロセスのもっと初期に行うことができる。当技術分野でよく知られているボール型５１金属は、外部配線部材５２に接触するように使用される。ボール金属は、簡単な温度変移および休止で接触を可能にし、通常プロセスのウィンドウ内に適切に入っている。必要な場合には、５０の型の特定のコンタクトに合わせて、配線５の表面にコンタクトを作ることができる。そして、ウェーハは、図２の線２２に沿ってモジュールにダイシングすることができる。
【００２０】
導電性ビアを有するシリコン基板を使用することで、当技術分野で知られている他のパッケージに比べていくつかの有利点がもたらされる。シリコン・ウェーハに配線を製造する十分に確立された技術によって、他の基板に実現されるよりも遥かに高い密度の配線を容易に製造することが可能になる。シリコンは、高い熱伝導率を有し、シリコンの熱膨張係数は、それに取り付けることができるシリコンをベースにした集積回路の熱膨張係数に一致している。モジュールの面積全体にわたってビアの位置を選択することができる。このことは、電力および信号分配の有利な仕組みである。さらに、チップ・サイズ、配線構成、および製造プロセスに対して適応性がある。
【００２１】
説明したものは、導電性ビアを有するシリコンまたは他の適切な半導体または誘電体のウェーハから成る支持基板と、集積回路が取り付けられる基板面に高密度のチップ間およびチップ内コンタクトおよび配線とを有する電子パッケージであり、より密度の小さなより高電力の出力回路への接続が反対側の面まで貫通している。
【図面の簡単な説明】
【００２２】
【図１】本発明のパッケージを示す断面図であり、２つの集積化回路チップを支持する、ビアおよび表面回路を有するモジュールを示す。
【図２】モジュール、配線およびビア位置の例示の配置を有するモジュール基板の組になる過程のウェーハを示す上面図である。
【図３】線３−３に部分的に沿った図２のウェーハを示す断面図であり、深さ「Ｄ」のビアの部分的な形成を示す。
【図４】図３のウェーハの一部のさらに部分の製造物を示す断面図であり、配線パターン、ビア接続、および電気的分離の特徴を示す。
【図５】図２の点線に沿ってダイシングされた4集積回路のモジュールを示す上面図である。
【図６】図５のモジュールの図５の線６−６に沿った断面図を示す図であり、基板に位置づけされたチップ、チップ取付けコンタクト、モジュール間および内の配線、およびビアを示す。
【図７】ボール・コンタクトを使用して外部パッケージ基板に取り付けた後の、図６のようなモジュールを示す断面図である。
Claims (15)
- 集積回路要素を含む部品が機能ユニットに相互接続され、かつ電力および信号外部回路につなぎ込まれている集積回路パッケージにおいて、前記集積回路パッケージが、
半導体および誘電体のグループから選ばれる材料の基板部材であって、
前記基板が、第１および第２の基本的に平行な面を有し、
前記基板が、前記第１および第２の基本的に平行な面のうちの前記第１の面に位置づけされた高密度配線を有し、
前記基板が、前記基本的に平行な面の前記第１から第２に前記基板を貫通して延びる少なくとも１つのビア部材を有するものである基板部材と、
前記基板の前記第１および第２の平行な面のうちの前記第１の面に位置づけされ、かつ前記高密度配線を通して接続された前記少なくとも１つのビアを集積回路部材間および内に含んだ少なくとも１つの前記集積回路部材を含む少なくとも１つの前記部品と、
前記第１および第２の平行な面のうちの第２の面に位置づけされ、かつ少なくとも１つの前記ビア部材に接続された少なくとも１つの外部高密度回路接続とを特徴とする集積回路パッケージ。 - 前記基板部材と前記集積回路部材の少なくとも１つとが、整合した固有膨張温度係数を有する、請求項１の改良。
- 前記第１および第２の平行な面のうちの第２の面に位置づけされ、かつ少なくとも１つの前記ビア部材に接続された前記少なくとも１つの外部高密度回路接続が、ボール金属に関係する、請求項１の改良。
- 前記ビア部材が、銅、ニッケルおよびアルミニウムのうちの少なくとも１つである、請求項１の改良。
- 集積回路要素を機能回路ユニットに相互接続し、さらに前記ユニットを電力および信号外部回路につなぎ込む方法であって、
第１の厚さ寸法で隔てられた第１および第２の基本的に平行な面を有する基板部材を供給するステップと、
ビアのための穴を前記基板の前記第１の面に前記第１の厚さ寸法のよりも小さな深さまで形成するステップと、
前記ビア・ホールに導体材料を充填するステップと、
前記充填されたビアを含む前記基板の前記第１の面を剽窃するステップと、
前記基板の前記第１の面に高密度回路をつけるステップであって、
前記基板の前記第１の面の前記ビアから前記回路へのコンタクトを設けることを連続して含むステップと、
前記集積回路要素への接続のために、前記高密度回路の露出された表面にコンタクトを設けるステップと、
前記基板の前記第２の面から材料を除去して、前記導体充填ビアを露出させるステップと、
前記少なくとも１つの集積回路部材の各々を前記高密度回路に位置づけし連絡させるステップと、
前記基板の前記第２の面の各前記露出ビアを外部電力および信号回路に連絡させるステップとを備える方法。 - 前記基板の材料が、シリコンである、請求項５に記載の相互接続方法。
- 前記ビア・ホールに金属を充填するステップの前に、前記ビア・ホールの壁に分離の層を設けるステップを含む、請求項６に記載の相互接続方法。
- 前記分離が、酸化シリコン、室化シリコン、タンタルおよび室化タンタルのグループから選ばれた材料である、請求項７に記載の相互接続方法。
- 前記ビアが、銅、ニッケルおよびアルミニウムのグループから選ばれた少なくとも１つの金属で充填される、請求項６に記載の相互接続方法。
- 電力および信号外部回路に連絡させる前記ステップが、ボール金属コンタクトに関係する、請求項６に記載の相互接続方法。
- 集積回路要素を互に相互接続しかつ電力および信号回路に相互接続することにおいて、パッケージの方法が、
第１および第２の基本的に平行な面を有する絶縁基板部材を供給するステップであって、
前記基板が、それぞれ前記第１および前記第２の面に露出された導体充填ビアのパターンを有するものであるステップと、
前記露出されたビアへの外部接続を有する前記基板の前記第１および第２の面のうちの第１の面に、少なくとも１層の高密度回路をつけるステップと、
前記基板の前記第１の面の前記高密度回路に前記集積回路要素を位置づけしさらにつなぎ込むステップと、
前記基板の前記面のうちの前記第２の面の各前記露出ビアへのコンタクトを電力および信号外部回路中につけるステップとを備える相互接続方法。 - それぞれ前記第１および前記第２の基板面に露出された導体充填ビアのパターンを設ける前記ステップに、各ビアに電気分離を設けることを含む、請求項１１に記載の相互接続方法。
- 前記基板が、シリコンである、請求項１１に記載の相互接続方法。
- 前記電気分離が、金属を充填する前の前記ビア・ホールの壁の酸化である、請求項１３に記載の相互接続方法。
- 電力および信号外部回路への前記コンタクトが、ボール金属に関係する、請求項１４に記載の相互接続方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/838,725 US6593644B2 (en) | 2001-04-19 | 2001-04-19 | System of a package fabricated on a semiconductor or dielectric wafer with wiring on one face, vias extending through the wafer, and external connections on the opposing face |
| PCT/US2002/012207 WO2002086971A2 (en) | 2001-04-19 | 2002-04-17 | Multichip module fabricated on a semiconductor or dielectric wafer and method for manufacturing same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004536449A true JP2004536449A (ja) | 2004-12-02 |
Family
ID=25277894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002584388A Pending JP2004536449A (ja) | 2001-04-19 | 2002-04-17 | 半導体または誘電体ウェーハに製造されたシステム・オン・パッケージ |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US6593644B2 (ja) |
| EP (1) | EP1405343A2 (ja) |
| JP (1) | JP2004536449A (ja) |
| KR (1) | KR100656218B1 (ja) |
| CN (1) | CN1314117C (ja) |
| AU (1) | AU2002256271A1 (ja) |
| CZ (1) | CZ20032834A3 (ja) |
| HU (1) | HUP0303965A3 (ja) |
| PL (1) | PL368078A1 (ja) |
| TW (1) | TW586196B (ja) |
| WO (1) | WO2002086971A2 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3788268B2 (ja) * | 2001-05-14 | 2006-06-21 | ソニー株式会社 | 半導体装置の製造方法 |
| US20030057544A1 (en) * | 2001-09-13 | 2003-03-27 | Nathan Richard J. | Integrated assembly protocol |
| US20030059976A1 (en) * | 2001-09-24 | 2003-03-27 | Nathan Richard J. | Integrated package and methods for making same |
| US20030153119A1 (en) * | 2002-02-14 | 2003-08-14 | Nathan Richard J. | Integrated circuit package and method for fabrication |
| US6821347B2 (en) * | 2002-07-08 | 2004-11-23 | Micron Technology, Inc. | Apparatus and method for depositing materials onto microelectronic workpieces |
| US7422635B2 (en) * | 2003-08-28 | 2008-09-09 | Micron Technology, Inc. | Methods and apparatus for processing microfeature workpieces, e.g., for depositing materials on microfeature workpieces |
| US7449067B2 (en) * | 2003-11-03 | 2008-11-11 | International Business Machines Corporation | Method and apparatus for filling vias |
| US7091124B2 (en) | 2003-11-13 | 2006-08-15 | Micron Technology, Inc. | Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices |
| US8084866B2 (en) | 2003-12-10 | 2011-12-27 | Micron Technology, Inc. | Microelectronic devices and methods for filling vias in microelectronic devices |
| US20050247894A1 (en) | 2004-05-05 | 2005-11-10 | Watkins Charles M | Systems and methods for forming apertures in microfeature workpieces |
| US7232754B2 (en) | 2004-06-29 | 2007-06-19 | Micron Technology, Inc. | Microelectronic devices and methods for forming interconnects in microelectronic devices |
| SG120200A1 (en) | 2004-08-27 | 2006-03-28 | Micron Technology Inc | Slanted vias for electrical circuits on circuit boards and other substrates |
| US7300857B2 (en) | 2004-09-02 | 2007-11-27 | Micron Technology, Inc. | Through-wafer interconnects for photoimager and memory wafers |
| US7230334B2 (en) * | 2004-11-12 | 2007-06-12 | International Business Machines Corporation | Semiconductor integrated circuit chip packages having integrated microchannel cooling modules |
| US7271482B2 (en) | 2004-12-30 | 2007-09-18 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
| US7199450B2 (en) * | 2005-05-13 | 2007-04-03 | International Business Machines Corporation | Materials and method to seal vias in silicon substrates |
| US7795134B2 (en) | 2005-06-28 | 2010-09-14 | Micron Technology, Inc. | Conductive interconnect structures and formation methods using supercritical fluids |
| US20060290001A1 (en) * | 2005-06-28 | 2006-12-28 | Micron Technology, Inc. | Interconnect vias and associated methods of formation |
| US20070042563A1 (en) * | 2005-08-19 | 2007-02-22 | Honeywell International Inc. | Single crystal based through the wafer connections technical field |
| US7932182B2 (en) * | 2005-08-19 | 2011-04-26 | Honeywell International Inc. | Creating novel structures using deep trenching of oriented silicon substrates |
| US7863187B2 (en) | 2005-09-01 | 2011-01-04 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| US7262134B2 (en) | 2005-09-01 | 2007-08-28 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| US7749899B2 (en) | 2006-06-01 | 2010-07-06 | Micron Technology, Inc. | Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces |
| US7629249B2 (en) | 2006-08-28 | 2009-12-08 | Micron Technology, Inc. | Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods |
| US7902643B2 (en) | 2006-08-31 | 2011-03-08 | Micron Technology, Inc. | Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods |
| US8110899B2 (en) | 2006-12-20 | 2012-02-07 | Intel Corporation | Method for incorporating existing silicon die into 3D integrated stack |
| US7838420B2 (en) | 2007-08-29 | 2010-11-23 | Freescale Semiconductor, Inc. | Method for forming a packaged semiconductor device |
| SG150410A1 (en) | 2007-08-31 | 2009-03-30 | Micron Technology Inc | Partitioned through-layer via and associated systems and methods |
| US7884015B2 (en) | 2007-12-06 | 2011-02-08 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
| DE102008035901A1 (de) * | 2008-07-31 | 2010-02-18 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von optoelektronischen Bauelementen und optoelektronisches Bauelement |
| US7872332B2 (en) | 2008-09-11 | 2011-01-18 | Micron Technology, Inc. | Interconnect structures for stacked dies, including penetrating structures for through-silicon vias, and associated systems and methods |
| KR20100037300A (ko) * | 2008-10-01 | 2010-04-09 | 삼성전자주식회사 | 내장형 인터포저를 갖는 반도체장치의 형성방법 |
| US8169055B2 (en) * | 2009-03-18 | 2012-05-01 | International Business Machines Corporation | Chip guard ring including a through-substrate via |
| US8367475B2 (en) * | 2011-03-25 | 2013-02-05 | Broadcom Corporation | Chip scale package assembly in reconstitution panel process format |
| CN106373938B (zh) * | 2016-11-18 | 2019-02-26 | 江阴长电先进封装有限公司 | 一种混合密度封装基板的结构及其封装方法 |
| CN106373939B (zh) * | 2016-11-18 | 2019-04-19 | 江阴长电先进封装有限公司 | 一种封装基板的结构及其封装方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4811082A (en) * | 1986-11-12 | 1989-03-07 | International Business Machines Corporation | High performance integrated circuit packaging structure |
| US5258648A (en) * | 1991-06-27 | 1993-11-02 | Motorola, Inc. | Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery |
| JP2001523390A (ja) * | 1994-12-22 | 2001-11-20 | ベネディクト・ジー・ペース | 反転型のチップが接合された高い実装効率を有するモジュール |
| US5998292A (en) * | 1997-11-12 | 1999-12-07 | International Business Machines Corporation | Method for making three dimensional circuit integration |
| US6025638A (en) | 1998-06-01 | 2000-02-15 | International Business Machines Corporation | Structure for precision multichip assembly |
| US6281042B1 (en) * | 1998-08-31 | 2001-08-28 | Micron Technology, Inc. | Structure and method for a high performance electronic packaging assembly |
| US6229216B1 (en) * | 1999-01-11 | 2001-05-08 | Intel Corporation | Silicon interposer and multi-chip-module (MCM) with through substrate vias |
| US6617681B1 (en) * | 1999-06-28 | 2003-09-09 | Intel Corporation | Interposer and method of making same |
-
2001
- 2001-04-19 US US09/838,725 patent/US6593644B2/en not_active Expired - Lifetime
-
2002
- 2002-04-16 TW TW091107755A patent/TW586196B/zh not_active IP Right Cessation
- 2002-04-17 CZ CZ20032834A patent/CZ20032834A3/cs unknown
- 2002-04-17 HU HU0303965A patent/HUP0303965A3/hu unknown
- 2002-04-17 PL PL02368078A patent/PL368078A1/xx unknown
- 2002-04-17 WO PCT/US2002/012207 patent/WO2002086971A2/en active Application Filing
- 2002-04-17 JP JP2002584388A patent/JP2004536449A/ja active Pending
- 2002-04-17 CN CNB028090446A patent/CN1314117C/zh not_active Expired - Fee Related
- 2002-04-17 AU AU2002256271A patent/AU2002256271A1/en not_active Abandoned
- 2002-04-17 KR KR1020037012207A patent/KR100656218B1/ko not_active IP Right Cessation
- 2002-04-17 EP EP02725722A patent/EP1405343A2/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| PL368078A1 (en) | 2005-03-21 |
| HUP0303965A3 (en) | 2006-01-30 |
| AU2002256271A1 (en) | 2002-11-05 |
| KR100656218B1 (ko) | 2006-12-13 |
| TW586196B (en) | 2004-05-01 |
| US20020153603A1 (en) | 2002-10-24 |
| WO2002086971A3 (en) | 2003-02-27 |
| CN1505838A (zh) | 2004-06-16 |
| US6593644B2 (en) | 2003-07-15 |
| EP1405343A2 (en) | 2004-04-07 |
| CN1314117C (zh) | 2007-05-02 |
| CZ20032834A3 (cs) | 2004-02-18 |
| WO2002086971A2 (en) | 2002-10-31 |
| HUP0303965A2 (hu) | 2004-03-01 |
| KR20040030542A (ko) | 2004-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004536449A (ja) | 半導体または誘電体ウェーハに製造されたシステム・オン・パッケージ | |
| US7388277B2 (en) | Chip and wafer integration process using vertical connections | |
| KR100294747B1 (ko) | 수직접속된반도체부품을형성하기위한방법 | |
| US5481133A (en) | Three-dimensional multichip package | |
| US7750477B2 (en) | Through-hole contacts in a semiconductor device | |
| JP3245006B2 (ja) | モノリシック電子モジュールの製造方法とその製造を容易にするためのワークピース | |
| US6271059B1 (en) | Chip interconnection structure using stub terminals | |
| US7247518B2 (en) | Semiconductor device and method for manufacturing same | |
| US7700410B2 (en) | Chip-in-slot interconnect for 3D chip stacks | |
| JP2006522461A (ja) | ３次元デバイスの製造方法 | |
| US7786562B2 (en) | Stackable semiconductor chip layer comprising prefabricated trench interconnect vias | |
| WO2024021356A1 (zh) | 高深宽比tsv电联通结构及其制造方法 | |
| JP2007042824A (ja) | 電子回路装置とその製造方法 | |
| JP2003142647A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070420 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070427 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070831 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071009 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071129 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080115 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080208 |