JP3941985B2 - 半導体メモリ装置の入力バッファ - Google Patents
半導体メモリ装置の入力バッファ Download PDFInfo
- Publication number
- JP3941985B2 JP3941985B2 JP20225998A JP20225998A JP3941985B2 JP 3941985 B2 JP3941985 B2 JP 3941985B2 JP 20225998 A JP20225998 A JP 20225998A JP 20225998 A JP20225998 A JP 20225998A JP 3941985 B2 JP3941985 B2 JP 3941985B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- external power
- input
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
- H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
- Static Random-Access Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、例えば半導体メモリ装置の入力バッファに関する。
【０００２】
【従来の技術】
半導体メモリ装置のうちＳＤＲＡＭ(synchronous DRAM)では、データの入出力が外部から印加されるシステムクロック、即ち外部クロックに同期して制御される。更に詳細に説明すれば、ＳＤＲＡＭでは、入力バッファであるクロックバッファは、外部クロックを入力として内部クロックを発生し、その内部クロックにより出力バッファが制御される。従って、ＳＤＲＡＭでは、外部クロックがクロックバッファに入力された後、出力バッファを通してデータが出力されるまでに要する時間ｔＳＡＣと、出力したデータがフェッチされるために該データを保持する時間ｔＯＨが非常に大事なパラメータである。
【０００３】
しかしながら、一般に、ＳＤＲＡＭの速度の側面からｔＳＡＣが小さくなるようにｔＳＡＣパスを設計すると、逆にｔＯＨマージンが小さくなる。従って、ｔＳＡＣを小さくしながら同時にｔＯＨマージンを確保するためには、電源供給電圧ＶＣＣの変化に伴うデータ出力速度の変化を小さくしなければならず、そのため、通常はクロックバッファには内部電源供給電圧ＩＶＣが用いられる。
【０００４】
図１は、ＳＤＲＡＭにおいてクロックバッファとして用いられる従来の入力バッファの回路図である。図１に示すように、従来の入力バッファは、基準電圧ＶＲＥＦと外部から印加される入力信号ＩＮＰＵＴとの差を増幅する差動増幅部１１と、制御信号ＰＢＵＦＣが活性化された時に差動増幅部１１に内部電源供給電圧ＩＶＣを伝達するスイッチング部１３とを具備する。
【０００５】
差動増幅部１１は、通常の差動増幅器で構成され、スイッチング部１３は、ソースに内部電源供給電圧ＩＶＣが印加され、ゲートに制御信号ＰＢＵＦＣが印加され、ドレインに差動増幅部１１が接続されるＰＭＯＳトランジスタＰ１１で構成されている。内部電源供給電圧ＩＶＣは、ＳＤＲＡＭ内部の内部電源供給電圧発生器において、外部から印加される外部電源供給電圧ＥＶＣより生成される電圧であり、外部電源供給電圧ＥＶＣに拘らず一定のレベルを維持する。
【０００６】
ところで、ＳＤＲＡＭのＬＶＴＴＬ(Low Voltage Transistor Transistor Logic)インタフェースの条件下では、入力バッファに入力される入力信号ＩＮＰＵＴ及び基準電圧ＶＲＥＦが外部電源供給電圧ＥＶＣの変化に拘らず一定のレベルを維持するので、入力バッファが正常に動作する。即ち、内部電源供給電圧ＩＶＣが一定のレベルを維持し、差動増幅部１１の各ＮＭＯＳトランジスタＮ１１,Ｎ１２のゲートに入力される基準電圧ＶＲＥＦ及び入力信号ＩＮＰＵＴも一定のレベルを維持するので、差動増幅部１１のＰＭＯＳトランジスタ対Ｐ１２,Ｐ１３及びＮＭＯＳトランジスタ対Ｎ１１,Ｎ１２が正常的に動作する。
【０００７】
しかし、ＳＤＲＡＭのＳＳＴＬ(Stub Serise terminated Transceiver Logic)インタフェースの条件下では、入力バッファに入力される入力信号ＩＮＰＵＴ及び基準電圧ＶＲＥＦが外部電源供給電圧ＥＶＣの変化に伴って従属的に変化するので、入力バッファが正常に動作しない場合がある。即ち、内部電源供給電圧ＩＶＣは一定のレベルを維持する反面、入力信号ＩＮＰＵＴ及び基準電圧ＶＲＥＦは外部電源供給電圧ＥＶＣの変化に伴って従属的に変化するので、差動増幅部１１のＰＭＯＳトランジスタ対Ｐ１２,Ｐ１３及びＮＭＯＳトランジスタ対Ｎ１１,Ｎ１２が正常に動作しない場合がある。例えば、内部電源供給電圧ＩＶＣは一定のレベルを維持する反面、入力信号ＩＮＰＵＴ及び基準電圧ＶＲＥＦは外部電源供給電圧ＥＶＣの電圧値の増加に伴って増加する場合、各ＰＭＯＳトランジスタＰ１２,Ｐ１３のゲートとソースとの間の電圧が、各ＮＭＯＳトランジスタＮ１１,Ｎ１２のゲートとソースとの間の電圧に比べて低下する。これにより、差動増幅部１１の出力信号ＢＩＮは、常に論理“ロー”状態になって入力バッファの誤動作が起こる場合がある。
【０００８】
【発明が解決しようとする課題】
本発明は、上記の背景に鑑みてなされたものであり、例えば、ＬＶＴＴＬインタフェースの条件下及びＳＳＴＬインタフェースの条件下の双方において、安定的に正常に動作可能な半導体メモリ装置の入力バッファを提供することを目的とする。
【０００９】
【課題を解決するための手段】
前記の目的を達成するために、本発明に係る半導体装置の入力バッファは、例えば、半導体メモリ装置の入力バッファとして好適であり、基準電圧と外部から印加される入力信号との差を増幅する差動増幅部と、前記基準電圧及び前記入力信号が外部電源供給電圧に応じて従属的に変化するＳＳＴＬインタフェース条件下では、前記外部電源供給電圧を選択して前記差動増幅部に伝達し、前記基準電圧及び前記入力信号が前記外部電源供給電圧の変化に拘らず略一定のレベルを維持するＬＶＴＴＬインタフェースの条件下では、内部電源供給電圧を選択して前記差動増幅部に伝達するスイッチング部とを具備することを特徴とする。
【００１０】
例えば、前記スイッチング部は、第１制御信号が活性化される時に前記差動増幅部に前記外部電源供給電圧を伝達する第１スイッチング部と、第２制御信号が活性化される時に前記差動増幅部に前記内部電源供給電圧を伝達する第２スイッチング部とを具備することが好ましい。
【００１１】
例えば、前記第１制御信号は、前記ＳＳＴＬインタフェースの条件下で活性化され、前記第２制御信号は、前記ＬＶＴＴＬインタフェースの条件下で活性化される。
【００１２】
例えば、前記外部電源供給電圧は、前記半導体メモリ装置の外部から印加される電圧であり、前記内部電源供給電圧は、前記半導体メモリ装置内部の内部電源供給電圧発生器で前記外部電源供給電圧を入力として発生する電圧である。
【００１３】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の好適な実施の形態を説明する。
【００１４】
図２に示すように、本発明の好適な実施の形態に係る入力バッファは、差動増幅部２１及びスイッチング部２３を具備する。差動増幅部２１は、基準電圧ＶＲＥＦと外部から印加される入力信号ＩＮＰＵＴとの電圧差を増幅する。スイッチング部２３は、基準電圧ＶＲＥＦ及び入力信号ＩＮＰＵＴが外部電源供給電圧ＥＶＣに応じて従属的に変化するＳＳＴＬインタフェースの条件下では、外部電源供給電圧ＥＶＣを選択して差動増幅部２１に伝達する。また、スイッチング部２３は、基準電圧ＶＲＥＦ及び入力信号ＩＮＰＵＴが外部電源供給電圧ＥＶＣの変化に関係なく一定のレベルを維持するＬＶＴＴＬインタフェースの条件下では、内部電源供給電圧ＩＶＣを選択して差動増幅部２１に伝達する。
【００１５】
外部電源供給電圧ＥＶＣは、半導体メモリ装置の外部から印加される電圧であり、内部電源供給電圧ＩＶＣは、半導体メモリ装置の内部の内部電源供給電圧発生器(図示せず)において、外部電源供給電圧ＥＶＣを入力として生成される電圧であり、外部電源供給電圧ＥＶＣの変化に拘らず一定のレベルを維持する。
【００１６】
差動増幅部２１は、例えば通常の差動増幅器で構成される。また、スイッチング部２３は、第１制御信号ＳＳＴＬ−ＣＯＮが活性化される時に差動増幅部２１に外部電源供給電圧ＥＶＣを伝達する第１スイッチング部Ｐ２１と、第２制御信号ＬＶＴＴＬ−ＣＯＮが活性化される時に差動増幅部２１に内部電源供給電圧ＩＶＣを伝達する第２スイッチング部Ｐ２２とを具備する。ここで、第１制御信号ＳＳＴＬ−ＣＯＮは、ＳＳＴＬインタフェースの条件下で論理“ロー”に活性化され、第２制御信号ＬＶＴＴＬ−ＣＯＮは、ＬＶＴＴＬインタフェースの条件下で論理“ロー”に活性化される。
【００１７】
第１スイッチング部Ｐ２１は、例えば、ソースに外部電源供給電圧ＥＶＣが印加され、ゲートに第１制御信号ＳＳＴＬ−ＣＯＮが印加され、ドレインに差動増幅部２１が接続されるＰＭＯＳトランジスタで構成される。第２スイッチング部Ｐ２２は、例えば、ソースに内部電源供給電圧ＩＶＣが印加され、ゲートに第２制御信号ＬＶＴＴＬ−ＣＯＮが印加され、ドレインに差動増幅部２１が接続されるＰＭＯＳトランジスタで構成される。ここで、第１及び第２スイッチング部Ｐ２１,Ｐ２２、即ち２つのＰＭＯＳトランジスタのウェルバイアス(Well Bias)として、外部電源供給電圧ＥＶＣが用いられる。その理由は次の通りである。
【００１８】
例えば、ＳＳＴＬインタフェースの条件下で、第１制御信号ＳＳＴＬ−ＣＯＮが論理“ロー”に活性化されると、ＰＭＯＳトランジスタの各ドレインには外部電源供給電圧ＥＶＣが印加される。ところが、外部電源供給電圧ＥＶＣのレベルは内部電源供給電圧ＩＶＣレベルより高いので、ＰＭＯＳトランジスタＰ２２のウェルバイアスとして内部電源供給電圧ＩＶＣを用いると、ＰＭＯＳトランジスタＰ２２のドレインとウェル(図示せず)との間に順バイアスが発生し、これにより入力バッファが誤動作する。従って、ＳＳＴＬインタフェースの条件下でＰＭＯＳトランジスタＰ２２のドレインとウェルとの間に順バイアスが発生するのを防止するために、ＰＭＯＳトランジスタＰ２１,Ｐ２２のウェルバイアスとして外部電源供給電圧ＥＶＣが用いられる。
【００１９】
以下、図２に示す入力バッファの動作を説明する。
【００２０】
まず、半導体メモリ装置のＬＶＴＴＬインタフェースの条件下では、第１制御信号ＳＳＴＬ−ＣＯＮは論理“ハイ”に非活性化され、第２制御信号ＬＶＴＴＬ−ＣＯＮは論理“ロー”に活性化される。従って、第１スイッチング部Ｐ２１はターンオフされ、第２スイッチング部Ｐ２２はターンオンされて、内部電源供給電圧ＩＶＣが差動増幅部２１に伝達される。
【００２１】
よって、ＬＶＴＴＬインタフェースの条件下では、差動増幅部２１に入力される入力信号ＩＮＰＵＴ及び基準電圧ＶＲＥＦが外部から印加される外部電源供給電圧ＥＶＣの変化に拘らず一定のレベルを維持し、差動増幅部２１に供給される内部電源供給電圧ＩＶＣも常に一定のレベルを維持するので、この入力バッファの出力信号ＢＩＮは、外部電源供給電圧ＥＶＣの変化による影響を受けない。即ち、内部電源供給電圧ＩＶＣは一定のレベルを維持し、差動増幅部２１の各ＮＭＯＳトランジスタＮ２１,Ｎ２２のゲートに入力される基準電圧ＶＲＥＦ及び入力信号ＩＮＰＵＴも一定のレベルを維持するので、差動増幅部２１のＰＭＯＳトランジスタ対Ｐ２３,Ｐ２４及びＮＭＯＳトランジスタ対Ｎ２１,Ｎ２２は正常に動作する。
【００２２】
また、半導体メモリ装置のＳＳＴＬインタフェースの条件下では、第１制御信号ＳＳＴＬ−ＣＯＮは論理“ロー”に活性化され、第２制御信号ＬＶＴＴＬ−ＣＯＮは論理“ハイ”に非活性化される。従って、第１スイッチング部Ｐ２１はターンオンされ、第２スイッチング部Ｐ２２はターンオフされて、外部電源供給電圧ＥＶＣが差動増幅部２１に伝達される。
【００２３】
よって、ＳＳＴＬインタフェースの条件下では、差動増幅部２１に入力される入力信号ＩＮＰＵＴ及び基準電圧ＶＲＥＦが外部電源供給電圧ＥＶＣの変化に応じて従属的に変化し、差動増幅部２１に供給される外部電源供給電圧ＥＶＣも変化するので、この入力バッファの出力信号ＢＩＮは、外部電源供給電圧ＥＶＣの変化による影響を受けない。
【００２４】
即ち、外部電源供給電圧ＥＶＣが変化し、入力信号ＩＮＰＵＴ及び基準電圧ＶＲＥＦは、外部電源供給電圧ＥＶＣの変化に伴って共に従属的に変化するので、差動増幅部２１のＰＭＯＳトランジスタ対Ｐ２３,Ｐ２４及びＮＭＯＳトランジスタ対Ｎ２１,Ｎ２２は正常に動作する。
【００２５】
例えば、ＳＳＴＬインタフェースの条件下で、外部電源供給電圧ＥＶＣの増加に伴って入力信号ＩＮＰＵＴ及び基準電圧ＶＲＥＦが従属的に増加する場合、各ＮＭＯＳトランジスタＮ２１,Ｎ２２のゲートとソースとの間の電圧が増加し、各ＰＭＯＳトランジスタＰ２３,Ｐ２４のゲートとソースとの間の電圧も外部電源供給電圧ＥＶＣの増加に伴って増加する。従って、ＰＭＯＳトランジスタ対Ｐ２３,Ｐ２４とＮＭＯＳトランジスタ対Ｎ２１,Ｎ２２とは同一の傾向で動作し、結果として、出力信号ＢＩＮは、外部電源供給電圧ＥＶＣの変化による影響を受けない。
【００２６】
なお、本発明は上記の実施の形態に限定されず、本発明の技術的思想の範囲内で様々な変形が可能である。
【００２７】
【発明の効果】
本発明に係る入力バッファによれば、例えば、基準電圧及び入力信号が外部電源供給電圧の変化に拘らず略一定のレベルを維持するＬＶＴＴＬインタフェースの条件下では、略一定のレベルを有する内部電源供給電圧が電源供給電圧として用いられ、基準電圧及び入力信号が外部電源供給電圧の変化に応じて従属的に変化するＳＳＴＬインタフェースの条件下では、外部電源供給電圧が電源供給電圧として用いられる。従って、本発明に係る入力バッファは、例えば、ＬＶＴＴＬインタフェースの条件下及びＳＳＴＬインタフェースの条件下で、共に安定的に正常に動作する。
【００２８】
【図面の簡単な説明】
【図１】ＳＤＲＡＭにおいてクロックバッファとして用いられる従来の入力バッファの回路図である。
【図２】本発明の好適な実施の形態に係る半導体メモリ装置の入力バッファの回路図である。
【符号の説明】
21 差動増幅部
23 スイチング部
【発明の属する技術分野】
本発明は半導体装置に係り、例えば半導体メモリ装置の入力バッファに関する。
【０００２】
【従来の技術】
半導体メモリ装置のうちＳＤＲＡＭ(synchronous DRAM)では、データの入出力が外部から印加されるシステムクロック、即ち外部クロックに同期して制御される。更に詳細に説明すれば、ＳＤＲＡＭでは、入力バッファであるクロックバッファは、外部クロックを入力として内部クロックを発生し、その内部クロックにより出力バッファが制御される。従って、ＳＤＲＡＭでは、外部クロックがクロックバッファに入力された後、出力バッファを通してデータが出力されるまでに要する時間ｔＳＡＣと、出力したデータがフェッチされるために該データを保持する時間ｔＯＨが非常に大事なパラメータである。
【０００３】
しかしながら、一般に、ＳＤＲＡＭの速度の側面からｔＳＡＣが小さくなるようにｔＳＡＣパスを設計すると、逆にｔＯＨマージンが小さくなる。従って、ｔＳＡＣを小さくしながら同時にｔＯＨマージンを確保するためには、電源供給電圧ＶＣＣの変化に伴うデータ出力速度の変化を小さくしなければならず、そのため、通常はクロックバッファには内部電源供給電圧ＩＶＣが用いられる。
【０００４】
図１は、ＳＤＲＡＭにおいてクロックバッファとして用いられる従来の入力バッファの回路図である。図１に示すように、従来の入力バッファは、基準電圧ＶＲＥＦと外部から印加される入力信号ＩＮＰＵＴとの差を増幅する差動増幅部１１と、制御信号ＰＢＵＦＣが活性化された時に差動増幅部１１に内部電源供給電圧ＩＶＣを伝達するスイッチング部１３とを具備する。
【０００５】
差動増幅部１１は、通常の差動増幅器で構成され、スイッチング部１３は、ソースに内部電源供給電圧ＩＶＣが印加され、ゲートに制御信号ＰＢＵＦＣが印加され、ドレインに差動増幅部１１が接続されるＰＭＯＳトランジスタＰ１１で構成されている。内部電源供給電圧ＩＶＣは、ＳＤＲＡＭ内部の内部電源供給電圧発生器において、外部から印加される外部電源供給電圧ＥＶＣより生成される電圧であり、外部電源供給電圧ＥＶＣに拘らず一定のレベルを維持する。
【０００６】
ところで、ＳＤＲＡＭのＬＶＴＴＬ(Low Voltage Transistor Transistor Logic)インタフェースの条件下では、入力バッファに入力される入力信号ＩＮＰＵＴ及び基準電圧ＶＲＥＦが外部電源供給電圧ＥＶＣの変化に拘らず一定のレベルを維持するので、入力バッファが正常に動作する。即ち、内部電源供給電圧ＩＶＣが一定のレベルを維持し、差動増幅部１１の各ＮＭＯＳトランジスタＮ１１,Ｎ１２のゲートに入力される基準電圧ＶＲＥＦ及び入力信号ＩＮＰＵＴも一定のレベルを維持するので、差動増幅部１１のＰＭＯＳトランジスタ対Ｐ１２,Ｐ１３及びＮＭＯＳトランジスタ対Ｎ１１,Ｎ１２が正常的に動作する。
【０００７】
しかし、ＳＤＲＡＭのＳＳＴＬ(Stub Serise terminated Transceiver Logic)インタフェースの条件下では、入力バッファに入力される入力信号ＩＮＰＵＴ及び基準電圧ＶＲＥＦが外部電源供給電圧ＥＶＣの変化に伴って従属的に変化するので、入力バッファが正常に動作しない場合がある。即ち、内部電源供給電圧ＩＶＣは一定のレベルを維持する反面、入力信号ＩＮＰＵＴ及び基準電圧ＶＲＥＦは外部電源供給電圧ＥＶＣの変化に伴って従属的に変化するので、差動増幅部１１のＰＭＯＳトランジスタ対Ｐ１２,Ｐ１３及びＮＭＯＳトランジスタ対Ｎ１１,Ｎ１２が正常に動作しない場合がある。例えば、内部電源供給電圧ＩＶＣは一定のレベルを維持する反面、入力信号ＩＮＰＵＴ及び基準電圧ＶＲＥＦは外部電源供給電圧ＥＶＣの電圧値の増加に伴って増加する場合、各ＰＭＯＳトランジスタＰ１２,Ｐ１３のゲートとソースとの間の電圧が、各ＮＭＯＳトランジスタＮ１１,Ｎ１２のゲートとソースとの間の電圧に比べて低下する。これにより、差動増幅部１１の出力信号ＢＩＮは、常に論理“ロー”状態になって入力バッファの誤動作が起こる場合がある。
【０００８】
【発明が解決しようとする課題】
本発明は、上記の背景に鑑みてなされたものであり、例えば、ＬＶＴＴＬインタフェースの条件下及びＳＳＴＬインタフェースの条件下の双方において、安定的に正常に動作可能な半導体メモリ装置の入力バッファを提供することを目的とする。
【０００９】
【課題を解決するための手段】
前記の目的を達成するために、本発明に係る半導体装置の入力バッファは、例えば、半導体メモリ装置の入力バッファとして好適であり、基準電圧と外部から印加される入力信号との差を増幅する差動増幅部と、前記基準電圧及び前記入力信号が外部電源供給電圧に応じて従属的に変化するＳＳＴＬインタフェース条件下では、前記外部電源供給電圧を選択して前記差動増幅部に伝達し、前記基準電圧及び前記入力信号が前記外部電源供給電圧の変化に拘らず略一定のレベルを維持するＬＶＴＴＬインタフェースの条件下では、内部電源供給電圧を選択して前記差動増幅部に伝達するスイッチング部とを具備することを特徴とする。
【００１０】
例えば、前記スイッチング部は、第１制御信号が活性化される時に前記差動増幅部に前記外部電源供給電圧を伝達する第１スイッチング部と、第２制御信号が活性化される時に前記差動増幅部に前記内部電源供給電圧を伝達する第２スイッチング部とを具備することが好ましい。
【００１１】
例えば、前記第１制御信号は、前記ＳＳＴＬインタフェースの条件下で活性化され、前記第２制御信号は、前記ＬＶＴＴＬインタフェースの条件下で活性化される。
【００１２】
例えば、前記外部電源供給電圧は、前記半導体メモリ装置の外部から印加される電圧であり、前記内部電源供給電圧は、前記半導体メモリ装置内部の内部電源供給電圧発生器で前記外部電源供給電圧を入力として発生する電圧である。
【００１３】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の好適な実施の形態を説明する。
【００１４】
図２に示すように、本発明の好適な実施の形態に係る入力バッファは、差動増幅部２１及びスイッチング部２３を具備する。差動増幅部２１は、基準電圧ＶＲＥＦと外部から印加される入力信号ＩＮＰＵＴとの電圧差を増幅する。スイッチング部２３は、基準電圧ＶＲＥＦ及び入力信号ＩＮＰＵＴが外部電源供給電圧ＥＶＣに応じて従属的に変化するＳＳＴＬインタフェースの条件下では、外部電源供給電圧ＥＶＣを選択して差動増幅部２１に伝達する。また、スイッチング部２３は、基準電圧ＶＲＥＦ及び入力信号ＩＮＰＵＴが外部電源供給電圧ＥＶＣの変化に関係なく一定のレベルを維持するＬＶＴＴＬインタフェースの条件下では、内部電源供給電圧ＩＶＣを選択して差動増幅部２１に伝達する。
【００１５】
外部電源供給電圧ＥＶＣは、半導体メモリ装置の外部から印加される電圧であり、内部電源供給電圧ＩＶＣは、半導体メモリ装置の内部の内部電源供給電圧発生器(図示せず)において、外部電源供給電圧ＥＶＣを入力として生成される電圧であり、外部電源供給電圧ＥＶＣの変化に拘らず一定のレベルを維持する。
【００１６】
差動増幅部２１は、例えば通常の差動増幅器で構成される。また、スイッチング部２３は、第１制御信号ＳＳＴＬ−ＣＯＮが活性化される時に差動増幅部２１に外部電源供給電圧ＥＶＣを伝達する第１スイッチング部Ｐ２１と、第２制御信号ＬＶＴＴＬ−ＣＯＮが活性化される時に差動増幅部２１に内部電源供給電圧ＩＶＣを伝達する第２スイッチング部Ｐ２２とを具備する。ここで、第１制御信号ＳＳＴＬ−ＣＯＮは、ＳＳＴＬインタフェースの条件下で論理“ロー”に活性化され、第２制御信号ＬＶＴＴＬ−ＣＯＮは、ＬＶＴＴＬインタフェースの条件下で論理“ロー”に活性化される。
【００１７】
第１スイッチング部Ｐ２１は、例えば、ソースに外部電源供給電圧ＥＶＣが印加され、ゲートに第１制御信号ＳＳＴＬ−ＣＯＮが印加され、ドレインに差動増幅部２１が接続されるＰＭＯＳトランジスタで構成される。第２スイッチング部Ｐ２２は、例えば、ソースに内部電源供給電圧ＩＶＣが印加され、ゲートに第２制御信号ＬＶＴＴＬ−ＣＯＮが印加され、ドレインに差動増幅部２１が接続されるＰＭＯＳトランジスタで構成される。ここで、第１及び第２スイッチング部Ｐ２１,Ｐ２２、即ち２つのＰＭＯＳトランジスタのウェルバイアス(Well Bias)として、外部電源供給電圧ＥＶＣが用いられる。その理由は次の通りである。
【００１８】
例えば、ＳＳＴＬインタフェースの条件下で、第１制御信号ＳＳＴＬ−ＣＯＮが論理“ロー”に活性化されると、ＰＭＯＳトランジスタの各ドレインには外部電源供給電圧ＥＶＣが印加される。ところが、外部電源供給電圧ＥＶＣのレベルは内部電源供給電圧ＩＶＣレベルより高いので、ＰＭＯＳトランジスタＰ２２のウェルバイアスとして内部電源供給電圧ＩＶＣを用いると、ＰＭＯＳトランジスタＰ２２のドレインとウェル(図示せず)との間に順バイアスが発生し、これにより入力バッファが誤動作する。従って、ＳＳＴＬインタフェースの条件下でＰＭＯＳトランジスタＰ２２のドレインとウェルとの間に順バイアスが発生するのを防止するために、ＰＭＯＳトランジスタＰ２１,Ｐ２２のウェルバイアスとして外部電源供給電圧ＥＶＣが用いられる。
【００１９】
以下、図２に示す入力バッファの動作を説明する。
【００２０】
まず、半導体メモリ装置のＬＶＴＴＬインタフェースの条件下では、第１制御信号ＳＳＴＬ−ＣＯＮは論理“ハイ”に非活性化され、第２制御信号ＬＶＴＴＬ−ＣＯＮは論理“ロー”に活性化される。従って、第１スイッチング部Ｐ２１はターンオフされ、第２スイッチング部Ｐ２２はターンオンされて、内部電源供給電圧ＩＶＣが差動増幅部２１に伝達される。
【００２１】
よって、ＬＶＴＴＬインタフェースの条件下では、差動増幅部２１に入力される入力信号ＩＮＰＵＴ及び基準電圧ＶＲＥＦが外部から印加される外部電源供給電圧ＥＶＣの変化に拘らず一定のレベルを維持し、差動増幅部２１に供給される内部電源供給電圧ＩＶＣも常に一定のレベルを維持するので、この入力バッファの出力信号ＢＩＮは、外部電源供給電圧ＥＶＣの変化による影響を受けない。即ち、内部電源供給電圧ＩＶＣは一定のレベルを維持し、差動増幅部２１の各ＮＭＯＳトランジスタＮ２１,Ｎ２２のゲートに入力される基準電圧ＶＲＥＦ及び入力信号ＩＮＰＵＴも一定のレベルを維持するので、差動増幅部２１のＰＭＯＳトランジスタ対Ｐ２３,Ｐ２４及びＮＭＯＳトランジスタ対Ｎ２１,Ｎ２２は正常に動作する。
【００２２】
また、半導体メモリ装置のＳＳＴＬインタフェースの条件下では、第１制御信号ＳＳＴＬ−ＣＯＮは論理“ロー”に活性化され、第２制御信号ＬＶＴＴＬ−ＣＯＮは論理“ハイ”に非活性化される。従って、第１スイッチング部Ｐ２１はターンオンされ、第２スイッチング部Ｐ２２はターンオフされて、外部電源供給電圧ＥＶＣが差動増幅部２１に伝達される。
【００２３】
よって、ＳＳＴＬインタフェースの条件下では、差動増幅部２１に入力される入力信号ＩＮＰＵＴ及び基準電圧ＶＲＥＦが外部電源供給電圧ＥＶＣの変化に応じて従属的に変化し、差動増幅部２１に供給される外部電源供給電圧ＥＶＣも変化するので、この入力バッファの出力信号ＢＩＮは、外部電源供給電圧ＥＶＣの変化による影響を受けない。
【００２４】
即ち、外部電源供給電圧ＥＶＣが変化し、入力信号ＩＮＰＵＴ及び基準電圧ＶＲＥＦは、外部電源供給電圧ＥＶＣの変化に伴って共に従属的に変化するので、差動増幅部２１のＰＭＯＳトランジスタ対Ｐ２３,Ｐ２４及びＮＭＯＳトランジスタ対Ｎ２１,Ｎ２２は正常に動作する。
【００２５】
例えば、ＳＳＴＬインタフェースの条件下で、外部電源供給電圧ＥＶＣの増加に伴って入力信号ＩＮＰＵＴ及び基準電圧ＶＲＥＦが従属的に増加する場合、各ＮＭＯＳトランジスタＮ２１,Ｎ２２のゲートとソースとの間の電圧が増加し、各ＰＭＯＳトランジスタＰ２３,Ｐ２４のゲートとソースとの間の電圧も外部電源供給電圧ＥＶＣの増加に伴って増加する。従って、ＰＭＯＳトランジスタ対Ｐ２３,Ｐ２４とＮＭＯＳトランジスタ対Ｎ２１,Ｎ２２とは同一の傾向で動作し、結果として、出力信号ＢＩＮは、外部電源供給電圧ＥＶＣの変化による影響を受けない。
【００２６】
なお、本発明は上記の実施の形態に限定されず、本発明の技術的思想の範囲内で様々な変形が可能である。
【００２７】
【発明の効果】
本発明に係る入力バッファによれば、例えば、基準電圧及び入力信号が外部電源供給電圧の変化に拘らず略一定のレベルを維持するＬＶＴＴＬインタフェースの条件下では、略一定のレベルを有する内部電源供給電圧が電源供給電圧として用いられ、基準電圧及び入力信号が外部電源供給電圧の変化に応じて従属的に変化するＳＳＴＬインタフェースの条件下では、外部電源供給電圧が電源供給電圧として用いられる。従って、本発明に係る入力バッファは、例えば、ＬＶＴＴＬインタフェースの条件下及びＳＳＴＬインタフェースの条件下で、共に安定的に正常に動作する。
【００２８】
【図面の簡単な説明】
【図１】ＳＤＲＡＭにおいてクロックバッファとして用いられる従来の入力バッファの回路図である。
【図２】本発明の好適な実施の形態に係る半導体メモリ装置の入力バッファの回路図である。
【符号の説明】
21 差動増幅部
23 スイチング部
Claims (2)
- 基準電圧と外部から印加される入力信号との差を増幅する差動増幅部と、
ＳＳＴＬインタフェースの条件下で活性化される第１制御信号が活性化されている時に前記差動増幅部に外部電源供給電圧を伝達する第１スイッチング部と、
ＬＶＴＴＬインタフェースの条件下で活性化される第２制御信号が活性化されている時に前記差動増幅部に内部電源供給電圧を伝達する第２スイッチング部と、
を具備し、
前記第１スイッチング部は、ソースに前記外部電源供給電圧が印加され、ゲートに前記第１制御信号が印加され、ドレインに前記差動増幅部が接続された第１ＰＭＯＳトランジスタであり、
前記第２スイッチング部は、ソースに前記内部電源供給電圧が印加され、ゲートに前記第２制御信号が印加され、ドレインに前記差動増幅部が接続される第２ＰＭＯＳトランジスタであり、
前記第１及び第２ＰＭＯＳトランジスタのウェルバイアスとして前記外部電源供給電圧が用いられることを特徴とする半導体メモリ装置の入力バッファ。 - 前記外部電源供給電圧は、前記半導体メモリ装置の外部から印加される電圧であり、前記内部電源供給電圧は、前記半導体メモリ装置の内部の内部電源供給電圧発生器で前記外部電源供給電圧を入力として生成される電圧であることを特徴とする請求項１に記載の半導体メモリ装置の入力バッファ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970052356A KR100297707B1 (ko) | 1997-10-13 | 1997-10-13 | 반도체메모리장치의입력버퍼 |
| KR97-52356 | 1997-10-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11134864A JPH11134864A (ja) | 1999-05-21 |
| JP3941985B2 true JP3941985B2 (ja) | 2007-07-11 |
Family
ID=19522633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20225998A Expired - Fee Related JP3941985B2 (ja) | 1997-10-13 | 1998-07-16 | 半導体メモリ装置の入力バッファ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6020761A (ja) |
| JP (1) | JP3941985B2 (ja) |
| KR (1) | KR100297707B1 (ja) |
| TW (1) | TW371763B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69630363D1 (de) * | 1996-05-24 | 2003-11-20 | St Microelectronics Srl | Zeilendekodierer für Speicher |
| JP2001022527A (ja) * | 1999-07-12 | 2001-01-26 | Nec Niigata Ltd | コンピュータ内蔵ｈｄｄへの外部からのアクセス方式 |
| JP3636968B2 (ja) * | 2000-06-05 | 2005-04-06 | エルピーダメモリ株式会社 | 半導体装置及びそのテスト方法 |
| KR100352767B1 (ko) * | 2000-07-19 | 2002-09-16 | 삼성전자 주식회사 | 고속 반도체 디바이스에 적합한 인터페이스 회로 및인터페이싱 방법 |
| US6552569B2 (en) | 2000-12-22 | 2003-04-22 | National Semiconductor Corporation | Dual purpose low power input circuit for a memory device interface |
| KR100422011B1 (ko) * | 2001-11-05 | 2004-03-11 | 주식회사 티엘아이 | 출력 신호의 직류 전압 성분이 설정 전압으로 제어되며,입력 신호의 교류 전압 성분에 신속히 응답하는 입력 버퍼 |
| KR100427493B1 (ko) * | 2001-11-27 | 2004-04-28 | 주식회사 티엘아이 | 출력 신호의 전압이 설정 전압으로 제어되는 입력 버퍼 회로 |
| US6825692B1 (en) | 2002-01-25 | 2004-11-30 | Altera Corporation | Input buffer for multiple differential I/O standards |
| JP3667700B2 (ja) * | 2002-03-06 | 2005-07-06 | エルピーダメモリ株式会社 | 入力バッファ回路及び半導体記憶装置 |
| KR100460458B1 (ko) | 2002-07-26 | 2004-12-08 | 삼성전자주식회사 | 외부 전압 글리치에 안정적인 내부 전압 발생 회로 |
| KR100484257B1 (ko) | 2002-09-12 | 2005-04-22 | 주식회사 하이닉스반도체 | 반도체 소자의 차동증폭형 입력 버퍼 |
| KR100521370B1 (ko) * | 2003-01-13 | 2005-10-12 | 삼성전자주식회사 | 파워 검출부를 구비하여 누설 전류 경로를 차단하는 레벨쉬프터 |
| KR100502664B1 (ko) * | 2003-04-29 | 2005-07-20 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 모드 전환 회로 및 그방법 |
| US7230486B2 (en) * | 2004-12-23 | 2007-06-12 | Micron Technology, Inc. | Low voltage CMOS differential amplifier |
| US7355450B1 (en) | 2005-05-27 | 2008-04-08 | Altera Corporation | Differential input buffers for low power supply |
| JP5119489B2 (ja) * | 2006-03-07 | 2013-01-16 | 公益財団法人新産業創造研究機構 | 半導体記憶装置 |
| KR20110041309A (ko) * | 2009-10-15 | 2011-04-21 | 삼성전자주식회사 | 네거티브 레벨 쉬프터 |
| JP5598462B2 (ja) * | 2011-12-05 | 2014-10-01 | 株式会社デンソー | 信号送信回路 |
| KR102529187B1 (ko) * | 2016-03-31 | 2023-05-04 | 삼성전자주식회사 | 복수의 통신 규격들을 지원하는 수신 인터페이스 회로 및 이를 포함하는 메모리 시스템 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07297705A (ja) * | 1994-04-27 | 1995-11-10 | Mitsubishi Electric Corp | 出力バッファ回路 |
| US5598122A (en) * | 1994-12-20 | 1997-01-28 | Sgs-Thomson Microelectronics, Inc. | Voltage reference circuit having a threshold voltage shift |
| JP2666759B2 (ja) * | 1995-02-28 | 1997-10-22 | 日本電気株式会社 | 半導体集積回路の入力バッファ回路 |
| US5596291A (en) * | 1995-04-10 | 1997-01-21 | Cirrus Logic, Inc. | Circuits, systems and methods for the high speed transfer of data across a conductive line |
| US5696456A (en) * | 1996-02-29 | 1997-12-09 | Micron Technology, Inc. | Enhanced low voltage TTL interface |
-
1997
- 1997-10-13 KR KR1019970052356A patent/KR100297707B1/ko not_active IP Right Cessation
-
1998
- 1998-03-17 TW TW087103945A patent/TW371763B/zh active
- 1998-06-01 US US09/088,135 patent/US6020761A/en not_active Expired - Lifetime
- 1998-07-16 JP JP20225998A patent/JP3941985B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW371763B (en) | 1999-10-11 |
| KR19990031575A (ko) | 1999-05-06 |
| JPH11134864A (ja) | 1999-05-21 |
| KR100297707B1 (ko) | 2001-08-07 |
| US6020761A (en) | 2000-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3941985B2 (ja) | 半導体メモリ装置の入力バッファ | |
| KR100524960B1 (ko) | 전파 지연 시간을 제어하는 멀티모드 데이터 버퍼 및 그제어 방법 | |
| US6292410B1 (en) | Apparatus for buffering data strobe signal in high-speed memory device | |
| JP4008622B2 (ja) | 同期式半導体メモリ装置の基準信号発生回路 | |
| KR100480597B1 (ko) | 출력 피드백 신호를 사용하여 오프셋 전압을 조절하는입력 수신기 | |
| KR100510522B1 (ko) | 지연동기루프의 듀티 사이클 보정회로 및 이를 구비하는지연동기루프 | |
| JP4382211B2 (ja) | 電流感知増幅器及びそれを有する半導体装置 | |
| JP2004135098A (ja) | 出力データのスルーレート制御方式 | |
| KR100301809B1 (ko) | 데이터 입출력 버퍼 제어회로_ | |
| JP3984331B2 (ja) | 差動伝送方法及び差動伝送回路 | |
| JP4015319B2 (ja) | 定電流発生回路および差動増幅回路 | |
| TWI824037B (zh) | 積體電路和記憶體 | |
| KR100650370B1 (ko) | 반도체 메모리 장치 | |
| KR20050018399A (ko) | 반도체 메모리 장치 | |
| KR20030000843A (ko) | 센스 앰프의 이중 전원공급회로 | |
| KR20040013922A (ko) | 반도체 메모리장치의 데이터 출력버퍼 및 그 데이터출력방법 | |
| KR100317325B1 (ko) | 출력 구동회로 | |
| KR20010004211A (ko) | 지연고정루프의 지터 제어 장치 | |
| KR0167063B1 (ko) | 동기 메모리장치의 내부전원공급장치 | |
| KR100623588B1 (ko) | 안정적으로 동작하는 입출력센스앰프 제어신호 생성장치 | |
| KR20010004215A (ko) | 반도체메모리장치의 입력버퍼 | |
| JP2001006368A (ja) | 半導体装置 | |
| KR20070077308A (ko) | 의사-오픈 드레인 터미네이션 방식의 반도체 메모리소자 | |
| KR20020012909A (ko) | 클럭 버퍼 회로 | |
| KR20010029079A (ko) | 반도체 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050530 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050830 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050902 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070329 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |