JP3813636B2

JP3813636B2 - 高速入力バッファ

Info

Publication number: JP3813636B2
Application number: JP52071598A
Authority: JP
Inventors: ブレントキース，
Original assignee: Micron Technology Inc
Current assignee: Micron Technology Inc
Priority date: 1996-10-28
Filing date: 1997-10-28
Publication date: 2006-08-23
Anticipated expiration: 2017-10-28
Also published as: US5910920A; JP2001503182A; US5872736A; KR100417543B1; WO1998019307A1; KR20000052880A; AU4920697A

Description

発明の技術分野
本発明は、一般に集積回路に関し、そして詳細には、本発明は、高速なデータ伝送を受け取り得るデータ入力バッファに関する。
発明の背景
集積回路は通常、付加的な回路と通信するために使用される多くの入力／出力ピンを含む。例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）などの集積メモリ装置は、メモリ動作制御信号を受け取るための制御入力、および外部のシステムまたはプロセッサとの相方向データ通信のためのデータピンの両方を含む。
現在の集積回路のデータ伝送速度は、主に内部回路動作速度によって制限される。すなわち、多くの集積回路の容量より速い速度で回路間において信号を伝送し得る通信ネットワークが開発されてきた。より速い回路への要求に対応するために、１グループの集積回路が共通バス上に組合せされ得る。この構成において、各集積回路は、他の集積回路と協調されたやり方で動作し、高速度で伝送されるデータを共有する。例えば、１グループの、ＤＲＡＭ、スタティックＲＡＭ、または読み取り専用メモリ（ＲＯＭ）などのメモリ装置が共通のデータバスに接続され得る。バスのデータ速度は、個々のメモリの可能な動作速度より実質的に速くあり得る。したがって、各メモリは、１つのメモリが入力されたデータを処理しながら、別メモリが新しいデータを受け取るように動作される。適切な数のメモリ装置および効率的な制御システムを提供することによって、非常に高速なデータ伝送が達成され得る。
データ通信信号の伝送速度が増加し続けるにつれて、新しい回路および方法が、各集積回路で正確にデータを受け取るために必要とされる。１つの提案された解法は、米国特許第5,513,327号に記載されるバスインターフェースである。このバスインターフェースは、データをラッチするために２つのエッジトリガ受信器を使用する。第１の受信器は、クロック信号の立ち上がりエッジに応答して動作し、他方第２の受信器は、クロックの立ち下がりエッジに応答して動作する。さらに、データバスは、中間供給レベルで終端されず、そして出力は、オープンドレイン（open drain）構成を使用してバス上を伝送される。
上述の理由、および本明細書を読みおよび理解する際に当業者にとって明らかである、以下に述べられる他の理由のために、バスクロックの推移に応答してデータを受け取るために、独立にまたは他の入力バッファと組み合わせて、動作し得る高速入力バッファに対する当該技術分野における要求がある。
発明の要旨
集積回路データ伝送についての上記の問題および他の問題が、本発明によって対応され、そして以下の明細書を読みおよび検討することによって理解される。各クロック信号上のデータ信号を平衡化、サンプリング、感知、およびラッチする入力バッファ回路が説明される。
詳細には、本発明は、高速データバスに結合されるように適合された入力バッファ回路を説明する。入力バッファ回路は、データ入力ノードおよびデータバス終端電圧に選択的に結合される差動感知増幅器回路を備える。平衡回路は、差動感知増幅器回路、および平衡信号に応答して差動感知増幅器回路をデータバス終端電圧へ平衡化するためのデータバス終端電圧に接続される。結合回路は、サンプル信号に応答してデータ入力ノードおよびデータバス終端電圧を差動感知増幅器回路に選択的に結合させるために提供される。入力バッファはさらに、感知信号に応答して差動感知増幅器回路を作動させるための感知増幅器作動回路を含む。ラッチ回路は、差動感知増幅器回路に結合される。ラッチ回路は、ラッチ信号に応答して差動感知増幅器回路のデータ状態をラッチするために適合される。
【図面の簡単な説明】
図１は、メモリバスの図である。
図２は、別のメモリバスの図である。
図３は、デュアル受信入力バッファ回路のブロック図である。
図４は、単一受信高速入力バッファの模式図である。
図５は、図４の入力バッファの動作のタイミング図である。
図６は、図４の入力バッファの選択電圧のタイミング図である。
図７は、別の高速入力バッファの模式図である。
図８Ａ、Ｂ、およびＣは、図７の入力バッファの動作のタイミング図である。
図９は、出力ドライバ回路の模式図である。
図１０は、高速入力バッファを内蔵するメモリ装置のブロック図である。
発明の詳細な説明
好ましい実施態様の以下の詳細な説明において、本明細書の一部分をなし、そして発明が実施され得る具体的な好ましい実施態様を例示するやり方によって示される付属の図面が参照される。これらの実施態様は、当業者が発明を実施することを可能にするために十分詳細に説明され、そして他の実施態様が利用され得ること、ならびに論理的、機械的、および電気的変更が本発明の精神および範囲を逸脱せずになされ得ることが理解される。したがって、以下の詳細な説明は、限定する意味に受け取られるものではなく、そして本発明の範囲は、付属の請求項によってのみ定義される。
図１は、複数の通信線１０６を介して多くの集積回路１０４（０）〜１０４（ｘ）へ制御およびデータ信号を提供するために制御回路１０２を含むメモリバス１００の簡略化された例示である。通信線は、終端電圧（Ｖｔｅｒｍ）に結合された適切な終端回路１０８（一般に、レジスタとして例示される）を用いて終端される。
図２は、複数の通信線１１６を介して多くの集積回路１０４（０）〜１０４（ｘ）および１１４（０）〜１１４（ｘ）へ制御およびデータ信号を提供するために中心に位置付けられた制御回路１０２を含むメモリバス１１２の簡略化された例示である。通信線は、終端電圧（Ｖｔｅｒｍ）に結合される適切な終端回路１１８（１）および１１８（２）（一般に、レジスタとして例示される）を用いて両端で終端される。Ｖｔｅｒｍの好ましい値は、１／２（Ｖｄｄ−Ｖｓｓ）であるが、任意の中間供給レベルであり得る。
図３は、データ入力１２０に接続された入力バッファ１１９のブロック図である。バッファは、平行に接続された２つの受信回路１２２および１２６ならびに２つのラッチ回路１２４および１２８を含む。各ラッチ回路は、ノード１３０（データ奇数^*）またはノード１３２（データ偶数^*）のいずれかの上のデータ出力を生成する。受信器は、バス線上に提供される共通のデータクロック信号の異なる位相から外れて動作する。したがって、受信器は、エッジトリガされず、内部バーニア（vernier）遅延を使用して制御される。バーニア遅延は、有効なデータ受信を最大化するためにシステム作動時に調整される。すなわち、遅延は、データサンプリングが有効なデータが存在する場合に行われ、そしてクロック信号のエッジ遷移に制限されないように調整される。例示されるデュアル受信入力バッファは、１秒当たり８００＋メガビットの範囲で高速データ通信に使用され得る。１秒当たり４００メガビットといった、より遅いデータ通信速度については、単一受信器およびラッチ回路が入力バッファにおいて使用され得る。
図４を参照すると、受信器１５２およびラッチ回路１５４を用いて出力１５６上に内部データ信号（Ｄａｔａ）を生成する高速入力バッファ１５０が説明される。受信器１５２回路は、他の集積回路に結合されたバス上に提供された、異なる位相の共通のクロック信号に基づく内部信号に応答して動作する。内部信号は、平衡信号（equilibrate signal）（ＥＱ^*）、感知信号（Ｓｅｎｓｅ）、およびサンプル信号（Ｓａｍｐｌｅ）である。受信器は、バス終端電圧（Ｖｔｅｒｍ）に接続され、且つデータ入力コネクション１２０を介してバスデータラインに接続される。
受信器１５２は、１対の交差結合されたｐ型トランジスタを有するｐ型感知増幅器回路１５８および１対の交差結合されたｎ型トランジスタを有するｎ型感知増幅器１６０からなる。感知増幅器の共通のノード（ノードＡおよびＢ）をＶｔｅｒｍに平衡化するために、平衡回路１６２が提供される。結合回路１６４および１６６が提供され、サンプル信号に応答してノード１２０およびＶｔｅｒｍをそれぞれノードＡおよびＢに選択的に結合する。入力バッファの動作をよりよく理解するために、図５のタイミング図を参照する。
図５に示すように、平衡信号（ＥＱ^*）は時間ｔ１においてローに遷移し、平衡回路１６２のトランジスタ１６８、１７０および１７２を作動させる。トランジスタ１７０および１７２はそれぞれノードＢおよびＡを終端電圧Ｖｔｅｒｍに結合する。従って感知増幅器はバス終端電圧に平衡化される。時間ｔ２において、平衡回路は停止され、サンプル信号はハイに遷移し、結合回路１６４を作動させて、入力１２０をノードＡに結合する。同様に結合回路１６６が作動させられ、ノードＢを終端電圧Ｖｔｅｒｍに結合する。時間ｔ２においてローの感知信号で、ｐ型感知増幅器回路１５８のノード１８０はローに結合され、ｎ型感知増幅器のノード１７４はトランジスタ１７６を介してＶｔｅｒｍに結合される。時間ｔ３において、感知信号はハイに遷移し、トランジスタ１７８を作動させ、ノード１７４をグラウンドに結合する。サンプル信号はローに遷移し、ｐ型感知増幅器およびｎ型感知増幅器がノードＡおよびＢを適切な電圧レベルに増幅するようにノードＡおよびＢを分離する。ラッチ^*信号は時間ｔ３においてハイに遷移し、ラッチ回路１５４を作動させる。従って、結合回路１８２が作動させられ、ノードＢの逆をインバータ回路１８４に結合する。ラッチ^*信号がローの状態に戻ると、回路１８２が停止させられ、且つ回路１８６が作動させられインバータ１８４をラッチする。ラッチはノードＢに接続されるが、ラッチ回路１５４はノードＡに結合され得、本発明を制限する意図はない。外部から受け取られたクロック信号に応答して、図５に示した信号が内部で生成されることが、当業者によって理解される。このように、入力データバッファは異なる位相のクロック信号に依存して動作する。
図６は、ハイの入力データ信号を受け取った時の、ノードＡおよびＢ上の電圧および出力ノード１５６を示す。時間ｔ１において、ノードＡおよびＢはＶｔｅｒｍに平衡化される。時間ｔ２において、ノードＡは入力１２０に結合され電圧を上昇させる。時間ｔ３において、感知増幅器回路が作動させられ、ノードＡおよびＢを増幅する。同時に、ノードＢはラッチ回路に結合され、１５６上の出力データ信号はノードＢに結合される。
図７は、図３に示した２つの並列受信器１２２および１２６、ならびに２つのラッチ回路１２４および１２８を有する高速入力バッファの概略図を示す。図４を参照しながら上記で説明したように、受信器１２２および１２６は通常、受信器１５２の回路を含み、同様の様態で動作する。図８Ａ、８Ｂおよび８Ｃのタイミング図は図７の高速入力バッファの動作を示す。ＤＱライン上に提供されたデータ信号は、それぞれのサンプル信号の上昇するエッジ上において受信器１２２および１２６の両方によってサンプルされる。従って、ＤＱラインは両受信器回路によってサンプルされる。出力（データ−偶数^*およびデータ−奇数^*）が共に、ＤＱライン上に提供されたデータを示す。外部バスクロック信号および外部クロックの２倍の周波数で動作する内部クロック信号を説明する。平衡信号（ＥＱ１^*およびＥＱ２^*）は実質的にクロック信号と整列している。外部クロック信号は理論上、１／２（ＥＱ１^*ＡＮＤＥＱ２^*）に等しいものと定義され得る。サンプル信号は、データ信号が信号ピークにある場合に、ＤＱラインをサンプルするように、バーニア遅延回路を用いて調整される。
図９は、集積回路のデータ出力コネクション（ＤＱ）に接続されたプッシュ／プル出力ドライバ２００の概略図である。プルアップ信号およびプルダウン信号はそれぞれノード２０２および２０４に提供され、プルアップトランジスタ２０６またはプルダウントランジスタ２０８のいずれかを作動させる。ドライバ回路は任意のスルー・レート制御回路２１０を備える。制御回路はＶｓｌｅｗ信号を用いて調整され、選択的に一連のトランジスタを作動させ得る。つまり、いずれかのトランジスタを作動させることにより、並列抵抗器がバイパスされ、回路の応答時間が変化する。このようにして、トランジスタ２０６および２０８の作動のタイミングが調整され得る。
プルアップ駆動調整回路２１４が出力ドライバ回路２００内に提供され、プルアップトランジスタ２０６に結合された電圧を調整する。同様に、プルダウン駆動調整回路２１６が出力ドライバ回路２００内に提供され、プルダウントランジスタ２０６に結合された電圧を調整する。動作において、トランジスタ２１８のゲートが選択的に作動され、抵抗器２２０をバイパスする。集積回路がバス上に設置された後に、出力ドライバ回路の調整が行われる。つまり、出力ドライバ電圧は特定のバスシステムの要求に適合するように調整される。スルー・レート制御回路が、本発明から逸れることなく除去され得ることが当業者によって理解される。
図１０は、上記の高速入力バッファ２４８を組み込むダイナミックランダムアクセスメモリ装置２４０（ＤＲＡＭ）のブロック図である。メモリは、入力ライン２４３上に提供されたアドレス信号に応答してメモリアレイ２４１にアクセスするためのアドレス回路２４２を含む。制御回路２５２が提供され、制御信号２５４に応答してメモリの読み出し動作および書き込み動作を制御する。位相発生器回路２４４が提供され、入力バッファ回路について、内部信号ＤＱ^*、サンプル信号、感知信号、およびラッチ^*信号を発生させる。バーニア調整回路２４５が、内部信号のタイミングを調整するための位相発生器に結合される。入力バッファ回路２４８は、各データラインＤＱについて、上記の高速入力バッファ回路を含むことが理解される。出力ドライバ回路２５０が提供され、ＤＱライン上の適切な出力信号を駆動する。図１０の具体例はＤＲＡＭであるが、本発明の高速入力バッファ回路はＳＲＡＭおよびＲＯＭメモリ装置等の任意の集積回路装置に含まれ得る。
結論
受信器回路およびサンプルへのラッチを用い且つデータ信号をラッチする集積回路入力バッファ回路が説明される。バッファは、異なる位相の外部から提供されたクロック信号で発生した内部信号に応答して動作する。入力バッファは、より高い伝送速度で動作するデータバス上で使用される２つの受信器回路および２つのラッチ回路を含み得る。受信器回路は、入力データ信号を感知するための感知回路、感知回路を平衡化するための平衡回路、および感知回路を作動させるための感知活性回路を含む。
本明細書中、特定の実施形態を図示且つ説明したが、同じ目的を達成すると推定される任意の構成を本明細書中に示した特定の実施形態と置換し得ることが当業者によって理解され得る。この適用は、本発明のあらゆる適合または改変をカバーするものである。従って、本発明が本発明の請求の範囲およびその相当物によってのみ制限されることは明らかである。

Claims

高速データバスに結合されるように適合された入力バッファ回路であって、
データ入力ノードおよびデータバス終端電圧に選択的に結合された差動感知増幅器回路であって、第１および第２の入力／出力ノードと、該第１の入力／出力ノードに結合されたドレインおよび該第２の入力／出力ノードに結合されたゲートを有する第１のｐ型トランジスタと、該第１の入力／出力ノードに結合されたドレインおよび該第２の入力／出力ノードに結合されたゲートを有する第１のｎ型トランジスタと、該第２の入力／出力ノードに結合されたドレインおよび該第１の入力／出力ノードに結合されたゲートを有する第２のｐ型トランジスタと、該第２の入力／出力ノードに結合されたドレインおよび該第１の入力／出力ノードに結合されたゲートを有する第２のｎ型トランジスタとを含む差動感知増幅器回路と、
該差動感知増幅器回路および該データバス終端電圧に接続され、平衡信号に応答して該差動感知増幅器回路を該データバス終端電圧に平衡化する平衡回路であって、該平衡信号に応答して、該データバス終端電圧を該第１および第２の入力／出力ノードに結合する少なくとも１つのトランジスタと、該平衡信号に応答して、該第１および第２の入力／出力ノードを互いに結合する平衡トランジスタとを含む平衡回路と、
サンプル信号に応答して、該データ入力ノードを該差動感知増幅器回路の該第１の入力／出力ノードに選択的に結合し、該データバス終端電圧を該差動感知増幅器回路の該第２の入力／出力ノードに選択的に結合する結合回路と、
感知信号に応答して該差動感知増幅器回路を作動させる感知増幅器作動回路であって、該感知信号に応答して、該第１および第２のｐ型トランジスタのそれぞれのソースに第１の供給電圧を結合する第１のトランジスタと、該感知信号に応答して、該第１および第２のｎ型トランジスタのそれぞれのソースに第２の供給電圧を結合する第２のトランジスタとを含む感知増幅器作動回路と、
該差動感知増幅器回路に結合され、ラッチ信号に応答して該差動感知増幅器回路のデータ状態をラッチするように適合されたラッチ回路と
を含む入力バッファ回路。
高速データバスに結合されるように適合された入力バッファ回路を含む集積回路であって、
該入力バッファ回路は、
第１および第２の受信回路であって、各受信回路が、
データ入力ノードおよびデータバス終端電圧に選択的に結合された差動感知増幅器回路であって、第１および第２の入力／出力ノードと、該第１の入力／出力ノードに結合されたドレインおよび該第２の入力／出力ノードに結合されたゲートを有する第１のｐ型トランジスタと、該第１の入力／出力ノードに結合されたドレインおよび該第２の入力／出力ノードに結合されたゲートを有する第１のｎ型トランジスタと、該第２の入力／出力ノードに結合されたドレインおよび該第１の入力／出力ノードに結合されたゲートを有する第２のｐ型トランジスタと、該第２の入力／出力ノードに結合されたドレインおよび該第１の入力／出力ノードに結合されたゲートを有する第２のｎ型トランジスタとを含む差動感知増幅器回路と、
該差動感知増幅器回路および該データバス終端電圧に接続され、平衡信号に応答して該差動感知増幅器回路を該データバス終端電圧に平衡化する平衡回路であって、該平衡信号に応答して、該データバス終端電圧を該第１および第２の入力／出力ノードに結合する少なくとも１つのトランジスタと、該平衡信号に応答して、該第１および第２の入力／出力ノードを互いに結合する平衡トランジスタとを含む平衡回路と、
サンプル信号に応答して、該データ入力ノードを該差動感知増幅器回路の該第１の入力／出力ノードに選択的に結合し、該データバス終端電圧を該差動感知増幅器回路の該第２の入力／出力ノードに選択的に結合する結合回路と、
感知信号に応答して該差動感知増幅器回路を作動させる感知増幅器作動回路であって、該感知信号に応答して、該第１および第２のｐ型トランジスタのそれぞれのソースに第１の供給電圧を結合する第１のトランジスタと、該感知信号に応答して、該第１および第２のｎ型トランジスタのそれぞれのソースに第２の供給電圧を結合する第２のトランジスタとを含む感知増幅器作動回路と
を含む、第１および第２の受信回路と、
該第１の受信回路の該差動感知増幅器回路に結合され、ラッチ信号に応答して該第１の受信回路のデータ状態をラッチするように適合された第１のラッチ回路と、
該第２の受信回路の該差動感知増幅器回路に結合され、ラッチ信号に応答して該第２の受信回路のデータ状態をラッチするように適合された第２のラッチ回路と
を含む、集積回路。
外部から提供されたクロック信号を受信するクロック入力ノードと、
該クロック入力ノードに接続された位相発生回路であって、前記第１および第２の受信回路の両方に結合された前記平衡信号、前記サンプル信号、前記感知信号、および前記ラッチ信号を生成する位相発生回路と
をさらに含む、請求項２に記載の集積回路。
前記集積回路がダイナミックランダムアクセスメモリ（ＤＲＡＭ）である、請求項３に記載の集積回路。
前記高速データバスに結合された出力ドライバ回路をさらに含み、該出力ドライバ回路が、
データ出力ノードに接続され、プルアップ信号に応答して作動するように適合されたプルアップトランジスタと、
該出力ノードに接続され、プルダウン信号に応答して作動するように適合されたプルダウントランジスタと、
該プルアップトランジスタと上位電圧レベルノードとの間に接続されたプルアップ駆動調整回路と、
該プルダウントランジスタと下位電圧レベルノードとの間に接続されたプルダウン駆動調整回路とを有する、請求項２に記載の集積回路。
前記プルアップおよびプルダウントランジスタの作動を制御するスルーレート制御回路をさらに含む、請求項５に記載の集積回路。
前記終端電圧が、上位供給電圧（Ｖｄｄ）と下位供給電圧（Ｖｓｓ）との間の差の半分である、請求項２に記載の集積回路。
高速データバスに結合されるように適合されたメモリ装置であって、外部から提供されたクロック信号を受信するクロック入力ノードと、
第１の受信回路であって、
データ入力ノードおよびデータバス終端電圧に選択的に結合された差動感知増幅器回路であって、第１および第２の入力／出力ノードと、該第１の入力／出力ノードに結合されたドレインおよび該第２の入力／出力ノードに結合されたゲートを有する第１のｐ型トランジスタと、該第１の入力／出力ノードに結合されたドレインおよび該第２の入力／出力ノードに結合されたゲートを有する第１のｎ型トランジスタと、該第２の入力／出力ノードに結合されたドレインおよび該第１の入力／出力ノードに結合されたゲートを有する第２のｐ型トランジスタと、該第２の入力／出力ノードに結合されたドレインおよび該第１の入力／出力ノードに結合されたゲートを有する第２のｎ型トランジスタとを含む差動感知増幅器回路と、
該差動感知増幅器回路および該データバス終端電圧に接続され、第１の平衡信号に応答して該差動感知増幅器回路を該データバス終端電圧に平衡化する平衡回路であって、該第１の平衡信号に応答して、該データバス終端電圧を該第１および第２の入力／出力ノードに結合する少なくとも１つのトランジスタと、該第１の平衡信号に応答して、該第１および第２の入力／出力ノードを互いに結合する平衡トランジスタとを含む平衡回路と、
第１のサンプル信号に応答して、該データ入力ノードを該差動感知増幅器回路の該第１の入力／出力ノードに選択的に結合し、該データバス終端電圧を該差動感知増幅器回路の該第２の入力／出力ノードに選択的に結合する結合回路と、
第１の感知信号に応答して該差動感知増幅器回路を作動させる感知増幅器作動回路であって、該第１の感知信号に応答して、該第１および第２のｐ型トランジスタのそれぞれのソースに第１の供給電圧を結合する第１のトランジスタと、該第１の感知信号に応答して、該第１および第２のｎ型トランジスタのそれぞれのソースに第２の供給電圧を結合する第２のトランジスタとを含む感知増幅器作動回路と
を有する第１の受信回路と、
該第１の受信回路の該差動感知増幅器回路に結合され、第１のラッチ信号に応答して該第１の受信回路のデータ状態をラッチするように適合された第１のラッチ回路と、
該クロック入力ノードに接続され、該第１の平衡信号、該第１のサンプル信号、該第１の感知信号、および該第１のラッチ信号を生成するように適合された位相発生回路と
を有する、メモリ装置。
前記データバスに結合された出力ドライバ回路をさらに含み、該出力ドライバ回路が、
データ出力ノードに接続され、プルアップ信号に応答して作動するように適合されたプルアップトランジスタと、
該出力ノードに接続され、プルダウン信号に応答して作動するように適合されたプルダウントランジスタと、
該プルアップトランジスタと上位電圧レベルノードとの間に接続されたプルアップ駆動調整回路と、
該プルダウントランジスタと下位電圧レベルノードとの間に接続されたプルダウン駆動調整回路とを有する、請求項８に記載のメモリ装置。
第２の受信回路であって、
データ入力ノードおよびデータバス終端電圧に選択的に結合された差動感知増幅器回路であって、第３および第４の入力／出力ノードと、該第３の入力／出力ノードに結合されたドレインおよび該第４の入力／出力ノードに結合されたゲートを有する第３のｐ型トランジスタと、該第３の入力／出力ノードに結合されたドレインおよび該第４の入力／出力ノードに結合されたゲートを有する第３のｎ型トランジスタと、該第４の入力／出力ノードに結合されたドレインおよび該第３の入力／出力ノードに結合されたゲートを有する第４のｐ型トランジスタと、該第４の入力／出力ノードに結合されたドレインおよび該第３の入力／出力ノードに結合されたゲートを有する第４のｎ型トランジスタとを含む差動感知増幅器回路と、
該差動感知増幅器回路および該データバス終端電圧に接続され、第２の平衡信号に応答して該差動感知増幅器回路を該データバス終端電圧に平衡化する平衡回路であって、該第２の平衡信号に応答して、該データバス終端電圧を該第３および第４の入力／出力ノードに結合する少なくとも１つのトランジスタと、該第２の平衡信号に応答して、該第３および第４の入力／出力ノードを互いに結合する平衡トランジスタとを含む平衡回路と、
第２のサンプル信号に応答して、該データ入力ノードを該差動感知増幅器回路の該第３の入力／出力ノードに選択的に結合し、該データバス終端電圧を該差動感知増幅器回路の該第４の入力／出力ノードに選択的に結合する結合回路と、
第２の感知信号に応答して該差動感知増幅器回路を作動させる感知増幅器作動回路であって、該第２の感知信号に応答して、該第３および第４のｐ型トランジスタのそれぞれのソースに第１の供給電圧を結合する第３のトランジスタと、該２の感知信号に応答して、該第３および第４のｎ型トランジスタのそれぞれのソースに第２の供給電圧を結合する第４のトランジスタとを含む感知増幅器作動回路と
を有する第２の受信回路と、
該第２の受信回路の該差動感知増幅器回路に結合され、第２のラッチ信号に応答して該第２の受信回路のデータ状態をラッチするように適合された第２のラッチ回路と
をさらに含み、
前記位相発生回路が、該第２の平衡信号、該第２のサンプル信号、該第２の感知信号、および該第２のラッチ信号を生成するようにさらに適合されている、請求項８に記載のメモリ装置。
前記メモリ装置がダイナミックランダムアクセスメモリ（ＤＲＡＭ）である、請求項８に記載のメモリ装置。
データ通信システムであって、
複数の通信ラインを有するバスであって、該複数の通信ラインは終端回路および終端電圧で終端される、バスと、
該複数の通信ラインに接続された制御回路と、
該複数の通信ラインに接続され、該複数の通信ラインのうちの１つに与えられるデータ信号を受信するように接続されたデータ通信入力を有するメモリ装置と
を備え、
該メモリ装置は、
該データ通信入力と該終端電圧とに選択的に結合される差動感知増幅器回路であって、第１および第２の入力／出力ノードと、該第１の入力／出力ノードに結合されたドレインおよび該第２の入力／出力ノードに結合されたゲートを有する第１のｐ型トランジスタと、該第１の入力／出力ノードに結合されたドレインおよび該第２の入力／出力ノードに結合されたゲートを有する第１のｎ型トランジスタと、該第２の入力／出力ノードに結合されたドレインおよび該第１の入力／出力ノードに結合されたゲートを有する第２のｐ型トランジスタと、該第２の入力／出力ノードに結合されたドレインおよび該第１の入力／出力ノードに結合されたゲートを有する第２のｎ型トランジスタとを含む差動感知増幅器回路と、
該差動感知増幅器回路および該終端電圧に接続され、平衡信号に応答して該差動感知増幅器回路を該終端電圧に平衡化する平衡回路であって、該平衡信号に応答して、該終端電圧を該第１および第２の入力／出力ノードに結合する少なくとも１つのトランジスタと、該平衡信号に応答して、該第１および第２の入力／出力ノードを互いに結合する平衡トランジスタとを含む平衡回路と、
サンプル信号に応答して、該データ通信入力を該差動感知増幅器回路の該第１の入力／出力ノードに選択的に結合し、該終端電圧を該差動感知増幅器回路の該第２の入力／出力ノードに選択的に結合する結合回路と、
感知信号に応答して該差動感知増幅器回路を作動させる感知増幅器作動回路であって、該感知信号に応答して、該第１および第２のｐ型トランジスタのそれぞれのソースに第１の供給電圧を結合する第１のトランジスタと、該感知信号に応答して、該第１および第２のｎ型トランジスタのそれぞれのソースに第２の供給電圧を結合する第２のトランジスタとを含む感知増幅器作動回路と、
該差動感知増幅器回路に結合されたラッチ回路であって、ラッチ信号に応答して該差動感知増幅器回路のデータ状態をラッチするように適合されたラッチ回路と
を含む、データ通信システム。
前記終端回路は抵抗器であり、前記終端電圧は、上位供給電圧（Ｖｄｄ）と下位供給電圧（Ｖｓｓ）との間の差の１／２である、請求項１２に記載のデータ通信システム。
前記複数のメモリ装置はダイナミックランダムアクセスメモリ（ＤＲＡＭ）である、請求項１２に記載のデータ通信システム。
データ信号を受信する入力ノードと、
該入力ノードに選択的に結合された受信回路であって、
第１および第２のｐ型トランジスタを有する差動感知増幅器であって、該第１のｐ型トランジスタは、感知信号を受信するように接続されたドレインと、該感知増幅器の第１の感知ノードに接続されたソースと、該第２のｐ型トランジスタのソースに接続されたゲートとを有し、該第２のｐ型トランジスタは、該感知信号を受信するように接続されたドレインと、該感知増幅器の第２の感知ノードに接続されたソースと、該第１のｐ型トランジスタの該ソースに接続されたゲートとを有し、該差動感知増幅器は、第１および第２のｎ型トランジスタをさらに有し、該第１のｎ型トランジスタは、感知回路に接続されたドレインと、該感知増幅器の第１の感知ノードに接続されたソースと、該第２のｎ型トランジスタのソースに接続されたゲートとを有し、該第２のｎ型トランジスタは、該感知回路に接続されたドレインと、該感知増幅器の第２の感知ノードに接続されたソースと、該第１のｎ型トランジスタの該ソースに接続されたゲートとを有する、差動感知増幅器と、
該差動感知増幅器の該第１および第２の感知ノードに接続された平衡回路であって、該平衡回路は、該差動感知増幅器の該第１の感知ノードに接続されたソースと、該差動感知増幅器の該第２の感知ノードに接続されたドレインと、平衡信号を受信するように接続されたゲートとを有するトランジスタを備えており、該平衡回路は、該第１および第２の感知ノードとデータバス終端電圧との間に接続された第１および第２のトランジスタをさらに備え、該第１および第２のトランジスタは、該第１および第２の感知ノードを該終端電圧に選択的に接続するように該平衡信号に結合されたゲートを有する、平衡回路と、
感知信号に応答して該平衡トランジスタを該終端電圧かまたは接地電位のいずれかに選択的に結合する第１および第２の感知トランジスタを備えた感知回路と、
該入力ノードと該第１の感知ノードとの間に接続され、サンプル信号に応答して該データ信号を該第１の感知ノードに選択的に結合する第１の結合回路と、
該終端電圧と該第２の感知ノードとの間に接続され、該サンプル信号に応答して該終端電圧を該第２の感知ノードに選択的に結合する第２の結合回路と
を含む受信回路と、
該感知増幅器回路の該第２の感知ノードに接続され、ラッチ信号に応答して該第２の感知ノードに与えられる電圧をラッチするラッチと
を備えたメモリ装置。
出力ドライバ回路をさらに備え、該出力ドライバ回路は、
データ出力ノードに接続され、プルアップ信号に応答して作動するように適合されたプルアップトランジスタと、
該出力ノードに接続され、プルダウン信号に応答して作動するように適合されたプルダウントランジスタと、
該プルアップトランジスタと上位電圧レベルノードとの間に接続されたプルアップ駆動調整回路と、
該プルダウントランジスタと下位電圧レベルノードとの間に接続されたプルダウン駆動調整回路と
を備えた、請求項１５に記載のメモリ装置。
前記データバス終端電圧は、上位供給電圧（Ｖｄｄ）と下位供給電圧（Ｖｓｓ）との間の差の１／２である、請求項１５に記載のメモリ装置。
前記メモリ装置はダイナミックランダムアクセスメモリ（ＤＲＡＭ）である、請求項１５に記載のメモリ装置。
データバスに接続された集積回路においてデータを受信する方法であって、該データバスは終端電圧に結合され、該方法は、
クロック信号を受信し、第１の平衡信号と第１のサンプル信号と第１の感知信号と第１のラッチ信号とを発生する工程と、
該第１の平衡信号に応答して、該終端電圧を該第１および第２の感知ノードに結合し、かつ、該第１の平衡信号に応答して、該第１および第２の検知ノードを互いに結合することにより、該第１の平衡信号を用いて、第１および第２の感知ノードを有する第１の差動感知増幅器を該終端電圧に平衡化する工程と、
該第１のサンプル信号に応答して、該第１の感知増幅器の該第１の感知ノードを該データバスに接続されたデータ入力に結合し、かつ、該第１のサンプル信号に応答して、該第２の感知ノードを該終端電圧に接続する工程と、
該データ入力の状態を検出および増幅するために、該第１の感知信号により該第１の差動感知増幅器を作動させる工程と、
該第１のラッチ信号に応答して第１のラッチ回路内に該増幅されたデータ入力をラッチする工程と、
第２の平衡信号と第２のサンプル信号と第２の感知信号と第２のラッチ信号とを発生する工程と、
該第２の平衡信号に応答して、該終端電圧を該第１および第２の感知ノードに結合し、かつ、該第２の平衡信号に応答して、該第１および第２の検知ノードを互いに結合することにより、該第２の平衡信号を用いて、第１および第２の感知ノードを有する第２の差動感知増幅器を該終端電圧に平衡化する工程と、
該第２のサンプル信号に応答して、該第２の感知増幅器の該第１の感知ノードを該データバスに接続されたデータ入力に結合し、かつ、該第２のサンプル信号に応答して、該第２の感知ノードを該終端電圧に接続する工程と、
該データ入力の状態を検出および増幅するために、該第２の感知信号により該第２の差動感知増幅器を作動させる工程と、
該第２のラッチ信号に応答して第２のラッチ回路内に該増幅されたデータ入力をラッチする工程と
を包含する方法。