JP4159402B2 - データストローブ入力バッファ、半導体メモリ装置、データ入力バッファ、および半導体メモリの伝播遅延時間制御方法 - Google Patents
データストローブ入力バッファ、半導体メモリ装置、データ入力バッファ、および半導体メモリの伝播遅延時間制御方法 Download PDFInfo
- Publication number
- JP4159402B2 JP4159402B2 JP2003130825A JP2003130825A JP4159402B2 JP 4159402 B2 JP4159402 B2 JP 4159402B2 JP 2003130825 A JP2003130825 A JP 2003130825A JP 2003130825 A JP2003130825 A JP 2003130825A JP 4159402 B2 JP4159402 B2 JP 4159402B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- input buffer
- data strobe
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/109—Control signal input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体メモリ装置に係り、伝播遅延時間を制御するマルチモードデータバッファ及びその制御方法に関す。
【０００２】
【従来の技術】
本発明はシステム性能を改善するために、一般的に半導体メモリ装置の設計、特に、ＤＲＡＭの設計においてより高い集積度とより速い動作速度に焦点をおいた考案が持続されている。すなわち、より速い速度で、より多くのデータを処理できるＤＲＡＭが要求される。より速い速度の動作のために、システムクロックに同期されたＤＲＡＭが開発されている。ＤＲＡＭのこの同期的な特徴は増加されたデータ伝送速度を有する。
【０００３】
しかし、ＳＤＲＡＭ（ＳＤＲＡＭ）において、データ入／出力動作は、システムクロックの１つのサイクル内に実行されるべきなので、ＳＤＲＡＭとＤＲＡＭコントローラ間の帯域幅の増加に制限がある。すなわち、単位時間にメモリ装置より入／出力されるデータ量が制限される。データ伝送速度を増加させるために、クロックの立上りエッジと立下りエッジ共に同期されてデータが入／出力されるＤＤＲ ＳＤＲＡＭが開発されている。
【０００４】
一般的に、ＤＲＡＭがこのメモリコントローラよりデータを受信したりまたは前記メモリコントローラにデータを送る時、ＤＤＲ ＳＤＲＡＭはデータストローブ信号を使用する。例えば、データ受信動作において、前記ＤＤＲ ＳＤＲＡＭは前記メモリコントローラよりデータストローブ信号と共にデータを受信する。また、データ出力動作において、前記ＤＤＲ ＳＤＲＡＭは前記メモリコントローラにデータストローブ信号と共にデータを出力する。
ＤＤＲＳＤＲＡＭのような高速の半導体メモリ装置において、データストローブ信号を基準電圧に比較するシングルモード（ＳＭ）タイプ入力バッファがデータストローブ入力バッファとして使われる。しかし、ＳＭタイプデータストローブ信号入力バッファを有するＤＤＲ ＳＤＲＡＭにおいて、データストローブ信号または基準電圧にノイズが含まれれば、データセットアップ／ホールドマージンが減少できる。
【０００５】
このような問題を補償するために、基準電圧の代りに前記データストローブ信号の反転信号にデータストローブ信号を比較するデュアルモード（ＤＭ）タイプデータストローブ信号入力バッファが紹介された。
ＤＭタイプデータストローブ信号入力バッファにおいて、前記二つの信号、すなわち、前記データストローブ信号と前記データストローブ信号の反転信号との交差点で出力信号が決定されるために、ノイズ耐性が改善される。
【０００６】
また、最近には、使用者の多様な要求に応えるために、ＳＭ／ＤＭデュアルユーズデータストローブ信号入力バッファが開発されている。ＳＭ／ＤＭデュアルユーズデータストローブ信号入力バッファにおいて、入力端子から出力端子への伝播遅延時間は前記ＳＭと前記ＤＭの両方で実質的に同一である。しかし、前記シングルモードで差動増幅器の利得は前記デュアルモードでの利得と違うために、前記シングルモードでの前記伝播遅延時間は前記デュアルモードでの前記伝播遅延時間と違う。
【０００７】
図１は、前記従来技術によって生成される波形を示す。図１に図示されたことのように、前記ＳＭモードで前記差動出力信号ＤＳの伝播遅延時間は、前記ＤＭモードでの時間より長い。前記ＳＭモードと前記ＤＭモードで、違う時間に前記差動出力信号ＤＳを出力することは図１に図示されたように、前記データセットアップ時間ｔＤＳと前記データホールド時間ｔＤＨとの均一性を減少させる。各モードにおける前記伝播遅延時間の差は、前記セットアップ／ホールドタイミングの差を誘発することができるので、データセットアップ／ホールドマージンが減少される。
【０００８】
【発明が解決しようとする課題】
本発明が解決しようとする技術的な課題は、伝播遅延時間を制御するマルチモードデータバッファ及びその制御方法を提供するところにある。
【０００９】
【課題を解決するための手段】
本発明の代表的な実施例は、ＳＭとＤＭとで各々動作できるデータストローブ入力バッファまたはデータ入力バッファのようなマルチモードで動作するデータバッファに指示され、モードは、信号、例えば、アドレス信号または外部コマンド信号のような外部信号を提供することによって選択される。前記信号は、内部モードレジスタセット、ヒューズ回路、またはボンディングパッド回路のような多数のソースによって供給できる。
【００１０】
本発明の代表的な実施例はまた、ＳＭ／ＤＭデュアルユーズで使え、データセットアップ／ホールドマージンを改善できるデータバッファに指示される。
本発明の代表的な実施例はまた、１つまたはそれ以上の前述したデータバッファを含む半導体メモリ装置に指示される。
また、本発明の代表的な実施例は、ＳＭ／ＤＭデュアルユーズデータバッファでデータセットアップ／ホールドマージンを改善できる伝播遅延時間を制御する方法に指示される。
【００１１】
本発明の代表的な実施例はまた、制御信号のレベルによって反転データ信号または基準電圧を各々通過させる、少なくとも二つのスイッチを含む差動増幅器回路と、データ信号と前記反転データ信号または前記基準電圧を受信し、少なくとも二つの他の差動的に増幅された信号を出力する差動増幅器と、を含むデータバッファに指示される。本発明の代表的な実施例において、前記データバッファはデータストローブ入力バッファであり、前記反転データ信号は反転データストローブ信号であり、前記データ信号はデータストローブ信号である。
また、この差動増幅信号は、制御信号に応答して二つの伝送パスを通じ、少なくとも二つのデータストローブ信号として出力端子に伝送される。
【００１２】
本発明の代表的な実施例において、前記データストローブ入力バッファはＳＭとＤＭ両方で動作でき、前記シングルモードで前記基準電圧は少なくとも二つのスイッチの中、第１スイッチに印加され、前記制御信号のレベルは第１論理状態であり、前記デュアルモードで前記反転データストローブ信号は前記少なくとも二つのスイッチの中、第２スイッチ２１２に提供され、前記制御信号のレベルは第２論理状態である。
【００１３】
本発明の代表的な実施例において、前記データストローブ入力バッファは半導体メモリ装置の部分である。
本発明の代表的な実施例において、前記半導体メモリ装置はまた前記制御信号を前記データストローブ入力バッファに出力する制御回路を含む。
本発明の代表的な実施例において、前記制御回路は外部コマンドとアドレスを受信し、前記制御信号を発生するモードレジスタセットを含み、前記制御信号のレベルは半導体メモリ装置のモードを決定する。
本発明の代表的な実施例において、前記制御回路はヒューズを含むヒューズ回路を具備し、前記ヒューズの状態は前記制御信号のレベルを決定する。
本発明の代表的な実施例において、前記制御回路はボンディングパッド回路を含み、Ｖｃｃまたはグラウンドへの連結が前記制御信号のレベルを決定する。
本発明の代表的な実施例において、前記差動増幅器ユニットはシングル差動増幅器を含む。
【００１４】
本発明の代表的な実施例において、前記半導体メモリ装置は前記反転データストローブ信号、前記基準電圧、または前記データストローブ信号、または少なくとも二つの他の差動的に増幅された信号のうち何れか１つを補償し、少なくとも二つの差動出力信号の各々が実質的に同じ遅延時間を有するようにする補償回路をさらに含む。
本発明の代表的な実施例において、前記補償回路は前記差動増幅回路より前記差動的に増幅された信号を受信する遅延回路を含み、前記遅延回路は前記差動的に増幅された信号を遅延させるディレーと、前記制御信号のレベルによって少なくとも二つの差動出力信号のうち何れか１つとして、前記差動増幅信号または前記遅延された差動増幅信号を通過させる、少なくとも二つの追加スイッチと、を含む。
【００１５】
本発明の代表的な実施例において、前記補償回路は前記反転データストローブ信号、前記基準電圧、または前記データストローブ信号のうち何れか１つに適用されるダミーロードを含む。
本発明の代表的な実施例において、前記差動増幅器ユニットは少なくとも二つの差動増幅器を含む。
【００１６】
本発明の代表的な実施例において、前記少なくとも二つの差動増幅器の中、第１差動増幅器の利得が前記少なくとも二つの差動増幅器の中、第２差動増幅器の利得と実質的に違うので、少なくとも二つの差動出力信号の中、各々が実質的に同じ遅延時間を有する。
本発明の代表的な実施例において、前記少なくとも二つの差動増幅器の中、第１差動増幅器の利得は前記少なくとも二つの差動増幅器の中、第２差動増幅器の利得と実質的に同一である。
【００１７】
本発明の代表的な実施例において、前記半導体メモリ装置は前記反転データストローブ信号、前記基準電圧、または前記データストローブ信号のうち何れか１つ、または前記少なくとも二つの他の差動的に増幅された信号のうち何れか１つを補償し、少なくとも二つの差動出力信号の各々が実質的に同じ遅延時間を有するようにする補償回路をさらに含む。
【００１８】
本発明の代表的な実施例において、前記補償回路は前記差動増幅器回路より前記差動増幅信号を受信する遅延回路を含み、前記遅延回路は前記差動増幅信号を遅延させるディレーと、前記制御信号のレベルによって少なくとも二つの差動出力信号のうち何れか１つとして、前記差動増幅信号または前記遅延された差動増幅信号を通過させる少なくとも二つの追加スイッチとを含む。
本発明の代表的な実施例で、前記補償回路は前記反転データストローブ信号、前記基準電圧、または前記データストローブ信号のうち何れか１つに適用されるダミーロードを含む。
【００１９】
本発明の代表的な実施例において、前記半導体メモリ装置はデータ信号と基準電圧を受信し、データ入力信号を出力するデータ入力バッファと、データストローブ入力バッファに制御信号を出力する制御回路、及び前記データ入力バッファより前記データ入力信号を受信し、前記出力データストローブ信号の立上りエッジに応答して前記データ入力信号の偶数データを第１ラッチに記入し、前記出力データストローブ信号の立下りエッジに応答して前記データ入力信号の奇数データを第２ラッチに記入するデータ記入回路をさらに含む。
【００２０】
本発明の代表的な実施例において、前記第１ラッチは選択的に配列される複数のラッチと複数のスイッチとを含む。
本発明の代表的な実施例において、前記複数のスイッチは前記差動出力信号の反転信号の立上り及び立下りエッジでトリガできるように配列される。
本発明の代表的な実施例において、第１スイッチは前記データ入力バッファの前記出力信号の偶数データを受信し、前記出力信号の偶数データを複数のラッチの中の第１ラッチに伝える。
本発明の代表的な実施例において、前記第２ラッチは選択的に配列される複数のラッチと複数のスイッチとを含む。
本発明の代表的な実施例において、前記複数のスイッチは前記差動出力信号の反転信号の立上り及び立下りエッジでトリガできるように配列される。
【００２１】
本発明の代表的な実施例において、第１スイッチは前記データ入力バッファの前記出力信号の奇数データを受信し、前記出力信号の奇数データを前記複数のラッチの中の第１ラッチに伝える。
本発明の代表的な実施例において、前記データバッファはデータストローブバッファの代わりに、またはデータストローブバッファに追加されるデータ入力バッファである。
【００２２】
本発明の代表的な実施例において、前記半導体装置は制御信号のレベルによって反転データ信号または基準電圧を各々受信し、少なくとも二つの差動出力信号を出力するデータストローブ入力バッファと、前記データストローブ入力バッファに前記制御信号を出力する制御回路、及び前記データ入力バッファより前記データ入力信号を受信し、前記出力データストローブ信号の立上りエッジに応答して前記データ入力信号の偶数データを第１ラッチに記入し、前記出力データストローブ信号の立下りエッジに応答して前記データ入力信号の奇数データを第２ラッチに記入するデータ記入回路とをさらに含む。
【００２３】
本発明の代表的な実施例はまた制御信号のレベルによって反転データ信号または基準電圧を各々受信する段階、データ信号と前記反転データ信号または前記基準電圧を受信する段階、及び少なくとも二つの他の差動増幅信号を増幅して出力する段階を含む半導体メモリの伝播遅延時間制御方法に指示される。
本発明の代表的な方法の実施例において、前記反転データ信号は反転データストローブ信号であり、前記データ信号はデータストローブ信号である。
本発明の代表的な方法の実施例において、ＳＭで、前記基準電圧が受信されれば、前記制御信号のレベルは第１論理状態であり、ＤＭで、前記反転データストローブ信号が受信されれば、前記制御信号のレベルは第２論理状態である。
本発明の代表的な方法の実施例において、前記制御信号は外部ソースより受信される。
【００２４】
本発明の代表的な方法の実施例において、前記方法はまた外部のコマンドとアドレスとを受信して前記制御信号を発生する段階を含み、前記制御信号のレベルは前記半導体メモリの動作モードを決定する。
本発明の代表的な方法の実施例において、ヒューズの状態は前記制御信号のレベルを決定する。
本発明の代表的な方法の実施例において、ボンディングパッドを通じたＶｃｃまたはグラウンドへの連結は前記制御信号のレベルを決定する。
本発明の代表的な方法の実施例において、前記増幅はシングル差動増幅器により遂行される。
【００２５】
本発明の代表的な方法の実施例において、前記方法は少なくとも二つの差動出力信号の各々が実質的に同じ遅延時間を有するように、前記反転データストローブ信号、前記基準電圧、または前記データストローブ信号のうち何れかの１つ、または前記少なくとも二つの他の差動増幅信号のうち何れかの１つを補償する段階をさらに含む。
【００２６】
本発明の代表的な方法の実施例において、前記補償段階は前記差動増幅信号を受信して前記差動増幅信号を遅延させる段階、及び前記制御信号のレベルによって前記少なくとも二つの差動出力信号のうち何れかの１つとして前記差動増幅信号または前記遅延された差動増幅信号を出力する段階を含む。
本発明の代表的な方法の実施例において、前記補償は前記反転データストローブ信号、前記基準電圧、または前記データストローブ信号のうち何れか１つに適用されるダミーロードで遂行される。
本発明の代表的な方法の実施例において、前記増幅は少なくとも二つの差動増幅器により遂行される。
【００２７】
本発明の代表的な方法の実施例いおいて、前記少なくとも二つの差動増幅器の中、第１差動増幅器の利得が前記少なくとも二つの差動増幅器の中、第２差動増幅器の利得と実質的に違うので、少なくとも二つの差動出力信号の各々が実質的に同じ遅延時間を有する。
本発明の代表的な方法の実施例において、前記少なくとも二つの差動増幅器の中、第１差動増幅器の利得は前記少なくとも二つの差動増幅器の中、第２差動増幅器の利得と実質的に同一である。
【００２８】
本発明の代表的な方法の実施例において、前記方法は少なくとも二つの差動出力信号の各々が実質的に同じ遅延時間を有するように、前記反転データストローブ信号、前記基準電圧、または前記データストローブ信号のうち何れか１つ、または前記少なくとも二つの他の差動増幅信号のうち何れか１つを補償する段階をさらに含む。
本発明の代表的な方法の実施例において、前記補償段階は前記差動増幅信号を受信する段階、前記差動増幅信号を遅延させる段階、及び前記制御信号のレベルによって前記少なくとも二つの差動出力信号のうち何れか１つとして前記差動増幅信号または前記遅延された差動増幅信号を出力する段階を含む。
【００２９】
本発明の代表的な方法の実施例において、前記補償は前記反転データストローブ信号、前記基準電圧、または前記データストローブ信号のうち何れか１つに適用されるダミーロードで遂行される。
本発明の代表的な方法の実施例において、前記方法はデータ信号と基準電圧を受信してデータ入力信号を出力する段階、前記制御信号を出力する段階、及び前記データ入力信号を受信し、前記出力データストローブ信号の立上りエッジに応答して前記データ入力信号の偶数データを第１ラッチに記入し、前記出力データストローブ信号の立下りエッジに応答して前記データ入力信号の奇数データを第２ラッチに記入する段階をさらに含む。
【００３０】
本発明の代表的な方法の実施例において、前記第１ラッチは選択的に配列される複数のラッチと複数のスイッチとを含む。
本発明の代表的な方法の実施例において、前記複数のスイッチは前記差動出力信号の反転信号の立上り及び立下りエッジでトリガできるように配列される。
本発明の代表的な方法の実施例において、第１スイッチは前記出力信号の偶数データを受信し、前記出力信号の偶数データを前記複数のラッチの中、第１ラッチに伝える。
本発明の代表的な方法の実施例において、前記第２ラッチは選択的に配列される複数のラッチと複数のスイッチとを含む。
【００３１】
本発明の代表的な方法実施例において、前記複数のスイッチは前記差動出力信号の反転信号の立上り及び立下りエッジでトリガできるように配列される。
本発明の代表的な方法の実施例で、第１スイッチは前記出力信号の奇数データを受信し、前記出力信号の奇数データを前記複数のラッチの中、第１ラッチに伝える。
本発明の代表的な方法の実施例において、前記データバッファはデータストローブバッファの代わりのまたはデータストローブバッファに追加されるデータ入力バッファである。
【００３２】
本発明の代表的な方法の実施例において、前記方法はデータ信号と基準電圧を受信してデータ入力信号を出力する段階、前記制御信号を出力する段階、及び前記データ入力信号を受信し、前記出力データストローブ信号の立上りエッジに応答し、前記データ入力信号の偶数データを第１ラッチに記入し、前記出力データストローブ信号の立下りエッジに応答し、前記データ入力信号の奇数データを第２ラッチに記入する段階をさらに含む。
【００３３】
【発明の実施の形態】
以下、添付した図面に基づき、本発明を詳細に説明する。
図２は、本発明の一実施例によるデータストローブ入力バッファのブロック図である。前記データストローブ入力バッファ１３はマルチモードデータストローブ入力バッファ、例えば、ＳＭ／ＤＭダブルユーズデータストローブ入力バッファである。制御信号ＣＮＴ／ＣＮＴＢに応答し、前記データストローブ入力バッファ１３はデータストローブ信号ＤＱＳと基準電圧ＶＲＥＦ、または前記データストローブ信号ＤＱＳと反転データストローブ信号ＤＱＳＢとを差動的に増幅する。
【００３４】
特に、前記データストローブ入力バッファ１３は差動増幅回路２１を含む。前記差動増幅回路２１は１つまたはそれ以上のスイッチ２１１、２１２と、差動増幅器２１３とをさらに含む。代表的な実施例で、前記スイッチ２１１、２１２は伝送ゲートよりなる。
前記制御信号ＣＮＴが第１論理状態、例えば、“ハイ”論理レベルであれば、前記スイッチ２１１がターンオンされ、前記スイッチ２１２はターンオフされる。したがって、前記差動増幅器２１３が前記データストローブ信号ＤＱＳと前記基準電圧ＶＲＥＦを差動的に増幅し、前記差動的に増幅された信号ＤＯが出力される。これは前記ＳＭでの動作である。
【００３５】
前記制御信号ＣＮＴが“ロー”論理レベルならば、例えば、前記反転制御信号ＣＮＴＢが“ハイ”論理レベルならば、前記スイッチ２１２がターンオンされ、前記スイッチ２１１はターンオフされる。したがって、前記差動増幅器２１３は前記データストローブ信号ＤＱＳと前記反転データストローブ信号ＤＱＳＢとを差動的に増幅し、前記差動的に増幅された信号ＤＯが出力される。これは前記ＤＭでの動作である。
【００３６】
図３Ａは、本発明の一実施例による前記スイッチ２１１、２１２のブロック図であり、前記スイッチ２１１、２１２の各々は伝送ゲートに実行される。図示されたように、各々の伝送ゲートは前記制御信号ＣＮＴ及び前記反転制御信号ＣＮＴＢと前記反転データストローブ信号ＤＱＳＢまたは前記基準電圧ＶＲＥＦを受信する。図示されたように、本発明の代表的な実施例によれば、前記伝送ゲートは前記制御信号ＣＮＴと前記反転制御信号ＣＮＴＢのパルスの立上りエッジによりトリガされる。図３Ｂは、インバータゲートにより遂行される前記制御信号ＣＮＴから前記反転制御信号ＣＮＴＢへの変換を図示するブロック図である。
前述した本発明の代表的な実施例による前記データストローブ入力バッファ１３はＳＤＲＡＭのような半導体メモリ装置に含まれる。前記データストローブ入力バッファはまた前記制御信号ＣＮＴと前記反転制御信号ＣＮＴＢとを提供する制御回路によって制御できる。
【００３７】
図４は、本発明の代表的な実施例による制御回路のブロック図である。図４に図示されたように、前記制御回路はモードレジスタセット１５で実行される。前記モードレジスタセット１５は外部のアドレス信号ＡＤＤ及び／またはコマンド信号を受信し、前記制御信号ＣＮＴと前記反転制御信号ＣＮＴＢとを発生する。すなわち、本発明の代表的な実施例による前記半導体メモリ装置で、前記データストローブ入力バッファ１３のいくつかのモード、例えば、前記ＳＭ及びＤＭモードのうち何れか一つが前記モードレジスタセット１５を通じて外部的に容易に選択される。
【００３８】
図５Ａは、本発明のさらに他の代表的な実施例による他の制御回路のブロック図である。図５Ａに図示されたように、前記制御回路は二つのＰＭＯＳトランジスタＰ３、Ｐ４、一つのＮＭＯＳトランジスタＮ６、及び二つのインバータ７１２、７１４だけでなく、ヒューズ７１０も含む。図５Ｂは、図５Ａの回路についてのＶＣＣＨに関連した時間対電圧レベルのグラフを示す。
【００３９】
図６は、本発明のさらに他の代表的な実施例による他の制御回路のブロック図である。図６に図示されたように、前記制御回路は複数のボンディングパッド１４１０ａ、１４２０ａ、１４３０ａとインバータ１４４０ａとを含む。ＶＣＣまたはグラウンドへの連結は前記制御信号ＣＮＴと前記反転制御信号ＣＮＴＢとのレベルを決定する。
【００４０】
図７は、本発明のさらに他の代表的な実施例によるデータストローブ入力バッファ１３のブロック図である。図７の前記データストローブ入力バッファ１３は図２の代表的な実施例のあらゆる要素を含むことができる。図７の前記データストローブ入力バッファ１３はまた補償回路２３とシングル差動増幅器２１とを含むことができる。図７の代表的な実施例で、前記補償回路２３はディレー２３１と１つまたはそれ以上のスイッチ２３２、２３３を含むことができる。代表的な実施例で、前記スイッチ２３２、２３３は伝送ゲートよりなる。
【００４１】
前記制御信号ＣＮＴが第１論理状態、例えば、“ハイ”論理レベルならば、前記スイッチ２１１、２３２はターンオンされ、前記スイッチ２１２、２３３はターンオフされる。したがって、前記差動増幅器２１３は前記データストローブ信号ＤＱＳと前記基準電圧ＶＲＥＦを差動的に増幅し、前記差動増幅された信号ＤＯが遅延なく差動出力信号ＤＳとして出力される（ＳＭ動作）。前記制御信号ＣＮＴが“ロー”論理レベルならば、例えば、前記制御信号の反転信号ＣＮＴＢが“ハイ”論理レベルならば、前記スイッチ２１２、２３３はターンオンされ、前記スイッチ２１１、２３２はターンオフされる。したがって、前記差動増幅器２１３は前記データストローブ信号ＤＱＳとその反転信号ＤＱＳＢを差動的に増幅し、前記差動的に増幅された信号ＤＯが前記ディレー２３１を通じて所定時間遅延されて前記出力信号ＤＳとして出力される（ＤＭ動作）。
【００４２】
前記所定時間は前記ＤＭモードで前記データストローブ入力バッファ１３の伝播遅延時間が前記ＳＭモードでの前記伝播遅延と実質的に同一になるように設定される。すなわち、前記ＳＭモードで前記差動増幅器２１３が前記データストローブ信号ＤＱＳと前記基準電圧ＶＲＥＦとを差動的に増幅する時の利得が、前記ＤＭモードで前記差動増幅器２１３が前記データストローブ信号ＤＱＳとその反転信号ＤＱＳＢとを差動的に増幅する時の利得より少ない。
【００４３】
したがって、前記ＤＭモードでの前記データストローブ入力バッファ１３の前記伝播遅延時間は前記ＳＭモードでの前記データストローブ入力バッファ１３の前記伝播遅延時間より短い。それゆえに、本発明の他の代表的な実施例による前記データストローブ入力バッファ１３で、前記ＤＭモードで前記データストローブ入力バッファ１３の前記伝播遅延時間が前記ＳＭモードでの前記伝播遅延時間と実質的に同一になるように、前記ＤＭモードで前記差動的に増幅された信号が前記ディレー２３１を通じて所定時間遅延される。したがって、前記ＳＭモードでの前記セットアップ／ホールド時間は前記ＤＭモードでの前記セットアップ／ホールド時間と実質的に同一であり、その結果、前記データセットアップ／ホールドマージンが改善される。
【００４４】
図８は、本発明の代表的な実施例によるスイッチ２３２、２３３のブロック図であり、前記スイッチ２３２、２３３の各々は伝送ゲートで実行される。図示されたように、各々の伝送ゲートは前記差動増幅信号ＤＯ、前記制御信号ＣＮＴ及び／または前記反転制御信号ＣＮＴＢを受信し、前記差動出力信号ＤＳを出力する。また図示されたように、本発明の代表的な実施例によれば、前記伝送ゲートは前記制御信号ＣＮＴと前記反転制御信号ＣＮＴＢのパルスの立上りエッジによってトリガされる。
【００４５】
図９は、本発明の１つまたはそれ以上の代表的な実施例によって生成される波形を示す。図９に図示されたように、前記差動出力信号ＤＳは前記ディレー２３１の結果として前記ＳＭモードと前記ＤＭモードで実質的に同一時間に出力される。これは前記ＤＭモードでの前記差動出力信号ＤＳが前記ＳＭモードでの前記差動出力信号ＤＳに実質的に先立つ図１に図示された波形と対照される。前記ＳＭモードと前記ＤＭモードとで実質的に同一時間に前記差動出力信号ＤＳを出力することは図１と比較する時、前記データセットアップ時間ｔＤＳと前記データホールド時間ｔＤＨとの均一性を改善する。
【００４６】
図１０は、本発明のさらに他の代表的な実施例によるデータストローブ入力バッファ１３のブロック図である。図１０の前記データストローブ入力バッファ１３は図２の代表的な実施例のあらゆる要素を含むことができる。図１０の前記データストローブ入力バッファ１３はまた補償回路２３とシングル差動増幅回路２１とを含むことができる。図１０の前記データストローブ入力バッファ１３はまた補償回路２３とシングル差動増幅回路２１とを含むことができる。図１０の代表的な実施例で、前記補償回路２３はダミーロードキャパシタＣｄｕｍｍｙを含むことができる。特に、前記データストローブ信号ＤＱＳが入力されるラインのロードと同じロードを有するために、前記反転信号ＤＱＳＢが入力されるラインに前記ダミーロードキャパシタＣｄｕｍｍｙが追加される。
【００４７】
図１１は、本発明のさらに他の代表的な実施例によるデータストローブ入力バッファ１３ａのブロック図である。図１１を参照すれば、さらに他の代表的な実施例による前記データストローブ入力バッファ１３ａは第１差動増幅器３１、第２差動増幅器３２、及び１つまたはそれ以上のスイッチ３３、３４を含む。前記スイッチ３３、３４はスイッチ２１１、２１２、２３２、２３３について前述したように実行できる。
第１差動増幅器３１は前記データストローブ信号ＤＱＳと前記基準電圧ＶＲＥＦを差動的に増幅する。前記第２差動増幅器３２は前記データストローブ信号ＤＱＳと前記反転データストローブ信号ＤＱＳＢとを差動的に増幅する。
【００４８】
前記制御信号ＣＮＴが第１論理状態、例えば、“ハイ”論理レベルならば、前記スイッチ３３がターンオンされ、前記スイッチ３４はターンオフされる。その結果、前記第１差動増幅器３１の前記出力信号は差動出力信号ＤＳとして出力される（ＳＭモード）。前記制御信号ＣＮＴが“ロー”論理レベルならば、例えば、前記制御信号の前記反転データストローブ信号ＣＮＴＢが“ハイ”論理レベルならば、前記スイッチ３３はターンオフされ、前記スイッチ３４はターンオンされる。したがって、前記第２差動増幅器３２の前記出力信号は前記差動出力信号ＤＳとして出力される（ＤＭモード）。
【００４９】
この代表的な実施例において、前記第１差動増幅器３１の有効利得が前記第２差動増幅器３２の有効利得と実質的に違うように設定され、前記ＤＭモードにおける前記データストローブ入力バッファ１３ａの前記伝播遅延時間が、前記ＳＭモードにおける前記データストローブ入力バッファ１３ａの前記伝播遅延時間と実質的に同一になりうる。前記ＳＭモードと前記ＤＭモードとで実質的に同一時間に前記差動出力信号ＤＳを出力することは前記データセットアップ時間ｔＤＳと前記データホールド時間ｔＤＨとの均一性を改善する。
【００５０】
図１２は、本発明のさらに他の代表的な実施例によるデータストローブ入力バッファ１３ａのブロック図である。図１２の前記データストローブ入力バッファ１３ａは図１１の代表的な実施例のあらゆる要素を含むことができる。図１２の前記データストローブ入力バッファ１３ａはまた図７と関連して説明されたようなディレー２３１を含むことができる。前記第２差動増幅器３２は前記データストローブ信号ＤＱＳとその反転信号ＤＱＳＢを差動的に増幅し、前記差動的に増幅された信号は前記ディレー２３１を通じて所定時間遅延されて前記出力信号ＤＳとして出力される（ＤＭ動作）。
【００５１】
前記所定時間は、前記ＤＭモードで前記データストローブ入力バッファ１３ａの伝播遅延時間が前記ＳＭモードでの伝播遅延と実質的に同一になるように、設定される。すなわち、前記ＳＭモードで前記第１差動増幅器３１が前記データストローブ信号ＤＱＳと前記基準電圧ＶＲＥＦとを差動的に増幅するのにおける利得が、前記ＤＭモードで前記第２差動増幅器３２が前記データストローブ信号ＤＱＳとその反転信号ＤＱＳＢとを差動的に増幅するのにおける利得より少ない。
【００５２】
したがって、前記ＤＭモードで前記データストローブ入力バッファ１３ａの伝播遅延時間は、前記ＳＭモードで前記データストローブ入力バッファ１３ａの伝播遅延時間より短い。したがって、本発明の他の代表的な実施例によるデータストローブ入力バッファ１３ａにおいて、前記ＤＭモードで前記データストローブ入力バッファ１３ａの伝播遅延時間が前記ＳＭモードでの前記伝播遅延時間と実質的に同一になるように、前記差動的に増幅された信号が前記ＤＭモードで前記ディレー２３１を通じて所定時間遅延される。したがって、前記ＳＭモードでの前記セットアップ／ホールド時間が前記ＤＭモードでの前記セットアップ／ホールド時間と実質的に同一であり、その結果、前記データセットアップ／ホールドマージンが改善される。
【００５３】
図１３は、本発明のさらに他の代表的な実施例によるデータストローブ入力バッファ１３ａのブロック図である。図１３の前記データストローブ入力バッファ１３ａは図１１の代表的な実施例のあらゆる要素を含むことができる。図１３の前記データストローブ入力バッファ１３ａはまた、図１０と関連して説明したようなダミーロードキャパシタＣｄｕｍｍｙを含むことができる。特に、前記データストローブ信号ＤＱＳが入力されるラインのロードと同じロードを有するために、前記反転信号ＤＱＳＢが入力されるラインに前記ダミーロードキャパシタＤｄｕｍｍｙが追加される。その後、前記第２差動増幅器３２は前記データストローブ信号ＤＱＳとその反転信号ＤＱＳＢとを差動的に増幅する。したがって、前記ＳＭモードでの前記セットアップ／ホールド時間は前記ＤＭモードでの前記セットアップ／ホールド時間と実質的に同一であり、その結果、前記データセットアップ／ホールドマージンが改善される。
ＳＤＲＡＭのような半導体メモリ装置は、データストローブ入力バッファ、例えば、データ入力バッファとは違うバッファを含むことができる。
【００５４】
図１４は、本発明の代表的な実施例によるデータ入力バッファ１１のブロック図である。前記データ入力バッファ１１はマルチモードデータ入力バッファ、例えば、ＳＭ／ＤＭダブルユーズデータ入力バッファである。制御信号ＣＮＴ／ＣＮＴＢに応答し、前記データ入力バッファ１１は、データ信号ＤＱと基準電圧ＶＲＥＦ、または前記データ信号ＤＱと反転データ信号ＤＱＢとを差動的に増幅する。
より具体的に、前記データ入力バッファ１１は差動増幅回路２１を含む。前記差動増幅回路２１は、１つまたはそれ以上のスイッチ２１、２１２と、差動増幅器２１３とをさらに含む。代表的な実施例で、前記スイッチ２１１、２１２は伝送ゲートよりなる。
【００５５】
前記制御信号ＣＮＴが第１論理状態、例えば、“ハイ”論理レベルならば、前記スイッチ２１１がターンオンされ、前記スイッチ２１２はターンオフされる。したがって、前記差動増幅器２１３は前記データ信号ＤＱと前記基準電圧ＶＲＥＦを差動的に増幅し、前記差動増幅信号ＤＯが出力される。これは前記ＳＭでの動作である。
前記制御信号ＣＮＴが“ロー”論理レベルならば、例えば、前記反転制御信号ＣＮＴＢが“ハイ”論理レベルならば、前記スイッチ２１２がターンオンされ、前記スイッチ２１１はターンオフされる。したがって、前記差動増幅器２１３は前記データ信号ＤＱと前記反転データ信号ＤＱＢとを差動的に増幅し、前記差動的に増幅された信号ＤＯが出力される。これは前記ＤＭでの動作である。
【００５６】
前述した本発明の代表的な実施例による前記データ入力バッファ１１は、ＳＤＲＡＭのような半導体メモリ装置に含まれる。前記データ入力バッファ１１はまた、前記制御信号ＣＮＴと前記反転制御信号ＣＮＴＢとを提供する制御回路によって制御できる。
前記データストローブ入力バッファ１３、１３ａの多様で代表的な実施例、すなわち、図４、図５Ａ及び図６の典型的な制御回路と関連して前述した各々の前記制御回路またデータ入力バッファに適用できる。
【００５７】
例えば、前記データ入力バッファの前記制御回路は前記モードレジスタセット１５に実行でき、ヒューズ７１０、二つのＰＭＯＳトランジスタＰ３、Ｐ４、一つのＮＭＯＳトランジスタＮ６、及び二つのインバータ７１２、７１４に実行され、または複数のボンディングパッド１４１０ａ、１４２０ａ、１４３０ａとインバータ１４４０ａで実行できる。
【００５８】
図１５は、本発明のさらに他の代表的な実施例によるデータ入力バッファ１１のブロック図である。図１５の前記データ入力バッファ１１は図１４の代表的な実施例のあらゆる要素を含むことができる。図１５の前記データ入力バッファ１１はまた、補償回路２３とシングル差動増幅器２１３とを含むことができる。図１５の代表的な実施例で、前記補償回路２３はディレー２３１と、１つまたはそれ以上のスイッチ２３２、２３３とを含むことができる。代表的な実施例で、前記スイッチ２３２、２３３は伝送ゲートよりなる。
【００５９】
前記制御信号ＣＮＴが第１論理状態、例えば、“ハイ”論理レベルならば、前記スイッチ２１１、２３２がターンオンされ、前記スイッチ２１２、２３３はターンオフされる。したがって、前記差動増幅器２１３は、前記データ信号ＤＱと前記基準電圧ＶＲＥＦとを差動的に増幅し、前記差動増幅された信号ＤＯがディレーなく差動出力信号ＤＩＮとして出力される（ＳＭ動作）。前記制御信号ＣＮＴが“ロー”論理レベルならば、例えば、前記制御信号の反転信号ＣＮＴＢが“ハイ”論理レベルならば、前記スイッチ２１２、２３３がターンオンされ、前記スイッチ２１１、２３２がターンオフされる。したがって、前記差動増幅器２１３は、前記データ信号ＤＱとその反転信号ＤＱＢとを差動的に増幅し、前記差動的に増幅された信号ＤＯが前記ディレー２３１を通じて所定時間遅延され、前記出力信号ＤＩＮとして出力される（ＤＭ動作）。
【００６０】
前記所定時間は前記ＤＭモードでの前記データ入力バッファ１１の前記伝播遅延時間が前記ＳＭモードでの前記伝播遅延と実質的に同一になるように設定される。すなわち、前記ＳＭモードで前記差動増幅器２１３が前記データ信号ＤＱと前記基準電圧ＶＲＥＦとを差動的に増幅するのにおける利得が、前記ＤＭモードで前記差動増幅器２１３が前記データ信号ＤＱとその反転信号ＤＱＢを差動的に増幅するのにおける利得より少ない。
【００６１】
したがって、前記ＤＭモードで前記データ入力バッファ１１の前記伝播遅延時間は、前記ＳＭモードで前記データ入力バッファ１１の前記伝播遅延時間より短い。それゆえに、本発明の他の代表的な実施例による前記データ入力バッファ１１で、前記ＤＭモードでの前記データ入力バッファ１１の伝播遅延時間が前記ＳＭモードでの前記伝播遅延時間と実質的に同一になるように、前記ＤＭモードで前記差動的に増幅された信号が、前記ディレー２３１を通じて所定時間遅延される。したがって、前記ＳＭモードでの前記セットアップ／ホールド時間が、前記ＤＭモードでの前記セットアップ／ホールド時間と実質的に同一であり、その結果、前記データセットアップ／ホールドマージンが改善される。
【００６２】
図１６は、本発明のさらに他の代表的な実施例によるデータ入力バッファ１１のブロック図である。図１６の前記データ入力バッファ１１は、図１４の代表的な実施例のあらゆる要素を含むことができる。図１６の前記データ入力バッファ１１はまた、補償回路２３とシングル差動増幅器２１とを含むことができる。図１６の代表的な実施例で、前記補償回路２３はダミーロードキャパシタＣｄｕｍｍｙを含むことができる。特に、前記データ信号ＤＱが入力されるラインのロードと同じロードを有するために、前記反転信号ＤＱＢが入力されるラインに前記ダミーロードキャパシタＣｄｕｍｍｙが追加される。
【００６３】
図１７は、本発明のさらに他の代表的な実施例によるデータ入力バッファ１１ａのブロック図である。図１７を参照すれば、また、他の代表的な実施例による前記データ入力バッファ１１ａは、第１差動増幅器３１、第２差動増幅器３２、及び１つまたはそれ以上のスイッチ３３、３４を含む。前記スイッチ３３、３４は、スイッチ２１１、２１２、２３２、２３３と関連して前述したように実行できる。前記第１差動増幅器３１は、前記データ信号ＤＱと前記基準電圧ＶＲＥＦとを差動的に増幅する。前記第２差動増幅器３２は、前記データ信号ＤＱと前記反転データ信号ＤＱＢとを差動的に増幅する。
【００６４】
前記制御信号ＣＮＴが第１論理状態、例えば、“ハイ”論理レベルならば、前記スイッチ３３がターンオンされ、前記スイッチ３４はターンオフされる。その結果、前記第１差動増幅器３１の出力信号が前記差動出力信号ＤＩＮとして出力される（ＳＭモード）。前記制御信号ＣＮＴが“ロー”論理レベルならば、例えば、前記制御信号の反転データ信号ＣＮＴＢが“ハイ”論理レベルならば、前記スイッチ３３がターンオフされ、前記スイッチ３４はターンオンされる。したがって、前記第２差動増幅器３２の出力信号が前記差動出力信号ＤＩＮとして出力される（ＤＭモード）。
【００６５】
この代表的な実施例で、前記第１差動増幅器３１の有効利得は、前記第２差動増幅器３２の有効利得と実質的に違うように設定され、前記ＤＭモードで前記データ入力バッファ１１ａの伝播遅延時間は、前記ＳＭモードで前記データ入力バッファ１１ａの伝播遅延時間と実質的に同一になりうる。前記ＳＭモードと前記ＤＭモードとで実質的に同一時間に前記差動出力信号ＤＩＮを出力することは、前記データセットアップ時間ｔＤＳと前記データホールド時間ｔＤＨとの均一性を改善する。
【００６６】
図１８は、本発明のさらに他の代表的な実施例によるデータ入力バッファ１１ａのブロック図である。図１８の前記データ入力バッファ１１ａは図１４の代表的な実施例のあらゆる要素を含むことができる。図１８の前記データ入力バッファ１１ａは、また図１５と関連して説明したようなディレー２３１を含むことができる。前記第２差動増幅器３２は前記データ信号ＤＱとその反転信号ＤＱＢとを差動的に増幅し、前記差動的に増幅された信号は、前記ディレー２３１を通じて所定時間遅延され、前記出力信号ＤＩＮとして出力される（ＤＭ動作）。
【００６７】
前記所定時間は、前記ＤＭモードで前記データ入力バッファ１１ａの前記伝播遅延時間が前記ＳＭモードでの前記伝播遅延時間と実質的に同一になるように設定される。すなわち、前記ＳＭモードで前記第１差動増幅器３１が前記データ信号ＤＱと前記基準電圧ＶＲＥＦとを差動的に増幅するのにおける利得が、前記ＤＭモードで前記第２差動増幅器３２が前記データ信号ＤＱとその反転信号ＤＱＢとを差動的に増幅するのにおける利得より少ない。
【００６８】
したがって、前記ＤＭモードにおける前記データ入力バッファ１１ａの前記伝播遅延時間が、前記ＳＭモードにおける前記データ入力バッファ１１ａの前記伝播遅延時間より短い。それゆえに、本発明の他の代表的な実施例による前記データ入力バッファ１１ａで、前記ＤＭモードでの前記データ入力バッファ１１ａの前記伝播遅延時間が、前記ＳＭモードでの前記伝播遅延時間と実質的に同一になるように、前記ＤＭモードで前記差動的に増幅された信号が前記ディレー２３１を通じて所定時間遅延される。したがって、前記ＳＭモードでの前記セットアップ／ホールド時間が、前記ＤＭモードでの前記セットアップ／ホールド時間と実質的に同一であり、その結果、前記データセットアップ／ホールドマージンが改善される。
【００６９】
図１９は、本発明のさらに他の代表的な実施例によるデータ入力バッファ１１ａのブロック図である。図１９の前記データ入力バッファ１１ａは、図１４の代表的な実施例のあらゆる要素を含むことができる。
図１９の前記データ入力バッファ１１ａはまた、図１６と関連して説明したようなダミーロードキャパシタＣｄｕｍｍｙを含むことができる。特に、前記データストローブ信号ＤＱが入力されるラインのロードと同じロードを有するために、前記反転信号ＤＱＢが入力されるラインに前記ダミーロードキャパシタＣｄｕｍｍｙが追加される。その後、前記第２差動増幅器３２は、前記データ信号ＤＱとその反転信号ＤＱＢとを差動的に増幅する。したがって、前記ＳＭモードでの前記セットアップ／ホールド時間は、前記ＤＭモードでの前記セットアップ／ホールド時間と実質的に同一であり、その結果、前記データセットアップ／ホールドマージンが改善される。
【００７０】
図２０は、本発明のさらに他の代表的な実施例による半導体メモリ装置１のブロック図である。前記半導体メモリ装置１は、前記データ入力バッファ１１、１１ａと、データストローブ入力バッファ１３、１３ａと、モードレジスタセットＭＲＳ１５のような制御回路及びデータ記入回路１７とを含むことができる。
前記データ入力バッファ１１、１１ａは、データＤＱを受信してバッファリングする。前記データストローブ入力バッファ１３、１３ａはＳＭ／ＤＭダブルユーズデータバッファのようなマルチモードバッファでありうる。前記モードレジスタセット１５から出力される制御信号ＣＮＴ／ＣＮＴＢに応答し、前記データストローブ入力バッファ１３は、データストローブ信号ＤＱＳと基準電圧ＶＲＥＦ、または前記データストローブ信号ＤＱＳとその反転信号ＤＱＳＢとを差動的に増幅する。前記モードレジスタセット１５は、外部アドレス信号ＡＤＤ及び／または外部コマンド信号を受信し、前記制御信号ＣＮＴ／ＣＮＴＢを発生する。
【００７１】
すなわち、本発明の代表的な実施例による前記半導体メモリ装置１で、前記データストローブ入力バッファ１３、１３ａの二つのモードである、前記ＳＭやＤＭモードのうち何れか１つが前記モードレジスタセット１５を通じて外部的に選択され、前記データストローブ入力バッファ１３、１３ａが動作する。前記ＳＭモードで前記データストローブ信号ＤＱＳと前記基準電圧ＶＲＥＦとが差動的に増幅されれば、前記データストローブ入力バッファ１３は前記差動的に増幅された信号を遅延なく出力し、前記ＤＭモードで前記データストローブ信号ＤＱＳとその反転信号ＤＱＳＢとが差動的に増幅されれば、前記差動的に増幅された信号を所定時間遅延させた後、出力する。
【００７２】
より具体的に、前記ＳＭモードとＤＭモードとで実質的に一定のセットアップ／ホールド時間を維持するために、前記データストローブ入力バッファ１３の入力端子から出力端子への前記伝播遅延時間は、前記ＳＭモードとＤＭモードとで実質的に一定であるべきである。しかし、前記ＳＭモードで前記データストローブ入力バッファ１３に含まれる差動増幅器の利得は、前記ＤＭモードでの利得と違う。すなわち、前記ＳＭモードで前記差動増幅器が前記データストローブ信号ＤＱＳと前記基準電圧ＶＲＥＦとを差動的に増幅するのにおける利得が、前記ＤＭモードで前記差動増幅器が前記データストローブ信号ＤＱＳとその反転信号ＤＱＳＢとを差動的に増幅するのにおける利得より少ない。したがって、前記ＤＭモードで前記データストローブ入力バッファ１３の前記伝播遅延時間が、前記ＳＭモードで前記データストローブ入力バッファ１３の前記伝播遅延時間より短い。
【００７３】
それゆえに、前述したように本発明の多様で代表的な実施例において、前記ＤＭモードで前記データストローブ入力バッファ１３の伝播遅延時間が、前記ＳＭモードでの前記伝播遅延時間と実質的に同一になるように、前記差動的に増幅された信号が前記ＤＭモードで所定時間遅延される。したがって、前記ＳＭモードでの前記セットアップ／ホールド時間が、前記ＤＭモードでの前記セットアップ／ホールド時間と実質的に同一となり、前記データのセットアップ／ホールドマージンが改善される。
【００７４】
前述したように、前記データストローブ入力バッファ１３は前記モードレジスタセット１５によって制御される。前記モードレジスタセット１５は前記半導体メモリ装置１の外部アドレス信号ＡＤＤによって設定でき、前記データストローブ入力バッファ１３を制御する制御信号ＣＮＴ／ＣＮＴＢが発生できる。前記モードレジスタセット１５の出力信号が第１論理状態ならば、前記データストローブ入力バッファ１３は前記データストローブ信号ＤＱＳと基準電圧ＶＲＥＦとを差動的に増幅し、前記差動的に増幅された信号を遅延なく出力する。前記モードレジスタセット１５の出力信号が第２論理状態ならば、前記データストローブ信号入力バッファ１３は、前記データストローブ信号ＤＱＳとその反転信号ＤＱＳＢとを差動的に増幅し、前記差動的に増幅された信号を所定時間遅延後、出力する。
【００７５】
図２０に図示されたように、前記データ記入回路１７は前記データストローブ入力バッファ１３の出力信号に応答し、前記データ入力バッファ１１の出力信号ＤＩＮをラッチする。前記データ記入回路１７は第１ラッチ１７ａと第２ラッチ１７ｂとを含むことができる。前記第１ラッチ１７ａは前記データストローブ入力バッファ１３の出力信号ＤＳの立上りエッジに応答し、前記データ入力バッファ１１の出力信号ＤＩＮの偶数データをラッチし、前記第２ラッチ１７ｂは前記データストローブ入力バッファ１３の出力信号の立下りエッジに応答し、前記データ入力バッファ１１の出力信号ＤＩＮの奇数データをラッチ一する。その結果、前記半導体装置１はＤＤＲ ＳＤＲＡＭとして動作する。図２１は、前記半導体メモリ装置１のＤＤＲ動作の間、前記データストローブ信号ＤＱＳと前記データ信号ＤＱの出力を示す。
【００７６】
図２２は、本発明の代表的な実施例による前記データ記入回路１７のブロック図である。前記ラッチ回路は前記データストローブ入力バッファ１３の出力信号ＤＳの立上りエッジに応答し、前記データ入力バッファ１１の出力信号ＤＩＮの偶数データをラッチする第１ラッチ１７ａと、前記データストローブ入力バッファ１３の出力信号ＤＳの立下りエッジに応答し、前記データ入力バッファ１１の出力信号ＤＩＮの奇数データをラッチする第２ラッチ１７ｂと、を含むことができる。
【００７７】
前記第１ラッチ１７ａは、選択的に配列される複数のラッチ２１７ａと複数のスイッチ２２９ａとを含むことができる。それに加え、前記第１ラッチ１７ａの前記複数のスイッチ２２９ａは、前記差動出力信号ＤＳの反転信号の立上り及び立下りエッジでトリガできるように（ＤＤＲ動作）配列される。前記第１スイッチ２２９ａは、前記データ入力バッファ１１の出力信号ＤＩＮの偶数データを受信し、前記出力信号ＤＩＮの偶数データを前記複数のラッチ２１７ａの中、前記第１ラッチに伝達する。
【００７８】
前記第２ラッチ１７ｂは、選択的に配列される複数のラッチ２１７ｂと複数のスイッチ２２９ｂとを含むことができる。それに加え、前記第２ラッチ１７ｂの前記複数のスイッチ２２９ｂは、前記差動出力信号ＤＳの反転信号の立上り及び立下りエッジでトリガされるように（ＤＤＲ動作）配列される。前記第１スイッチ２２９ｂは、前記データ入力バッファ１１の出力信号ＤＩＮの奇数データを受信し、前記出力信号ＤＩＮの奇数データを前記複数のラッチ２１７ｂの中、第１ラッチに伝える。
【００７９】
図２３は、本発明のさらに他の代表的な実施例による半導体メモリ装置１のブロック図である。前記半導体メモリ装置１は、データ入力バッファ１１、１１ａ、データストローブ入力バッファ１３、１３ａ、モードレジスタセットＭＲＳ１５のような制御回路、及びデータ記入回路１７を含むことができる。図２３に図示された代表的な実施例において、前記データ入力バッファ１１、１１ａとデータストローブ入力バッファ１３、１３ａとは、ＳＭ／ＤＭダブルユーズデータバッファのようなマルチモードバッファであり、全て前記制御信号ＣＮＴ／ＣＮＴＢによって制御される。
本発明は代表的な実施例を参照の上、説明されているが、本発明の精神と範囲を逸脱しない限り、前記説明された実施例の変更が行われることは当業者には明白であろう。
【００８０】
【発明の効果】
以上述べたように、本発明によれば、伝播遅延時間を制御するマルチモードデータバッファ及びその制御方法は、ＳＭモードでのセットアップ／ホールド時間とＤＭモードでのセットアップ／ホールド時間とを実質的に同一にして、ＳＭ／ＤＭデュアルユーズデータバッファのデータセットアップ／ホールドマージンを改善する長所がある。
【図面の簡単な説明】
【図１】従来技術によって生成される波形を示す図面である。
【図２】本発明の代表的な実施例によるデータストローブ入力バッファのブロック図である。
【図３】Ａは本発明の代表的な実施例によるスイッチのブロック図であり、Ｂは本発明の代表的な実施例による制御信号ＣＮＴから反転制御信号ＣＮＴＢへの変換を示すブロック図である。
【図４】本発明の代表的な実施例による制御回路のブロック図である。
【図５】Ａは本発明のさらに他の代表的な実施例による制御回路のブロック図であり、Ｂは図５Ａの代表的な回路に対するＶＣＣＨと関連した時間対電圧レベルを示すグラフである。
【図６】本発明のさらに他の代表的な実施例による他の制御回路のブロック図である。
【図７】本発明のさらに他の代表的な実施例によるデータストローブ入力バッファのブロック図である。
【図８】本発明の代表的な実施例によるスイッチのブロック図である。
【図９】本発明の１つまたはそれ以上の代表的な実施例によって生成される波形を示す図面である。
【図１０】本発明のさらに他の代表的な実施例によるデータストローブ入力バッファのブロック図である。
【図１１】本発明のさらに他の代表的な実施例によるデータストローブ入力バッファのブロック図である。
【図１２】本発明のさらに他の代表的な実施例によるデータストローブ入力バッファのブロック図である。
【図１３】本発明のさらに他の代表的な実施例によるデータストローブ入力バッファのブロック図である。
【図１４】本発明の代表的な実施例によるデータ入力バッファのブロック図である。
【図１５】本発明のさらに他の代表的な実施例によるデータ入力バッファのブロック図である。
【図１６】本発明のさらに他の代表的な実施例によるデータ入力バッファのブロック図である。
【図１７】本発明のさらに他の代表的な実施例によるデータ入力バッファのブロック図である。
【図１８】本発明のさらに他の代表的な実施例によるデータ入力バッファのブロック図である。
【図１９】本発明のさらに他の代表的な実施例によるデータ入力バッファのブロック図である。
【図２０】本発明の代表的な実施例による半導体メモリ装置のブロック図である。
【図２１】本発明の代表的な実施例による半導体メモリ装置によるＤＤＲ動作の間のデータストローブ信号ＤＱＳとデータ信号ＤＱの出力を示す図面である。
【図２２】本発明の代表的な実施例によるラッチ回路のブロック図である。
【図２３】本発明のさらに他の代表的な実施例による半導体メモリ装置のブロック図である。
【符号の説明】
１３ データストローブ入力バッファ
２１ シングル自動増幅器
２１１、２１２ スイッチ
２１３ 差動増幅器
ＤＯ 差動増幅信号
ＤＱＳ データストローブ信号
ＤＱＳＢ 反転信号
ＶＲＥＦ 基準電圧
ＣＮＴ 制御信号
ＣＮＴＢ 反転制御信号
【発明の属する技術分野】
本発明は、半導体メモリ装置に係り、伝播遅延時間を制御するマルチモードデータバッファ及びその制御方法に関す。
【０００２】
【従来の技術】
本発明はシステム性能を改善するために、一般的に半導体メモリ装置の設計、特に、ＤＲＡＭの設計においてより高い集積度とより速い動作速度に焦点をおいた考案が持続されている。すなわち、より速い速度で、より多くのデータを処理できるＤＲＡＭが要求される。より速い速度の動作のために、システムクロックに同期されたＤＲＡＭが開発されている。ＤＲＡＭのこの同期的な特徴は増加されたデータ伝送速度を有する。
【０００３】
しかし、ＳＤＲＡＭ（ＳＤＲＡＭ）において、データ入／出力動作は、システムクロックの１つのサイクル内に実行されるべきなので、ＳＤＲＡＭとＤＲＡＭコントローラ間の帯域幅の増加に制限がある。すなわち、単位時間にメモリ装置より入／出力されるデータ量が制限される。データ伝送速度を増加させるために、クロックの立上りエッジと立下りエッジ共に同期されてデータが入／出力されるＤＤＲ ＳＤＲＡＭが開発されている。
【０００４】
一般的に、ＤＲＡＭがこのメモリコントローラよりデータを受信したりまたは前記メモリコントローラにデータを送る時、ＤＤＲ ＳＤＲＡＭはデータストローブ信号を使用する。例えば、データ受信動作において、前記ＤＤＲ ＳＤＲＡＭは前記メモリコントローラよりデータストローブ信号と共にデータを受信する。また、データ出力動作において、前記ＤＤＲ ＳＤＲＡＭは前記メモリコントローラにデータストローブ信号と共にデータを出力する。
ＤＤＲＳＤＲＡＭのような高速の半導体メモリ装置において、データストローブ信号を基準電圧に比較するシングルモード（ＳＭ）タイプ入力バッファがデータストローブ入力バッファとして使われる。しかし、ＳＭタイプデータストローブ信号入力バッファを有するＤＤＲ ＳＤＲＡＭにおいて、データストローブ信号または基準電圧にノイズが含まれれば、データセットアップ／ホールドマージンが減少できる。
【０００５】
このような問題を補償するために、基準電圧の代りに前記データストローブ信号の反転信号にデータストローブ信号を比較するデュアルモード（ＤＭ）タイプデータストローブ信号入力バッファが紹介された。
ＤＭタイプデータストローブ信号入力バッファにおいて、前記二つの信号、すなわち、前記データストローブ信号と前記データストローブ信号の反転信号との交差点で出力信号が決定されるために、ノイズ耐性が改善される。
【０００６】
また、最近には、使用者の多様な要求に応えるために、ＳＭ／ＤＭデュアルユーズデータストローブ信号入力バッファが開発されている。ＳＭ／ＤＭデュアルユーズデータストローブ信号入力バッファにおいて、入力端子から出力端子への伝播遅延時間は前記ＳＭと前記ＤＭの両方で実質的に同一である。しかし、前記シングルモードで差動増幅器の利得は前記デュアルモードでの利得と違うために、前記シングルモードでの前記伝播遅延時間は前記デュアルモードでの前記伝播遅延時間と違う。
【０００７】
図１は、前記従来技術によって生成される波形を示す。図１に図示されたことのように、前記ＳＭモードで前記差動出力信号ＤＳの伝播遅延時間は、前記ＤＭモードでの時間より長い。前記ＳＭモードと前記ＤＭモードで、違う時間に前記差動出力信号ＤＳを出力することは図１に図示されたように、前記データセットアップ時間ｔＤＳと前記データホールド時間ｔＤＨとの均一性を減少させる。各モードにおける前記伝播遅延時間の差は、前記セットアップ／ホールドタイミングの差を誘発することができるので、データセットアップ／ホールドマージンが減少される。
【０００８】
【発明が解決しようとする課題】
本発明が解決しようとする技術的な課題は、伝播遅延時間を制御するマルチモードデータバッファ及びその制御方法を提供するところにある。
【０００９】
【課題を解決するための手段】
本発明の代表的な実施例は、ＳＭとＤＭとで各々動作できるデータストローブ入力バッファまたはデータ入力バッファのようなマルチモードで動作するデータバッファに指示され、モードは、信号、例えば、アドレス信号または外部コマンド信号のような外部信号を提供することによって選択される。前記信号は、内部モードレジスタセット、ヒューズ回路、またはボンディングパッド回路のような多数のソースによって供給できる。
【００１０】
本発明の代表的な実施例はまた、ＳＭ／ＤＭデュアルユーズで使え、データセットアップ／ホールドマージンを改善できるデータバッファに指示される。
本発明の代表的な実施例はまた、１つまたはそれ以上の前述したデータバッファを含む半導体メモリ装置に指示される。
また、本発明の代表的な実施例は、ＳＭ／ＤＭデュアルユーズデータバッファでデータセットアップ／ホールドマージンを改善できる伝播遅延時間を制御する方法に指示される。
【００１１】
本発明の代表的な実施例はまた、制御信号のレベルによって反転データ信号または基準電圧を各々通過させる、少なくとも二つのスイッチを含む差動増幅器回路と、データ信号と前記反転データ信号または前記基準電圧を受信し、少なくとも二つの他の差動的に増幅された信号を出力する差動増幅器と、を含むデータバッファに指示される。本発明の代表的な実施例において、前記データバッファはデータストローブ入力バッファであり、前記反転データ信号は反転データストローブ信号であり、前記データ信号はデータストローブ信号である。
また、この差動増幅信号は、制御信号に応答して二つの伝送パスを通じ、少なくとも二つのデータストローブ信号として出力端子に伝送される。
【００１２】
本発明の代表的な実施例において、前記データストローブ入力バッファはＳＭとＤＭ両方で動作でき、前記シングルモードで前記基準電圧は少なくとも二つのスイッチの中、第１スイッチに印加され、前記制御信号のレベルは第１論理状態であり、前記デュアルモードで前記反転データストローブ信号は前記少なくとも二つのスイッチの中、第２スイッチ２１２に提供され、前記制御信号のレベルは第２論理状態である。
【００１３】
本発明の代表的な実施例において、前記データストローブ入力バッファは半導体メモリ装置の部分である。
本発明の代表的な実施例において、前記半導体メモリ装置はまた前記制御信号を前記データストローブ入力バッファに出力する制御回路を含む。
本発明の代表的な実施例において、前記制御回路は外部コマンドとアドレスを受信し、前記制御信号を発生するモードレジスタセットを含み、前記制御信号のレベルは半導体メモリ装置のモードを決定する。
本発明の代表的な実施例において、前記制御回路はヒューズを含むヒューズ回路を具備し、前記ヒューズの状態は前記制御信号のレベルを決定する。
本発明の代表的な実施例において、前記制御回路はボンディングパッド回路を含み、Ｖｃｃまたはグラウンドへの連結が前記制御信号のレベルを決定する。
本発明の代表的な実施例において、前記差動増幅器ユニットはシングル差動増幅器を含む。
【００１４】
本発明の代表的な実施例において、前記半導体メモリ装置は前記反転データストローブ信号、前記基準電圧、または前記データストローブ信号、または少なくとも二つの他の差動的に増幅された信号のうち何れか１つを補償し、少なくとも二つの差動出力信号の各々が実質的に同じ遅延時間を有するようにする補償回路をさらに含む。
本発明の代表的な実施例において、前記補償回路は前記差動増幅回路より前記差動的に増幅された信号を受信する遅延回路を含み、前記遅延回路は前記差動的に増幅された信号を遅延させるディレーと、前記制御信号のレベルによって少なくとも二つの差動出力信号のうち何れか１つとして、前記差動増幅信号または前記遅延された差動増幅信号を通過させる、少なくとも二つの追加スイッチと、を含む。
【００１５】
本発明の代表的な実施例において、前記補償回路は前記反転データストローブ信号、前記基準電圧、または前記データストローブ信号のうち何れか１つに適用されるダミーロードを含む。
本発明の代表的な実施例において、前記差動増幅器ユニットは少なくとも二つの差動増幅器を含む。
【００１６】
本発明の代表的な実施例において、前記少なくとも二つの差動増幅器の中、第１差動増幅器の利得が前記少なくとも二つの差動増幅器の中、第２差動増幅器の利得と実質的に違うので、少なくとも二つの差動出力信号の中、各々が実質的に同じ遅延時間を有する。
本発明の代表的な実施例において、前記少なくとも二つの差動増幅器の中、第１差動増幅器の利得は前記少なくとも二つの差動増幅器の中、第２差動増幅器の利得と実質的に同一である。
【００１７】
本発明の代表的な実施例において、前記半導体メモリ装置は前記反転データストローブ信号、前記基準電圧、または前記データストローブ信号のうち何れか１つ、または前記少なくとも二つの他の差動的に増幅された信号のうち何れか１つを補償し、少なくとも二つの差動出力信号の各々が実質的に同じ遅延時間を有するようにする補償回路をさらに含む。
【００１８】
本発明の代表的な実施例において、前記補償回路は前記差動増幅器回路より前記差動増幅信号を受信する遅延回路を含み、前記遅延回路は前記差動増幅信号を遅延させるディレーと、前記制御信号のレベルによって少なくとも二つの差動出力信号のうち何れか１つとして、前記差動増幅信号または前記遅延された差動増幅信号を通過させる少なくとも二つの追加スイッチとを含む。
本発明の代表的な実施例で、前記補償回路は前記反転データストローブ信号、前記基準電圧、または前記データストローブ信号のうち何れか１つに適用されるダミーロードを含む。
【００１９】
本発明の代表的な実施例において、前記半導体メモリ装置はデータ信号と基準電圧を受信し、データ入力信号を出力するデータ入力バッファと、データストローブ入力バッファに制御信号を出力する制御回路、及び前記データ入力バッファより前記データ入力信号を受信し、前記出力データストローブ信号の立上りエッジに応答して前記データ入力信号の偶数データを第１ラッチに記入し、前記出力データストローブ信号の立下りエッジに応答して前記データ入力信号の奇数データを第２ラッチに記入するデータ記入回路をさらに含む。
【００２０】
本発明の代表的な実施例において、前記第１ラッチは選択的に配列される複数のラッチと複数のスイッチとを含む。
本発明の代表的な実施例において、前記複数のスイッチは前記差動出力信号の反転信号の立上り及び立下りエッジでトリガできるように配列される。
本発明の代表的な実施例において、第１スイッチは前記データ入力バッファの前記出力信号の偶数データを受信し、前記出力信号の偶数データを複数のラッチの中の第１ラッチに伝える。
本発明の代表的な実施例において、前記第２ラッチは選択的に配列される複数のラッチと複数のスイッチとを含む。
本発明の代表的な実施例において、前記複数のスイッチは前記差動出力信号の反転信号の立上り及び立下りエッジでトリガできるように配列される。
【００２１】
本発明の代表的な実施例において、第１スイッチは前記データ入力バッファの前記出力信号の奇数データを受信し、前記出力信号の奇数データを前記複数のラッチの中の第１ラッチに伝える。
本発明の代表的な実施例において、前記データバッファはデータストローブバッファの代わりに、またはデータストローブバッファに追加されるデータ入力バッファである。
【００２２】
本発明の代表的な実施例において、前記半導体装置は制御信号のレベルによって反転データ信号または基準電圧を各々受信し、少なくとも二つの差動出力信号を出力するデータストローブ入力バッファと、前記データストローブ入力バッファに前記制御信号を出力する制御回路、及び前記データ入力バッファより前記データ入力信号を受信し、前記出力データストローブ信号の立上りエッジに応答して前記データ入力信号の偶数データを第１ラッチに記入し、前記出力データストローブ信号の立下りエッジに応答して前記データ入力信号の奇数データを第２ラッチに記入するデータ記入回路とをさらに含む。
【００２３】
本発明の代表的な実施例はまた制御信号のレベルによって反転データ信号または基準電圧を各々受信する段階、データ信号と前記反転データ信号または前記基準電圧を受信する段階、及び少なくとも二つの他の差動増幅信号を増幅して出力する段階を含む半導体メモリの伝播遅延時間制御方法に指示される。
本発明の代表的な方法の実施例において、前記反転データ信号は反転データストローブ信号であり、前記データ信号はデータストローブ信号である。
本発明の代表的な方法の実施例において、ＳＭで、前記基準電圧が受信されれば、前記制御信号のレベルは第１論理状態であり、ＤＭで、前記反転データストローブ信号が受信されれば、前記制御信号のレベルは第２論理状態である。
本発明の代表的な方法の実施例において、前記制御信号は外部ソースより受信される。
【００２４】
本発明の代表的な方法の実施例において、前記方法はまた外部のコマンドとアドレスとを受信して前記制御信号を発生する段階を含み、前記制御信号のレベルは前記半導体メモリの動作モードを決定する。
本発明の代表的な方法の実施例において、ヒューズの状態は前記制御信号のレベルを決定する。
本発明の代表的な方法の実施例において、ボンディングパッドを通じたＶｃｃまたはグラウンドへの連結は前記制御信号のレベルを決定する。
本発明の代表的な方法の実施例において、前記増幅はシングル差動増幅器により遂行される。
【００２５】
本発明の代表的な方法の実施例において、前記方法は少なくとも二つの差動出力信号の各々が実質的に同じ遅延時間を有するように、前記反転データストローブ信号、前記基準電圧、または前記データストローブ信号のうち何れかの１つ、または前記少なくとも二つの他の差動増幅信号のうち何れかの１つを補償する段階をさらに含む。
【００２６】
本発明の代表的な方法の実施例において、前記補償段階は前記差動増幅信号を受信して前記差動増幅信号を遅延させる段階、及び前記制御信号のレベルによって前記少なくとも二つの差動出力信号のうち何れかの１つとして前記差動増幅信号または前記遅延された差動増幅信号を出力する段階を含む。
本発明の代表的な方法の実施例において、前記補償は前記反転データストローブ信号、前記基準電圧、または前記データストローブ信号のうち何れか１つに適用されるダミーロードで遂行される。
本発明の代表的な方法の実施例において、前記増幅は少なくとも二つの差動増幅器により遂行される。
【００２７】
本発明の代表的な方法の実施例いおいて、前記少なくとも二つの差動増幅器の中、第１差動増幅器の利得が前記少なくとも二つの差動増幅器の中、第２差動増幅器の利得と実質的に違うので、少なくとも二つの差動出力信号の各々が実質的に同じ遅延時間を有する。
本発明の代表的な方法の実施例において、前記少なくとも二つの差動増幅器の中、第１差動増幅器の利得は前記少なくとも二つの差動増幅器の中、第２差動増幅器の利得と実質的に同一である。
【００２８】
本発明の代表的な方法の実施例において、前記方法は少なくとも二つの差動出力信号の各々が実質的に同じ遅延時間を有するように、前記反転データストローブ信号、前記基準電圧、または前記データストローブ信号のうち何れか１つ、または前記少なくとも二つの他の差動増幅信号のうち何れか１つを補償する段階をさらに含む。
本発明の代表的な方法の実施例において、前記補償段階は前記差動増幅信号を受信する段階、前記差動増幅信号を遅延させる段階、及び前記制御信号のレベルによって前記少なくとも二つの差動出力信号のうち何れか１つとして前記差動増幅信号または前記遅延された差動増幅信号を出力する段階を含む。
【００２９】
本発明の代表的な方法の実施例において、前記補償は前記反転データストローブ信号、前記基準電圧、または前記データストローブ信号のうち何れか１つに適用されるダミーロードで遂行される。
本発明の代表的な方法の実施例において、前記方法はデータ信号と基準電圧を受信してデータ入力信号を出力する段階、前記制御信号を出力する段階、及び前記データ入力信号を受信し、前記出力データストローブ信号の立上りエッジに応答して前記データ入力信号の偶数データを第１ラッチに記入し、前記出力データストローブ信号の立下りエッジに応答して前記データ入力信号の奇数データを第２ラッチに記入する段階をさらに含む。
【００３０】
本発明の代表的な方法の実施例において、前記第１ラッチは選択的に配列される複数のラッチと複数のスイッチとを含む。
本発明の代表的な方法の実施例において、前記複数のスイッチは前記差動出力信号の反転信号の立上り及び立下りエッジでトリガできるように配列される。
本発明の代表的な方法の実施例において、第１スイッチは前記出力信号の偶数データを受信し、前記出力信号の偶数データを前記複数のラッチの中、第１ラッチに伝える。
本発明の代表的な方法の実施例において、前記第２ラッチは選択的に配列される複数のラッチと複数のスイッチとを含む。
【００３１】
本発明の代表的な方法実施例において、前記複数のスイッチは前記差動出力信号の反転信号の立上り及び立下りエッジでトリガできるように配列される。
本発明の代表的な方法の実施例で、第１スイッチは前記出力信号の奇数データを受信し、前記出力信号の奇数データを前記複数のラッチの中、第１ラッチに伝える。
本発明の代表的な方法の実施例において、前記データバッファはデータストローブバッファの代わりのまたはデータストローブバッファに追加されるデータ入力バッファである。
【００３２】
本発明の代表的な方法の実施例において、前記方法はデータ信号と基準電圧を受信してデータ入力信号を出力する段階、前記制御信号を出力する段階、及び前記データ入力信号を受信し、前記出力データストローブ信号の立上りエッジに応答し、前記データ入力信号の偶数データを第１ラッチに記入し、前記出力データストローブ信号の立下りエッジに応答し、前記データ入力信号の奇数データを第２ラッチに記入する段階をさらに含む。
【００３３】
【発明の実施の形態】
以下、添付した図面に基づき、本発明を詳細に説明する。
図２は、本発明の一実施例によるデータストローブ入力バッファのブロック図である。前記データストローブ入力バッファ１３はマルチモードデータストローブ入力バッファ、例えば、ＳＭ／ＤＭダブルユーズデータストローブ入力バッファである。制御信号ＣＮＴ／ＣＮＴＢに応答し、前記データストローブ入力バッファ１３はデータストローブ信号ＤＱＳと基準電圧ＶＲＥＦ、または前記データストローブ信号ＤＱＳと反転データストローブ信号ＤＱＳＢとを差動的に増幅する。
【００３４】
特に、前記データストローブ入力バッファ１３は差動増幅回路２１を含む。前記差動増幅回路２１は１つまたはそれ以上のスイッチ２１１、２１２と、差動増幅器２１３とをさらに含む。代表的な実施例で、前記スイッチ２１１、２１２は伝送ゲートよりなる。
前記制御信号ＣＮＴが第１論理状態、例えば、“ハイ”論理レベルであれば、前記スイッチ２１１がターンオンされ、前記スイッチ２１２はターンオフされる。したがって、前記差動増幅器２１３が前記データストローブ信号ＤＱＳと前記基準電圧ＶＲＥＦを差動的に増幅し、前記差動的に増幅された信号ＤＯが出力される。これは前記ＳＭでの動作である。
【００３５】
前記制御信号ＣＮＴが“ロー”論理レベルならば、例えば、前記反転制御信号ＣＮＴＢが“ハイ”論理レベルならば、前記スイッチ２１２がターンオンされ、前記スイッチ２１１はターンオフされる。したがって、前記差動増幅器２１３は前記データストローブ信号ＤＱＳと前記反転データストローブ信号ＤＱＳＢとを差動的に増幅し、前記差動的に増幅された信号ＤＯが出力される。これは前記ＤＭでの動作である。
【００３６】
図３Ａは、本発明の一実施例による前記スイッチ２１１、２１２のブロック図であり、前記スイッチ２１１、２１２の各々は伝送ゲートに実行される。図示されたように、各々の伝送ゲートは前記制御信号ＣＮＴ及び前記反転制御信号ＣＮＴＢと前記反転データストローブ信号ＤＱＳＢまたは前記基準電圧ＶＲＥＦを受信する。図示されたように、本発明の代表的な実施例によれば、前記伝送ゲートは前記制御信号ＣＮＴと前記反転制御信号ＣＮＴＢのパルスの立上りエッジによりトリガされる。図３Ｂは、インバータゲートにより遂行される前記制御信号ＣＮＴから前記反転制御信号ＣＮＴＢへの変換を図示するブロック図である。
前述した本発明の代表的な実施例による前記データストローブ入力バッファ１３はＳＤＲＡＭのような半導体メモリ装置に含まれる。前記データストローブ入力バッファはまた前記制御信号ＣＮＴと前記反転制御信号ＣＮＴＢとを提供する制御回路によって制御できる。
【００３７】
図４は、本発明の代表的な実施例による制御回路のブロック図である。図４に図示されたように、前記制御回路はモードレジスタセット１５で実行される。前記モードレジスタセット１５は外部のアドレス信号ＡＤＤ及び／またはコマンド信号を受信し、前記制御信号ＣＮＴと前記反転制御信号ＣＮＴＢとを発生する。すなわち、本発明の代表的な実施例による前記半導体メモリ装置で、前記データストローブ入力バッファ１３のいくつかのモード、例えば、前記ＳＭ及びＤＭモードのうち何れか一つが前記モードレジスタセット１５を通じて外部的に容易に選択される。
【００３８】
図５Ａは、本発明のさらに他の代表的な実施例による他の制御回路のブロック図である。図５Ａに図示されたように、前記制御回路は二つのＰＭＯＳトランジスタＰ３、Ｐ４、一つのＮＭＯＳトランジスタＮ６、及び二つのインバータ７１２、７１４だけでなく、ヒューズ７１０も含む。図５Ｂは、図５Ａの回路についてのＶＣＣＨに関連した時間対電圧レベルのグラフを示す。
【００３９】
図６は、本発明のさらに他の代表的な実施例による他の制御回路のブロック図である。図６に図示されたように、前記制御回路は複数のボンディングパッド１４１０ａ、１４２０ａ、１４３０ａとインバータ１４４０ａとを含む。ＶＣＣまたはグラウンドへの連結は前記制御信号ＣＮＴと前記反転制御信号ＣＮＴＢとのレベルを決定する。
【００４０】
図７は、本発明のさらに他の代表的な実施例によるデータストローブ入力バッファ１３のブロック図である。図７の前記データストローブ入力バッファ１３は図２の代表的な実施例のあらゆる要素を含むことができる。図７の前記データストローブ入力バッファ１３はまた補償回路２３とシングル差動増幅器２１とを含むことができる。図７の代表的な実施例で、前記補償回路２３はディレー２３１と１つまたはそれ以上のスイッチ２３２、２３３を含むことができる。代表的な実施例で、前記スイッチ２３２、２３３は伝送ゲートよりなる。
【００４１】
前記制御信号ＣＮＴが第１論理状態、例えば、“ハイ”論理レベルならば、前記スイッチ２１１、２３２はターンオンされ、前記スイッチ２１２、２３３はターンオフされる。したがって、前記差動増幅器２１３は前記データストローブ信号ＤＱＳと前記基準電圧ＶＲＥＦを差動的に増幅し、前記差動増幅された信号ＤＯが遅延なく差動出力信号ＤＳとして出力される（ＳＭ動作）。前記制御信号ＣＮＴが“ロー”論理レベルならば、例えば、前記制御信号の反転信号ＣＮＴＢが“ハイ”論理レベルならば、前記スイッチ２１２、２３３はターンオンされ、前記スイッチ２１１、２３２はターンオフされる。したがって、前記差動増幅器２１３は前記データストローブ信号ＤＱＳとその反転信号ＤＱＳＢを差動的に増幅し、前記差動的に増幅された信号ＤＯが前記ディレー２３１を通じて所定時間遅延されて前記出力信号ＤＳとして出力される（ＤＭ動作）。
【００４２】
前記所定時間は前記ＤＭモードで前記データストローブ入力バッファ１３の伝播遅延時間が前記ＳＭモードでの前記伝播遅延と実質的に同一になるように設定される。すなわち、前記ＳＭモードで前記差動増幅器２１３が前記データストローブ信号ＤＱＳと前記基準電圧ＶＲＥＦとを差動的に増幅する時の利得が、前記ＤＭモードで前記差動増幅器２１３が前記データストローブ信号ＤＱＳとその反転信号ＤＱＳＢとを差動的に増幅する時の利得より少ない。
【００４３】
したがって、前記ＤＭモードでの前記データストローブ入力バッファ１３の前記伝播遅延時間は前記ＳＭモードでの前記データストローブ入力バッファ１３の前記伝播遅延時間より短い。それゆえに、本発明の他の代表的な実施例による前記データストローブ入力バッファ１３で、前記ＤＭモードで前記データストローブ入力バッファ１３の前記伝播遅延時間が前記ＳＭモードでの前記伝播遅延時間と実質的に同一になるように、前記ＤＭモードで前記差動的に増幅された信号が前記ディレー２３１を通じて所定時間遅延される。したがって、前記ＳＭモードでの前記セットアップ／ホールド時間は前記ＤＭモードでの前記セットアップ／ホールド時間と実質的に同一であり、その結果、前記データセットアップ／ホールドマージンが改善される。
【００４４】
図８は、本発明の代表的な実施例によるスイッチ２３２、２３３のブロック図であり、前記スイッチ２３２、２３３の各々は伝送ゲートで実行される。図示されたように、各々の伝送ゲートは前記差動増幅信号ＤＯ、前記制御信号ＣＮＴ及び／または前記反転制御信号ＣＮＴＢを受信し、前記差動出力信号ＤＳを出力する。また図示されたように、本発明の代表的な実施例によれば、前記伝送ゲートは前記制御信号ＣＮＴと前記反転制御信号ＣＮＴＢのパルスの立上りエッジによってトリガされる。
【００４５】
図９は、本発明の１つまたはそれ以上の代表的な実施例によって生成される波形を示す。図９に図示されたように、前記差動出力信号ＤＳは前記ディレー２３１の結果として前記ＳＭモードと前記ＤＭモードで実質的に同一時間に出力される。これは前記ＤＭモードでの前記差動出力信号ＤＳが前記ＳＭモードでの前記差動出力信号ＤＳに実質的に先立つ図１に図示された波形と対照される。前記ＳＭモードと前記ＤＭモードとで実質的に同一時間に前記差動出力信号ＤＳを出力することは図１と比較する時、前記データセットアップ時間ｔＤＳと前記データホールド時間ｔＤＨとの均一性を改善する。
【００４６】
図１０は、本発明のさらに他の代表的な実施例によるデータストローブ入力バッファ１３のブロック図である。図１０の前記データストローブ入力バッファ１３は図２の代表的な実施例のあらゆる要素を含むことができる。図１０の前記データストローブ入力バッファ１３はまた補償回路２３とシングル差動増幅回路２１とを含むことができる。図１０の前記データストローブ入力バッファ１３はまた補償回路２３とシングル差動増幅回路２１とを含むことができる。図１０の代表的な実施例で、前記補償回路２３はダミーロードキャパシタＣｄｕｍｍｙを含むことができる。特に、前記データストローブ信号ＤＱＳが入力されるラインのロードと同じロードを有するために、前記反転信号ＤＱＳＢが入力されるラインに前記ダミーロードキャパシタＣｄｕｍｍｙが追加される。
【００４７】
図１１は、本発明のさらに他の代表的な実施例によるデータストローブ入力バッファ１３ａのブロック図である。図１１を参照すれば、さらに他の代表的な実施例による前記データストローブ入力バッファ１３ａは第１差動増幅器３１、第２差動増幅器３２、及び１つまたはそれ以上のスイッチ３３、３４を含む。前記スイッチ３３、３４はスイッチ２１１、２１２、２３２、２３３について前述したように実行できる。
第１差動増幅器３１は前記データストローブ信号ＤＱＳと前記基準電圧ＶＲＥＦを差動的に増幅する。前記第２差動増幅器３２は前記データストローブ信号ＤＱＳと前記反転データストローブ信号ＤＱＳＢとを差動的に増幅する。
【００４８】
前記制御信号ＣＮＴが第１論理状態、例えば、“ハイ”論理レベルならば、前記スイッチ３３がターンオンされ、前記スイッチ３４はターンオフされる。その結果、前記第１差動増幅器３１の前記出力信号は差動出力信号ＤＳとして出力される（ＳＭモード）。前記制御信号ＣＮＴが“ロー”論理レベルならば、例えば、前記制御信号の前記反転データストローブ信号ＣＮＴＢが“ハイ”論理レベルならば、前記スイッチ３３はターンオフされ、前記スイッチ３４はターンオンされる。したがって、前記第２差動増幅器３２の前記出力信号は前記差動出力信号ＤＳとして出力される（ＤＭモード）。
【００４９】
この代表的な実施例において、前記第１差動増幅器３１の有効利得が前記第２差動増幅器３２の有効利得と実質的に違うように設定され、前記ＤＭモードにおける前記データストローブ入力バッファ１３ａの前記伝播遅延時間が、前記ＳＭモードにおける前記データストローブ入力バッファ１３ａの前記伝播遅延時間と実質的に同一になりうる。前記ＳＭモードと前記ＤＭモードとで実質的に同一時間に前記差動出力信号ＤＳを出力することは前記データセットアップ時間ｔＤＳと前記データホールド時間ｔＤＨとの均一性を改善する。
【００５０】
図１２は、本発明のさらに他の代表的な実施例によるデータストローブ入力バッファ１３ａのブロック図である。図１２の前記データストローブ入力バッファ１３ａは図１１の代表的な実施例のあらゆる要素を含むことができる。図１２の前記データストローブ入力バッファ１３ａはまた図７と関連して説明されたようなディレー２３１を含むことができる。前記第２差動増幅器３２は前記データストローブ信号ＤＱＳとその反転信号ＤＱＳＢを差動的に増幅し、前記差動的に増幅された信号は前記ディレー２３１を通じて所定時間遅延されて前記出力信号ＤＳとして出力される（ＤＭ動作）。
【００５１】
前記所定時間は、前記ＤＭモードで前記データストローブ入力バッファ１３ａの伝播遅延時間が前記ＳＭモードでの伝播遅延と実質的に同一になるように、設定される。すなわち、前記ＳＭモードで前記第１差動増幅器３１が前記データストローブ信号ＤＱＳと前記基準電圧ＶＲＥＦとを差動的に増幅するのにおける利得が、前記ＤＭモードで前記第２差動増幅器３２が前記データストローブ信号ＤＱＳとその反転信号ＤＱＳＢとを差動的に増幅するのにおける利得より少ない。
【００５２】
したがって、前記ＤＭモードで前記データストローブ入力バッファ１３ａの伝播遅延時間は、前記ＳＭモードで前記データストローブ入力バッファ１３ａの伝播遅延時間より短い。したがって、本発明の他の代表的な実施例によるデータストローブ入力バッファ１３ａにおいて、前記ＤＭモードで前記データストローブ入力バッファ１３ａの伝播遅延時間が前記ＳＭモードでの前記伝播遅延時間と実質的に同一になるように、前記差動的に増幅された信号が前記ＤＭモードで前記ディレー２３１を通じて所定時間遅延される。したがって、前記ＳＭモードでの前記セットアップ／ホールド時間が前記ＤＭモードでの前記セットアップ／ホールド時間と実質的に同一であり、その結果、前記データセットアップ／ホールドマージンが改善される。
【００５３】
図１３は、本発明のさらに他の代表的な実施例によるデータストローブ入力バッファ１３ａのブロック図である。図１３の前記データストローブ入力バッファ１３ａは図１１の代表的な実施例のあらゆる要素を含むことができる。図１３の前記データストローブ入力バッファ１３ａはまた、図１０と関連して説明したようなダミーロードキャパシタＣｄｕｍｍｙを含むことができる。特に、前記データストローブ信号ＤＱＳが入力されるラインのロードと同じロードを有するために、前記反転信号ＤＱＳＢが入力されるラインに前記ダミーロードキャパシタＤｄｕｍｍｙが追加される。その後、前記第２差動増幅器３２は前記データストローブ信号ＤＱＳとその反転信号ＤＱＳＢとを差動的に増幅する。したがって、前記ＳＭモードでの前記セットアップ／ホールド時間は前記ＤＭモードでの前記セットアップ／ホールド時間と実質的に同一であり、その結果、前記データセットアップ／ホールドマージンが改善される。
ＳＤＲＡＭのような半導体メモリ装置は、データストローブ入力バッファ、例えば、データ入力バッファとは違うバッファを含むことができる。
【００５４】
図１４は、本発明の代表的な実施例によるデータ入力バッファ１１のブロック図である。前記データ入力バッファ１１はマルチモードデータ入力バッファ、例えば、ＳＭ／ＤＭダブルユーズデータ入力バッファである。制御信号ＣＮＴ／ＣＮＴＢに応答し、前記データ入力バッファ１１は、データ信号ＤＱと基準電圧ＶＲＥＦ、または前記データ信号ＤＱと反転データ信号ＤＱＢとを差動的に増幅する。
より具体的に、前記データ入力バッファ１１は差動増幅回路２１を含む。前記差動増幅回路２１は、１つまたはそれ以上のスイッチ２１、２１２と、差動増幅器２１３とをさらに含む。代表的な実施例で、前記スイッチ２１１、２１２は伝送ゲートよりなる。
【００５５】
前記制御信号ＣＮＴが第１論理状態、例えば、“ハイ”論理レベルならば、前記スイッチ２１１がターンオンされ、前記スイッチ２１２はターンオフされる。したがって、前記差動増幅器２１３は前記データ信号ＤＱと前記基準電圧ＶＲＥＦを差動的に増幅し、前記差動増幅信号ＤＯが出力される。これは前記ＳＭでの動作である。
前記制御信号ＣＮＴが“ロー”論理レベルならば、例えば、前記反転制御信号ＣＮＴＢが“ハイ”論理レベルならば、前記スイッチ２１２がターンオンされ、前記スイッチ２１１はターンオフされる。したがって、前記差動増幅器２１３は前記データ信号ＤＱと前記反転データ信号ＤＱＢとを差動的に増幅し、前記差動的に増幅された信号ＤＯが出力される。これは前記ＤＭでの動作である。
【００５６】
前述した本発明の代表的な実施例による前記データ入力バッファ１１は、ＳＤＲＡＭのような半導体メモリ装置に含まれる。前記データ入力バッファ１１はまた、前記制御信号ＣＮＴと前記反転制御信号ＣＮＴＢとを提供する制御回路によって制御できる。
前記データストローブ入力バッファ１３、１３ａの多様で代表的な実施例、すなわち、図４、図５Ａ及び図６の典型的な制御回路と関連して前述した各々の前記制御回路またデータ入力バッファに適用できる。
【００５７】
例えば、前記データ入力バッファの前記制御回路は前記モードレジスタセット１５に実行でき、ヒューズ７１０、二つのＰＭＯＳトランジスタＰ３、Ｐ４、一つのＮＭＯＳトランジスタＮ６、及び二つのインバータ７１２、７１４に実行され、または複数のボンディングパッド１４１０ａ、１４２０ａ、１４３０ａとインバータ１４４０ａで実行できる。
【００５８】
図１５は、本発明のさらに他の代表的な実施例によるデータ入力バッファ１１のブロック図である。図１５の前記データ入力バッファ１１は図１４の代表的な実施例のあらゆる要素を含むことができる。図１５の前記データ入力バッファ１１はまた、補償回路２３とシングル差動増幅器２１３とを含むことができる。図１５の代表的な実施例で、前記補償回路２３はディレー２３１と、１つまたはそれ以上のスイッチ２３２、２３３とを含むことができる。代表的な実施例で、前記スイッチ２３２、２３３は伝送ゲートよりなる。
【００５９】
前記制御信号ＣＮＴが第１論理状態、例えば、“ハイ”論理レベルならば、前記スイッチ２１１、２３２がターンオンされ、前記スイッチ２１２、２３３はターンオフされる。したがって、前記差動増幅器２１３は、前記データ信号ＤＱと前記基準電圧ＶＲＥＦとを差動的に増幅し、前記差動増幅された信号ＤＯがディレーなく差動出力信号ＤＩＮとして出力される（ＳＭ動作）。前記制御信号ＣＮＴが“ロー”論理レベルならば、例えば、前記制御信号の反転信号ＣＮＴＢが“ハイ”論理レベルならば、前記スイッチ２１２、２３３がターンオンされ、前記スイッチ２１１、２３２がターンオフされる。したがって、前記差動増幅器２１３は、前記データ信号ＤＱとその反転信号ＤＱＢとを差動的に増幅し、前記差動的に増幅された信号ＤＯが前記ディレー２３１を通じて所定時間遅延され、前記出力信号ＤＩＮとして出力される（ＤＭ動作）。
【００６０】
前記所定時間は前記ＤＭモードでの前記データ入力バッファ１１の前記伝播遅延時間が前記ＳＭモードでの前記伝播遅延と実質的に同一になるように設定される。すなわち、前記ＳＭモードで前記差動増幅器２１３が前記データ信号ＤＱと前記基準電圧ＶＲＥＦとを差動的に増幅するのにおける利得が、前記ＤＭモードで前記差動増幅器２１３が前記データ信号ＤＱとその反転信号ＤＱＢを差動的に増幅するのにおける利得より少ない。
【００６１】
したがって、前記ＤＭモードで前記データ入力バッファ１１の前記伝播遅延時間は、前記ＳＭモードで前記データ入力バッファ１１の前記伝播遅延時間より短い。それゆえに、本発明の他の代表的な実施例による前記データ入力バッファ１１で、前記ＤＭモードでの前記データ入力バッファ１１の伝播遅延時間が前記ＳＭモードでの前記伝播遅延時間と実質的に同一になるように、前記ＤＭモードで前記差動的に増幅された信号が、前記ディレー２３１を通じて所定時間遅延される。したがって、前記ＳＭモードでの前記セットアップ／ホールド時間が、前記ＤＭモードでの前記セットアップ／ホールド時間と実質的に同一であり、その結果、前記データセットアップ／ホールドマージンが改善される。
【００６２】
図１６は、本発明のさらに他の代表的な実施例によるデータ入力バッファ１１のブロック図である。図１６の前記データ入力バッファ１１は、図１４の代表的な実施例のあらゆる要素を含むことができる。図１６の前記データ入力バッファ１１はまた、補償回路２３とシングル差動増幅器２１とを含むことができる。図１６の代表的な実施例で、前記補償回路２３はダミーロードキャパシタＣｄｕｍｍｙを含むことができる。特に、前記データ信号ＤＱが入力されるラインのロードと同じロードを有するために、前記反転信号ＤＱＢが入力されるラインに前記ダミーロードキャパシタＣｄｕｍｍｙが追加される。
【００６３】
図１７は、本発明のさらに他の代表的な実施例によるデータ入力バッファ１１ａのブロック図である。図１７を参照すれば、また、他の代表的な実施例による前記データ入力バッファ１１ａは、第１差動増幅器３１、第２差動増幅器３２、及び１つまたはそれ以上のスイッチ３３、３４を含む。前記スイッチ３３、３４は、スイッチ２１１、２１２、２３２、２３３と関連して前述したように実行できる。前記第１差動増幅器３１は、前記データ信号ＤＱと前記基準電圧ＶＲＥＦとを差動的に増幅する。前記第２差動増幅器３２は、前記データ信号ＤＱと前記反転データ信号ＤＱＢとを差動的に増幅する。
【００６４】
前記制御信号ＣＮＴが第１論理状態、例えば、“ハイ”論理レベルならば、前記スイッチ３３がターンオンされ、前記スイッチ３４はターンオフされる。その結果、前記第１差動増幅器３１の出力信号が前記差動出力信号ＤＩＮとして出力される（ＳＭモード）。前記制御信号ＣＮＴが“ロー”論理レベルならば、例えば、前記制御信号の反転データ信号ＣＮＴＢが“ハイ”論理レベルならば、前記スイッチ３３がターンオフされ、前記スイッチ３４はターンオンされる。したがって、前記第２差動増幅器３２の出力信号が前記差動出力信号ＤＩＮとして出力される（ＤＭモード）。
【００６５】
この代表的な実施例で、前記第１差動増幅器３１の有効利得は、前記第２差動増幅器３２の有効利得と実質的に違うように設定され、前記ＤＭモードで前記データ入力バッファ１１ａの伝播遅延時間は、前記ＳＭモードで前記データ入力バッファ１１ａの伝播遅延時間と実質的に同一になりうる。前記ＳＭモードと前記ＤＭモードとで実質的に同一時間に前記差動出力信号ＤＩＮを出力することは、前記データセットアップ時間ｔＤＳと前記データホールド時間ｔＤＨとの均一性を改善する。
【００６６】
図１８は、本発明のさらに他の代表的な実施例によるデータ入力バッファ１１ａのブロック図である。図１８の前記データ入力バッファ１１ａは図１４の代表的な実施例のあらゆる要素を含むことができる。図１８の前記データ入力バッファ１１ａは、また図１５と関連して説明したようなディレー２３１を含むことができる。前記第２差動増幅器３２は前記データ信号ＤＱとその反転信号ＤＱＢとを差動的に増幅し、前記差動的に増幅された信号は、前記ディレー２３１を通じて所定時間遅延され、前記出力信号ＤＩＮとして出力される（ＤＭ動作）。
【００６７】
前記所定時間は、前記ＤＭモードで前記データ入力バッファ１１ａの前記伝播遅延時間が前記ＳＭモードでの前記伝播遅延時間と実質的に同一になるように設定される。すなわち、前記ＳＭモードで前記第１差動増幅器３１が前記データ信号ＤＱと前記基準電圧ＶＲＥＦとを差動的に増幅するのにおける利得が、前記ＤＭモードで前記第２差動増幅器３２が前記データ信号ＤＱとその反転信号ＤＱＢとを差動的に増幅するのにおける利得より少ない。
【００６８】
したがって、前記ＤＭモードにおける前記データ入力バッファ１１ａの前記伝播遅延時間が、前記ＳＭモードにおける前記データ入力バッファ１１ａの前記伝播遅延時間より短い。それゆえに、本発明の他の代表的な実施例による前記データ入力バッファ１１ａで、前記ＤＭモードでの前記データ入力バッファ１１ａの前記伝播遅延時間が、前記ＳＭモードでの前記伝播遅延時間と実質的に同一になるように、前記ＤＭモードで前記差動的に増幅された信号が前記ディレー２３１を通じて所定時間遅延される。したがって、前記ＳＭモードでの前記セットアップ／ホールド時間が、前記ＤＭモードでの前記セットアップ／ホールド時間と実質的に同一であり、その結果、前記データセットアップ／ホールドマージンが改善される。
【００６９】
図１９は、本発明のさらに他の代表的な実施例によるデータ入力バッファ１１ａのブロック図である。図１９の前記データ入力バッファ１１ａは、図１４の代表的な実施例のあらゆる要素を含むことができる。
図１９の前記データ入力バッファ１１ａはまた、図１６と関連して説明したようなダミーロードキャパシタＣｄｕｍｍｙを含むことができる。特に、前記データストローブ信号ＤＱが入力されるラインのロードと同じロードを有するために、前記反転信号ＤＱＢが入力されるラインに前記ダミーロードキャパシタＣｄｕｍｍｙが追加される。その後、前記第２差動増幅器３２は、前記データ信号ＤＱとその反転信号ＤＱＢとを差動的に増幅する。したがって、前記ＳＭモードでの前記セットアップ／ホールド時間は、前記ＤＭモードでの前記セットアップ／ホールド時間と実質的に同一であり、その結果、前記データセットアップ／ホールドマージンが改善される。
【００７０】
図２０は、本発明のさらに他の代表的な実施例による半導体メモリ装置１のブロック図である。前記半導体メモリ装置１は、前記データ入力バッファ１１、１１ａと、データストローブ入力バッファ１３、１３ａと、モードレジスタセットＭＲＳ１５のような制御回路及びデータ記入回路１７とを含むことができる。
前記データ入力バッファ１１、１１ａは、データＤＱを受信してバッファリングする。前記データストローブ入力バッファ１３、１３ａはＳＭ／ＤＭダブルユーズデータバッファのようなマルチモードバッファでありうる。前記モードレジスタセット１５から出力される制御信号ＣＮＴ／ＣＮＴＢに応答し、前記データストローブ入力バッファ１３は、データストローブ信号ＤＱＳと基準電圧ＶＲＥＦ、または前記データストローブ信号ＤＱＳとその反転信号ＤＱＳＢとを差動的に増幅する。前記モードレジスタセット１５は、外部アドレス信号ＡＤＤ及び／または外部コマンド信号を受信し、前記制御信号ＣＮＴ／ＣＮＴＢを発生する。
【００７１】
すなわち、本発明の代表的な実施例による前記半導体メモリ装置１で、前記データストローブ入力バッファ１３、１３ａの二つのモードである、前記ＳＭやＤＭモードのうち何れか１つが前記モードレジスタセット１５を通じて外部的に選択され、前記データストローブ入力バッファ１３、１３ａが動作する。前記ＳＭモードで前記データストローブ信号ＤＱＳと前記基準電圧ＶＲＥＦとが差動的に増幅されれば、前記データストローブ入力バッファ１３は前記差動的に増幅された信号を遅延なく出力し、前記ＤＭモードで前記データストローブ信号ＤＱＳとその反転信号ＤＱＳＢとが差動的に増幅されれば、前記差動的に増幅された信号を所定時間遅延させた後、出力する。
【００７２】
より具体的に、前記ＳＭモードとＤＭモードとで実質的に一定のセットアップ／ホールド時間を維持するために、前記データストローブ入力バッファ１３の入力端子から出力端子への前記伝播遅延時間は、前記ＳＭモードとＤＭモードとで実質的に一定であるべきである。しかし、前記ＳＭモードで前記データストローブ入力バッファ１３に含まれる差動増幅器の利得は、前記ＤＭモードでの利得と違う。すなわち、前記ＳＭモードで前記差動増幅器が前記データストローブ信号ＤＱＳと前記基準電圧ＶＲＥＦとを差動的に増幅するのにおける利得が、前記ＤＭモードで前記差動増幅器が前記データストローブ信号ＤＱＳとその反転信号ＤＱＳＢとを差動的に増幅するのにおける利得より少ない。したがって、前記ＤＭモードで前記データストローブ入力バッファ１３の前記伝播遅延時間が、前記ＳＭモードで前記データストローブ入力バッファ１３の前記伝播遅延時間より短い。
【００７３】
それゆえに、前述したように本発明の多様で代表的な実施例において、前記ＤＭモードで前記データストローブ入力バッファ１３の伝播遅延時間が、前記ＳＭモードでの前記伝播遅延時間と実質的に同一になるように、前記差動的に増幅された信号が前記ＤＭモードで所定時間遅延される。したがって、前記ＳＭモードでの前記セットアップ／ホールド時間が、前記ＤＭモードでの前記セットアップ／ホールド時間と実質的に同一となり、前記データのセットアップ／ホールドマージンが改善される。
【００７４】
前述したように、前記データストローブ入力バッファ１３は前記モードレジスタセット１５によって制御される。前記モードレジスタセット１５は前記半導体メモリ装置１の外部アドレス信号ＡＤＤによって設定でき、前記データストローブ入力バッファ１３を制御する制御信号ＣＮＴ／ＣＮＴＢが発生できる。前記モードレジスタセット１５の出力信号が第１論理状態ならば、前記データストローブ入力バッファ１３は前記データストローブ信号ＤＱＳと基準電圧ＶＲＥＦとを差動的に増幅し、前記差動的に増幅された信号を遅延なく出力する。前記モードレジスタセット１５の出力信号が第２論理状態ならば、前記データストローブ信号入力バッファ１３は、前記データストローブ信号ＤＱＳとその反転信号ＤＱＳＢとを差動的に増幅し、前記差動的に増幅された信号を所定時間遅延後、出力する。
【００７５】
図２０に図示されたように、前記データ記入回路１７は前記データストローブ入力バッファ１３の出力信号に応答し、前記データ入力バッファ１１の出力信号ＤＩＮをラッチする。前記データ記入回路１７は第１ラッチ１７ａと第２ラッチ１７ｂとを含むことができる。前記第１ラッチ１７ａは前記データストローブ入力バッファ１３の出力信号ＤＳの立上りエッジに応答し、前記データ入力バッファ１１の出力信号ＤＩＮの偶数データをラッチし、前記第２ラッチ１７ｂは前記データストローブ入力バッファ１３の出力信号の立下りエッジに応答し、前記データ入力バッファ１１の出力信号ＤＩＮの奇数データをラッチ一する。その結果、前記半導体装置１はＤＤＲ ＳＤＲＡＭとして動作する。図２１は、前記半導体メモリ装置１のＤＤＲ動作の間、前記データストローブ信号ＤＱＳと前記データ信号ＤＱの出力を示す。
【００７６】
図２２は、本発明の代表的な実施例による前記データ記入回路１７のブロック図である。前記ラッチ回路は前記データストローブ入力バッファ１３の出力信号ＤＳの立上りエッジに応答し、前記データ入力バッファ１１の出力信号ＤＩＮの偶数データをラッチする第１ラッチ１７ａと、前記データストローブ入力バッファ１３の出力信号ＤＳの立下りエッジに応答し、前記データ入力バッファ１１の出力信号ＤＩＮの奇数データをラッチする第２ラッチ１７ｂと、を含むことができる。
【００７７】
前記第１ラッチ１７ａは、選択的に配列される複数のラッチ２１７ａと複数のスイッチ２２９ａとを含むことができる。それに加え、前記第１ラッチ１７ａの前記複数のスイッチ２２９ａは、前記差動出力信号ＤＳの反転信号の立上り及び立下りエッジでトリガできるように（ＤＤＲ動作）配列される。前記第１スイッチ２２９ａは、前記データ入力バッファ１１の出力信号ＤＩＮの偶数データを受信し、前記出力信号ＤＩＮの偶数データを前記複数のラッチ２１７ａの中、前記第１ラッチに伝達する。
【００７８】
前記第２ラッチ１７ｂは、選択的に配列される複数のラッチ２１７ｂと複数のスイッチ２２９ｂとを含むことができる。それに加え、前記第２ラッチ１７ｂの前記複数のスイッチ２２９ｂは、前記差動出力信号ＤＳの反転信号の立上り及び立下りエッジでトリガされるように（ＤＤＲ動作）配列される。前記第１スイッチ２２９ｂは、前記データ入力バッファ１１の出力信号ＤＩＮの奇数データを受信し、前記出力信号ＤＩＮの奇数データを前記複数のラッチ２１７ｂの中、第１ラッチに伝える。
【００７９】
図２３は、本発明のさらに他の代表的な実施例による半導体メモリ装置１のブロック図である。前記半導体メモリ装置１は、データ入力バッファ１１、１１ａ、データストローブ入力バッファ１３、１３ａ、モードレジスタセットＭＲＳ１５のような制御回路、及びデータ記入回路１７を含むことができる。図２３に図示された代表的な実施例において、前記データ入力バッファ１１、１１ａとデータストローブ入力バッファ１３、１３ａとは、ＳＭ／ＤＭダブルユーズデータバッファのようなマルチモードバッファであり、全て前記制御信号ＣＮＴ／ＣＮＴＢによって制御される。
本発明は代表的な実施例を参照の上、説明されているが、本発明の精神と範囲を逸脱しない限り、前記説明された実施例の変更が行われることは当業者には明白であろう。
【００８０】
【発明の効果】
以上述べたように、本発明によれば、伝播遅延時間を制御するマルチモードデータバッファ及びその制御方法は、ＳＭモードでのセットアップ／ホールド時間とＤＭモードでのセットアップ／ホールド時間とを実質的に同一にして、ＳＭ／ＤＭデュアルユーズデータバッファのデータセットアップ／ホールドマージンを改善する長所がある。
【図面の簡単な説明】
【図１】従来技術によって生成される波形を示す図面である。
【図２】本発明の代表的な実施例によるデータストローブ入力バッファのブロック図である。
【図３】Ａは本発明の代表的な実施例によるスイッチのブロック図であり、Ｂは本発明の代表的な実施例による制御信号ＣＮＴから反転制御信号ＣＮＴＢへの変換を示すブロック図である。
【図４】本発明の代表的な実施例による制御回路のブロック図である。
【図５】Ａは本発明のさらに他の代表的な実施例による制御回路のブロック図であり、Ｂは図５Ａの代表的な回路に対するＶＣＣＨと関連した時間対電圧レベルを示すグラフである。
【図６】本発明のさらに他の代表的な実施例による他の制御回路のブロック図である。
【図７】本発明のさらに他の代表的な実施例によるデータストローブ入力バッファのブロック図である。
【図８】本発明の代表的な実施例によるスイッチのブロック図である。
【図９】本発明の１つまたはそれ以上の代表的な実施例によって生成される波形を示す図面である。
【図１０】本発明のさらに他の代表的な実施例によるデータストローブ入力バッファのブロック図である。
【図１１】本発明のさらに他の代表的な実施例によるデータストローブ入力バッファのブロック図である。
【図１２】本発明のさらに他の代表的な実施例によるデータストローブ入力バッファのブロック図である。
【図１３】本発明のさらに他の代表的な実施例によるデータストローブ入力バッファのブロック図である。
【図１４】本発明の代表的な実施例によるデータ入力バッファのブロック図である。
【図１５】本発明のさらに他の代表的な実施例によるデータ入力バッファのブロック図である。
【図１６】本発明のさらに他の代表的な実施例によるデータ入力バッファのブロック図である。
【図１７】本発明のさらに他の代表的な実施例によるデータ入力バッファのブロック図である。
【図１８】本発明のさらに他の代表的な実施例によるデータ入力バッファのブロック図である。
【図１９】本発明のさらに他の代表的な実施例によるデータ入力バッファのブロック図である。
【図２０】本発明の代表的な実施例による半導体メモリ装置のブロック図である。
【図２１】本発明の代表的な実施例による半導体メモリ装置によるＤＤＲ動作の間のデータストローブ信号ＤＱＳとデータ信号ＤＱの出力を示す図面である。
【図２２】本発明の代表的な実施例によるラッチ回路のブロック図である。
【図２３】本発明のさらに他の代表的な実施例による半導体メモリ装置のブロック図である。
【符号の説明】
１３ データストローブ入力バッファ
２１ シングル自動増幅器
２１１、２１２ スイッチ
２１３ 差動増幅器
ＤＯ 差動増幅信号
ＤＱＳ データストローブ信号
ＤＱＳＢ 反転信号
ＶＲＥＦ 基準電圧
ＣＮＴ 制御信号
ＣＮＴＢ 反転制御信号
Claims (7)
- 制御信号のレベルによって反転データ信号または基準電圧を各々通過させる少なくとも二つのスイッチと、データ信号と前記反転データ信号または前記基準電圧とを受信し、前記制御信号に応答して差動的に増幅されたデータ入力信号を出力する差動増幅器とを含むデータ入力バッファと、
前記制御信号のレベルによって反転データストローブ信号または基準電圧を通過させる少なくとも二つのスイッチと、データストローブ信号と前記反転データストローブ信号または前記基準電圧とを受信し、前記制御信号に応答して差動的に増幅されたデータストローブ信号を出力する差動増幅器と、を含むデータストローブ入力バッファと、を具備し、
前記差動的に増幅されたデータ入力信号は、前記制御信号に応答して二つの伝送パスを通じ、少なくとも二つのデータ入力信号として出力端子に伝送され、
前記差動的に増幅されたデータストローブ信号は、前記制御信号に応答して二つの伝送パスを通じ、少なくとも二つのデータストローブ信号として出力端子に伝送され、
前記制御信号を前記データ入力バッファと前記データストローブ入力バッファに出力する制御回路と、
前記データ入力バッファより前記データ入力信号を受信し、前記データストローブ信号の立上りエッジに応答し、第１ラッチに前記データ入力信号の偶数データをラッチし、前記データストローブ信号の立下りエッジに応答して第２ラッチに前記データ入力信号の奇数データをラッチするデータラッチ回路と、を具備することを特徴とするＤＤＲ型半導体メモリ装置。 - 前記第１ラッチは、選択的に配列される複数のラッチと複数のスイッチとを含む、ことを特徴とする請求項１に記載のＤＤＲ型半導体メモリ装置。
- 前記複数のスイッチは、前記データストローブ信号の反転信号の立上り及び立下りエッジでトリガされるように配列される、ことを特徴とする請求項２に記載のＤＤＲ型半導体メモリ装置。
- 第１スイッチは、前記データ入力バッファの出力信号の偶数データを受信し、前記出力信号の偶数データを前記複数のラッチの中、第１ラッチに伝える、ことを特徴とする請求項３に記載のＤＤＲ型半導体メモリ装置。
- 前記第２ラッチは、選択的に配列される複数のラッチと複数のスイッチとを含む、ことを特徴とする請求項１に記載のＤＤＲ型半導体メモリ装置。
- 前記複数のスイッチは、前記データストローブ信号の反転信号の立上り及び立下りエッジでトリガされるように配列される、ことを特徴とする請求項５に記載のＤＤＲ型半導体メモリ装置。
- 第１スイッチは、前記データ入力バッファの前記出力信号の奇数データを受信し、前記出力信号の奇数データを複数のラッチの中、第１ラッチに伝える、ことを特徴とする請求項６に記載のＤＤＲ型半導体メモリ装置。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US37966502P | 2002-05-10 | 2002-05-10 | |
| US60/379665 | 2002-05-10 | ||
| US10/278071 | 2002-10-23 | ||
| US10/278,071 US6819602B2 (en) | 2002-05-10 | 2002-10-23 | Multimode data buffer and method for controlling propagation delay time |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003331580A JP2003331580A (ja) | 2003-11-21 |
| JP4159402B2 true JP4159402B2 (ja) | 2008-10-01 |
Family
ID=29406479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003130825A Expired - Fee Related JP4159402B2 (ja) | 2002-05-10 | 2003-05-08 | データストローブ入力バッファ、半導体メモリ装置、データ入力バッファ、および半導体メモリの伝播遅延時間制御方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (3) | US6819602B2 (ja) |
| JP (1) | JP4159402B2 (ja) |
| KR (1) | KR100524960B1 (ja) |
| DE (1) | DE10322364B4 (ja) |
| GB (1) | GB2391369B (ja) |
| IT (1) | ITMI20030913A1 (ja) |
| TW (1) | TWI222084B (ja) |
Families Citing this family (62)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4216415B2 (ja) * | 1999-08-31 | 2009-01-28 | 株式会社ルネサステクノロジ | 半導体装置 |
| KR100418399B1 (ko) * | 2002-03-20 | 2004-02-11 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 데이터 입출력 기준신호출력방법 |
| US6750497B2 (en) * | 2002-08-22 | 2004-06-15 | Micron Technology, Inc. | High-speed transparent refresh DRAM-based memory cell |
| US6853594B1 (en) * | 2003-07-22 | 2005-02-08 | Sun Microsystems, Inc. | Double data rate (DDR) data strobe receiver |
| KR100512940B1 (ko) * | 2003-10-27 | 2005-09-07 | 삼성전자주식회사 | 데이터 전송 시스템 및 방법 |
| US8250295B2 (en) | 2004-01-05 | 2012-08-21 | Smart Modular Technologies, Inc. | Multi-rank memory module that emulates a memory module having a different number of ranks |
| KR100518608B1 (ko) * | 2004-01-08 | 2005-10-04 | 삼성전자주식회사 | 데이터 스트로브 입력 버퍼 및 이를 포함하는 동기식반도체 메모리 장치 |
| US7289386B2 (en) * | 2004-03-05 | 2007-10-30 | Netlist, Inc. | Memory module decoder |
| US7286436B2 (en) * | 2004-03-05 | 2007-10-23 | Netlist, Inc. | High-density memory module utilizing low-density memory components |
| US7916574B1 (en) | 2004-03-05 | 2011-03-29 | Netlist, Inc. | Circuit providing load isolation and memory domain translation for memory module |
| US7532537B2 (en) | 2004-03-05 | 2009-05-12 | Netlist, Inc. | Memory module with a circuit providing load isolation and memory domain translation |
| DE102004015318B3 (de) * | 2004-03-30 | 2005-09-01 | Infineon Technologies Ag | Eingangsschaltung für eine elektronische Schaltung |
| KR100587072B1 (ko) * | 2004-04-19 | 2006-06-08 | 주식회사 하이닉스반도체 | 내부 전압 발생기의 동작을 제어하는 장치 |
| KR101027675B1 (ko) * | 2004-12-29 | 2011-04-12 | 주식회사 하이닉스반도체 | 셋업 홀드 시간 조절 장치 |
| US8244971B2 (en) | 2006-07-31 | 2012-08-14 | Google Inc. | Memory circuit system and method |
| US7392338B2 (en) | 2006-07-31 | 2008-06-24 | Metaram, Inc. | Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits |
| US8130560B1 (en) | 2006-11-13 | 2012-03-06 | Google Inc. | Multi-rank partial width memory modules |
| US8397013B1 (en) | 2006-10-05 | 2013-03-12 | Google Inc. | Hybrid memory module |
| US8386722B1 (en) | 2008-06-23 | 2013-02-26 | Google Inc. | Stacked DIMM memory interface |
| US7386656B2 (en) | 2006-07-31 | 2008-06-10 | Metaram, Inc. | Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit |
| US8090897B2 (en) | 2006-07-31 | 2012-01-03 | Google Inc. | System and method for simulating an aspect of a memory circuit |
| US8081474B1 (en) | 2007-12-18 | 2011-12-20 | Google Inc. | Embossed heat spreader |
| US8111566B1 (en) | 2007-11-16 | 2012-02-07 | Google, Inc. | Optimal channel design for memory devices for providing a high-speed memory interface |
| US9507739B2 (en) | 2005-06-24 | 2016-11-29 | Google Inc. | Configurable memory circuit system and method |
| US8055833B2 (en) | 2006-10-05 | 2011-11-08 | Google Inc. | System and method for increasing capacity, performance, and flexibility of flash storage |
| US8041881B2 (en) | 2006-07-31 | 2011-10-18 | Google Inc. | Memory device with emulated characteristics |
| US8438328B2 (en) | 2008-02-21 | 2013-05-07 | Google Inc. | Emulation of abstracted DIMMs using abstracted DRAMs |
| US8169233B2 (en) | 2009-06-09 | 2012-05-01 | Google Inc. | Programming of DIMM termination resistance values |
| US8359187B2 (en) | 2005-06-24 | 2013-01-22 | Google Inc. | Simulating a different number of memory circuit devices |
| US20080082763A1 (en) | 2006-10-02 | 2008-04-03 | Metaram, Inc. | Apparatus and method for power management of memory circuits by a system or component thereof |
| US8089795B2 (en) | 2006-02-09 | 2012-01-03 | Google Inc. | Memory module with memory stack and interface with enhanced capabilities |
| US8335894B1 (en) | 2008-07-25 | 2012-12-18 | Google Inc. | Configurable memory system with interface circuit |
| US8327104B2 (en) | 2006-07-31 | 2012-12-04 | Google Inc. | Adjusting the timing of signals associated with a memory system |
| US9171585B2 (en) | 2005-06-24 | 2015-10-27 | Google Inc. | Configurable memory circuit system and method |
| US9542352B2 (en) | 2006-02-09 | 2017-01-10 | Google Inc. | System and method for reducing command scheduling constraints of memory circuits |
| US8077535B2 (en) | 2006-07-31 | 2011-12-13 | Google Inc. | Memory refresh apparatus and method |
| US10013371B2 (en) | 2005-06-24 | 2018-07-03 | Google Llc | Configurable memory circuit system and method |
| US8060774B2 (en) | 2005-06-24 | 2011-11-15 | Google Inc. | Memory systems and memory modules |
| US8796830B1 (en) | 2006-09-01 | 2014-08-05 | Google Inc. | Stackable low-profile lead frame package |
| US20080028136A1 (en) | 2006-07-31 | 2008-01-31 | Schakel Keith R | Method and apparatus for refresh management of memory modules |
| US7379316B2 (en) | 2005-09-02 | 2008-05-27 | Metaram, Inc. | Methods and apparatus of stacking DRAMs |
| US9632929B2 (en) | 2006-02-09 | 2017-04-25 | Google Inc. | Translating an address associated with a command communicated between a system and memory circuits |
| US7724589B2 (en) | 2006-07-31 | 2010-05-25 | Google Inc. | System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits |
| KR100771551B1 (ko) | 2006-10-17 | 2007-10-31 | 주식회사 하이닉스반도체 | 반도체 소자의 컬럼경로 제어신호 생성회로 및 컬럼경로제어신호 생성방법 |
| JP5113624B2 (ja) * | 2007-05-24 | 2013-01-09 | 株式会社アドバンテスト | 試験装置 |
| US8209479B2 (en) | 2007-07-18 | 2012-06-26 | Google Inc. | Memory circuit system and method |
| US8080874B1 (en) | 2007-09-14 | 2011-12-20 | Google Inc. | Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween |
| US7889579B2 (en) * | 2008-01-28 | 2011-02-15 | Promos Technologies Pte. Ltd. | Using differential data strobes in non-differential mode to enhance data capture window |
| KR100924354B1 (ko) * | 2008-04-07 | 2009-11-02 | 주식회사 하이닉스반도체 | 입력 버퍼 |
| US8516185B2 (en) | 2009-07-16 | 2013-08-20 | Netlist, Inc. | System and method utilizing distributed byte-wise buffers on a memory module |
| US8417870B2 (en) | 2009-07-16 | 2013-04-09 | Netlist, Inc. | System and method of increasing addressable memory space on a memory board |
| KR101043725B1 (ko) * | 2009-07-01 | 2011-06-24 | 주식회사 하이닉스반도체 | 데이터 스트로브 신호 생성 회로 및 신호 생성 방법 |
| US9128632B2 (en) | 2009-07-16 | 2015-09-08 | Netlist, Inc. | Memory module with distributed data buffers and method of operation |
| JP5467845B2 (ja) * | 2009-09-29 | 2014-04-09 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| US9224566B2 (en) * | 2009-12-11 | 2015-12-29 | Fairchild Semiconductor Coporation | Fuse driver circuits |
| KR101113188B1 (ko) | 2010-09-30 | 2012-02-16 | 주식회사 하이닉스반도체 | 동작 속도가 가변되는 비휘발성 메모리 장치 및 이를 위한 상보신호 제어 방법 |
| KR101796116B1 (ko) | 2010-10-20 | 2017-11-10 | 삼성전자 주식회사 | 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법 |
| KR102034221B1 (ko) * | 2013-03-11 | 2019-10-18 | 삼성전자주식회사 | 클록 신호 발생부를 포함하는 반도체 장치 |
| US10431268B2 (en) | 2016-09-13 | 2019-10-01 | Samsung Electronics Co., Ltd. | Semiconductor device and memory controller receiving differential signal |
| US10522206B2 (en) * | 2017-04-06 | 2019-12-31 | SK Hynix Inc. | Semiconductor device and system |
| KR102461322B1 (ko) * | 2017-11-01 | 2022-11-01 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이를 이용한 시스템 |
| EP4307302A4 (en) * | 2022-06-01 | 2024-03-06 | Changxin Memory Tech Inc | RECEIVING CIRCUIT AND MEMORY |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL214049A (ja) * | 1956-02-07 | |||
| JPH01175314A (ja) | 1987-12-29 | 1989-07-11 | Nec Corp | 入力インバータ回路 |
| US6016066A (en) * | 1998-03-19 | 2000-01-18 | Intel Corporation | Method and apparatus for glitch protection for input buffers in a source-synchronous environment |
| JP2000067577A (ja) * | 1998-06-10 | 2000-03-03 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
| US6111807A (en) * | 1998-07-17 | 2000-08-29 | Mitsubishi Denki Kabushiki Kaisha | Synchronous semiconductor memory device allowing easy and fast text |
| JP3746161B2 (ja) * | 1998-11-19 | 2006-02-15 | 富士通株式会社 | 半導体装置 |
| JP2000306382A (ja) * | 1999-02-17 | 2000-11-02 | Hitachi Ltd | 半導体集積回路装置 |
| JP4216415B2 (ja) * | 1999-08-31 | 2009-01-28 | 株式会社ルネサステクノロジ | 半導体装置 |
| US6279073B1 (en) * | 1999-09-30 | 2001-08-21 | Silicon Graphics, Inc. | Configurable synchronizer for double data rate synchronous dynamic random access memory |
| KR100307637B1 (ko) | 1999-10-30 | 2001-11-02 | 윤종용 | 부스팅 커패시터를 구비하는 입력버퍼 회로 |
| JP4446137B2 (ja) * | 2000-07-31 | 2010-04-07 | エルピーダメモリ株式会社 | 半導体記憶装置 |
| KR20020046826A (ko) | 2000-12-15 | 2002-06-21 | 윤종용 | 고속 메모리 장치의 클럭 버퍼 회로 |
| JP2002358796A (ja) * | 2001-05-30 | 2002-12-13 | Mitsubishi Electric Corp | 半導体装置 |
| US6512704B1 (en) * | 2001-09-14 | 2003-01-28 | Sun Microsystems, Inc. | Data strobe receiver |
| US6753701B2 (en) * | 2001-11-09 | 2004-06-22 | Via Technologies, Inc. | Data-sampling strobe signal generator and input buffer using the same |
| JP4141724B2 (ja) | 2002-04-05 | 2008-08-27 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
| WO2004102664A1 (ja) * | 2003-05-13 | 2004-11-25 | Fujitsu Limited | ヒューズ回路および半導体集積回路装置 |
| KR100610014B1 (ko) * | 2004-09-06 | 2006-08-09 | 삼성전자주식회사 | 리키지 전류 보상 가능한 반도체 메모리 장치 |
| US7295057B2 (en) * | 2005-01-18 | 2007-11-13 | International Business Machines Corporation | Methods and apparatus for characterizing electronic fuses used to personalize an integrated circuit |
-
2002
- 2002-10-23 US US10/278,071 patent/US6819602B2/en not_active Expired - Lifetime
-
2003
- 2003-04-22 KR KR10-2003-0025532A patent/KR100524960B1/ko active IP Right Grant
- 2003-04-24 GB GB0309349A patent/GB2391369B/en not_active Expired - Lifetime
- 2003-05-06 IT IT000913A patent/ITMI20030913A1/it unknown
- 2003-05-06 TW TW092112345A patent/TWI222084B/zh not_active IP Right Cessation
- 2003-05-08 JP JP2003130825A patent/JP4159402B2/ja not_active Expired - Fee Related
- 2003-05-08 DE DE10322364A patent/DE10322364B4/de not_active Expired - Lifetime
-
2004
- 2004-09-15 US US10/940,927 patent/US7602653B2/en not_active Expired - Lifetime
-
2007
- 2007-11-05 US US11/979,496 patent/US7515486B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20080106952A1 (en) | 2008-05-08 |
| US6819602B2 (en) | 2004-11-16 |
| TWI222084B (en) | 2004-10-11 |
| KR20030087922A (ko) | 2003-11-15 |
| KR100524960B1 (ko) | 2005-11-01 |
| JP2003331580A (ja) | 2003-11-21 |
| DE10322364A1 (de) | 2003-11-27 |
| US7515486B2 (en) | 2009-04-07 |
| GB2391369B (en) | 2004-08-11 |
| TW200307953A (en) | 2003-12-16 |
| US20050041451A1 (en) | 2005-02-24 |
| US20030210575A1 (en) | 2003-11-13 |
| GB2391369A (en) | 2004-02-04 |
| ITMI20030913A1 (it) | 2003-11-11 |
| DE10322364B4 (de) | 2008-09-25 |
| US7602653B2 (en) | 2009-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4159402B2 (ja) | データストローブ入力バッファ、半導体メモリ装置、データ入力バッファ、および半導体メモリの伝播遅延時間制御方法 | |
| US6687169B2 (en) | Semiconductor memory device for providing address access time and data access time at a high speed | |
| KR100559737B1 (ko) | 반도체 장치, 반도체 메모리 장치 및 반도체 장치의 데이터스트로브 제어 방법 | |
| US20050105363A1 (en) | Semiconductor memory device having column address path therein for reducing power consumption | |
| US5696726A (en) | Complementary differential amplifier in which direct current amplification gain can be set arbitrarily and semiconductor memory divice using the same | |
| KR100370992B1 (ko) | 에코 클록 신호를 발생하는 ｓｒａｍ | |
| US6288971B1 (en) | Apparatus for generating data strobe signal applicable to double data rate SDRAM | |
| JP3846764B2 (ja) | 同期式半導体メモリ装置及びそのデータ入出力線のプリチャージ方法 | |
| US6256260B1 (en) | Synchronous semiconductor memory device having input buffers and latch circuits | |
| KR100543203B1 (ko) | 유효 데이타 윈도우의 조절이 가능한 반도체 메모리장치의 데이타 출력 버퍼 | |
| JP2004135098A (ja) | 出力データのスルーレート制御方式 | |
| JP5566659B2 (ja) | 半導体装置 | |
| US6341100B1 (en) | Semiconductor integrated circuit having circuit for writing data to memory cell | |
| US20040051559A1 (en) | Input buffer circuit with constant response speed of output inversion | |
| US7023746B2 (en) | High-speed synchronous memory device | |
| US5940330A (en) | Synchronous memory device having a plurality of clock input buffers | |
| KR20030039179A (ko) | 싱글 엔디드 스트로브 모드와 디퍼렌셜 스트로브 모드상호간의 모드 변환이 가능한 동기식 반도체 메모리 장치 | |
| KR20020032081A (ko) | 글로벌 입·출력라인 선택장치 | |
| KR20050062750A (ko) | 멀티모드 데이터 버퍼 및 그 제어 방법 | |
| US8248863B2 (en) | Data buffer control circuit and semiconductor memory apparatus including the same | |
| JP3831142B2 (ja) | 半導体集積回路 | |
| JP2000228085A (ja) | 出力回路及びこれを用いた同期型ｄｒａｍ | |
| KR950008456B1 (ko) | 반도체 메모리 소자의 데이타 출력 버퍼 인에이블 신호 발생기 | |
| JPH1064266A (ja) | 半導体集積回路 | |
| KR20000057969A (ko) | 반도체 장치 및 반도체 장치의 신호천이시간 조정방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070620 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070625 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080415 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080513 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080715 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4159402 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |