JP3792296B2

JP3792296B2 - 蛍光管用スタータ装置および装置を実現する半導体コンポーネント

Info

Publication number: JP3792296B2
Application number: JP12344296A
Authority: JP
Inventors: ロベール・ペザニ
Original assignee: エステーミクロエレクトロニクスソシエテアノニム
Priority date: 1995-05-19
Filing date: 1996-05-17
Publication date: 2006-07-05
Anticipated expiration: 2016-05-17
Also published as: DE69611858D1; EP0743753A1; DE69611572T2; US5838110A; JPH0922785A; EP0743754B1; JPH08316458A; US5883401A; DE69611858T2; JP4033927B2; FR2734429B1; DE69611572D1; EP0743754A1; EP0743753B1; FR2734429A1

Description

【０００１】
【発明の分野】
この発明は、蛍光管用のスタータおよびそのモノリシックの実現化例に関する。
【０００２】
【関連技術の説明】
図１は、固体スイッチを有する蛍光管（たとえばネオン管）用の従来のスタータ回路を表わす。蛍光管ＦＴは、蛍光が生じ得るガスにより分離された２つの電極を含む。これら２つの電極は、それぞれ抵抗フィラメントｒ１およびｒ２に対応する。フィラメントｒ１の第１の端子がインダクタンスＬおよびターンオンスイッチＳＷを介してａ．ｃ．電圧源Ｓ（一般にコンセントからの電源）に接続される。フィラメントｒ２の第１の端子が電源Ｓの第２の端子に接続される。フィラメントｒ１の第２の端子Ａ１とフィラメントｒ２の第２の端子Ａ２とが整流ダイオードブリッジＤＢのａ．ｃ．入力に接続される。整流ブリッジＤＢのｄ．ｃ．端子がスイッチに接続され、これは例示の実施例においてサイリスタＴｈにより形成される。サイリスタＴｈのゲートが抵抗器Ｒを介してブリッジＤＢの正端子に接続され、かつ集積回路ＩＣを介してブリッジＤＢの負端子に接続される。
【０００３】
回路がパワーオンになるとすぐに、サイリスタＴｈは、抵抗器Ｒを介して流れる電流により導通される。その結果、電流がフィラメントｒ１およびｒ２内を流れかつそれらを加熱する。起動段階の間、集積回路ＩＣがサイリスタＴｈのゲートおよびカソード端子を短絡させるためサイリスタＴｈが半周期の間においてオフになる。インダクタンスＬはターンオフの瞬間に、蛍光管ＦＴに供給していた電流を維持しようとする。したがって、端子Ａ１およびＡ２の間の電圧が急速に増大し、蛍光管はトリガされる。一旦トリガが得られると、サイリスタＴｈはオフに保たれ、蛍光管は半周期ごとに再びそれ自体でトリガする。
【０００４】
そのような回路には複数の欠点がある。
第１の欠点とは、固体スイッチング回路ＩＣの電圧降下が大きいことであり、なぜならそれが２つのダイオード電圧降下に導通状態のサイリスタに掛かる電圧降下を加えたものに対応するからである。
【０００５】
さらなる欠点とは、制御集積回路に供給するために特定の供給源を設けなければならないということである。
【０００６】
【発明の概要】
この発明の目的は、上記の欠点をなくす蛍光管用スタータ装置を提供することである。
【０００７】
この発明の別の目的は、モノリシックの半導体コンポーネントの形で達成され得る装置を提供することである。
【０００８】
この発明に従って、蛍光管用スタータ装置は、バラストインダクタンスに直列のＡ．Ｃ．供給源と蛍光管の第１および第２のフィラメントとを含む負荷回路に関連している。装置はフィラメントの第２の端子間に接続され、第２の端子間に、ヘッドからテールに接続された第１および第２の主サイリスタと、ダイオードに直列のツェナー保護ダイオードと制御集積回路とを含む。第１のサイリスタのゲートが、抵抗器を介して第２の端子の一方と、補助サイリスタとツェナーダイオードとの直列接続を介して第２の端子の他方とに接続される。補助サイリスタのゲートが、集積回路の制御端子と、抵抗器を介して第２の端子の他方とに接続される。補助サイリスタのカソードが集積回路の供給端子と接続され、かつ蓄積キャパシタを介して第２の端子の上記一方に接続される。アノードゲート主サイリスタのゲートが集積回路の制御端子に接続される。
【０００９】
この発明の実施例に従って、上記装置を実現する半導体コンポーネントにおいて、第１のサイリスタおよび補助サイリスタは、垂直サイリスタであってそれらのカソードゲート領域が、より低くドープされたＰ型ウェル内で配置されたＰ型ウェルにより形成されたものであり、第２のサイリスタは、アノードゲート垂直サイリスタであってそのアノードが第１のサイリスタおよび補助サイリスタのゲートウェルと同じ型のおよび同じドープレベルの層により形成されたものであり、上記アノード層は、より低いドープレベルを有するアノードと同じ導電型を有するガードリングにより囲まれている。
【００１０】
この発明の前述の点および他の目的、特徴、局面および利点は、添付図面と関連されるとこの発明の以下の詳細な説明から明らかになるであろう。
【００１１】
【好ましい実施例の詳細な説明】
図２はこの発明の実施例に従った回路を表わす。図２において、フィラメントｒ１の第２の端子Ａ１がサイリスタＴｈ１のアノードとサイリスタＴｈ４のカソードとに接続される。フィラメントｒ２の第２の端子Ａ２がサイリスタＴｈ１のカソードとサイリスタＴｈ４のアノードとに接続される。サイリスタＴｈ１のゲートが抵抗器ＲＧを介して端子Ａ２と、サイリスタＴｈ２およびツェナーダイオードＺの直列接続を介して端子Ａ１とに接続される。サイリスタＴｈ２のゲートが抵抗器１５を介してそのアノードに接続され、制御集積回路ＩＣの端子Ｇに対応する。サイリスタＴｈ２のカソードが端子２に接続され、これは集積回路ＩＣの端子とキャパシタＣ１の第１の端子とに対応し、キャパシタＣ１は端子２および端子Ａ２の間で接続される。サイリスタＴｈ４が正電流によりそのアノードで制御される。集積回路ＩＣの端子４がサイリスタＴｈ４のゲートを制御する。図２は、サイリスタＴｈ１の主端子とサイリスタＴｈ４の主端子との間に結合された直接ダイオードＤ２に直列の保護ツェナーダイオードＺ２も表わす。
【００１２】
電源電圧Ｓがコンセントからの電源（２２０Ｖｒｍｓ）に対応する実用的な応用において、以下のパラメータを用いることができる。
【００１３】
【表１】

【００１４】
図２の回路の動作は図３から図８に関連してよく理解される。ここでは、時間ｔ１０前に経過した時間間隔がフィラメントの初期の加熱に対応し、時間ｔ１０に続く時間間隔が蛍光管の起動とその後の動作とに対応している。
【００１５】
加熱モードにおいて、時間ｔ１からｔ２までのサイリスタＴｈ２の初期導通に続いて時間ｔ２でサイリスタＴｈ１が導通し、このときダイオードＺの端子間にかかる電圧がダイオードＺのアバランシェ電圧を越える。図７の曲線ＶＣ１により表わされるように、キャパシタＣ１はｔ１からｔ２の期間に充電される。次いで、サイリスタＴｈ２の導通期間において、キャパシタＣ１は極わずかに放電して集積回路ＩＣに供給する。図８に表わされるように、この期間において蛍光管に掛かる電圧ＶＦＴは実質的に一定のままであり、サイリスタＴｈ１に掛かる電圧降下に対応している。
【００１６】
上で示されたように、サイリスタＴｈ１は高保持電流ＩＨ１を有し得る。したがって、電源電圧ＶＳを無視できない時間ｔ３で、サイリスタＴｈ１は阻止され、サイリスタＴｈ２は再び導通する。半周期の終わりに対応する時間ｔ３および時間ｔ４の間に、キャパシタＣ１は再び充電される。したがって、キャパシタＣ１の非常に規則的な充電が得られ、これは各半周期の終わりと始まりとで実質的にバランスが保たれている。
【００１７】
時間ｔ５で、集積回路ＩＣは、導通するようにサイリスタＴｈ４を制御する。その結果、サイリスタＴｈ４は（おそらくは図６の曲線ＩＴｈ４に表わされるわずかな遅延を有して）導通する。この導通は電流が０に近い時間ｔ６でストップし、このサイリスタは低保持電流ＩＨ４を有する。注目されるのは、正であるゲート電流が、再びちょうど充電されたキャパシタＣ１から集積回路により、サイリスタＴｈ４のアノードゲートに与えられるということである。
【００１８】
時間ｔ７およびｔ８の間、波形はｔ１およびｔ２の間と同じである。時間ｔ１０でフィラメントは十分に加熱され、蛍光管をトリガすることが所望される。サイリスタＴｈ１がオフになる時間である時間ｔ１１で、集積回路ＩＣは端子ＧおよびＡ２を短絡させる。サイリスタＴｈ２はそのゲートでキャパシタＣ１の逆電圧を受取り、オフになる。バラストインダクタンスＬは、そこを通って流れる電流を維持しようとする。端子Ａ１およびＡ２の間の電圧はダイオードＺ２のアバランシェ電圧まで急速に増大する（図８に図示）。したがって、蛍光管ＦＴが点灯し得るのであり、その端子間の電圧は、インダクタンスＬにより課された電流により固定される。インダクタンスＬは電流発生器として作用し、蛍光管ＦＴに掛かる電圧はほぼ１００ボルトまで降下する。このような電圧は再び点灯回路をトリガするのに不十分であり、これは待機状態のままである。もし蛍光管がトリガされなけば、ダイオードＺ２が保護要素の役割をし、ダイオードＺ２のアバランシェ電圧に達すると、ダイオードＺ２は導通する。次いで、上で説明した現象は、蛍光管がトリガするまで、正の半周期の終わりごとに繰返される。
【００１９】
図２の回路により達成された機能を実現する半導体コンポーネントを製作するために、サイリスタＴｈ１およびＴｈ２は、ツェナーダイオードＺ２のアバランシェ電圧よりも高いような高い順方向電圧に耐えるように適合され、サイリスタＴｈ１およびＴｈ２はコンセントからの電源の逆電圧に耐えるように適合されるだろうことが注目される。同様に、サイリスタＴｈ４は、逆モードではダイオードＺ２のアバランシェ電圧よりも高い電圧に耐えかつ順方向モードではコンセントからの電源電圧よりも高い電圧に耐えるように適合されなければならない。
【００２０】
図９および図１０は、そのような高電圧に耐えるように適合された回路の概略的な断面図および上面図である。半導体コンポーネントを表現する分野においてよくあるように、図９は非常に概略的であるということがわかるだろう。さらに、図１０の上面図は図９の断面図に厳密に対応していない。当業者はさまざまな層および領域の配置および表面を調整して、コンポーネントの特徴、より特定的には起こり得る電流の流れおよびツェナー電圧を最適化することができる。
【００２１】
図９および図１０に示される例において、コンポーネントはＮ基板で形成される。コンポーネントの底表面が底表面のメタライゼーションＡで被覆されたＰ型層２３を含み、これはサイリスタＴｈ２およびサイリスタＴｈ１のアノードに対応する。サイリスタＴｈ１は垂直方向に配置され、上面から、エミッタ短絡を含みＰ型ウェル２５内に形成されたカソード層２４と、基板２１内に形成された上記Ｐ型ウェル２５とを含む。ウェル２５の一部にＮ型領域２６が形成され、これはウェル２５とともに、ダイオードＺに対応するツェナー接合を形成する。Ｎ型領域２９を含む第２のＰ型ウェル２８が垂直サイリスタＴｈ２を形成する。サイリスタＴｈ２は領域２９、２８、２１および２３を含む。サイリスタＴｈ２のカソード２９はメタライゼーション３０を介してツェナーダイオードＺのカソード２６に接続される。
【００２２】
メタライゼーション３０は図２の供給端子２に対応する。ウェル２８はゲートメタライゼーションＧで被覆される。抵抗器ＲＧはカソード層２４の下の領域２５の抵抗により形成される。
【００２３】
Ｐ型ウェル５１が基板の上部に形成される。下表面側では、ゲート領域２８の少なくとも一部とウェル５１との下に、Ｎ型領域５２が形成される。領域５１，２１，２３および５２はサイリスタＴｈ４を形成する。ウェル５１を被覆するメタライゼーションが、領域２４を覆いかつ主電極Ａ２を形成するメタライゼーションに接続される。
【００２４】
ウェル５１に近接して、ゲートメタライゼーション４と接続されるＰ領域６４が形成される。Ｎ領域６５が領域６４内に形成されかつメタライゼーションを介してサイリスタＴｈ４のアノード５１に接続される。端子Ａ２に対し正の電圧がゲート４に与えられると、電流が領域６４から領域６５の方へ向かって流れる。もしそのとき端子Ａ１が端子Ａ２に対し負であるならば、サイリスタＴｈ４は順方向にバイアスされ、トリガされるだろう。
【００２５】
当然のことながら、さまざまな修正および改善をこの構造にもたらすことは可能である。たとえば、Ｐウェル５８が構造の周囲で示された。
【００２６】
さらに、少なくとも上面のＰウェルはさまざまなコンポーネントの降伏電圧を改善するためにＰ^-拡散で形成される。したがって、ウェル２５はＰ^-ウェル６１内に配置され、ウェル２８はＰ^-ウェル６２内に配置され、および領域６４はＰ^-ウェル６３′内に配置される。サイリスタＴｈ４のアノード５１はＰ^-リング６３により囲まれる。層５１および基板２１の間の接合が、同じドープレベルを有するさまざまな層６１、６２および６３と基板２１との間の接合よりも低い電圧で壊れるように、Ｐ^-リングは層５１に対し十分に低くドープされる。層５１と基板２１との間のこの接合がツェナーダイオードＺ２を構成する。ツェナーダイオードＺ２は、インダクタンス内に蓄積されたハイエネルギを引出すように適合される。なぜなら、バルク内で破壊が生じるからである。ダイオードＺ２の電流の流れ容量もその表面を増大させることにより増大させることができる。したがって、層５１は、サイリスタＴｈ４のアノードとツェナーダイオードＺ２のアノード（そのカソードは基板２１である）とを形成し、ダイオードＤ２はＰ層２３とＮ基板２１との間に配置される。
【００２７】
サイリスタＴｈ１およびＴｈ４のカソードを形成するＮ領域２４および５２は、従来のエミッタ短絡を有し得る。これらの短絡は特にサイリスタＴｈ１の保持電流ＩＨ１を調整するのに用いられる。サイリスタＴｈ４の短絡ホールの濃度は、その感度を過度に低減させないためにより低い。
【００２８】
図１０は、メタライゼーションを示していない、図９のコンポーネントの実施例の概略的な上面図である。図１０の各々の層には図９と対応の符号が付される。
【００２９】
したがって、この発明の少なくとも１つの例示の実施例を説明したが、さまざまな代替、修正および改善が当業者には容易に生じるであろう。そのような代替、修正および改善はこの発明の精神および範囲内に意図されたものである。したがって、前述の説明は例として示されるだけであり限定を意図するものではない。この発明は前掲の特許請求の範囲およびその均等物において規定されるように限定されるだけである。
【図面の簡単な説明】
【図１】蛍光管用の従来のスタータ回路を表わす図である。
【図２】この発明の実施例に従った蛍光管用スタータ回路を表わす図である。
【図３】図２のスタータ回路の供給源（Ｓ）の電圧波形を示す曲線を示す図である。
【図４】図２のスタータ回路のＴｈ２の電流波形を示す曲線を示す図である。
【図５】図２のスタータ回路のＴｈ１の電流波形を示す曲線を示す図である。
【図６】図２のスタータ回路のＴｈ４の電流波形を示す曲線を示す図である。
【図７】図２のスタータ回路のＣ１の電圧波形を示す曲線を示す図である。
【図８】図２のスタータ回路のＦＴの電圧波形を示す曲線を示す図である。
【図９】この発明の実施例に従った蛍光管を起動させるためのモノリシックの半導体コンポーネントの概略的な断面図である。
【図１０】この発明の実施例に従った蛍光管を起動させるためのモノリシックの半導体コンポーネントの概略的な上面図である。
【符号の説明】
Ｓ供給源
Ｌバラストインダクタンス
ｒ１第１のフィラメント
ｒ２第２のフィラメント
ＦＴ蛍光管
Ａ１第１の端子
Ａ２第２の端子
Ｔｈ１第１の主サイリスタ
Ｔｈ４第２の主サイリスタ
Ｚ２保護ダイオード
Ｄ２ダイオード
ＩＣ制御集積回路
ＲＧ抵抗器
Ｔｈ２補助サイリスタ
Ｃ１蓄積キャパシタ

Claims

バラストインダクタンス（Ｌ）に直列のＡ．Ｃ．供給源（Ｓ）と蛍光管（ＦＴ）の第１および第２のフィラメント（ｒ１，ｒ２）とを含む負荷回路に関連した蛍光管用スタータ装置であって、前記装置は前記フィラメントの第２の端子（Ａ１，Ａ２）間に接続され、さらに、
前記第２の端子（Ａ１，Ａ２）間にヘッドからテールに接続された第１および第２の主サイリスタ（Ｔｈ１，Ｔｈ４）、ならびにダイオード（Ｄ２）に直列のツェナー保護ダイオード（Ｚ２）と、
制御集積回路（ＩＣ）とを含み、
前記第１のサイリスタ（Ｔｈ１）のゲートは抵抗器（ＲＧ）を介して前記第２の端子の一方（Ａ２）に接続され、かつツェナーダイオード（Ｚ）と補助サイリスタ（Ｔｈ２）との直列接続を介して前記第２の端子の他方（Ａ１）に接続され、前記補助サイリスタのゲートは前記集積回路の制御端子に接続され、かつ抵抗器（１５）を介して前記第２の端子の前記他方に接続され、前記補助サイリスタのカソードは前記集積回路の供給端子と接続され、かつ蓄積キャパシタ（Ｃ１）を介して前記第２の端子の前記一方に接続され、アノードゲート主サイリスタのゲートは前記集積回路の制御端子に接続される、蛍光管用スタータ装置。
前記第１のサイリスタ（Ｔｈ１）および前記補助サイリスタ（Ｔｈ２）は垂直サイリスタであって、それらのカソードゲート領域は、より低くドープされたＰ^-型ウェル（６１，６２）内に配置されたＰ型ウェル（２５，２８）により形成され、
前記第２のサイリスタ（Ｔｈ４）はアノードゲート垂直サイリスタであって、そのアノードは、前記第１のサイリスタおよび前記補助サイリスタのゲートウェル（２５，２８）と同じ型でかつ同じドープレベルの層（５１）により形成され、前記アノード層（５１）は、より低いドープレベルを有する前記アノードと同じ導通型を有するガードリング（６３）により囲まれる、請求項１の装置を実現する半導体コンポーネント。