JPH08316458A - モノリシック半導体コンポーネント - Google Patents
モノリシック半導体コンポーネントInfo
- Publication number
- JPH08316458A JPH08316458A JP8123454A JP12345496A JPH08316458A JP H08316458 A JPH08316458 A JP H08316458A JP 8123454 A JP8123454 A JP 8123454A JP 12345496 A JP12345496 A JP 12345496A JP H08316458 A JPH08316458 A JP H08316458A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- cathode
- zener diode
- gate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/725—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for ac voltages or currents
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/02—Details
- H05B41/04—Starting switches
- H05B41/042—Starting switches using semiconductor devices
- H05B41/044—Starting switches using semiconductor devices for lamp provided with pre-heating electrodes
- H05B41/046—Starting switches using semiconductor devices for lamp provided with pre-heating electrodes using controlled semiconductor devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S315/00—Electric lamp and discharge devices: systems
- Y10S315/05—Starting and operating circuit for fluorescent lamp
Landscapes
- Thyristors (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 スイッチ機能および供給機能を有する装置を
提供する。 【解決手段】 モノリシック半導体コンポーネントは、
ゲート、アノード、およびカソードを有する第１のサイ
リスタ（Ｔｈ１）を有する。ゲートは、第１の抵抗器
（ＲＺ）を通ってカソードに、ツェナーダイオード
（Ｚ）および第２のサイリスタ（Ｔｈ２）の直列接続を
通ってアノードに接続される。サイリスタは縦型であ
り、ツェナーダイオード（Ｚ）は横型である。ツェナー
ダイオード（Ｚ）のカソードは、出力端子を形成するメ
タライゼーション（３０）を通って第２のサイリスタ
（Ｔｈ２）のカソードに接続される。
提供する。 【解決手段】 モノリシック半導体コンポーネントは、
ゲート、アノード、およびカソードを有する第１のサイ
リスタ（Ｔｈ１）を有する。ゲートは、第１の抵抗器
（ＲＺ）を通ってカソードに、ツェナーダイオード
（Ｚ）および第２のサイリスタ（Ｔｈ２）の直列接続を
通ってアノードに接続される。サイリスタは縦型であ
り、ツェナーダイオード（Ｚ）は横型である。ツェナー
ダイオード（Ｚ）のカソードは、出力端子を形成するメ
タライゼーション（３０）を通って第２のサイリスタ
（Ｔｈ２）のカソードに接続される。
Description
【０００１】
【発明の分野】本発明は固体スイッチに関し、より特定
的には動作が集積回路によって制御可能な固体スイッチ
に関する。
的には動作が集積回路によって制御可能な固体スイッチ
に関する。
【０００２】
【関連技術】制御可能なスイッチは、回路において電流
が調整されることとなる負荷と直列に接続するよう設計
されているだろう。そのような配列の実際的な問題は、
制御集積回路が特定低電圧供給（いくつかの例では５か
ら１５ボルト）を与えられなければならないことであ
る。このため、集積回路のために各々がスイッチおよび
電源を含む装置を形成することが所望されるだろう。こ
のことは、これらのスイッチおよびそれらの制御集積回
路の取付を大いに簡単にする。
が調整されることとなる負荷と直列に接続するよう設計
されているだろう。そのような配列の実際的な問題は、
制御集積回路が特定低電圧供給（いくつかの例では５か
ら１５ボルト）を与えられなければならないことであ
る。このため、集積回路のために各々がスイッチおよび
電源を含む装置を形成することが所望されるだろう。こ
のことは、これらのスイッチおよびそれらの制御集積回
路の取付を大いに簡単にする。
【０００３】図１は、スイッチング装置１と直列に配置
される負荷Ｌに電源を供給する電圧源Ｓを含む回路を例
示する。スイッチング装置１は集積回路ＩＣによって制
御され、端子Ａ１とＡ２との間に接続されるスイッチＳ
Ｗならびに集積回路に電源を供給するための出力端子２
および３を含む。このような配列から生じる特定の問題
は、スイッチＳＷが入れられたとき、スイッチＳＷの端
子の間の電圧が低いかまたは０であり、このため端子２
および３にかかる電圧が低すぎて集積回路ＩＣに電力を
提供できないかもしれないことである。この欠点を避け
るために、端子２と３との間に蓄積キャパシタを接続す
ることが案出されている。
される負荷Ｌに電源を供給する電圧源Ｓを含む回路を例
示する。スイッチング装置１は集積回路ＩＣによって制
御され、端子Ａ１とＡ２との間に接続されるスイッチＳ
Ｗならびに集積回路に電源を供給するための出力端子２
および３を含む。このような配列から生じる特定の問題
は、スイッチＳＷが入れられたとき、スイッチＳＷの端
子の間の電圧が低いかまたは０であり、このため端子２
および３にかかる電圧が低すぎて集積回路ＩＣに電力を
提供できないかもしれないことである。この欠点を避け
るために、端子２と３との間に蓄積キャパシタを接続す
ることが案出されている。
【０００４】このような装置は十分に作動するが、スイ
ッチＳＷを長くつけたままにしておくために、高い値の
キャパシタＣを必要とする。実際に、もし供給源Ｓがコ
ンセントの交流電圧または整流されたコンセントからの
電圧に対応するならば、コンセントからの電圧のいくら
かの期間中、スイッチの制御がそれを閉じる場合を考慮
に入れなければならない。
ッチＳＷを長くつけたままにしておくために、高い値の
キャパシタＣを必要とする。実際に、もし供給源Ｓがコ
ンセントの交流電圧または整流されたコンセントからの
電圧に対応するならば、コンセントからの電圧のいくら
かの期間中、スイッチの制御がそれを閉じる場合を考慮
に入れなければならない。
【０００５】この問題を解決するために、スイッチは、
スイッチを入れる命令がスイッチに送られたとき、スイ
ッチにかかる電圧が所望されるスレッショルド供給電圧
に達していない限りこの命令が禁止されるように設計さ
れた低電圧の供給回路に関連づけられてきた。このた
め、蓄積キャパシタは、印加された電圧の各半周期の始
めで再び充電され得、したがって小サイズのキャパシタ
でよい。
スイッチを入れる命令がスイッチに送られたとき、スイ
ッチにかかる電圧が所望されるスレッショルド供給電圧
に達していない限りこの命令が禁止されるように設計さ
れた低電圧の供給回路に関連づけられてきた。このた
め、蓄積キャパシタは、印加された電圧の各半周期の始
めで再び充電され得、したがって小サイズのキャパシタ
でよい。
【０００６】このような回路は、フランス特許第２２２
２８０１号に開示されている。しかし、このような回路
の実施は多数のコンポーネントの使用および接続を示唆
する。
２８０１号に開示されている。しかし、このような回路
の実施は多数のコンポーネントの使用および接続を示唆
する。
【０００７】
【発明の概要】本発明の目的は、スイッチ機能および供
給機能を有する装置であってモノリシック半導体コンポ
ーネントの形で達成され得るものを提供することであ
る。
給機能を有する装置であってモノリシック半導体コンポ
ーネントの形で達成され得るものを提供することであ
る。
【０００８】この目的を達成するために、本発明の実施
例は、ゲート、アノードおよびカソードを有する第１の
サイリスタを含み、ゲートが第１の抵抗器を通ってカソ
ードに、かつツェナーダイオードおよび第２のサイリス
タの直列接続を通ってアノードに接続されている、モノ
リシック半導体コンポーネントを提供する。サイリスタ
は縦型であり、ツェナーダイオードは横型であり、ツェ
ナーダイオードのカソードは出力端子を形成するメタラ
イゼーションを通って第２のサイリスタのカソードに接
続される。
例は、ゲート、アノードおよびカソードを有する第１の
サイリスタを含み、ゲートが第１の抵抗器を通ってカソ
ードに、かつツェナーダイオードおよび第２のサイリス
タの直列接続を通ってアノードに接続されている、モノ
リシック半導体コンポーネントを提供する。サイリスタ
は縦型であり、ツェナーダイオードは横型であり、ツェ
ナーダイオードのカソードは出力端子を形成するメタラ
イゼーションを通って第２のサイリスタのカソードに接
続される。
【０００９】発明の実施例によれば、ツェナーダイオー
ドは第１のトランジスタのゲートウェルに形成されてい
る。
ドは第１のトランジスタのゲートウェルに形成されてい
る。
【００１０】発明の実施例によれば、メタライゼーショ
ンと第１のサイリスタのゲートウェルとの間にコンタク
トが形成されており、それにより、抵抗器は並列に形成
される。
ンと第１のサイリスタのゲートウェルとの間にコンタク
トが形成されており、それにより、抵抗器は並列に形成
される。
【００１１】発明の実施例によれば、ダイオードはコン
ポーネントの上表面のウェルに形成されており、ツェナ
ーダイオードおよび第２のサイリスタの接合点と前記出
力端子との間に接続されている。
ポーネントの上表面のウェルに形成されており、ツェナ
ーダイオードおよび第２のサイリスタの接合点と前記出
力端子との間に接続されている。
【００１２】発明の実施例によれば、横型の第３のサイ
リスタは、第１のサイリスタのカソードゲートウェルに
形成されたカソードを有し、ツェナーダイオードのカソ
ードは第３のサイリスタのアノードに接続され、ツェナ
ーダイオードのアノードは、第３のサイリスタのゲート
に接続されている。
リスタは、第１のサイリスタのカソードゲートウェルに
形成されたカソードを有し、ツェナーダイオードのカソ
ードは第３のサイリスタのアノードに接続され、ツェナ
ーダイオードのアノードは、第３のサイリスタのゲート
に接続されている。
【００１３】発明の実施例によれば、第１のサイリスタ
に相補的な縦型の第４のサイリスタは、それとともにト
ライアックを形成する。
に相補的な縦型の第４のサイリスタは、それとともにト
ライアックを形成する。
【００１４】
【詳細な説明】図２は、図１の装置１の機能を確実にす
る回路の例を表わす。この回路は、図１に示されるよう
に、端子Ａ１およびＡ２によって、負荷および供給源の
端子に接続されるように設計されている。説明を簡単に
するために、端子Ａ２は接地端子であると仮定する。
る回路の例を表わす。この回路は、図１に示されるよう
に、端子Ａ１およびＡ２によって、負荷および供給源の
端子に接続されるように設計されている。説明を簡単に
するために、端子Ａ２は接地端子であると仮定する。
【００１５】スイッチＳＷは主サイリスタＴｈ１に対応
する。サイリスタＴｈ１のゲートは抵抗器ＲＧを通って
サイリスタＴｈ１のカソードに接続される。サイリスタ
Ｔｈ１のゲートは、ツェナーダイオードＺのアノードに
さらに接続され、ダイオードＺのカソードは補助サイリ
スタＴｈ２のカソードに接続される。サイリスタＴｈ２
のアノードは、サイリスタＴｈ１のアノードに接続され
る。サイリスタＴｈ２とツェナーダイオードＺの接合点
は図１の端子２に対応する。端子Ａ２または接地端子
は、図１の端子３に対応する。たとえば、集積回路ＩＣ
に供給し得る供給電圧は、これらの端子２と端子３との
間で使用可能である。蓄積キャパシタＣ１は端子２と端
子３との間に配置される。サイリスタＴｈ２のゲート端
子Ｇは、端子２と端子３を通って与えられる集積回路か
らの制御信号を受けるように設計されている。たとえば
押ボタンスイッチ１６と直列の抵抗器１５によって構成
されるトリガ回路１４が、ゲートとサイリスタＴｈ２の
アノードとの間に設けられる。
する。サイリスタＴｈ１のゲートは抵抗器ＲＧを通って
サイリスタＴｈ１のカソードに接続される。サイリスタ
Ｔｈ１のゲートは、ツェナーダイオードＺのアノードに
さらに接続され、ダイオードＺのカソードは補助サイリ
スタＴｈ２のカソードに接続される。サイリスタＴｈ２
のアノードは、サイリスタＴｈ１のアノードに接続され
る。サイリスタＴｈ２とツェナーダイオードＺの接合点
は図１の端子２に対応する。端子Ａ２または接地端子
は、図１の端子３に対応する。たとえば、集積回路ＩＣ
に供給し得る供給電圧は、これらの端子２と端子３との
間で使用可能である。蓄積キャパシタＣ１は端子２と端
子３との間に配置される。サイリスタＴｈ２のゲート端
子Ｇは、端子２と端子３を通って与えられる集積回路か
らの制御信号を受けるように設計されている。たとえば
押ボタンスイッチ１６と直列の抵抗器１５によって構成
されるトリガ回路１４が、ゲートとサイリスタＴｈ２の
アノードとの間に設けられる。
【００１６】負荷Ｌにおいて電流の調整制御を起動する
ことが所望されるとき、押ボタン１６を押す。これはサ
イリスタＴｈ２を導通させる。導通の第１の期間中、キ
ャパシタＣ１にかかる電圧がツェナーダイオードＺのス
レッショルド電圧に到達するまで、サイリスタＴｈ２は
キャパシタＣ１を充電する。したがって、キャパシタＣ
１は、サイリスタのゲート端子Ｇで制御信号を提供する
集積回路ＩＣに供給するよう十分に充電される。それか
ら押ボタン１６は解放され、その制御集積回路ＩＣによ
って統制されたモードでシステムが動作することを可能
にする。ゲート信号がサイリスタＴｈ２に与えられるた
びに、第１の期間中、キャパシタＣ１は再び充電され、
その後、サイリスタＴｈ１のゲートを電流が流れ、これ
が導通する。
ことが所望されるとき、押ボタン１６を押す。これはサ
イリスタＴｈ２を導通させる。導通の第１の期間中、キ
ャパシタＣ１にかかる電圧がツェナーダイオードＺのス
レッショルド電圧に到達するまで、サイリスタＴｈ２は
キャパシタＣ１を充電する。したがって、キャパシタＣ
１は、サイリスタのゲート端子Ｇで制御信号を提供する
集積回路ＩＣに供給するよう十分に充電される。それか
ら押ボタン１６は解放され、その制御集積回路ＩＣによ
って統制されたモードでシステムが動作することを可能
にする。ゲート信号がサイリスタＴｈ２に与えられるた
びに、第１の期間中、キャパシタＣ１は再び充電され、
その後、サイリスタＴｈ１のゲートを電流が流れ、これ
が導通する。
【００１７】図４は定常状態におけるこの回路の動作を
例示する。電源Ｓは、コンセント（たとえば、ピーク電
圧が約３００Ｖであるコンセント）の整流された電圧に
対応すると仮定される。もし、時間ｔ１において、制御
信号が端子Ｇに与えられると、サイリスタＴｈ２は導通
し、第１の期間中、時間ｔ１とｔ２との間でキャパシタ
が充電される。キャパシタＣ１にかかる電圧がツェナー
ダイオードＺのアバランシェ電圧ＶＺに到達すると、サ
イリスタＴｈ１は導通する。これは半周期ごとに起こ
る。整流していない交流供給源の場合にも類似の現象が
起こるだろう。すなわち、この場合においては、正の半
周期中にのみ制御が起こるだろう。
例示する。電源Ｓは、コンセント（たとえば、ピーク電
圧が約３００Ｖであるコンセント）の整流された電圧に
対応すると仮定される。もし、時間ｔ１において、制御
信号が端子Ｇに与えられると、サイリスタＴｈ２は導通
し、第１の期間中、時間ｔ１とｔ２との間でキャパシタ
が充電される。キャパシタＣ１にかかる電圧がツェナー
ダイオードＺのアバランシェ電圧ＶＺに到達すると、サ
イリスタＴｈ１は導通する。これは半周期ごとに起こ
る。整流していない交流供給源の場合にも類似の現象が
起こるだろう。すなわち、この場合においては、正の半
周期中にのみ制御が起こるだろう。
【００１８】事実上、時間間隔ｔ１−ｔ２は典型的に非
常に短い。これは、上述されたように、供給信号のピー
ク電圧が普通の応用において約３００Ｖであるのに対
し、電圧ＶＺが約１０Ｖであるためである。
常に短い。これは、上述されたように、供給信号のピー
ク電圧が普通の応用において約３００Ｖであるのに対
し、電圧ＶＺが約１０Ｖであるためである。
【００１９】本発明の実施例は、少なくともコンポーネ
ントＴｈ２、Ｚ、ＲＧおよびＴｈ１については図２の回
路をＮ型の半導体基板２１からモノリシックの形で実現
することを目的とする。
ントＴｈ２、Ｚ、ＲＧおよびＴｈ１については図２の回
路をＮ型の半導体基板２１からモノリシックの形で実現
することを目的とする。
【００２０】図３はそのような実現例を示す。コンポー
ネントの底面は、サイリスタＴｈ１およびＴｈ２のアノ
ードに対応する底面のメタライゼーションＡで被覆され
たＰ型の層２３を含む。サイリスタＴｈ１は縦に配置さ
れ、上表面から、エミック短絡を有するカソード層２４
を含み、これはＰ型のウェル２５に形成されており、さ
らにこれは基板２１に形成されている。ウェル２５の一
部分に、Ｎ型の領域２６が形成されており、これは、ウ
ェル２５とともに、ダイオードＺに対応するツェナー接
合点を形成する。Ｎ型の領域２９を含む第２のＰ型のウ
ェル２８は縦のサイリスタＴｈ２を形成する。サイリス
タＴｈ２は領域２９、２８、２１、および２３を含む。
サイリスタＴｈ２のカソード２９はメタライゼーション
３０を通ってツェナーダイオードＺのカソード２６に接
続される。
ネントの底面は、サイリスタＴｈ１およびＴｈ２のアノ
ードに対応する底面のメタライゼーションＡで被覆され
たＰ型の層２３を含む。サイリスタＴｈ１は縦に配置さ
れ、上表面から、エミック短絡を有するカソード層２４
を含み、これはＰ型のウェル２５に形成されており、さ
らにこれは基板２１に形成されている。ウェル２５の一
部分に、Ｎ型の領域２６が形成されており、これは、ウ
ェル２５とともに、ダイオードＺに対応するツェナー接
合点を形成する。Ｎ型の領域２９を含む第２のＰ型のウ
ェル２８は縦のサイリスタＴｈ２を形成する。サイリス
タＴｈ２は領域２９、２８、２１、および２３を含む。
サイリスタＴｈ２のカソード２９はメタライゼーション
３０を通ってツェナーダイオードＺのカソード２６に接
続される。
【００２１】メタライゼーション３０は図２の供給端子
２に対応する。ウェル２８はゲートメタライゼーション
Ｇで被覆されている。抵抗器ＲＧはカソード層２４の下
にある領域２５の抵抗によって形成される。
２に対応する。ウェル２８はゲートメタライゼーション
Ｇで被覆されている。抵抗器ＲＧはカソード層２４の下
にある領域２５の抵抗によって形成される。
【００２２】図３は、半導体コンポーネントの断面図を
表わすすべての添付された図と同様に、半導体コンポー
ネントを表わす分野においてよくある通り、非常に概略
的であることが注目されるだろう。
表わすすべての添付された図と同様に、半導体コンポー
ネントを表わす分野においてよくある通り、非常に概略
的であることが注目されるだろう。
【００２３】当業者は、さまざまな層および領域の、面
および配置を調整してコンポーネントの特徴ならびに、
より特定的には、起こり得る電流およびツェナー電圧を
最も効果的にすることができるだろう。
および配置を調整してコンポーネントの特徴ならびに、
より特定的には、起こり得る電流およびツェナー電圧を
最も効果的にすることができるだろう。
【００２４】当業者に明らかなように、図２の回路およ
びそのモノリシック実現例にはさまざまな修正がなされ
得、いくつかの変形が以下に述べられる。
びそのモノリシック実現例にはさまざまな修正がなされ
得、いくつかの変形が以下に述べられる。
【００２５】この回路の第１の変形は図５に描かれ、モ
ノリシックコンポーネントの形をとったその実現例が図
６に例示される。
ノリシックコンポーネントの形をとったその実現例が図
６に例示される。
【００２６】図５は起動回路１４以外は図２と同じであ
る要素を表わす。さらに、図５の回路はダイオードＤお
よび抵抗器ＲＺを含む。ダイオードＤはツェナーダイオ
ードＺおよびサイリスタＴｈ１の接合点と端子２との間
に配置される。抵抗器ＲＺはツェナーダイオード（Ｚ）
と並列に配置される。この構成は、端子Ａ２の接地に対
してゲートＧの制御電圧が普通の値の範囲内であり、一
方図２の回路の場合には普通の値よりＶＺだけこの電圧
が高くなければならない点で先の構成より有益であるか
もしれない。図２の回路において、集積回路ＩＣの供給
電圧がツェナーダイオードＺの電圧に厳密に対応するよ
うに、信号Ｇを生成する集積回路ＩＣに電圧ブースタを
設けてもよい。
る要素を表わす。さらに、図５の回路はダイオードＤお
よび抵抗器ＲＺを含む。ダイオードＤはツェナーダイオ
ードＺおよびサイリスタＴｈ１の接合点と端子２との間
に配置される。抵抗器ＲＺはツェナーダイオード（Ｚ）
と並列に配置される。この構成は、端子Ａ２の接地に対
してゲートＧの制御電圧が普通の値の範囲内であり、一
方図２の回路の場合には普通の値よりＶＺだけこの電圧
が高くなければならない点で先の構成より有益であるか
もしれない。図２の回路において、集積回路ＩＣの供給
電圧がツェナーダイオードＺの電圧に厳密に対応するよ
うに、信号Ｇを生成する集積回路ＩＣに電圧ブースタを
設けてもよい。
【００２７】図５の回路のモノリシック実現例は図６に
例示される。このモノリシックコンポーネントは図３に
示されたのと同じコンポーネントと、Ｎ型の領域３２を
有する追加的なＰ型のウェル３１を含む。ウェル３１は
メタライゼーションによって被覆されこれは図２に描か
れたメタライゼーション３０に接続される。すなわち、
これらのメタライゼーションはもはや外部端子に接続さ
れていない。領域３２はメタライゼーションで被覆さ
れ、これはキャパシタＣ１に接続されるよう設計された
端子２に接続される。領域３１と３２との間の接合点は
ダイオードＤを形成する。さらに、領域２６に近いメタ
ライゼーション３０は領域２６およびＰ型のウェル２５
の一部の両方に接触してダイオードＺと並列に抵抗器Ｒ
Ｚを形成する。
例示される。このモノリシックコンポーネントは図３に
示されたのと同じコンポーネントと、Ｎ型の領域３２を
有する追加的なＰ型のウェル３１を含む。ウェル３１は
メタライゼーションによって被覆されこれは図２に描か
れたメタライゼーション３０に接続される。すなわち、
これらのメタライゼーションはもはや外部端子に接続さ
れていない。領域３２はメタライゼーションで被覆さ
れ、これはキャパシタＣ１に接続されるよう設計された
端子２に接続される。領域３１と３２との間の接合点は
ダイオードＤを形成する。さらに、領域２６に近いメタ
ライゼーション３０は領域２６およびＰ型のウェル２５
の一部の両方に接触してダイオードＺと並列に抵抗器Ｒ
Ｚを形成する。
【００２８】図２の回路の第２の代案が図７に例示され
る。図７において図５の抵抗器ＲＺはアノードがツェナ
ーダイオードＺのカソードに接続され、カソードが抵抗
器ＲＺに接続され、ゲートがダイオードＤのアノードに
接続されているサイリスタＴｈ３によって置換えられて
いる。さらに、抵抗器ＲＧ３はゲートとサイリスタＴｈ
３との間に配置される。この配列は、サイリスタＴｈ１
のためのゲート電流増幅システムを構成し、スプリアス
のトリガに少ししか感知せず、高電流が流れ得るサイリ
スタＴｈ１の使用を可能にする。
る。図７において図５の抵抗器ＲＺはアノードがツェナ
ーダイオードＺのカソードに接続され、カソードが抵抗
器ＲＺに接続され、ゲートがダイオードＤのアノードに
接続されているサイリスタＴｈ３によって置換えられて
いる。さらに、抵抗器ＲＧ３はゲートとサイリスタＴｈ
３との間に配置される。この配列は、サイリスタＴｈ１
のためのゲート電流増幅システムを構成し、スプリアス
のトリガに少ししか感知せず、高電流が流れ得るサイリ
スタＴｈ１の使用を可能にする。
【００２９】図８は図７の回路を実現する構成を表わ
す。図８の右部分は、領域２４、２５、２１、および２
３によって形成された縦のサイリスタＴｈ１を表わす。
サイリスタＴｈ３は横に配置されている。サイリスタＴ
ｈ３のカソードは、サイリスタＴｈ３のゲート領域を形
成するウェル２５に形成されたＮ型の領域４１によって
構成される。サイリスタＴｈ３のアノードは、ウェル２
５の近くに形成されたＰ型の領域４４によって構成され
る。サイリスタＴｈ３は、そのアノードからそのカソー
ドまでに領域４４、２１、２５および４１を含む。カソ
ード領域４１はメタライゼーション４２によって被覆さ
れ、これはまた、ウェル２５の表面の一部分に接触し、
サイリスタＴｈ３のカソードとサイリスタＴｈ１のゲー
トとの間の接合点を形成する。サイリスタＴｈ３のゲー
トもまた形成するウェル２５の一部分は、メタライゼー
ション４３によって被覆されこれはツェナーダイオード
Ｚのアノードを形成するウェル４６の上部表面に形成さ
れるメタライゼーション４５に結合される。拡散領域４
７はツェナーダイオードＺのカソードを形成し、ウェル
２８に形成されるＮ型の領域２９に、メタライゼーショ
ン４８を通って接続され、これはそれぞれ縦のサイリス
タＴｈ２のカソードおよびゲート領域に対応する。ゲー
トメタライゼーションＧはウェル２８の部分に接触す
る。図８の左部分は再び、図５および図６のダイオード
Ｄに対応するＮ型の領域３２およびウェル３１を表わ
す。ダイオードＤのカソード３２はメタライゼーション
によって被覆され端子２に接続される。ダイオードのア
ノードは上述されたメタライゼーション４８に結合され
たメタライゼーションと接触する。
す。図８の右部分は、領域２４、２５、２１、および２
３によって形成された縦のサイリスタＴｈ１を表わす。
サイリスタＴｈ３は横に配置されている。サイリスタＴ
ｈ３のカソードは、サイリスタＴｈ３のゲート領域を形
成するウェル２５に形成されたＮ型の領域４１によって
構成される。サイリスタＴｈ３のアノードは、ウェル２
５の近くに形成されたＰ型の領域４４によって構成され
る。サイリスタＴｈ３は、そのアノードからそのカソー
ドまでに領域４４、２１、２５および４１を含む。カソ
ード領域４１はメタライゼーション４２によって被覆さ
れ、これはまた、ウェル２５の表面の一部分に接触し、
サイリスタＴｈ３のカソードとサイリスタＴｈ１のゲー
トとの間の接合点を形成する。サイリスタＴｈ３のゲー
トもまた形成するウェル２５の一部分は、メタライゼー
ション４３によって被覆されこれはツェナーダイオード
Ｚのアノードを形成するウェル４６の上部表面に形成さ
れるメタライゼーション４５に結合される。拡散領域４
７はツェナーダイオードＺのカソードを形成し、ウェル
２８に形成されるＮ型の領域２９に、メタライゼーショ
ン４８を通って接続され、これはそれぞれ縦のサイリス
タＴｈ２のカソードおよびゲート領域に対応する。ゲー
トメタライゼーションＧはウェル２８の部分に接触す
る。図８の左部分は再び、図５および図６のダイオード
Ｄに対応するＮ型の領域３２およびウェル３１を表わ
す。ダイオードＤのカソード３２はメタライゼーション
によって被覆され端子２に接続される。ダイオードのア
ノードは上述されたメタライゼーション４８に結合され
たメタライゼーションと接触する。
【００３０】図５および図７の実施例は、ダイオードＤ
と並列に抵抗器を提供することによって組合せられる。
これは、図６において、メタライゼーション３０とウェ
ル２５の一部分との間のコンタクトが提供されているの
と同じやり方で、メタライゼーション４８とウェル４６
の部分との間にコンタクトを提供することによって、図
８の構成を修正することになる。
と並列に抵抗器を提供することによって組合せられる。
これは、図６において、メタライゼーション３０とウェ
ル２５の一部分との間のコンタクトが提供されているの
と同じやり方で、メタライゼーション４８とウェル４６
の部分との間にコンタクトを提供することによって、図
８の構成を修正することになる。
【００３１】図２の回路の第４の代案（これは起動回路
１４を含まない）が、図９に示され、ここではサイリス
タＴｈ１がトライアックＴＲ１に置換えられている。ト
ライアックＴＲ１のゲートは、負の半周期の間トライア
ックを導通させる制御集積回路に接続されるよう設計さ
れた端子４にさらに接続される。
１４を含まない）が、図９に示され、ここではサイリス
タＴｈ１がトライアックＴＲ１に置換えられている。ト
ライアックＴＲ１のゲートは、負の半周期の間トライア
ックを導通させる制御集積回路に接続されるよう設計さ
れた端子４にさらに接続される。
【００３２】図１０はこの回路の実現例を表わす。図１
０の右部分は、図３と同じ層、ウェル、および領域を表
わす。さらに、Ｐ型のウェル５１が基板の上部に形成さ
れ、下表面側には、ウェル５１および少なくともゲート
領域２８の一部分の下に、短絡の穴を有するＮ型の領域
５２が形成される。領域５１、２１、２３、および５２
はこのようにトライアックの第２のサイリスタを形成す
る。ウェル５１を被覆するメタライゼーションは、領域
２６に接続し、上方にＫと表示されている主トライアッ
ク電極を形成するメタライゼーションに接続される。メ
タライゼーション５５はウェル２５の高度にドープされ
たＰ型の領域５６に接触し、ゲート端子４を形成するよ
う設計されている。
０の右部分は、図３と同じ層、ウェル、および領域を表
わす。さらに、Ｐ型のウェル５１が基板の上部に形成さ
れ、下表面側には、ウェル５１および少なくともゲート
領域２８の一部分の下に、短絡の穴を有するＮ型の領域
５２が形成される。領域５１、２１、２３、および５２
はこのようにトライアックの第２のサイリスタを形成す
る。ウェル５１を被覆するメタライゼーションは、領域
２６に接続し、上方にＫと表示されている主トライアッ
ク電極を形成するメタライゼーションに接続される。メ
タライゼーション５５はウェル２５の高度にドープされ
たＰ型の領域５６に接触し、ゲート端子４を形成するよ
う設計されている。
【００３３】もちろん、図５および図６ならびに図７お
よび図８に関係して述べられたさまざまな改善および代
案がこの構成になされ得る。
よび図８に関係して述べられたさまざまな改善および代
案がこの構成になされ得る。
【００３４】図１０がＰ型のウェル５８によって囲まれ
たトライアックを表わすことに留意すべきである。これ
は、図３、図６および図８に概略的に例示されたコンポ
ーネントにもまた適用できる構成の実際的な例である。
たトライアックを表わすことに留意すべきである。これ
は、図３、図６および図８に概略的に例示されたコンポ
ーネントにもまた適用できる構成の実際的な例である。
【００３５】したがって、本発明の少なくとも１つの例
示的な実施例を説明したが、さまざまな代替、修正およ
び改善が当業者には容易に生ずるであろう。このような
代替、修正および改善は、本発明の精神および範囲内に
意図されるものである。したがって、前述の説明は例と
してされるだけであり、限定を意図するものではない。
本発明は前掲の請求の範囲およびその均等物において規
定されるように限定されるだけである。
示的な実施例を説明したが、さまざまな代替、修正およ
び改善が当業者には容易に生ずるであろう。このような
代替、修正および改善は、本発明の精神および範囲内に
意図されるものである。したがって、前述の説明は例と
してされるだけであり、限定を意図するものではない。
本発明は前掲の請求の範囲およびその均等物において規
定されるように限定されるだけである。
【図１】先行技術に従ったスイッチおよび供給装置を含
む回路を表わす図である。
む回路を表わす図である。
【図２】スイッチおよび供給装置を表わす図である。
【図３】本発明の実施例に従った図２の回路のモノリシ
ックの実現例を表わす図である。
ックの実現例を表わす図である。
【図４】図２の回路の動作を例示する時間の関数として
の電圧の曲線を表わす図である。
の電圧の曲線を表わす図である。
【図５】スイッチおよび供給装置の回路の別の例を表わ
す図である。
す図である。
【図６】本発明に従った図５の回路のモノリシックの実
現例を表わす図である。
現例を表わす図である。
【図７】スイッチおよび供給装置の回路のさらに別の例
を表わす図である。
を表わす図である。
【図８】本発明に従った図７の回路のモノリシックの実
現例を表わす図である。
現例を表わす図である。
【図９】スイッチおよび供給装置の回路のさらに別のも
う１つの例を表わす図である。
う１つの例を表わす図である。
【図１０】本発明に従った図９の回路のモノリシックの
実施を表わす図である。
実施を表わす図である。
Ｔｈ１ 第１のサイリスタ ＲＺ 第１の抵抗器 Ｔｈ２ 第２のサイリスタ Ｚ ツェナーダイオード ３０ メタライゼーション
Claims (6)
- 【請求項１】 モノリシック半導体コンポーネントであ
って、ゲート、アノード、およびカソードを有する第１
のサイリスタ（Ｔｈ１）を含み、前記ゲートは第１の抵
抗器（ＲＧ）を通って前記カソードに、かつツェナーダ
イオード（Ｚ）および第２のサイリスタ（Ｔｈ２）の直
列接続を通って前記アノードに接続され、 前記サイリスタ（Ｔｈ１、Ｔｈ２）は、縦型であり、前
記ツェナーダイオード（Ｚ）は横型であり、前記ツェナ
ーダイオードのカソードは、出力端子を形成するメタラ
イゼーション（３０）を通って前記第２のサイリスタの
カソードに接続される、モノリシック半導体コンポーネ
ント。 - 【請求項２】 前記ツェナーダイオードが第１のトラン
ジスタのゲートウェルに形成される、請求項１に記載の
コンポーネント。 - 【請求項３】 前記メタライゼーション（３０）と前記
第１のサイリスタとの間にコンタクトをさらに含み、そ
れによって抵抗器（ＲＺ）が前記ツェナーダイオードと
並列に形成される、請求項１に記載のコンポーネント。 - 【請求項４】 前記コンポーネントの上表面のウェルに
形成され、かつ前記ツェナーダイオード（Ｚ）および前
記第２のサイリスタ（Ｔｈ２）の接合点と前記出力端子
（２）との間に接続されるダイオードをさらに含む、請
求項１に記載のコンポーネント。 - 【請求項５】 前記第１のサイリスタのカソードゲート
ウェルに形成されたカソード（４１）を有する横型の第
３のサイリスタ（Ｔｈ３）をさらに含み、前記ツェナー
ダイオード（Ｚ）の前記カソードは前記第３のサイリス
タのアノードに接続され、前記ツェナーダイオードのア
ノードは前記第３のサイリスタのゲートに接続されてい
る、請求項１に記載のコンポーネント。 - 【請求項６】 前記第１のサイリスタに相補的である縦
型の第４のサイリスタ（５１、２１、２３、５２）をさ
らに含み、それとともにトライアックを形成する、請求
項１に記載のコンポーネント。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9506265 | 1995-05-19 | ||
| FR9506265A FR2734429B1 (fr) | 1995-05-19 | 1995-05-19 | Module interrupteur et d'alimentation-application au demarrage d'un tube fluorescent |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08316458A true JPH08316458A (ja) | 1996-11-29 |
| JP4033927B2 JP4033927B2 (ja) | 2008-01-16 |
Family
ID=9479394
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12345496A Expired - Fee Related JP4033927B2 (ja) | 1995-05-19 | 1996-05-17 | モノリシック半導体コンポーネント |
| JP12344296A Expired - Fee Related JP3792296B2 (ja) | 1995-05-19 | 1996-05-17 | 蛍光管用スタータ装置および装置を実現する半導体コンポーネント |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12344296A Expired - Fee Related JP3792296B2 (ja) | 1995-05-19 | 1996-05-17 | 蛍光管用スタータ装置および装置を実現する半導体コンポーネント |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5883401A (ja) |
| EP (2) | EP0743754B1 (ja) |
| JP (2) | JP4033927B2 (ja) |
| DE (2) | DE69611572T2 (ja) |
| FR (1) | FR2734429B1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6432726B2 (en) * | 1997-03-31 | 2002-08-13 | Artisan Components, Inc. | Method and apparatus for reducing process-induced charge buildup |
| FR2771588B1 (fr) * | 1997-11-21 | 2003-01-31 | Sgs Thomson Microelectronics | Circuit de commande de tube fluorescent |
| FR2810471B1 (fr) * | 2000-06-16 | 2002-11-29 | St Microelectronics Sa | Commutateur bidirectionnel bistable |
| FR2819102B1 (fr) * | 2000-12-29 | 2003-04-04 | St Microelectronics Sa | Commutateur electronique bidirectionnel bistable a commande par impulsions |
| US6700808B2 (en) | 2002-02-08 | 2004-03-02 | Mobility Electronics, Inc. | Dual input AC and DC power supply having a programmable DC output utilizing a secondary buck converter |
| FR2864343A1 (fr) * | 2003-12-19 | 2005-06-24 | St Microelectronics Sa | Triac fonctionnant dans les quadrants q1 et q4 |
| US9153960B2 (en) | 2004-01-15 | 2015-10-06 | Comarco Wireless Technologies, Inc. | Power supply equipment utilizing interchangeable tips to provide power and a data signal to electronic devices |
| US7319282B2 (en) * | 2004-09-21 | 2008-01-15 | Creative Technology Ltd | Switch circuit |
| US7777286B2 (en) | 2007-11-13 | 2010-08-17 | Sierra Nevada Corporation | Monolithic semiconductor microwave switch array |
| US8213204B2 (en) | 2009-04-01 | 2012-07-03 | Comarco Wireless Technologies, Inc. | Modular power adapter |
| US8354760B2 (en) | 2009-10-28 | 2013-01-15 | Comarco Wireless Technologies, Inc. | Power supply equipment to simultaneously power multiple electronic device |
| CN102544065B (zh) * | 2012-02-22 | 2014-06-11 | 上海先进半导体制造股份有限公司 | 60v高压bcd工艺中齐纳二极管结构及其制造方法 |
| US9455253B2 (en) * | 2014-07-23 | 2016-09-27 | Stmicroelectronics (Tours) Sas | Bidirectional switch |
| US9722061B2 (en) | 2014-07-24 | 2017-08-01 | Stmicroelectronics (Tours) Sas | Bidirectional switch |
| FR3044166B1 (fr) * | 2015-11-19 | 2018-03-23 | Stmicroelectronics Sa | Dispositif electronique, en particulier pour la protection contre des surtensions |
| FR3076661A1 (fr) | 2018-01-05 | 2019-07-12 | Stmicroelectronics (Tours) Sas | Triode semiconductrice |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3422309A (en) * | 1966-09-21 | 1969-01-14 | Lutron Electronics Co | Fluorescent light dimming system |
| FR2222801A2 (en) * | 1973-03-22 | 1974-10-18 | Crouzet Sa | Thyristor controlled electronic switch - having thyristor switching circuit connected across diode bridge |
| US4503359A (en) * | 1979-09-12 | 1985-03-05 | Hitachi Lighting, Ltd. | Discharge lamp lighting device |
| DE3230903C2 (de) * | 1982-08-19 | 1985-07-18 | Erwin Sick Gmbh Optik-Elektronik, 7808 Waldkirch | Schaltende Lichtschranke |
| FR2541843B3 (fr) * | 1983-02-28 | 1987-10-30 | Merli Gian Franco | Starter electronique instantane |
| DE3521079A1 (de) * | 1984-06-12 | 1985-12-12 | Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa | Rueckwaerts leitende vollsteuergate-thyristoranordnung |
| SE455552B (sv) * | 1985-02-26 | 1988-07-18 | Asea Ab | Halvledaranordning innefattande en overspenningsskyddskrets |
| US4673844A (en) * | 1985-09-30 | 1987-06-16 | Texas Instruments Incorporated | Starter circuit for a fluorescent tube lamp |
| JPS63181376A (ja) * | 1987-01-23 | 1988-07-26 | Toshiba Corp | 半導体装置 |
| JPS63182861A (ja) * | 1987-01-26 | 1988-07-28 | Toshiba Corp | ゼロクロス型サイリスタ |
| JPH02126677A (ja) * | 1988-11-07 | 1990-05-15 | Toshiba Corp | 半導体装置 |
| US5023521A (en) * | 1989-12-18 | 1991-06-11 | Radionic Industries, Inc. | Lamp ballast system |
| JPH0465878A (ja) * | 1990-07-06 | 1992-03-02 | Fuji Electric Co Ltd | 半導体装置 |
| FR2677821B1 (fr) * | 1991-06-11 | 1993-10-08 | Sgs Thomson Microelectronics Sa | Composant de protection bidirectionnel. |
| GB2262998B (en) * | 1991-12-31 | 1995-10-25 | Square D Co | Improvements in and relating to proximity switches |
| FR2697674B1 (fr) * | 1992-10-29 | 1995-01-13 | Sgs Thomson Microelectronics | Thyristor et assemblage de thyristors à cathode commune. |
| FR2712428B1 (fr) * | 1993-11-10 | 1996-02-09 | Sgs Thomson Microelectronics | Commutateur bidirectionnel à commande en tension. |
| JP3352840B2 (ja) * | 1994-03-14 | 2002-12-03 | 株式会社東芝 | 逆並列接続型双方向性半導体スイッチ |
-
1995
- 1995-05-19 FR FR9506265A patent/FR2734429B1/fr not_active Expired - Fee Related
-
1996
- 1996-05-15 EP EP96410052A patent/EP0743754B1/fr not_active Expired - Lifetime
- 1996-05-15 DE DE69611572T patent/DE69611572T2/de not_active Expired - Fee Related
- 1996-05-15 DE DE69611858T patent/DE69611858T2/de not_active Expired - Fee Related
- 1996-05-15 EP EP96410051A patent/EP0743753B1/fr not_active Expired - Lifetime
- 1996-05-17 US US08/650,127 patent/US5883401A/en not_active Expired - Lifetime
- 1996-05-17 JP JP12345496A patent/JP4033927B2/ja not_active Expired - Fee Related
- 1996-05-17 JP JP12344296A patent/JP3792296B2/ja not_active Expired - Fee Related
- 1996-05-17 US US08/650,018 patent/US5838110A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0743754A1 (fr) | 1996-11-20 |
| US5838110A (en) | 1998-11-17 |
| FR2734429B1 (fr) | 1997-08-01 |
| EP0743754B1 (fr) | 2001-01-17 |
| DE69611572T2 (de) | 2001-05-31 |
| EP0743753A1 (fr) | 1996-11-20 |
| DE69611572D1 (de) | 2001-02-22 |
| DE69611858D1 (de) | 2001-04-05 |
| US5883401A (en) | 1999-03-16 |
| JPH0922785A (ja) | 1997-01-21 |
| JP4033927B2 (ja) | 2008-01-16 |
| DE69611858T2 (de) | 2001-06-13 |
| FR2734429A1 (fr) | 1996-11-22 |
| JP3792296B2 (ja) | 2006-07-05 |
| EP0743753B1 (fr) | 2001-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4033927B2 (ja) | モノリシック半導体コンポーネント | |
| US5477175A (en) | Off-line bootstrap startup circuit | |
| CN110556371B (zh) | 整流器器件 | |
| US10686388B2 (en) | Rectifying bridge control circuit | |
| JPH01147868A (ja) | 半導体スイッチ | |
| US6583496B2 (en) | Single-control monolithic component for a composite bridge | |
| JP2555887B2 (ja) | トランスファー型ソリッドステートリレー | |
| US6963087B2 (en) | Pulsed bistable bidirectional electronic switch | |
| US10622912B2 (en) | Rectifier device with clamping circuit | |
| JPH0553086B2 (ja) | ||
| US6380565B1 (en) | Bidirectional switch with increased switching breakdown voltage | |
| US6593600B1 (en) | Responsive bidirectional static switch | |
| US10666158B2 (en) | Rectifier device | |
| US4656366A (en) | Control circuitry using two branch circuits for high voltage solid-state switches | |
| US20040021148A1 (en) | Sensitive bidirectional static switch | |
| JP2657371B2 (ja) | サイリスタ、スイッチング回路、およびモノリシックな半導体部品 | |
| EP0045310A1 (en) | CONTROL CIRCUIT USING A FLAP TRANSISTOR FOR HIGH VOLTAGE SEMICONDUCTOR SWITCHES. | |
| JPH0444848B2 (ja) | ||
| JPH09201047A (ja) | 始動回路及びこの種の始動回路用半導体 | |
| JP3707002B2 (ja) | スイッチ回路 | |
| CA1155187A (en) | Control circuitry using two branch circuits for high- voltage solid-state switches | |
| JP3781851B2 (ja) | ソリッドステートリレー | |
| JPS62132423A (ja) | ソリツドステ−トリレ−回路 | |
| US20030112641A1 (en) | Photocoupler semiconductor device | |
| JPS62132422A (ja) | ソリツドステ−トリレ−回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071024 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |