JP3707002B2 - スイッチ回路 - Google Patents
スイッチ回路 Download PDFInfo
- Publication number
- JP3707002B2 JP3707002B2 JP2000291521A JP2000291521A JP3707002B2 JP 3707002 B2 JP3707002 B2 JP 3707002B2 JP 2000291521 A JP2000291521 A JP 2000291521A JP 2000291521 A JP2000291521 A JP 2000291521A JP 3707002 B2 JP3707002 B2 JP 3707002B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- field effect
- effect transistors
- control
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Electronic Switches (AREA)
- Keying Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、リニアモータ,通常のモータ,電磁クラッチ,電磁バルブ,電磁リレー等の各種の負荷に電源から動作電力の供給,停止を高速で制御できる電界効果トランジスタを用いたスイッチ回路に関する。
【0002】
【従来の技術】
各種の機械的に動作する部分を含む装置は、モータや電磁クラッチ等を複数含み、個別に且つ断続的に動作する構成の場合、個別にスイッチを設けて、スイッチのオン,オフを制御することになる。この場合のスイッチは、手動による電源スイッチ等とは相違し、比較的頻繁にオン,オフ動作を行うものである。従って、リレーを用いる場合が一般的である。
【0003】
例えば、図7に示すように、モータ,電磁クラッチ等の負荷LD1〜LDnと電源PWとの間に、個別にリレーの接点S1〜Snを接続し、図示を省略したリレーを選択的に駆動することにより、接点S1〜Snを選択的にオンとして、電源PWからオンとなった接点を介して動作電力を負荷に供給することになる。又負荷としてのモータの回転,停止が頻繁に行われるような場合、その負荷を駆動する為のリレーの接点が頻繁にオン,オフ制御される。
【0004】
【発明が解決しようとする課題】
負荷LD1〜LDnに電源PWから動作電力を供給する為のリレーの接点S1〜Snは、通常数10ms程度以上の動作遅れがある。従って、所定のタイミングで高速に負荷LD1〜LDnの動作のオン,オフを制御することが困難であり、又リレーを駆動する電力についても、リレーの個数が多いと、無視できない状態となる。又接点S1〜Snのオン,オフ時に生じるノイズが、接点S1〜Snと負荷LD1〜LDnとの間の接続線を伝搬し、他の電子回路に悪影響を及ぼす問題がある。
【0005】
そこで、機械的な接点を含まず、高速動作が可能の半導体スイッチが考えられる。このような半導体スイッチとしては、バイポーラトランジスタや電界効果トランジスタ等を用いることになるが、バイポーラトランジスタは、直流電源には適用できるが交流電源には適用できないことになる。又電界効果トランジスタは、数mΩ程度の低オン抵抗の構成も知られており、交流電源にも適用可能であるが、電流容量の比較的大きい電界効果トランジスタは、内蔵ダイオード(ボディダイオードとも称される)を含む構成であり、この内蔵ダイオードを介して整流された電流が流れる問題がある。
本発明は、電源が交流の場合でも、高速動作が可能の電界効果トランジスタを用いたスイッチ回路を提供することを目的とする。
【0006】
【課題を解決するための手段】
本発明のスイッチ回路は、図1を参照して説明すると、電源PWと負荷LD1〜LDnとの間に、それぞれ内蔵ダイオードD1,D2が逆極性となるように直列に接続した2個の電界効果トランジスタQ1,Q2と、この2個の電界効果トランジスタQ1,Q2のゲートに制御電圧を印加して、この2個の電界効果トランジスタQ1,Q2をオン,オフ制御する制御回路CON1〜CONnとを備え、この制御回路CON1〜CONnは、制御信号をベースに加える制御トランジスタと、この制御トランジスタによって制御する相補型トランジスタと、光電変換器により変換された動作電圧を、相補型トランジスタの一方の導電型のトランジスタと、このトランジスタに対して順方向の極性に接続したダイオードとを介して、前記2個の電界効果トランジスタQ1,Q2のゲートに印加し、他方の導電型のトランジスタと、このトランジスタに対して順方向の極性に接続したダイオードとを介して、前記2個の電界効果トランジスタQ1,Q2のゲートの充電電荷を放電させる構成を有するものである。
【0007】
又制御回路CON1〜CONnは、光電変換器により変換された動作電圧を、制御信号に従って電界効果トランジスタQ1,Q2のゲートに印加するトランジスタを備えることができる。又光電変換器により変換された動作電圧を、オン制御信号に従って、電界効果トランジスタQ1,Q2のゲートに印加する第1のトランジスタと、オフ制御信号に従って、電界効果トランジスタQ1,Q2のゲートの入力容量の充電電荷を放電させる第2のトランジスタとを備えることができる。又制御回路は、制御信号をベースに加える制御トランジスタと、この制御トランジスタによって制御する相補型トランジスタとを含み、光電変換器により変換された動作電圧を、相補型トランジスタの一方の導電型のトランジスタを介して電界効果トランジスタのゲートに印加し、他方の導電型のトランジスタを介して電界効果トランジスタの入力容量の充電電荷を放電させるように接続した構成とすることができる。
【0008】
【発明の実施の形態】
図1は本発明の第1の実施の形態の説明図であり、PWは電源、LD1〜LDnはモータ,電磁クラッチ等の負荷、Q1,Q2は電界効果トランジスタ、D1,D2は電界効果トランジスタの内蔵ダイオード、CON1〜CONnは制御回路、C1〜Cnはコンデンサ、PC1〜PCnは太陽電池等の起電力型半導体素子からなる光電変換器、Pは発光ダイオードやランプ等の光源、cont1〜contnは図示を省略した上位の制御部からの制御信号を示す。
【0009】
2個の電界効果トランジスタQ1,Q2のソースを共通に接続し、一方の電界効果トランジスタQ1のドレインを電源PWに接続し、他方の電界効果トランジスタQ2のドレインを負荷に接続する。即ち、内蔵ダイオードD1,D2が逆極性となるように直列に接続する。それにより、電界効果トランジスタQ1,Q2をオフとすると、電源PWが直流電源の場合は確実にオフとなり、交流電源の場合でも、内蔵ダイオードD1,D2は逆極性であるから、確実にオフとすることができる。又電界効果トランジスタQ1,Q2をオンすれば、電源PWが直流でも交流でも負荷に動作電力を供給することができる。
【0010】
又制御回路CON1〜CONnは、電界効果トランジスタQ1,Q2のオン,オフ制御の為のゲート電圧を制御信号cont1〜contnに従って印加するもので、この制御回路CON1〜CONnは、電源PWとは電気的に絶縁された状態とする必要がある。その為に、トランスの一次巻線を例えば電源PWに接続し、そのトランスに制御回路CON1〜CONn対応の二次巻線を設け、それぞれ整流平滑回路を接続して、制御回路CON1〜CONnの電源とすることもできる。その場合、トランスや整流平滑回路による専有面積が大きくなる。
【0011】
そこで、図示のように、光源Pと、制御回路CON1〜CONn対応の光電変換器PC1〜PCnを設け、発光ダイオードやランプ等の光源Pを電源PW等により点灯し、その発光光線を光電変換器PC1〜PCnに入射し、光電変換器PC1〜PCnの変換出力電圧をコンデンサC1〜Cnに蓄積し、コンデンサC1〜Cnの端子電圧を制御回路CON1〜CONnから電界効果トランジスタQ1,Q2のゲートに印加するゲート電圧とする。この場合、光電変換器PC1〜PCn対応の光源を設け、フォトカプラ構成とすることも可能である。
【0012】
前述のように、2個の電界効果トランジスタQ1,Q2を直列に接続したスイッチ回路であるから、無接点構成で、且つ高速動作が可能であり、又低オン抵抗であるから、ノイズの発生もなく、負荷LD1〜LDnの動作のオン,オフを高速に制御し、且つ低電力損失の構成とすることができる。
【0013】
図2は本発明の第2の実施の形態の説明図であり、Q1,Q2は電界効果トランジスタ、PWは電源、LDは負荷、PCは光電変換器、Cはコンデンサ、Q3はトランジスタ、R1は抵抗、Cinは電界効果トランジスタQ1,Q2の入力容量、contは制御信号を示す。なお、光電変換器PCに対する光源と、電界効果トランジスタQ1,Q2の内蔵ダイオードD1,D2との図示を省略している。
【0014】
光電変換器PCに光源から入射する光をオン,オフして、電界効果トランジスタQ1,Q2のゲート電圧のオン,オフを制御することも考えられるが、太陽電池等の光起電力型の半導体素子による光電変換器PCは、動作速度が遅いので、制御信号に対応してゲート電圧を急速に立上げることが困難である。そこで、前述のように、光電変換器PCにより変換された電圧によってコンデンサCを充電して、制御回路の電源とし、トランジスタQ3によりゲート電圧のオン,オフを高速に制御するものである。
【0015】
例えば、制御信号contをハイレベル(“1”)とすると、トランジスタQ3がオンとなり、コンデンサCの端子電圧をゲート電圧として電界効果トランジスタQ1,Q2のゲートに印加し、入力容量Cinを急速充電し、その端子電圧が閾値を超えることにより、電界効果トランジスタQ1,Q2はオンとなる。それにより、電源PWから負荷LDに動作電力が供給され、負荷LDは動作を開始する。
【0016】
又制御信号contをローベル(“0”)とすると、トランジスタQ3はオフとなり、抵抗R1を介して電界効果トランジスタQ1,Q2の入力容量Cinに蓄積された電荷が放電され、ゲート電位が閾値以下に低下すると、電界効果トランジスタQ1,Q2はオフとなり、電源PWから負荷LDに供給されていた動作電力が遮断され、負荷LDは動作を停止する。
【0017】
図3は動作説明図であり、(a)は制御信号contを示し、(b)は電界効果トランジスタQ1,Q2のドレイン・ソース間電圧を示す。なお、Vpは電源電圧である。例えば、(a)に示すように、制御信号contを“1”とすると、トランジスタQ3が高速にオンとなり、電界効果トランジスタQ1,Q2のゲートにコンデンサCの端子電圧を印加して、電界効果トランジスタQ1,Q2を高速にオンとすることができる。従って、電界効果トランジスタQ1,Q2のドレイン・ソース間電圧は電源電圧Vpから急速に零となる。
【0018】
又制御信号contを“0”とすると、トランジスタQ3はオフとなり、前述のように、抵抗R1を介して電界効果トランジスタQ1,Q2の入力容量Cinの蓄積電荷が放電する。その時、抵抗R1を含む時定数に従って電界効果トランジスタQ1,Q2のゲート電圧が低下し、(b)に示すように、ドレイン・ソース間電圧は傾斜した特性で電源電圧Vpに上昇する。図2に示す制御回路の構成は、電界効果トランジスタQ1,Q2の高速オンにより、負荷LDにタイミングの遅れが生じないように動作電圧を印加することができる。
【0019】
図4は本発明の第3の実施の形態の説明図であり、図2と同一符号は同一部分を示し、Q3を第1のトランジスタとし、Q4を第2のトランジスタとした場合を示し、第1のトランジスタQ3のベースに制御信号onを印加し、又第2のトランジスタQ4のベースに制御信号offを印加する構成とする。即ち、“1”の制御信号onを第1のトランジスタQ3のベースに印加して、このトランジスタQ3をオンとすることにより、コンデンサCの端子電圧を電界効果トランジスタQ1,Q2のゲートに印加してターンオンさせる。この時、制御信号offを“0”として第2のトランジスタQ4をオフとしておくものである。
【0020】
次に制御信号onを“0”、制御信号offを“1”とすると、第1のトランジスタQ3はオフ、第2のトランジスタQ4はオンとなり、電界効果トランジスタQ1,Q2の入力容量Cinの蓄積電荷を、第2のトランジスタQ4により高速放電させて、電界効果トランジスタQ1,Q2のターンオフを高速化することができる。従って、電源PWから負荷LDに印加する動作電圧の高速オン並びに高速オフを実現することができる。
【0021】
この場合、第1のトランジスタQ3と第2のトランジスタQ4とが同時にオンとならないように制御信号on,offのタイミングを設定する必要がある。例えば、図3の(c),(d)に示す制御信号on,offのそれぞれの立上りと立下りとの間にガードタイムt1,t2を設定するもので、t1=t2とすることもできる。それにより、トランジスタQ3,Q4の同時オンを防止することができる。又電界効果トランジスタQ1,Q2のドレイン・ソース間電圧は(e)に示すものとなる。
【0022】
図5は本発明の第4の実施の形態の説明図であり、図2と同一符号は同一部分を示し、Q5,Q6はnpn型のpnp型との相補型トランジスタ、Q7はpnp型の制御トランジスタ、R2は抵抗を示す。相補型トランジスタQ5,Q6の共通接続のエミッタに電界効果トランジスタQ1,Q2のゲートを接続し、制御トランジスタQ7のコレクタを、相補型トランジスタQ5,Q6のベースに接続する。
【0023】
従って、制御信号contを“1”とすると、制御トランジスタQ7はオフとなり、相補型トランジスタQ5,Q6の一方のトランジスタQ5がオン、他方のトランジスタQ6がオフとなる。それにより、コンデンサCの端子電圧がトランジスタQ5を介して電界効果トランジスタQ1,Q2のゲートに印加され、電界効果トランジスタQ1,Q2はオンとなり、電源PWから負荷LDに動作電力が供給される。
【0024】
又制御信号contを“0”とすると、制御トランジスタQ7はオンとなり、相補型トランジスタの一方のトランジスタQ5はオフ、他方のトランジスタQ6はオンとなり、電界効果トランジスタQ1,Q2の入力容量Cinの充電電荷を急速放電し、電界効果トランジスタQ1,Q2はオフなり、電源PWから負荷LDに供給する動作電力は遮断される。
【0025】
この場合の制御信号contを図2の(f)に示すものとすると、電界効果トランジスタのドレイン・ソース間電圧は、図2の(g)に示すものとなる。即ち、“1”の制御信号contにより電界効果トランジスタQ1,Q2が高速にオンとなって、ドレイン・ソース間電圧は零となり、“0”の制御信号contにより電界効果トランジスタQ1,Q2が高速にオフとなって、ドレイン・ソース間電圧は電源PWの電圧Vpとなる。
【0026】
図6は本発明の第5の実施の形態の説明図であり、図5と同一符号は同一部分を示し、D3,D4はダイオードである。相補型トランジスタQ5,Q6のエミッタに接続したダイオードD3,D4は、順方向電圧降下をバイアス用として利用するもので、トランジスタQ5がターンオフする前にトランジスタQ6がターンオンしないように、トランジスタQ6のエミッタ電位を低下させ、又トランジスタQ6がターンオフする前にトランジスタQ5がターンオンしないように、トランジスタQ5のエミッタ電位を低下させる構成としたものである。又電界効果トランジスタQ1,Q2のオン,オフ制御については、図5に示す場合と同様であるから重複した説明は省略する。
【0027】
【発明の効果】
以上説明したように、本発明は、電源PWと負荷LD1〜LDnとの間に、それぞれ内蔵ダイオードD1,D2が逆極性となるように直列に接続した2個の電界効果トランジスタQ1,Q2と、この2個の電界効果トランジスタQ1,Q2のゲートに制御電圧を印加して、電界効果トランジスタQ1,Q2をオン,オフ制御する制御回路CON1〜CONnとを備えているもので、電源PWが交流電源の場合でも直流電源の場合でも適用可能あり、各種の負荷を断続駆動する場合に、動作電圧のオン,オフを高速で且つ低損失で制御できる利点がある。又光電変換器PCを制御回路CON1〜CONnの電源とすることにより、小型且つ軽量化することができる。又この光電変換器PCを電源としてトランジスタによって電界効果トランジスタQ1,Q2のゲート電圧のオン,オフを高速制御することより、電界効果トランジスタQ1,Q2のオン,オフを高速化することができる利点がある。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の説明図である。
【図2】本発明の第2の実施の形態の説明図である。
【図3】動作説明図である。
【図4】本発明の第3の実施の形態の説明図である。
【図5】本発明の第4の実施の形態の説明図である。
【図6】本発明の第5の実施の形態の説明図である。
【図7】従来例の説明図である。
【符号の説明】
Q1,Q2 電界効果トランジスタ
D1,D2 内蔵ダイオード
PW 電源
LD1〜LDn 負荷
CON1〜CONn 制御回路
cont1〜contn 制御信号
C1〜Cn コンデンサ
PC1〜PCn 光電変換器
P 光源
Claims (1)
- 電源と負荷との間に、それぞれ内蔵ダイオードが逆極性となるように直列に接続した2個の電界効果トランジスタと、
該2個の電界効果トランジスタの共通に接続したゲートに制御電圧を印加して該2個の電界効果トランジスタをオン,オフ制御する制御回路とを備え、
前記制御回路は、制御信号をベースに加える制御トランジスタと、該制御トランジスタによって制御される共通ベース接続の一方の導電型のトランジスタと他方の導電型のトランジスタと、該一方の導電型のトランジスタのエミッタと他方の導電型のトランジスタのエミッタとの間に順方向に直列に接続した2個のダイオードと、前記一方の導電型のトランジスタと他方の導電型のトランジスタとの動作電源電圧を印加する光電変換器とを備え、前記2個のダイオード間の接続点に前記2個の電界効果トランジスタの共通接続のゲートを接続した構成を備えた
ことを特徴とするスイッチ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000291521A JP3707002B2 (ja) | 2000-09-26 | 2000-09-26 | スイッチ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000291521A JP3707002B2 (ja) | 2000-09-26 | 2000-09-26 | スイッチ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002100970A JP2002100970A (ja) | 2002-04-05 |
JP3707002B2 true JP3707002B2 (ja) | 2005-10-19 |
Family
ID=18774580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000291521A Expired - Lifetime JP3707002B2 (ja) | 2000-09-26 | 2000-09-26 | スイッチ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3707002B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE202005007220U1 (de) * | 2005-05-06 | 2006-09-21 | Ellenberger & Poensgen Gmbh | Schutzschaltersystem |
WO2012133186A1 (ja) * | 2011-03-31 | 2012-10-04 | 三洋電機株式会社 | スイッチ回路制御部及び充放電システム |
-
2000
- 2000-09-26 JP JP2000291521A patent/JP3707002B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002100970A (ja) | 2002-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6876245B2 (en) | High speed bi-directional solid state switch | |
US6559689B1 (en) | Circuit providing a control voltage to a switch and including a capacitor | |
CN111512555B (zh) | 用于功率电子电路的灵活自举 | |
US4581542A (en) | Driver circuits for emitter switch gate turn-off SCR devices | |
US5952740A (en) | Load drive device | |
US11804835B2 (en) | Method and system of operating a bi-directional double-base bipolar junction transistor (B-TRAN) | |
CA2267544A1 (en) | Gate control circuit for voltage drive switching element | |
EP3817232B1 (en) | Nmos switch driving circuit and power supply device | |
US20040164785A1 (en) | On chip power supply | |
EP3017542A1 (en) | A gate drive circuit and a method for controlling a power transistor | |
CN111030431B (zh) | 半导体装置 | |
JP2000510676A (ja) | バッテリ充電器 | |
US20020163366A1 (en) | Inductive load driving circuit | |
KR0164638B1 (ko) | 광 결합기 장치 | |
EP3849082B1 (en) | Clamp circuit for power switches | |
JP3707002B2 (ja) | スイッチ回路 | |
US6169431B1 (en) | Drive circuit for a controllable semiconductor component | |
CN210578244U (zh) | 一种晶体管模块及其半导体模块和电压变换电路 | |
CN216056801U (zh) | 电源转换器 | |
US7671665B2 (en) | Constant-ON state high side switch circuit | |
JPH07337020A (ja) | 直交変換装置 | |
CN220457386U (zh) | 混合式固态开关装置 | |
US5777865A (en) | Power conversion apparatus and its controlling method | |
JP3321203B2 (ja) | 絶縁型スイッチング回路、シールド機能を持つ絶縁型スイッチング回路および絶縁型スイッチング回路 | |
CN114793110B (zh) | 用于功率半导体电路的控制电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050720 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3707002 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080812 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130812 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R255 | Notification that request for automated payment was rejected |
Free format text: JAPANESE INTERMEDIATE CODE: R2525 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |