JPS608656B2 - Ｇｔｏのゲ−ト回路 - Google Patents
Ｇｔｏのゲ−ト回路Info
- Publication number
- JPS608656B2 JPS608656B2 JP55151917A JP15191780A JPS608656B2 JP S608656 B2 JPS608656 B2 JP S608656B2 JP 55151917 A JP55151917 A JP 55151917A JP 15191780 A JP15191780 A JP 15191780A JP S608656 B2 JPS608656 B2 JP S608656B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gto
- turn
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for dc voltages or currents
Landscapes
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
Description
【発明の詳細な説明】
本発明は、ＧＴ○（ゲートターンオフサィリスタ）のゲ
ート回路に関する。
ート回路に関する。
ＧＴＯは、そのゲートカソード間（Ｇ一Ｋ間）にゲート
回路から順、逆方向の電圧を加えることによりそのオン
オフ制御が行なえるので、電力制御用スイッチ素子とし
て好適である。
回路から順、逆方向の電圧を加えることによりそのオン
オフ制御が行なえるので、電力制御用スイッチ素子とし
て好適である。
第１図には、ＧＴＯのオンオフ制御を行なうゲート回路
の従来例が示されている。
の従来例が示されている。
図において、ＧＴＯＩ ＯのゲートがＧ、カソードがＫ
、そしてＧＴＯＩＯのアノード電流がｉＴ、ゲート電流
がｉｃで表わされており、ゲート回路は、ゲートＧ・カ
ソードＫ間に並列接続されたターンオン用のゲート回路
１２及びターンオフ用のゲート回路１４から構成されて
いる。ゲート回路１２には負側がカソードＫに接続され
た直流電源１６が設けられており、この直流電源１６の
正側は、ゲートＧにェミッタが援続されたトランジスタ
１８のコレクタに抵抗２０を介して接続されている。
、そしてＧＴＯＩＯのアノード電流がｉＴ、ゲート電流
がｉｃで表わされており、ゲート回路は、ゲートＧ・カ
ソードＫ間に並列接続されたターンオン用のゲート回路
１２及びターンオフ用のゲート回路１４から構成されて
いる。ゲート回路１２には負側がカソードＫに接続され
た直流電源１６が設けられており、この直流電源１６の
正側は、ゲートＧにェミッタが援続されたトランジスタ
１８のコレクタに抵抗２０を介して接続されている。
このトランジスタ１８のベースにはオン信号発生回路２
２からオン信号が与えられており、このオン信号が与え
られたトランジスタ１８はオン状態となり、カソードＫ
とゲートＧとの間に直流電源１６による順方向電圧が印
加される。一方、ゲート回路１４‘こは、負側がゲート
Ｇに接続された直流電源２４が設けられており、この直
流電源２４の正側は抵抗２６を介してカソードＫに接続
されている。
２からオン信号が与えられており、このオン信号が与え
られたトランジスタ１８はオン状態となり、カソードＫ
とゲートＧとの間に直流電源１６による順方向電圧が印
加される。一方、ゲート回路１４‘こは、負側がゲート
Ｇに接続された直流電源２４が設けられており、この直
流電源２４の正側は抵抗２６を介してカソードＫに接続
されている。
そして、抵抗２６には直流電源２４と抵抗２６の接続点
にコレクタが接続されたトランジスタ２８が並列接続さ
れている。このトランジスタ２８のベースにはオフ信号
発生回路３０からオフ信号が与えられており、このオフ
信号が与えられたトランジスタ３川まオン状態となり、
カソードＫとゲートＧとの間に直流電源２４の逆方向電
圧が直接印加される。尚、直流電源２４は、第２図に示
す様に周波数特性の良いコンデンサ２４ａとこのコンデ
ンサ２４ａの充電用直流電源２４ｂとから構成されてい
る。第１図従来装置は、以上の構成から成り、以下、そ
の作用を第３図の各部波形図を用いて説明する。
にコレクタが接続されたトランジスタ２８が並列接続さ
れている。このトランジスタ２８のベースにはオフ信号
発生回路３０からオフ信号が与えられており、このオフ
信号が与えられたトランジスタ３川まオン状態となり、
カソードＫとゲートＧとの間に直流電源２４の逆方向電
圧が直接印加される。尚、直流電源２４は、第２図に示
す様に周波数特性の良いコンデンサ２４ａとこのコンデ
ンサ２４ａの充電用直流電源２４ｂとから構成されてい
る。第１図従来装置は、以上の構成から成り、以下、そ
の作用を第３図の各部波形図を用いて説明する。
尚、第３図において、Ａはトランジスタ２８へ与えられ
るオフ信号を示し「Ｂはゲート電流ｉＧを示し、Ｃはア
ノード電流ｉＴを示し、ＤはゲートＧ−カソードＫ間の
電圧Ｖｃ‐Ｋを示している。オン信号発生回路２２のオ
ン信号がトランジスター８のベースに供給されてトラン
ジスタ１８がオンとなり、ゲートＧ・カソードＫ間に直
流電源１６の順方向電圧が印加され、ゲート電流ｉｃが
ゲートＧに直流電源１６から抵抗２０を介して供結され
、ＧＴＯＩＯがオンとなる。
るオフ信号を示し「Ｂはゲート電流ｉＧを示し、Ｃはア
ノード電流ｉＴを示し、ＤはゲートＧ−カソードＫ間の
電圧Ｖｃ‐Ｋを示している。オン信号発生回路２２のオ
ン信号がトランジスター８のベースに供給されてトラン
ジスタ１８がオンとなり、ゲートＧ・カソードＫ間に直
流電源１６の順方向電圧が印加され、ゲート電流ｉｃが
ゲートＧに直流電源１６から抵抗２０を介して供結され
、ＧＴＯＩＯがオンとなる。
一方、ＧＴＯＩＯをオン状態からターンオフさせるには
、オフ信号発生回路３０からトランジスタ２８のベース
に第２図Ａのオフ信号を供給させてトランジスタ２８を
オンさせる。すると、直流電源２４からトランジスタ２
８を介して図中矢印Ａで示した回路中に第３図Ｂのゲー
ト電流ｉＧが流れ、ＧＴＯＩＯが第３図Ｃの様にターン
オフする。更にこのターンオフが行なわれた後トランジ
スタ２８がオフとされたときには、直流電源２４の直流
電圧Ｖｏが抵抗２６を介してＧＴＯＩ ＯのゲートＧ・
カソードＫ間に逆バイアスとして第３図Ｄの様に印加さ
れる。これによってＧＴＯＩ Ｏの信頼性が確保されて
いる。以上説明した様に、ゲート回路１２，１４により
ＧＴＯＩ Ｏのゲ−ト制御が行なえる。
、オフ信号発生回路３０からトランジスタ２８のベース
に第２図Ａのオフ信号を供給させてトランジスタ２８を
オンさせる。すると、直流電源２４からトランジスタ２
８を介して図中矢印Ａで示した回路中に第３図Ｂのゲー
ト電流ｉＧが流れ、ＧＴＯＩＯが第３図Ｃの様にターン
オフする。更にこのターンオフが行なわれた後トランジ
スタ２８がオフとされたときには、直流電源２４の直流
電圧Ｖｏが抵抗２６を介してＧＴＯＩ ＯのゲートＧ・
カソードＫ間に逆バイアスとして第３図Ｄの様に印加さ
れる。これによってＧＴＯＩ Ｏの信頼性が確保されて
いる。以上説明した様に、ゲート回路１２，１４により
ＧＴＯＩ Ｏのゲ−ト制御が行なえる。
ところが、ＧＴＯＩＯのゲート制御において、ターンオ
フ可能なアノード電流はターンオン可能なアノ−ド電流
より４・さいという問題があり、結局、ＧＴＯＩ ０の
ゲート制御可能なアノード電流（可制御アノード電流）
はターンオフ可能なアノード電流により決定される。そ
こでターンオフ可能なァノード電流（以下、可制御アノ
ード電流）をなるべく大きく取ってＧＴＯを有効に利用
したいという要求がある。ここで、可制御アノード電流
を大きく取るためには、１ −ｄｉＧ／ｄｔを大きくす
る。
フ可能なアノード電流はターンオン可能なアノ−ド電流
より４・さいという問題があり、結局、ＧＴＯＩ ０の
ゲート制御可能なアノード電流（可制御アノード電流）
はターンオフ可能なアノード電流により決定される。そ
こでターンオフ可能なァノード電流（以下、可制御アノ
ード電流）をなるべく大きく取ってＧＴＯを有効に利用
したいという要求がある。ここで、可制御アノード電流
を大きく取るためには、１ −ｄｉＧ／ｄｔを大きくす
る。
２ ゲ−ト電流ｉＧのピーク値ＩＧ。
を大きくする。ことが有効であることから、以上の従来
装置は、ゲート回路１４の配線を極力短い配線にて行な
って配線ィンダクタンスを少なくし、前述した様に直流
電源２４を周波数特性の良いコンデンサ２４ａとこの充
電用直流電源２４ｂとから構成してコンデンサ２４ａに
蓄積されて電荷を短時間で放出することとしている。
装置は、ゲート回路１４の配線を極力短い配線にて行な
って配線ィンダクタンスを少なくし、前述した様に直流
電源２４を周波数特性の良いコンデンサ２４ａとこの充
電用直流電源２４ｂとから構成してコンデンサ２４ａに
蓄積されて電荷を短時間で放出することとしている。
しかしながら、以上説明した従来装置ではＧＴＯＩ Ｏ
がオフ状態となっているときには、直流電源２４の電圧
ＶＧがＧＴＯＩＯのゲートＧーカソードＫ間の降伏電圧
近くに選定されることかり、一ｄｉＧ／ｄｔを大きくし
、ゲート電流ｉＧのピーク値ＩＧ。
がオフ状態となっているときには、直流電源２４の電圧
ＶＧがＧＴＯＩＯのゲートＧーカソードＫ間の降伏電圧
近くに選定されることかり、一ｄｉＧ／ｄｔを大きくし
、ゲート電流ｉＧのピーク値ＩＧ。
を大きくすることができず、可制御アノード電流を十分
大きくすることができなかった。本発明は上記従来の課
題に鑑み為されたものであり、その目的は、ゲート条件
の改善を図ることにより、信頼性が高くかつ大きな可制
御アノード電流が得られるＧＴＯのゲート回路を提供す
ることにある。
大きくすることができなかった。本発明は上記従来の課
題に鑑み為されたものであり、その目的は、ゲート条件
の改善を図ることにより、信頼性が高くかつ大きな可制
御アノード電流が得られるＧＴＯのゲート回路を提供す
ることにある。
上記目的を達成する為に本発明は、ターンオン用ゲート
回路と、ターンオフ用ゲート回路と、を有するＧＴＯの
ゲート回路において、ターンオフ用ゲート回路は、ＧＴ
Ｏのゲート・カソード間に接続されたターンオフ用直流
電源とスイッチとの直列回路と、前記スイッチに並列接
続された第１の抵抗と、ＧＴＯのゲート・カソード間に
接続された第２の抵抗と、前記スイッチを駆動してＧＴ
Ｏのゲート・カソード間に前記直流電源によるターンオ
フ電圧を印加し、次に前記スイッチを反転駆動してＧＴ
Ｏのゲート・カソード間に前記第１及び第２の抵抗によ
り分圧され前記直流電源の出力電圧を印加するスイッチ
制御回路と、を有することを特徴とする。
回路と、ターンオフ用ゲート回路と、を有するＧＴＯの
ゲート回路において、ターンオフ用ゲート回路は、ＧＴ
Ｏのゲート・カソード間に接続されたターンオフ用直流
電源とスイッチとの直列回路と、前記スイッチに並列接
続された第１の抵抗と、ＧＴＯのゲート・カソード間に
接続された第２の抵抗と、前記スイッチを駆動してＧＴ
Ｏのゲート・カソード間に前記直流電源によるターンオ
フ電圧を印加し、次に前記スイッチを反転駆動してＧＴ
Ｏのゲート・カソード間に前記第１及び第２の抵抗によ
り分圧され前記直流電源の出力電圧を印加するスイッチ
制御回路と、を有することを特徴とする。
以下、図面に基づいて本発明の好適な実施例を説明する
。
。
第４図には本発明の好適な実施例が示されており、第１
図と同一部材には同一符号を付して説明を省略する。
図と同一部材には同一符号を付して説明を省略する。
本実施例において、第１図従来装置と異なる点は、抵抗
３２がＧＴＯＩＯのゲートＧ・カソ・‐ドＫ間に接続さ
れている事、直流電源２４の出力電圧がＧＴＯＩＯのゲ
ートＧ・カソードＫ間降伏電圧より高い電圧に設定され
ている事、更に、抵抗２６と抵抗３２の値が適当な値に
設定されている事である。
３２がＧＴＯＩＯのゲートＧ・カソ・‐ドＫ間に接続さ
れている事、直流電源２４の出力電圧がＧＴＯＩＯのゲ
ートＧ・カソードＫ間降伏電圧より高い電圧に設定され
ている事、更に、抵抗２６と抵抗３２の値が適当な値に
設定されている事である。
尚、オフ信号発生回路３０よりスイッチ制御回路が構成
されている。本発明の好適な実施例は以上の構成から成
り、以下その作用を第５図の各部波形図を用いて説明す
る。
されている。本発明の好適な実施例は以上の構成から成
り、以下その作用を第５図の各部波形図を用いて説明す
る。
第５図Ａに示される様にトランジスタ２８のベースにオ
ン駆動信号（第１図従来装置ではオフ信号）が与えられ
ると、ゲートＧ・カソードＫ間にその降伏電圧より高い
直流電源２４の出力電圧が印加され、ゲート電流ＩＧが
第５図Ｂの様に流れる。
ン駆動信号（第１図従来装置ではオフ信号）が与えられ
ると、ゲートＧ・カソードＫ間にその降伏電圧より高い
直流電源２４の出力電圧が印加され、ゲート電流ＩＧが
第５図Ｂの様に流れる。
すると、アノード電流ｉＴ及びゲートＧ・カソード間電
圧ＶＧ‐Ｋが第５図Ｃ，Ｄの様に降下する。そして、第
１図従来装置と同様のタイミングにてトランジスタ２８
へのオン駆動信号が停止されると、ＧＴＯＩＯのゲート
Ｇ・カソードＫ間には、次の電圧が印加される。式２Ｒ
２ＸＶＧ 但し、ＶＧは直流電源２４の出力電圧、Ｒ，は抵抗２６
の抵抗値、Ｒ２は抵抗３２の抵抗値である。
圧ＶＧ‐Ｋが第５図Ｃ，Ｄの様に降下する。そして、第
１図従来装置と同様のタイミングにてトランジスタ２８
へのオン駆動信号が停止されると、ＧＴＯＩＯのゲート
Ｇ・カソードＫ間には、次の電圧が印加される。式２Ｒ
２ＸＶＧ 但し、ＶＧは直流電源２４の出力電圧、Ｒ，は抵抗２６
の抵抗値、Ｒ２は抵抗３２の抵抗値である。
したがって、Ｒ，及びＲ２の値を適当に選定することに
よってＧＴＯＩＯのゲートＧ・カソードＫ間に印加され
る電圧をその降伏電圧以下とすることができる。
よってＧＴＯＩＯのゲートＧ・カソードＫ間に印加され
る電圧をその降伏電圧以下とすることができる。
したがって、本実施例によれば、簡単な回路構成により
、ＧＴＯＩＯのゲート条件を改善して可制御アノード電
流の増大を図ることができる。
、ＧＴＯＩＯのゲート条件を改善して可制御アノード電
流の増大を図ることができる。
第１図はＧＴＯのゲート回路の従来例を示す回路図、第
２図は第１図従来装置の直流電源２４の説明図、第３図
は第１図従釆装置の各部波形図、第４図は本発明の好適
な第１実施例を示す回路図、第５図は第１実施例の各部
波形図である。 各図中同一部材には同一符号を付し、１川まＧＴ○、１
４はターンオフ用ゲート回路、２４は直流電源、２６
は抵抗、２８はトランジスタ、３川まスイッチ制御回路
、３２は抵抗である。第１鰯繁２図 第３図 第４図 機５図
２図は第１図従来装置の直流電源２４の説明図、第３図
は第１図従釆装置の各部波形図、第４図は本発明の好適
な第１実施例を示す回路図、第５図は第１実施例の各部
波形図である。 各図中同一部材には同一符号を付し、１川まＧＴ○、１
４はターンオフ用ゲート回路、２４は直流電源、２６
は抵抗、２８はトランジスタ、３川まスイッチ制御回路
、３２は抵抗である。第１鰯繁２図 第３図 第４図 機５図
Claims (1)
- 【特許請求の範囲】 １ ターンオン用ゲート回路と、ターンオフ用ゲート回
路と、を有するＧＴＯのゲート回路において、ターンオ
フ用ゲート回路は、ＧＴＯのゲート・カソード間に接続
されたターンオフ用直流電源とスイツチとの直列回路と
、前記スイツチに並列接続たれた第１の抵抗と、ＧＴＯ
のゲート・カソード間に接続された第２の抵抗と、前記
スイツチを駆動してＧＴＯのゲート・カソード間に前記
直流電源によるターンオフ電圧を印加し、次に前記スイ
ツチを反転駆動してＧＴＯのゲート・カソード間に前記
第１及び第２の抵抗により分圧され前記直流電源の出力
電圧を印加するスイツチ制様回路と、を有することを特
徴とするＧＴＯのゲート回路。 ２ 特許請求の範囲１記載の装置において、ターンオフ
用直流電源の出力電圧は、ＧＴＯのゲート・カソード間
降伏電圧より高く設定されていることを特徴とするＧＴ
Ｏのゲート回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55151917A JPS608656B2 (ja) | 1980-10-29 | 1980-10-29 | Ｇｔｏのゲ−ト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55151917A JPS608656B2 (ja) | 1980-10-29 | 1980-10-29 | Ｇｔｏのゲ−ト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5775032A JPS5775032A (en) | 1982-05-11 |
| JPS608656B2 true JPS608656B2 (ja) | 1985-03-05 |
Family
ID=15529015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55151917A Expired JPS608656B2 (ja) | 1980-10-29 | 1980-10-29 | Ｇｔｏのゲ−ト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS608656B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6432654U (ja) * | 1987-08-24 | 1989-03-01 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2535493B2 (ja) * | 1993-06-15 | 1996-09-18 | 天龍化学工業株式会社 | 広口容器用のオ―バ―キャップ |
| EP2793397B1 (en) * | 2013-04-19 | 2016-01-13 | ABB Technology AG | Current switching device with IGCT |
-
1980
- 1980-10-29 JP JP55151917A patent/JPS608656B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6432654U (ja) * | 1987-08-24 | 1989-03-01 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5775032A (en) | 1982-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09504160A (ja) | パルス幅変調ｄｃ／ｄｃブーストコンバータ | |
| JPH0946201A (ja) | 絶縁ゲート型半導体装置の駆動方法及び装置 | |
| JP2760590B2 (ja) | 電圧駆動形素子の駆動回路 | |
| JPS608656B2 (ja) | Ｇｔｏのゲ−ト回路 | |
| JP4443859B2 (ja) | チャージポンプ駆動回路 | |
| JPH0583100A (ja) | Ｍｏｓｆｅｔの駆動回路 | |
| JPH0221693B2 (ja) | ||
| JPS6162367A (ja) | 多重電極半導体電力装置をドライブするための電源 | |
| US3938027A (en) | Electrical thyristor circuit | |
| US3840275A (en) | Switching circuit utilizing gate controlled switching device | |
| JPH0226813B2 (ja) | ||
| JP4581231B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
| JPH04588Y2 (ja) | ||
| JPS6349099Y2 (ja) | ||
| JP2001298943A (ja) | スイッチング電源回路 | |
| JP3416065B2 (ja) | 半導体素子の駆動回路 | |
| JP3048507B2 (ja) | Ｇｔｏのゲート回路 | |
| JPH06261535A (ja) | ドライブ回路 | |
| JPH10136637A (ja) | 半導体スイッチ素子のスナバ回路 | |
| JPH073828Y2 (ja) | オンゲ−ト回路 | |
| JPH0638493Y2 (ja) | Ｉｇｂｔ駆動回路 | |
| JPS5943850B2 (ja) | 半導体素子の駆動回路 | |
| JPH0318053Y2 (ja) | ||
| JPH0227633Y2 (ja) | ||
| JPH0456550B2 (ja) |