JP3720434B2 - 高誘電率の材料を用いたキャパシタ及びその製造方法 - Google Patents
高誘電率の材料を用いたキャパシタ及びその製造方法 Download PDFInfo
- Publication number
- JP3720434B2 JP3720434B2 JP28880795A JP28880795A JP3720434B2 JP 3720434 B2 JP3720434 B2 JP 3720434B2 JP 28880795 A JP28880795 A JP 28880795A JP 28880795 A JP28880795 A JP 28880795A JP 3720434 B2 JP3720434 B2 JP 3720434B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- storage electrode
- dielectric film
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000463 material Substances 0.000 title description 6
- 238000003860 storage Methods 0.000 claims description 55
- 230000004888 barrier function Effects 0.000 claims description 34
- 125000006850 spacer group Chemical group 0.000 claims description 27
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 12
- 229910052697 platinum Inorganic materials 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 7
- 229910015801 BaSrTiO Inorganic materials 0.000 claims description 3
- 229910002367 SrTiO Inorganic materials 0.000 claims description 3
- 238000000034 method Methods 0.000 description 12
- 239000004020 conductor Substances 0.000 description 11
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Ceramic Capacitors (AREA)
- Inorganic Insulating Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置のキャパシタ及びその製造方法に係り、さらに詳細には隣接したストレージ電極の間に漂遊キャパシタンスが形成されることを防止し得るキャパシタ及びその製造方法に関する。
【０００２】
【従来の技術】
ＤＲＡＭ(Dynamic Random Access Memory)装置の集積度が増加するにつれ、制限されたセルの面積内でキャパシタンスを増やすための様々な方法が提案されている。この方法は、▲１▼誘電体膜を薄膜化する方法、▲２▼キャパシタの有効面積を増やす方法、および、▲３▼誘電定数の大きい物質を使用する方法の三つに分けられる。
【０００３】
このうち、上記▲１▼の方法は、誘電体膜の厚さを１００Å以下に薄膜化する場合ファウラノードハイム(Fowler-Nordheim) 電流によって信頼性が落ちるので大容量のメモリ素子に適用しにくいという短所がある。
また、上記▲２▼の方法は、製造工程が複雑になるにつれ製造収率が低下されて高コストになるという短所がある。
【０００４】
従って、最近では上記▲３▼の方法である、高誘電率の材料、例えばSrTiO3 (以下、「ＳＴＯ」という) 、BaSrTiO3( 以下、「ＢＳＴ」という) などを誘電体膜として用いる方法が提案されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記のように高誘電率の材料を用いて積層形キャパシタを製造する場合、隣接したストレージ電極の間で漂遊キャパシタンスが発生する。この漂遊キャパシタンスは、隣接したストレージ電極の間に、プレート電極無しに誘電物質のみ存する場合に発生するキャパシタンスである。これは素子の誤動作を招き、高誘電物質で誘電体膜を形成する場合にはなお深刻である。これを図１Ａ〜図１Ｃを参照して説明する。
【０００６】
図１Ａ〜図１Ｃは従来の技術によるキャパシタの製造方法を段階的に示した断面図である。
図１Ａを参照すれば、半導体基板１０上に絶縁層１２を形成した後、前記基板１０を露出させるコンタクトホールを形成し、前記コンタクトホールの内部を導電物質で埋め立てて導電性プラグ１４を形成する。次いで、前記結果物上に導電物を蒸着して導電層１６を形成し、酸化物を蒸着した後パタニングしてマスク層１８を形成する。
【０００７】
図１Ｂを参照すれば、前記マスク層（図１Ａの１８）を蝕刻マスクとして前記導電層１６を蝕刻してストレージ電極１７を形成する。
図１Ｃを参照すれば、ストレージ電極１７の形成された前記結果物上にBSTO等の絶縁物及び導電物質を蒸着して誘電体膜２０及びキャパシタプレート電極２２を順に形成する。ここで、符号ｓは漂遊キャパシタンスの発生される部分を示す。
【０００８】
前記した従来の一般的なストレージ電極の形成方法によれば、隣接したストレージ電極の間で漂遊キャパシタンスが生ずる問題がある。
本発明の目的は、漂遊キャパシタンスの発生を根本的に抑制し得るキャパシタを提供することにある。
本発明の他の目的は、前記キャパシタを製造するに適した製造方法を提供するすることにある。
【０００９】
【課題を解決するための手段】
前記の目的を達成するために本発明は、半導体基板上に前記基板と接続するように形成されたストレージ電極と、前記ストレージ電極の下部に形成され、前記ストレージ電極を基板と接続するためのコンタクトホール及び隣接した前記ストレージ電極の間にトレンチの形成された絶縁層と、前記ストレージ電極の上部及び前記トレンチの内部に形成された誘電体膜と、前記誘電体膜の上部に形成されたプレート電極とを具備することを特徴とするキャパシタを提供する。
【００１０】
この際、前記絶縁層の表面の前記トレンチの深さは前記誘電体膜の厚さより深く形成され、前記誘電体膜は２００Å〜５００Åの厚さに形成されることが望ましい。
前記の目的を達成するために本発明はさらに、半導体基板上に形成されたストレージ電極と、前記ストレージ電極の下部に形成されたバリア層と、前記ストレージ電極およびバリア層の側壁に形成されたスペーサと、前記バリア層の下部に形成され、前記バリア層の基板と接続するためのコンタクトホール及びスペーサとスペーサの間にトレンチの形成された絶縁層と、前記ストレージ電極の上部及び前記トレンチの内部に形成され前記バリア層とは前記スペーサで離隔された誘電体膜と、前記誘電体膜の上部に形成されたプレート電極を具備しており、前記ストレージ電極と前記スペーサとは共に白金で形成されることを特徴とするキャパシタを提供する。
【００１１】
この際、前記誘電体膜はPbZrTiO3（以下、「ＰＺＴ」という）、ＢＳＴ、ＳＴＯ、BaTiO3、PbTiO3及びBi4Ti3O12から選択されたいずれか一つより形成され、前記バリア層は耐火金属で形成されることが望ましい。
前記他の目的を達成するために本発明は、半導体基板上に絶縁層を形成した後パタニングしてコンタクトホールを形成する第１段階と、前記コンタクトホールを導電性プラグで埋め立てる第２段階と、前記第２段階で得られた結果物上に導電層を形成する第３段階と、前記導電層上にマスク層を形成する第４段階と、前記第４段階で得られた結果物に対するオーバーエッチングを施してキャパシタのストレージ電極を形成し、前記絶縁層の表面にトレンチを形成する第５段階と、前記第５段階で得られた結果物上にキャパシタの誘電体膜を形成する第６段階と、前記誘電体膜の上部にキャパシタのプレート電極を形成する第７段階とを具備することを特徴とするキャパシタの製造方法を提供する。
【００１２】
本発明の望ましい実施例によれば、前記絶縁層の表面の前記トレンチの深さは前記誘電体膜の厚さより深く形成する。
前記他の目的を達成するために本発明はさらに、半導体基板上に絶縁層を形成した後パタニングしてコンタクトホールを形成する段階と、前記コンタクトホールを導電性プラグで埋め立てる段階と、コンタクトホールを埋め立てる前記段階で得られた結果物上にバリア層及び導電層を順に形成する段階と、ストレージ電極のパターン形成のためのマスクを利用して前記導電層及びバリア層をパタニングする段階と、パタニングされた前記導電層からなるストレージ電極及びパタニングされたバリア層の側壁にスペーサを形成する段階と、前記スペーサをマスクとして前記絶縁層を蝕刻して前記絶縁層上にトレンチを形成する段階と、トレンチを形成する前記段階で得られた結果物上にキャパシタの誘電体膜を形成する段階と、前記誘電体膜の上部にキャパシタのプレート電極を形成する段階とを具備しており、前記ストレージ電極と前記スペーサとを共に白金で形成することを特徴とするキャパシタの製造方法を提供する。
【００１３】
ここで、前記スペーサを形成するための導電物は５００Åの厚さに形成することが望ましい。
【００１４】
【発明の実施の形態】
以下、添付した図面に基づき本発明を詳細に説明する。
図２Ａ〜図２Ｃは、本発明の第１実施例によるキャパシタの製造方法を段階的に示したものである。続く図面において、前記図１Ａ〜図１Ｃと同一の参照符号は実質的に同一の部材を示す。
【００１５】
図２Ａは、半導体基板１０上にマスク層１８を形成する段階を示す。半導体基板１０上に絶縁物、例えばＢＰＳＧを塗布して前記基板１０上に形成された素子により発生された前記基板１０の表面の屈曲を平坦化させるための絶縁層１２を形成する。次に、写真蝕刻工程より前記基板１０上に積層された層、例えば前記絶縁層１２を蝕刻してキャパシタのストレージ電極を前記基板の例えば図示しないソース領域に接続させるためのコンタクトホールを形成する。次いで、コンタクトホールの形成された前記結果物上に導電物質、例えば不純物のドーピングされた多結晶シリコンを蒸着した後エッチバックして、前記コンタクトホールの内部を導電性プラグ１４で埋め立てる。
【００１６】
次いで、導電性プラク１４の形成された結果物上に導電物、例えば不純物のドーピングされた多結晶のシリコンを蒸着して導電層１６を形成し、前記導電層上に絶縁物、例えば酸化物を蒸着した後パタニングしてマスク層１８を形成する。図２Ｂは、ストレージ電極１７を形成する段階を示す。前記マスク層１８を蝕刻マスクとして前記導電層（図２Ａの１６）を蝕刻することによりストレージ電極１７を形成する。この際、前記導電層蝕刻時オーバーエッチングを施してストレージ電極１７の間の絶縁層１２の表面にトレンチｔを形成する。
【００１７】
ここで、前記オーバーエッチングは次に形成される誘電体膜の厚さに応じて異なる条件で施されることが望ましい。即ち、前記オーバーエッチングは前記トレンチの深さが誘電体膜の厚さより深く形成されるように施す。例えば誘電体膜を２００Å〜５００Åの厚さにする場合、オーバーエッチングは前記トレンチｔが前記絶縁層１２の表面から３００Å〜６００Å程度の深さに形成されるように施す。
【００１８】
図２Ｃは、キャパシタの誘電体膜２０及びプレート電極２２を形成する段階を示す。トレンチの形成された前記結果物上に絶縁物、例えばシリコン酸化物を蒸着してキャパシタの誘電体膜２０を形成する。次いで、前記誘電体膜２０の上部に導電物を蒸着してキャパシタのプレート電極２２を形成する。
前記本発明の第１実施例によれば、隣接したストレージ電極１７の間に存する絶縁層１２に対するオーバーエッチを行って絶縁層１２の表面に誘電体膜２０の厚さより深いトレンチを形成することにより、ストレージ電極とストレージ電極との間の漂遊キャパシタンスが発生しないようにする。従って、素子の誤動作が防げるのみならず、ストレージ電極の表面の全体に電荷蓄積が可能なのでキャパシタの有効面積を増加させ得る。
【００１９】
図３は本発明の第２実施例によるキャパシタの構造を示す。
この第２実施例は、高誘電物質、例えばＢＳＴなどを用いて誘電体膜２０を形成する例であり、この際ストレージ電極及びプレート電極は金属、例えば白金（Ｐｔ）を用いて形成することが望ましい。これは、多結晶シリコンをストレージ電極及びプレート電極として使用する場合、前記電極とＢＳＴ膜との界面にSiO2層が形成され、これにより全体の誘電率が大幅に減るためである。白金のような金属をストレージ電極の材料として用いる場合には、シリコンの拡散防止及び界面抵抗の減少のために、ストレージ電極とシリコン層との間にバリア層を形成することが望ましい。
【００２０】
図３を参照すれば、前記第１実施例と同様の方法で導電性プラグ１４の形成された結果物上に、例えばＴｉ及びＴｉＮを蒸着してバリア層１５を形成する。以後の段階は前記第１実施例と同一に行われる。
本発明の第２実施例は、ストレージ電極１７と導電性プラグ１４との間にバリア層１５を形成することを除いては前記第１実施例と同一である。
【００２１】
前記本発明の第２実施例によれば、ストレージ電極の間の漂遊キャパシタンスの発生を防止しキャパシタの有効面積を増加させる上、高誘電物質で誘電体膜を形成することによりキャパシタンスを増加させ得る。
図４Ａ〜図５Ｅは、本発明の第３実施例によるキャパシタの製造方法を段階的に示した断面図である。続く図面において、前記図２Ａ〜図３と同一の参照符号は実質的に同一の部材を示す。
【００２２】
図４Ａは、半導体基板１０上にマスク層１８を形成する段階を示す。導電性プラグ１４を形成する段階まで前記第１実施例と同一に行った後、導電性プラグ１４の形成された前記結果物上に、耐火金属例えばＴｉ及びＴｉＮを用いてバリア層１５を形成する。前記バリア層１５上に導電物、例えば白金を蒸着して導電層１６を形成し、前記導電層１６上に酸化物を蒸着した後パタニングしてマスク層１８を形成する。
【００２３】
ここで、前記バリア層１５は２００Å〜４００Å、望ましくは３００Å位の厚さに形成し、前記導電層１６は２０００Å〜４０００Å、望ましくは３０００Å程度の厚さに形成する。前記絶縁層１４は、ＢＰＳＧの他にＳＯＧ系列の絶縁物を用いることも可能である。
前記のように白金をストレージ電極として使用する場合、望ましい実施例によれば、前記マスク層１８はフォトレジスト層及び絶縁層、例えば酸化膜の二重層に形成することが望ましい。
【００２４】
前記バリア層１５は、前記導電層１６と導電性プラグ１４との間に白金シリサイドが形成されることを防ぎ、また導電層１６と絶縁層１２との間では接着力を増加させる役割をする。
図４Ｂは、ストレージ電極１７を形成する段階を示す。前記マスク層１８を蝕刻マスクとして前記導電層（図４Ａの１６）及びバリア層１５を蝕刻することによりストレージ電極１７を形成する。
【００２５】
ここで、前記白金で形成された導電層１６及びバリア層１５は、例えばSF6 及びCl2 の混合されたガスをもって２００℃の温度で蝕刻するか、またはCl2 、O2、Arの混合されたガスを用いて常温で蝕刻する。
図４Ｃは、スペーサ３０を形成する段階を示す。ストレージ電極１７の形成された前記結果物上に、導電物、例えば白金を蒸着した後、異方性蝕刻して前記ストレージ電極１７及びバリア層１５の側壁にスペーサ３０を形成する。
【００２６】
ここで、スペーサ３０を形成するために前記導電物は５００Å位の厚さに形成し、前記ストレージ電極１７と同一な物質で形成することが望ましい。この際、前記スペーサ３０は非導電物で形成することもできる。前記スペーサ３０は、前記バリア層１５が次に形成される誘電体膜と接触されないようにするために設けられる。即ち、前記スペーサ３０はバリア層１５と誘電体膜が接触してバリア層１５が酸化されることを防ぐ役割をする。
【００２７】
図５Ｄは、絶縁層１２にトレンチｔを形成する段階を示す。スペーサ３０の形成された前記結果物をオーバーエッチングして前記絶縁層１２にトレンチｔを形成する。ここで、前記オーバーエッチングは前記第１実施例と同じように次に形成される誘電体膜の厚さに応じて異なるエッチング条件で施すことが望ましい。第５Ｅは、キャパシタの誘電体膜２０及びプレート電極２２を形成する段階を示す。トレンチの形成された前記結果物上に高誘電率の物質、例えばＢＳＴを蒸着してキャパシタの誘電体膜２０を形成する。次いで、前記誘電体膜２０の上部に導電物、例えば白金を蒸着してキャパシタのプレート電極２２を形成する。
【００２８】
本発明の第３実施例は、ストレージ電極１７とバリア層１５の側壁にスペーサ３０を形成することを除いては前記第２実施例と同一である。
前記第３実施例によれば、ストレージ電極の間の漂遊キャパシタンスの発生を防止しキャパシタの有効面積を増加させ得る上、導電性スペーサ３０をバリア層１５とストレージ電極１７の側壁に形成することによりバリア層１５と誘電体膜２０の接触を防止してバリア層１５の酸化を抑制することができる。
【００２９】
本発明によれば、隣接したストレージ電極の間に存する絶縁層の表面に誘電体膜の厚さより深いトレンチを形成することによりストレージ電極とストレージ電極との間の漂遊キャパシタンスが発生されないようにする。従って、素子の誤動作が防げるのみならず、ストレージ電極の表面の全体に電荷蓄積が可能なのでキャパシタの有効面積を増やし得る。
【図面の簡単な説明】
【図１】Ａ〜Ｃは、従来の技術によるキャパシタの製造方法を段階的に示した断面図である。
【図２】Ａ〜Ｃは、本発明の第１実施例によるキャパシタの製造方法を段階的に示した断面図である。
【図３】本発明の第２実施例によるキャパシタの構造を示す断面図である。
【図４】Ａ〜Ｃは、本発明の第３実施例によるキャパシタの製造方法を段階的に示した断面図である。
【図５】ＤおよびＥは、本発明の第３実施例によるキャパシタの製造方法を段階的に示した断面図である。
【符号の説明】
１０ 半導体基板
１２ 絶縁層
１４ 導電性プラグ
１５ バリア層
１６ 導電層
１７ ストレージ電極
１８ マスク層
２０ 誘電体膜
２２ プレート電極
３０ スペーサ
【発明の属する技術分野】
本発明は、半導体装置のキャパシタ及びその製造方法に係り、さらに詳細には隣接したストレージ電極の間に漂遊キャパシタンスが形成されることを防止し得るキャパシタ及びその製造方法に関する。
【０００２】
【従来の技術】
ＤＲＡＭ(Dynamic Random Access Memory)装置の集積度が増加するにつれ、制限されたセルの面積内でキャパシタンスを増やすための様々な方法が提案されている。この方法は、▲１▼誘電体膜を薄膜化する方法、▲２▼キャパシタの有効面積を増やす方法、および、▲３▼誘電定数の大きい物質を使用する方法の三つに分けられる。
【０００３】
このうち、上記▲１▼の方法は、誘電体膜の厚さを１００Å以下に薄膜化する場合ファウラノードハイム(Fowler-Nordheim) 電流によって信頼性が落ちるので大容量のメモリ素子に適用しにくいという短所がある。
また、上記▲２▼の方法は、製造工程が複雑になるにつれ製造収率が低下されて高コストになるという短所がある。
【０００４】
従って、最近では上記▲３▼の方法である、高誘電率の材料、例えばSrTiO3 (以下、「ＳＴＯ」という) 、BaSrTiO3( 以下、「ＢＳＴ」という) などを誘電体膜として用いる方法が提案されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記のように高誘電率の材料を用いて積層形キャパシタを製造する場合、隣接したストレージ電極の間で漂遊キャパシタンスが発生する。この漂遊キャパシタンスは、隣接したストレージ電極の間に、プレート電極無しに誘電物質のみ存する場合に発生するキャパシタンスである。これは素子の誤動作を招き、高誘電物質で誘電体膜を形成する場合にはなお深刻である。これを図１Ａ〜図１Ｃを参照して説明する。
【０００６】
図１Ａ〜図１Ｃは従来の技術によるキャパシタの製造方法を段階的に示した断面図である。
図１Ａを参照すれば、半導体基板１０上に絶縁層１２を形成した後、前記基板１０を露出させるコンタクトホールを形成し、前記コンタクトホールの内部を導電物質で埋め立てて導電性プラグ１４を形成する。次いで、前記結果物上に導電物を蒸着して導電層１６を形成し、酸化物を蒸着した後パタニングしてマスク層１８を形成する。
【０００７】
図１Ｂを参照すれば、前記マスク層（図１Ａの１８）を蝕刻マスクとして前記導電層１６を蝕刻してストレージ電極１７を形成する。
図１Ｃを参照すれば、ストレージ電極１７の形成された前記結果物上にBSTO等の絶縁物及び導電物質を蒸着して誘電体膜２０及びキャパシタプレート電極２２を順に形成する。ここで、符号ｓは漂遊キャパシタンスの発生される部分を示す。
【０００８】
前記した従来の一般的なストレージ電極の形成方法によれば、隣接したストレージ電極の間で漂遊キャパシタンスが生ずる問題がある。
本発明の目的は、漂遊キャパシタンスの発生を根本的に抑制し得るキャパシタを提供することにある。
本発明の他の目的は、前記キャパシタを製造するに適した製造方法を提供するすることにある。
【０００９】
【課題を解決するための手段】
前記の目的を達成するために本発明は、半導体基板上に前記基板と接続するように形成されたストレージ電極と、前記ストレージ電極の下部に形成され、前記ストレージ電極を基板と接続するためのコンタクトホール及び隣接した前記ストレージ電極の間にトレンチの形成された絶縁層と、前記ストレージ電極の上部及び前記トレンチの内部に形成された誘電体膜と、前記誘電体膜の上部に形成されたプレート電極とを具備することを特徴とするキャパシタを提供する。
【００１０】
この際、前記絶縁層の表面の前記トレンチの深さは前記誘電体膜の厚さより深く形成され、前記誘電体膜は２００Å〜５００Åの厚さに形成されることが望ましい。
前記の目的を達成するために本発明はさらに、半導体基板上に形成されたストレージ電極と、前記ストレージ電極の下部に形成されたバリア層と、前記ストレージ電極およびバリア層の側壁に形成されたスペーサと、前記バリア層の下部に形成され、前記バリア層の基板と接続するためのコンタクトホール及びスペーサとスペーサの間にトレンチの形成された絶縁層と、前記ストレージ電極の上部及び前記トレンチの内部に形成され前記バリア層とは前記スペーサで離隔された誘電体膜と、前記誘電体膜の上部に形成されたプレート電極を具備しており、前記ストレージ電極と前記スペーサとは共に白金で形成されることを特徴とするキャパシタを提供する。
【００１１】
この際、前記誘電体膜はPbZrTiO3（以下、「ＰＺＴ」という）、ＢＳＴ、ＳＴＯ、BaTiO3、PbTiO3及びBi4Ti3O12から選択されたいずれか一つより形成され、前記バリア層は耐火金属で形成されることが望ましい。
前記他の目的を達成するために本発明は、半導体基板上に絶縁層を形成した後パタニングしてコンタクトホールを形成する第１段階と、前記コンタクトホールを導電性プラグで埋め立てる第２段階と、前記第２段階で得られた結果物上に導電層を形成する第３段階と、前記導電層上にマスク層を形成する第４段階と、前記第４段階で得られた結果物に対するオーバーエッチングを施してキャパシタのストレージ電極を形成し、前記絶縁層の表面にトレンチを形成する第５段階と、前記第５段階で得られた結果物上にキャパシタの誘電体膜を形成する第６段階と、前記誘電体膜の上部にキャパシタのプレート電極を形成する第７段階とを具備することを特徴とするキャパシタの製造方法を提供する。
【００１２】
本発明の望ましい実施例によれば、前記絶縁層の表面の前記トレンチの深さは前記誘電体膜の厚さより深く形成する。
前記他の目的を達成するために本発明はさらに、半導体基板上に絶縁層を形成した後パタニングしてコンタクトホールを形成する段階と、前記コンタクトホールを導電性プラグで埋め立てる段階と、コンタクトホールを埋め立てる前記段階で得られた結果物上にバリア層及び導電層を順に形成する段階と、ストレージ電極のパターン形成のためのマスクを利用して前記導電層及びバリア層をパタニングする段階と、パタニングされた前記導電層からなるストレージ電極及びパタニングされたバリア層の側壁にスペーサを形成する段階と、前記スペーサをマスクとして前記絶縁層を蝕刻して前記絶縁層上にトレンチを形成する段階と、トレンチを形成する前記段階で得られた結果物上にキャパシタの誘電体膜を形成する段階と、前記誘電体膜の上部にキャパシタのプレート電極を形成する段階とを具備しており、前記ストレージ電極と前記スペーサとを共に白金で形成することを特徴とするキャパシタの製造方法を提供する。
【００１３】
ここで、前記スペーサを形成するための導電物は５００Åの厚さに形成することが望ましい。
【００１４】
【発明の実施の形態】
以下、添付した図面に基づき本発明を詳細に説明する。
図２Ａ〜図２Ｃは、本発明の第１実施例によるキャパシタの製造方法を段階的に示したものである。続く図面において、前記図１Ａ〜図１Ｃと同一の参照符号は実質的に同一の部材を示す。
【００１５】
図２Ａは、半導体基板１０上にマスク層１８を形成する段階を示す。半導体基板１０上に絶縁物、例えばＢＰＳＧを塗布して前記基板１０上に形成された素子により発生された前記基板１０の表面の屈曲を平坦化させるための絶縁層１２を形成する。次に、写真蝕刻工程より前記基板１０上に積層された層、例えば前記絶縁層１２を蝕刻してキャパシタのストレージ電極を前記基板の例えば図示しないソース領域に接続させるためのコンタクトホールを形成する。次いで、コンタクトホールの形成された前記結果物上に導電物質、例えば不純物のドーピングされた多結晶シリコンを蒸着した後エッチバックして、前記コンタクトホールの内部を導電性プラグ１４で埋め立てる。
【００１６】
次いで、導電性プラク１４の形成された結果物上に導電物、例えば不純物のドーピングされた多結晶のシリコンを蒸着して導電層１６を形成し、前記導電層上に絶縁物、例えば酸化物を蒸着した後パタニングしてマスク層１８を形成する。図２Ｂは、ストレージ電極１７を形成する段階を示す。前記マスク層１８を蝕刻マスクとして前記導電層（図２Ａの１６）を蝕刻することによりストレージ電極１７を形成する。この際、前記導電層蝕刻時オーバーエッチングを施してストレージ電極１７の間の絶縁層１２の表面にトレンチｔを形成する。
【００１７】
ここで、前記オーバーエッチングは次に形成される誘電体膜の厚さに応じて異なる条件で施されることが望ましい。即ち、前記オーバーエッチングは前記トレンチの深さが誘電体膜の厚さより深く形成されるように施す。例えば誘電体膜を２００Å〜５００Åの厚さにする場合、オーバーエッチングは前記トレンチｔが前記絶縁層１２の表面から３００Å〜６００Å程度の深さに形成されるように施す。
【００１８】
図２Ｃは、キャパシタの誘電体膜２０及びプレート電極２２を形成する段階を示す。トレンチの形成された前記結果物上に絶縁物、例えばシリコン酸化物を蒸着してキャパシタの誘電体膜２０を形成する。次いで、前記誘電体膜２０の上部に導電物を蒸着してキャパシタのプレート電極２２を形成する。
前記本発明の第１実施例によれば、隣接したストレージ電極１７の間に存する絶縁層１２に対するオーバーエッチを行って絶縁層１２の表面に誘電体膜２０の厚さより深いトレンチを形成することにより、ストレージ電極とストレージ電極との間の漂遊キャパシタンスが発生しないようにする。従って、素子の誤動作が防げるのみならず、ストレージ電極の表面の全体に電荷蓄積が可能なのでキャパシタの有効面積を増加させ得る。
【００１９】
図３は本発明の第２実施例によるキャパシタの構造を示す。
この第２実施例は、高誘電物質、例えばＢＳＴなどを用いて誘電体膜２０を形成する例であり、この際ストレージ電極及びプレート電極は金属、例えば白金（Ｐｔ）を用いて形成することが望ましい。これは、多結晶シリコンをストレージ電極及びプレート電極として使用する場合、前記電極とＢＳＴ膜との界面にSiO2層が形成され、これにより全体の誘電率が大幅に減るためである。白金のような金属をストレージ電極の材料として用いる場合には、シリコンの拡散防止及び界面抵抗の減少のために、ストレージ電極とシリコン層との間にバリア層を形成することが望ましい。
【００２０】
図３を参照すれば、前記第１実施例と同様の方法で導電性プラグ１４の形成された結果物上に、例えばＴｉ及びＴｉＮを蒸着してバリア層１５を形成する。以後の段階は前記第１実施例と同一に行われる。
本発明の第２実施例は、ストレージ電極１７と導電性プラグ１４との間にバリア層１５を形成することを除いては前記第１実施例と同一である。
【００２１】
前記本発明の第２実施例によれば、ストレージ電極の間の漂遊キャパシタンスの発生を防止しキャパシタの有効面積を増加させる上、高誘電物質で誘電体膜を形成することによりキャパシタンスを増加させ得る。
図４Ａ〜図５Ｅは、本発明の第３実施例によるキャパシタの製造方法を段階的に示した断面図である。続く図面において、前記図２Ａ〜図３と同一の参照符号は実質的に同一の部材を示す。
【００２２】
図４Ａは、半導体基板１０上にマスク層１８を形成する段階を示す。導電性プラグ１４を形成する段階まで前記第１実施例と同一に行った後、導電性プラグ１４の形成された前記結果物上に、耐火金属例えばＴｉ及びＴｉＮを用いてバリア層１５を形成する。前記バリア層１５上に導電物、例えば白金を蒸着して導電層１６を形成し、前記導電層１６上に酸化物を蒸着した後パタニングしてマスク層１８を形成する。
【００２３】
ここで、前記バリア層１５は２００Å〜４００Å、望ましくは３００Å位の厚さに形成し、前記導電層１６は２０００Å〜４０００Å、望ましくは３０００Å程度の厚さに形成する。前記絶縁層１４は、ＢＰＳＧの他にＳＯＧ系列の絶縁物を用いることも可能である。
前記のように白金をストレージ電極として使用する場合、望ましい実施例によれば、前記マスク層１８はフォトレジスト層及び絶縁層、例えば酸化膜の二重層に形成することが望ましい。
【００２４】
前記バリア層１５は、前記導電層１６と導電性プラグ１４との間に白金シリサイドが形成されることを防ぎ、また導電層１６と絶縁層１２との間では接着力を増加させる役割をする。
図４Ｂは、ストレージ電極１７を形成する段階を示す。前記マスク層１８を蝕刻マスクとして前記導電層（図４Ａの１６）及びバリア層１５を蝕刻することによりストレージ電極１７を形成する。
【００２５】
ここで、前記白金で形成された導電層１６及びバリア層１５は、例えばSF6 及びCl2 の混合されたガスをもって２００℃の温度で蝕刻するか、またはCl2 、O2、Arの混合されたガスを用いて常温で蝕刻する。
図４Ｃは、スペーサ３０を形成する段階を示す。ストレージ電極１７の形成された前記結果物上に、導電物、例えば白金を蒸着した後、異方性蝕刻して前記ストレージ電極１７及びバリア層１５の側壁にスペーサ３０を形成する。
【００２６】
ここで、スペーサ３０を形成するために前記導電物は５００Å位の厚さに形成し、前記ストレージ電極１７と同一な物質で形成することが望ましい。この際、前記スペーサ３０は非導電物で形成することもできる。前記スペーサ３０は、前記バリア層１５が次に形成される誘電体膜と接触されないようにするために設けられる。即ち、前記スペーサ３０はバリア層１５と誘電体膜が接触してバリア層１５が酸化されることを防ぐ役割をする。
【００２７】
図５Ｄは、絶縁層１２にトレンチｔを形成する段階を示す。スペーサ３０の形成された前記結果物をオーバーエッチングして前記絶縁層１２にトレンチｔを形成する。ここで、前記オーバーエッチングは前記第１実施例と同じように次に形成される誘電体膜の厚さに応じて異なるエッチング条件で施すことが望ましい。第５Ｅは、キャパシタの誘電体膜２０及びプレート電極２２を形成する段階を示す。トレンチの形成された前記結果物上に高誘電率の物質、例えばＢＳＴを蒸着してキャパシタの誘電体膜２０を形成する。次いで、前記誘電体膜２０の上部に導電物、例えば白金を蒸着してキャパシタのプレート電極２２を形成する。
【００２８】
本発明の第３実施例は、ストレージ電極１７とバリア層１５の側壁にスペーサ３０を形成することを除いては前記第２実施例と同一である。
前記第３実施例によれば、ストレージ電極の間の漂遊キャパシタンスの発生を防止しキャパシタの有効面積を増加させ得る上、導電性スペーサ３０をバリア層１５とストレージ電極１７の側壁に形成することによりバリア層１５と誘電体膜２０の接触を防止してバリア層１５の酸化を抑制することができる。
【００２９】
本発明によれば、隣接したストレージ電極の間に存する絶縁層の表面に誘電体膜の厚さより深いトレンチを形成することによりストレージ電極とストレージ電極との間の漂遊キャパシタンスが発生されないようにする。従って、素子の誤動作が防げるのみならず、ストレージ電極の表面の全体に電荷蓄積が可能なのでキャパシタの有効面積を増やし得る。
【図面の簡単な説明】
【図１】Ａ〜Ｃは、従来の技術によるキャパシタの製造方法を段階的に示した断面図である。
【図２】Ａ〜Ｃは、本発明の第１実施例によるキャパシタの製造方法を段階的に示した断面図である。
【図３】本発明の第２実施例によるキャパシタの構造を示す断面図である。
【図４】Ａ〜Ｃは、本発明の第３実施例によるキャパシタの製造方法を段階的に示した断面図である。
【図５】ＤおよびＥは、本発明の第３実施例によるキャパシタの製造方法を段階的に示した断面図である。
【符号の説明】
１０ 半導体基板
１２ 絶縁層
１４ 導電性プラグ
１５ バリア層
１６ 導電層
１７ ストレージ電極
１８ マスク層
２０ 誘電体膜
２２ プレート電極
３０ スペーサ
Claims (4)
- 半導体基板上に形成されたストレージ電極と、
前記ストレージ電極の下部に形成されたバリア層と、
前記ストレージ電極およびバリア層の側壁に形成されたスペーサと、
前記バリア層の下部に形成され、前記バリア層を基板と接続するためのコンタクトホール及びスペーサとスペーサの間にトレンチの形成された絶縁層と、
前記ストレージ電極の上部及び前記トレンチの内部に形成され前記バリア層とは前記スペーサで離隔された誘電体膜と、
前記誘電体膜の上部に形成されたプレート電極と、
を具備しており、
前記ストレージ電極と前記スペーサとは共に白金で形成されることを特徴とするキャパシタ。 - 前記誘電体膜は、PbZrTiO3、BaSrTiO3、SrTiO3、BaTiO3、PbTiO3及びBi4Ti 3O12からなる群から選択されたいずれか一つより形成されたことを特徴とする請求項１記載のキャパシタ。
- 半導体基板上に絶縁層を形成した後パタニングして前記絶縁層にコンタクトホールを形成する段階と、
前記コンタクトホールを導電性プラグで埋め立てる段階と、
コンタクトホールを埋め立てる前記段階で得られた結果物上にバリア層及び導電層を順に形成する段階と、
ストレージ電極のパターン形成のためのマスクを利用して前記導電層及びバリア層をパタニングする段階と、
パタニングされた前記導電層からなるストレージ電極及びパタニングされたバリア層の側壁にスペーサを形成する段階と、
前記スペーサをマスクとして前記絶縁層を蝕刻して前記絶縁層上にトレンチを形成する段階と、
トレンチを形成する前記段階で得られた結果物上にキャパシタの誘電体膜を形成する段階と、
前記誘電体膜の上部にキャパシタのプレート電極を形成する段階とを具備しており、
前記ストレージ電極と前記スペーサとを共に白金で形成することを特徴とするキャパシタの製造方法。 - PbZrTiO 3 、 BaSrTiO 3 、 SrTiO 3 、 BaTiO 3 、 PbTiO 3 及び Bi 4 Ti 3 O 12 からなる群から選択されたいずれか一つより前記誘電体膜を形成することを特徴とする請求項３記載のキャパシタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940039000A KR0168346B1 (ko) | 1994-12-29 | 1994-12-29 | 고유전율 재료를 이용한 커패시터 및 그 제조방법 |
| KR1994P39000 | 1994-12-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08236723A JPH08236723A (ja) | 1996-09-13 |
| JP3720434B2 true JP3720434B2 (ja) | 2005-11-30 |
Family
ID=19405206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28880795A Expired - Lifetime JP3720434B2 (ja) | 1994-12-29 | 1995-11-07 | 高誘電率の材料を用いたキャパシタ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5621606A (ja) |
| JP (1) | JP3720434B2 (ja) |
| KR (1) | KR0168346B1 (ja) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2679671B2 (ja) * | 1995-03-30 | 1997-11-19 | 日本電気株式会社 | 半導体記憶装置の容量素子の製造方法 |
| JP2802262B2 (ja) * | 1995-06-26 | 1998-09-24 | 現代電子産業株式会社 | 半導体素子のキャパシター製造方法 |
| JPH0974174A (ja) * | 1995-09-01 | 1997-03-18 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
| US6432767B2 (en) | 1995-12-05 | 2002-08-13 | Hitachi, Ltd. | Method of fabricating semiconductor device |
| JP3504046B2 (ja) * | 1995-12-05 | 2004-03-08 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP3612839B2 (ja) * | 1996-02-13 | 2005-01-19 | 三菱電機株式会社 | 高誘電率薄膜構造、高誘電率薄膜形成方法および高誘電率薄膜形成装置 |
| US5843830A (en) * | 1996-06-26 | 1998-12-01 | Micron Technology, Inc. | Capacitor, and methods for forming a capacitor |
| JPH1022476A (ja) * | 1996-07-02 | 1998-01-23 | Sony Corp | 容量素子 |
| KR100190111B1 (ko) * | 1996-11-13 | 1999-06-01 | 윤종용 | 반도체장치의 커패시터 제조방법 |
| US6130124A (en) * | 1996-12-04 | 2000-10-10 | Samsung Electronics Co., Ltd. | Methods of forming capacitor electrodes having reduced susceptibility to oxidation |
| KR100224730B1 (ko) * | 1996-12-17 | 1999-10-15 | 윤종용 | 반도체장치의 패턴 형성방법 및 이를 이용한 커패시터 제조방법 |
| KR100400289B1 (ko) * | 1996-12-31 | 2003-12-24 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| KR100419027B1 (ko) * | 1996-12-31 | 2004-05-20 | 주식회사 하이닉스반도체 | 반도체소자의캐패시터제조방법 |
| TW365691B (en) * | 1997-02-05 | 1999-08-01 | Samsung Electronics Co Ltd | Method for etching Pt film of semiconductor device |
| KR100230418B1 (ko) * | 1997-04-17 | 1999-11-15 | 윤종용 | 백금족 금속층 형성방법 및 이를 이용한 커패시터 제조방법 |
| US6020233A (en) * | 1997-06-30 | 2000-02-01 | Hyundai Electronics Industries Co., Ltd. | Ferroelectric memory device guaranteeing electrical interconnection between lower capacitor electrode and contact plug and method for fabricating the same |
| DE19728474A1 (de) * | 1997-07-03 | 1999-01-07 | Siemens Ag | Elektrodenanordnung |
| US5888870A (en) * | 1997-10-22 | 1999-03-30 | Advanced Micro Devices, Inc. | Memory cell fabrication employing an interpoly gate dielectric arranged upon a polished floating gate |
| US6228701B1 (en) * | 1997-12-19 | 2001-05-08 | Seimens Aktiengesellschaft | Apparatus and method for minimizing diffusion in stacked capacitors formed on silicon plugs |
| TW406406B (en) * | 1998-01-12 | 2000-09-21 | Siemens Ag | DRAM-cells arrangement and its production method |
| KR100319879B1 (ko) * | 1998-05-28 | 2002-08-24 | 삼성전자 주식회사 | 백금족금속막식각방법을이용한커패시터의하부전극형성방법 |
| US6156619A (en) * | 1998-06-29 | 2000-12-05 | Oki Electric Industry Co., Ltd. | Semiconductor device and method of fabricating |
| US6136660A (en) * | 1998-09-28 | 2000-10-24 | Siemens Aktiengesellschaft | Stacked capacitator memory cell and method of fabrication |
| DE19849542C2 (de) | 1998-10-27 | 2002-07-11 | Infineon Technologies Ag | Verfahren zur Herstellung eines Kondensators |
| US6198617B1 (en) * | 1999-01-12 | 2001-03-06 | United Microelectronics Corp. | Multi-layer metal capacitor |
| US6075264A (en) | 1999-01-25 | 2000-06-13 | Samsung Electronics Co., Ltd. | Structure of a ferroelectric memory cell and method of fabricating it |
| JP3415478B2 (ja) * | 1999-04-30 | 2003-06-09 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US5994197A (en) * | 1999-05-27 | 1999-11-30 | United Silicon Incorporated | Method for manufacturing dynamic random access memory capable of increasing the storage capacity of the capacitor |
| US6399983B1 (en) * | 1999-09-02 | 2002-06-04 | Micron Technology, Inc. | Reduction of shorts among electrical cells formed on a semiconductor substrate |
| KR100705926B1 (ko) * | 1999-12-22 | 2007-04-11 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| US6339007B1 (en) | 2000-05-02 | 2002-01-15 | International Business Machines Corporation | Capacitor stack structure and method of fabricating description |
| FR2832407B1 (fr) * | 2001-11-20 | 2005-07-01 | Roquette Freres | Procede de preparation d'une composition contenant au moins un produit de deshydratation interne d'un sucre hydrogene |
| KR20030048203A (ko) * | 2001-12-11 | 2003-06-19 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 제조방법 |
| DE10229188A1 (de) * | 2002-06-28 | 2004-01-29 | Infineon Technologies Ag | Verfahren zur Herstellung von Kontakten zu Teilen eines in einem Halbleitersubstrat integrierten Bauelementes |
| JP4381675B2 (ja) * | 2002-11-21 | 2009-12-09 | 富士通株式会社 | 半導体装置及びその製造方法、該半導体装置に係る測定用治具 |
| JP2006147931A (ja) * | 2004-11-22 | 2006-06-08 | Fujitsu Ltd | 電子回路および電子回路の製造方法 |
| JP2012174866A (ja) * | 2011-02-21 | 2012-09-10 | Elpida Memory Inc | 半導体装置およびその製造方法 |
| JP2014063991A (ja) * | 2012-08-31 | 2014-04-10 | Toshiba Corp | 半導体装置、高周波伝送装置および半導体製造方法 |
| CN106328376A (zh) * | 2015-07-03 | 2017-01-11 | 华硕电脑股份有限公司 | 电容器的制造方法 |
| DE112018000289T5 (de) * | 2017-03-24 | 2019-10-10 | Murata Manufacturing Co., Ltd. | Kondensator |
| CN114566490B (zh) * | 2022-04-15 | 2023-06-27 | 中国电子科技集团公司第十研究所 | 垂直布局msm电容结构及其制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4971924A (en) * | 1985-05-01 | 1990-11-20 | Texas Instruments Incorporated | Metal plate capacitor and method for making the same |
| JP2689031B2 (ja) * | 1991-04-01 | 1997-12-10 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
| US5472900A (en) * | 1991-12-31 | 1995-12-05 | Intel Corporation | Capacitor fabricated on a substrate containing electronic circuitry |
| US5329486A (en) * | 1992-04-24 | 1994-07-12 | Motorola, Inc. | Ferromagnetic memory device |
| US5439840A (en) * | 1993-08-02 | 1995-08-08 | Motorola, Inc. | Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric |
-
1994
- 1994-12-29 KR KR1019940039000A patent/KR0168346B1/ko not_active IP Right Cessation
-
1995
- 1995-11-07 JP JP28880795A patent/JP3720434B2/ja not_active Expired - Lifetime
- 1995-12-27 US US08/579,126 patent/US5621606A/en not_active Expired - Lifetime
-
1996
- 1996-08-23 US US08/697,357 patent/US5696015A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08236723A (ja) | 1996-09-13 |
| KR0168346B1 (ko) | 1998-12-15 |
| US5696015A (en) | 1997-12-09 |
| KR960026841A (ko) | 1996-07-22 |
| US5621606A (en) | 1997-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3720434B2 (ja) | 高誘電率の材料を用いたキャパシタ及びその製造方法 | |
| US6165804A (en) | Scalable high dielectric constant capacitor | |
| US7179706B2 (en) | Permeable capacitor electrode | |
| KR100227843B1 (ko) | 반도체 소자의 콘택 배선 방법 및 이를 이용한 커패시터 제조방법 | |
| US6218296B1 (en) | Semiconductor device with pillar-shaped capacitor storage node and method of fabricating the same | |
| JPH11345944A (ja) | Ｄｒａｍセルキャパシタ及びその製造方法 | |
| JPH09129850A (ja) | 半導体素子の高誘電率キャパシター及びその製造方法 | |
| KR0147639B1 (ko) | 고유전율 캐패시터의 하부전극 형성방법 | |
| JP3172832B2 (ja) | 半導体装置のキャパシタの製造方法 | |
| JP3841591B2 (ja) | キャパシタ製造方法 | |
| US5989953A (en) | Method for manufacturing DRAM capacitor | |
| US6159791A (en) | Fabrication method of capacitor | |
| JP2001210806A (ja) | 電気メッキ法を利用して下部電極を形成する方法 | |
| JP3250617B2 (ja) | 半導体装置の製造方法 | |
| JPH10242417A (ja) | 半導体装置及びその製造方法 | |
| JP2002190580A (ja) | 半導体装置およびその製造方法 | |
| JP3120462B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| KR100311034B1 (ko) | 반도체장치의캐패시터제조방법 | |
| US5691227A (en) | Method for forming charge storage electrodes of semiconductor device | |
| KR20010009037A (ko) | 반도체장치의 캐패시터 제조방법 | |
| KR100353807B1 (ko) | 고유전체 캐패시터의 하부전극 형성방법 | |
| KR100480903B1 (ko) | 반도체장치의캐패시터제조방법 | |
| KR100334529B1 (ko) | 반도체소자의캐패시터형성방법 | |
| JP2000101046A (ja) | 半導体装置内で担体上に配置されたキャパシタ、およびこのキャパシタの製造方法 | |
| KR940006677B1 (ko) | 반도체 메모리 장치의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050815 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050908 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |