JP3250617B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3250617B2 JP3250617B2 JP14499799A JP14499799A JP3250617B2 JP 3250617 B2 JP3250617 B2 JP 3250617B2 JP 14499799 A JP14499799 A JP 14499799A JP 14499799 A JP14499799 A JP 14499799A JP 3250617 B2 JP3250617 B2 JP 3250617B2
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- capacitor
- pad
- doped polysilicon
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置、とく
にＤＲＡＭのような記憶装置を構成する半導体装置の製
造方法に関し、チップサイズの低減や記憶容量の増大が
可能な方法に関する。
にＤＲＡＭのような記憶装置を構成する半導体装置の製
造方法に関し、チップサイズの低減や記憶容量の増大が
可能な方法に関する。
【０００２】
【従来の技術】ＤＲＡＭ（ダイナミックＲＡＭ）のセル
サイズは、チップサイズの低減や記憶容量の増大のた
め、縮小化が求められている。しかしながら、セルサイ
ズを縮小すると、容量キャパシタの表面積が小さくな
り、蓄積容量も低下してしまう。このため、シリンダや
フィンなどの構造にしたり、容量下部電極の表面を凸凹
にするＨＳＧを用いたりすることによって、容量キャパ
シタの表面積を大きくとり、蓄積容量を大きくする工夫
がなされている。
サイズは、チップサイズの低減や記憶容量の増大のた
め、縮小化が求められている。しかしながら、セルサイ
ズを縮小すると、容量キャパシタの表面積が小さくな
り、蓄積容量も低下してしまう。このため、シリンダや
フィンなどの構造にしたり、容量下部電極の表面を凸凹
にするＨＳＧを用いたりすることによって、容量キャパ
シタの表面積を大きくとり、蓄積容量を大きくする工夫
がなされている。
【０００３】図１０〜図１７に、従来のシリンダ型キャ
パシタの形成方法の工程の一例を示す。図１０に示すよ
うに、半導体基板２０１上に、素子分離膜２０２、拡散
層２０３、ゲート電極２０４、パッドコンタクト２０
７、およびビットコンタクト２０９が形成されている。
パシタの形成方法の工程の一例を示す。図１０に示すよ
うに、半導体基板２０１上に、素子分離膜２０２、拡散
層２０３、ゲート電極２０４、パッドコンタクト２０
７、およびビットコンタクト２０９が形成されている。
【０００４】次にビット線２１０を形成するために、フ
ォトレジスト（図示せず）をパターニングし、フォトレ
ジストをマスクにしてエッチングする。フォトレジスト
を除去後、層間絶縁膜２１１を成膜する。パッドコンタ
クト２０７と容量下部電極を電気的に接続するために、
容量コンタクトを形成する。
ォトレジスト（図示せず）をパターニングし、フォトレ
ジストをマスクにしてエッチングする。フォトレジスト
を除去後、層間絶縁膜２１１を成膜する。パッドコンタ
クト２０７と容量下部電極を電気的に接続するために、
容量コンタクトを形成する。
【０００５】さらに、層間絶縁膜２１１上にフォトレジ
スト２１２を塗布し、パターニングする。このフォトレ
ジスト２１２をマスクにして、パッドコンタクト２０７
の上面が露出するまで、層間絶縁膜２１１をエッチング
する。フォトレジスト２１２除去後、図１２に示すよう
に、ビット線と容量コンタクトとのショートを防ぐた
め、容量コンタクト側壁に、窒化膜サイドウォール２１
３を形成し、容量コンタクト内にドープドポリシリコン
を埋め込み、ポリシリコンプラグ２１４を形成する。
スト２１２を塗布し、パターニングする。このフォトレ
ジスト２１２をマスクにして、パッドコンタクト２０７
の上面が露出するまで、層間絶縁膜２１１をエッチング
する。フォトレジスト２１２除去後、図１２に示すよう
に、ビット線と容量コンタクトとのショートを防ぐた
め、容量コンタクト側壁に、窒化膜サイドウォール２１
３を形成し、容量コンタクト内にドープドポリシリコン
を埋め込み、ポリシリコンプラグ２１４を形成する。
【０００６】次に容量下部電極を形成する。まず、図１
３に示すように、層間絶縁膜２１１上に層間絶縁膜２１
５を０．６μｍ〜１．０μｍ成膜する。その後、フォト
レジスト２１６を塗布、パターニングする。フォトレジ
スト２１６をマスクにし、層間絶縁膜２１５をポリプラ
グ２１４が露出するまでエッチングする。フォトレジス
ト２１６除去後、図１４に示すように、ドープドポリシ
リコン２１７を５０ｎｍ〜０．１μｍ程度の膜厚で全面
に堆積させる。
３に示すように、層間絶縁膜２１１上に層間絶縁膜２１
５を０．６μｍ〜１．０μｍ成膜する。その後、フォト
レジスト２１６を塗布、パターニングする。フォトレジ
スト２１６をマスクにし、層間絶縁膜２１５をポリプラ
グ２１４が露出するまでエッチングする。フォトレジス
ト２１６除去後、図１４に示すように、ドープドポリシ
リコン２１７を５０ｎｍ〜０．１μｍ程度の膜厚で全面
に堆積させる。
【０００７】シリンダ型の下部電極を形成するために、
図１５のように、シリンダ内にエッチバック保護層２１
８を埋め込み、余分なドープドポリシリコン２１７をエ
ッチバックする。エッチバック保護層２１８は、例えば
フォトレジストなどを用いる。フォトレジストを全面に
塗布、露光することによって、シリンダ内部だけにフォ
トレジストを残すことでエッチバック保護層とする。
図１５のように、シリンダ内にエッチバック保護層２１
８を埋め込み、余分なドープドポリシリコン２１７をエ
ッチバックする。エッチバック保護層２１８は、例えば
フォトレジストなどを用いる。フォトレジストを全面に
塗布、露光することによって、シリンダ内部だけにフォ
トレジストを残すことでエッチバック保護層とする。
【０００８】ついで、図１６のように、ドープドポリシ
リコン２１７をエッチバックし、エッチバック保護層２
１８を除去後、容量窒化膜（図示せず）を成膜し、図１
７に示すように、容量上部電極２２０を形成する。その
後、層間絶縁膜２２１を成膜する。
リコン２１７をエッチバックし、エッチバック保護層２
１８を除去後、容量窒化膜（図示せず）を成膜し、図１
７に示すように、容量上部電極２２０を形成する。その
後、層間絶縁膜２２１を成膜する。
【０００９】
【発明が解決しようとする課題】このような従来の製造
方法の場合、容量コンタクトと容量下部電極との接続領
域は小さく、両者を確実に接続するためには、エッチバ
ック保護層によって、シリンダ内部に埋め込まれたドー
プドポリシリコンをエッチングされないようにする必要
があり、容量キャパシタ形成の工程数が多くなってしま
う。また、容量下部電極とビット線間を容量キャパシタ
とすることができず、所望の蓄積容量を得るためには、
シリンダの高さをより高くする必要を生じてしまう。
方法の場合、容量コンタクトと容量下部電極との接続領
域は小さく、両者を確実に接続するためには、エッチバ
ック保護層によって、シリンダ内部に埋め込まれたドー
プドポリシリコンをエッチングされないようにする必要
があり、容量キャパシタ形成の工程数が多くなってしま
う。また、容量下部電極とビット線間を容量キャパシタ
とすることができず、所望の蓄積容量を得るためには、
シリンダの高さをより高くする必要を生じてしまう。
【００１０】
【課題を解決するための手段】本発明によれば、素子分
離膜、拡散層、ゲート電極およびパッドコンタクトが形
成された半導体基板上に、ビット線を形成し、層間絶縁
膜を成膜後、パターニングを行い、パッドコンタクトの
上面が露出するまで、層間絶縁膜をエッチングし、ドー
プドポリシリコンを堆積させたのち、全面をエッチバッ
クしてポリシリコンパッドを形成する工程を備えた半導
体装置の製造方法において、前記ポリシリコンパッド上
に層間絶縁膜を成膜し、ついでドープドポリシリコンを
成膜し、フォトレジストをマスクにして、まず前記ドー
プドポリシリコンをエッチングし、さらに前記ポリシリ
コンパッドの上面が露出するまで前記層間絶縁膜をエッ
チングし、前記フォトレジスト除去後、ドープドポリシ
リコンを堆積し、その後、前記ドープドポリシリコンを
全面エッチバックして容量下部電極を形成し、前記容量
下部電極上に容量上部電極を形成し、これによりビット
線と容量キャパシタ間の層間領域にも容量キャパシタを
形成することを特徴とする半導体装置の製造方法が提供
される。また、本発明は、半導体装置の製造方法であっ
て、素子分離膜、拡散層、ゲート電極およびパッドコン
タクトが形成された半導体基板上に、ビット線を形成
し、第１の層間絶縁膜を成膜後、パターニングを行い、
パッドコンタクトの上面が露出するまで、第１の層間絶
縁膜をエッチングし、第１のドープドポリシリコンを堆
積させた後、全面をエッチバックしてポリシリコンパッ
ドを形成し、前記ポリシリコンパッド上に第２の層間絶
縁膜を成膜し、ついで第２のドープドポリシリコンを成
膜し、フォトレジストをマスクにして、まず前記第２の
ドープドポリシリコンをエッチングし、さらに前記ポリ
シリコンパッドの上面が露出するまで前記第２の層間絶
縁膜をエッチングし、前記フォトレジスト除去後、第３
のドープドポリシリコンを堆積し、その後、前記第２の
ドープドポリシリコンおよび前記第３のドープドポリシ
リコンをエッチングする際に、前記ポリシリコンパッド
を同時にエッチバックして容量下部電極を形成し、前記
容量下部電極上に容量窒化膜を成膜後、容量上部電極を
形成することにより容量キャパシタを形成することを特
徴とする。
離膜、拡散層、ゲート電極およびパッドコンタクトが形
成された半導体基板上に、ビット線を形成し、層間絶縁
膜を成膜後、パターニングを行い、パッドコンタクトの
上面が露出するまで、層間絶縁膜をエッチングし、ドー
プドポリシリコンを堆積させたのち、全面をエッチバッ
クしてポリシリコンパッドを形成する工程を備えた半導
体装置の製造方法において、前記ポリシリコンパッド上
に層間絶縁膜を成膜し、ついでドープドポリシリコンを
成膜し、フォトレジストをマスクにして、まず前記ドー
プドポリシリコンをエッチングし、さらに前記ポリシリ
コンパッドの上面が露出するまで前記層間絶縁膜をエッ
チングし、前記フォトレジスト除去後、ドープドポリシ
リコンを堆積し、その後、前記ドープドポリシリコンを
全面エッチバックして容量下部電極を形成し、前記容量
下部電極上に容量上部電極を形成し、これによりビット
線と容量キャパシタ間の層間領域にも容量キャパシタを
形成することを特徴とする半導体装置の製造方法が提供
される。また、本発明は、半導体装置の製造方法であっ
て、素子分離膜、拡散層、ゲート電極およびパッドコン
タクトが形成された半導体基板上に、ビット線を形成
し、第１の層間絶縁膜を成膜後、パターニングを行い、
パッドコンタクトの上面が露出するまで、第１の層間絶
縁膜をエッチングし、第１のドープドポリシリコンを堆
積させた後、全面をエッチバックしてポリシリコンパッ
ドを形成し、前記ポリシリコンパッド上に第２の層間絶
縁膜を成膜し、ついで第２のドープドポリシリコンを成
膜し、フォトレジストをマスクにして、まず前記第２の
ドープドポリシリコンをエッチングし、さらに前記ポリ
シリコンパッドの上面が露出するまで前記第２の層間絶
縁膜をエッチングし、前記フォトレジスト除去後、第３
のドープドポリシリコンを堆積し、その後、前記第２の
ドープドポリシリコンおよび前記第３のドープドポリシ
リコンをエッチングする際に、前記ポリシリコンパッド
を同時にエッチバックして容量下部電極を形成し、前記
容量下部電極上に容量窒化膜を成膜後、容量上部電極を
形成することにより容量キャパシタを形成することを特
徴とする。
【００１１】すなわち本発明の特徴は、容量キャパシタ
を形成する領域に、あらかじめポリシリコンパッドを形
成しておき、そのポリシリコンパッド上に容量キャパシ
タを形成することにある。
を形成する領域に、あらかじめポリシリコンパッドを形
成しておき、そのポリシリコンパッド上に容量キャパシ
タを形成することにある。
【００１２】本発明方法の工程を示すと、素子分離、ゲ
ート電極、パッドコンタクト、ビットコンタクト、ビッ
ト線が形成されている半導体基板上に、フォトレジスト
をパターニングする。このフォトレジストをマスクにし
て、層間絶縁膜をエッチングし、フォトレジストを除去
後、ドープドポリシリコンを堆積し、エッチバックする
ことでポリシリコンパッドを形成する。ポリシリコンパ
ッド上に酸化膜、ドープドポリシリコンを成膜し、フォ
トレジストをパターニングする。その後、ドープドポリ
シリコン、酸化膜を順次エッチングし、ドープドポリシ
リコンを堆積する。容量下部電極を形成するために、ド
ープドポリシリコンをエッチバックする。
ート電極、パッドコンタクト、ビットコンタクト、ビッ
ト線が形成されている半導体基板上に、フォトレジスト
をパターニングする。このフォトレジストをマスクにし
て、層間絶縁膜をエッチングし、フォトレジストを除去
後、ドープドポリシリコンを堆積し、エッチバックする
ことでポリシリコンパッドを形成する。ポリシリコンパ
ッド上に酸化膜、ドープドポリシリコンを成膜し、フォ
トレジストをパターニングする。その後、ドープドポリ
シリコン、酸化膜を順次エッチングし、ドープドポリシ
リコンを堆積する。容量下部電極を形成するために、ド
ープドポリシリコンをエッチバックする。
【００１３】本発明によれば、容量キャパシタを形成す
る領域の下層全面にポリシリコンパッドを形成してある
ため、容量下部電極形成時にエッチバック保護層を必要
としない。また、ドープドポリシリコンのエッチバック
時にポリシリコンパッドをエッチングするため、容量下
部電極とビット線間を容量キャパシタとすることがで
き、シリンダの高さを高くせずに蓄積容量を増大するこ
とができる。
る領域の下層全面にポリシリコンパッドを形成してある
ため、容量下部電極形成時にエッチバック保護層を必要
としない。また、ドープドポリシリコンのエッチバック
時にポリシリコンパッドをエッチングするため、容量下
部電極とビット線間を容量キャパシタとすることがで
き、シリンダの高さを高くせずに蓄積容量を増大するこ
とができる。
【００１４】
【発明の実施の形態】本発明の一実施の形態について図
１〜図９を用いて説明する。
１〜図９を用いて説明する。
【００１５】まず、図１に示すように、半導体基板１０
１上に、素子分離膜１０２、拡散層１０３、ゲート電極
１０４およびパッドコンタクト１０７を形成する。
１上に、素子分離膜１０２、拡散層１０３、ゲート電極
１０４およびパッドコンタクト１０７を形成する。
【００１６】素子分離膜１０２は、ＬＯＣＯＳ法あるい
はＳＴＩ（Shallow Trench Ｉsolation）によって形成
する。ゲート電極１０４は、例えば、ゲート酸化膜５ｎ
ｍ〜１０ｎｍ、ポリシリコン０．１μｍ、タングステン
シリサイド０．１２μｍを順次堆積することによって形
成される、ポリサイド構造を用いて形成する。
はＳＴＩ（Shallow Trench Ｉsolation）によって形成
する。ゲート電極１０４は、例えば、ゲート酸化膜５ｎ
ｍ〜１０ｎｍ、ポリシリコン０．１μｍ、タングステン
シリサイド０．１２μｍを順次堆積することによって形
成される、ポリサイド構造を用いて形成する。
【００１７】本実施の形態では、ゲート電極１０４をシ
リコン窒化膜からなるマスク窒化膜１０５で包んだセル
フアライン構造が採用されている。また、パッドコンタ
クト１０７は、層間絶縁膜１０６にコンタクトを開口
し、ドープドポリシリコン０．５μｍ〜０．８μｍ堆積
し、エッチバックすることで形成する。
リコン窒化膜からなるマスク窒化膜１０５で包んだセル
フアライン構造が採用されている。また、パッドコンタ
クト１０７は、層間絶縁膜１０６にコンタクトを開口
し、ドープドポリシリコン０．５μｍ〜０．８μｍ堆積
し、エッチバックすることで形成する。
【００１８】次に図２に示すように、ビット線１１０を
形成する。ビット線１１０も、ゲート電極と同様に、ビ
ット線をシリコン窒化膜からなるマスク窒化膜１１１で
包み、セルフアライン構造とする。ビット線１１０を形
成後、層間絶縁膜１１２を成膜する。層間絶縁膜１０
６、１０８、１１２は、ＰＳＧ、ＢＳＧ、ＢＰＳＧ、Ｕ
ＳＧなどの酸化膜を用いる。
形成する。ビット線１１０も、ゲート電極と同様に、ビ
ット線をシリコン窒化膜からなるマスク窒化膜１１１で
包み、セルフアライン構造とする。ビット線１１０を形
成後、層間絶縁膜１１２を成膜する。層間絶縁膜１０
６、１０８、１１２は、ＰＳＧ、ＢＳＧ、ＢＰＳＧ、Ｕ
ＳＧなどの酸化膜を用いる。
【００１９】層間絶縁膜１１２を成膜後、図３に示すよ
うに、フォトレジスト１１３を塗布してパターニングを
行い、フォトレジスト１１３をマスクにして、図４に示
すように、パッドコンタクト１０７の上面が露出するま
で、層間絶縁膜１１２、１０８、１０６をエッチングす
る。ついでフォトレジスト１１３を除去後、ドープドポ
リシリコンを０．５μｍ〜１μｍ堆積させ、全面をエッ
チバックし、ポリシリコンパッド１１４を形成する。
うに、フォトレジスト１１３を塗布してパターニングを
行い、フォトレジスト１１３をマスクにして、図４に示
すように、パッドコンタクト１０７の上面が露出するま
で、層間絶縁膜１１２、１０８、１０６をエッチングす
る。ついでフォトレジスト１１３を除去後、ドープドポ
リシリコンを０．５μｍ〜１μｍ堆積させ、全面をエッ
チバックし、ポリシリコンパッド１１４を形成する。
【００２０】ついで、ポリシリコンパッド１１４上に容
量下部電極を形成するために、図５に示すように、層間
絶縁膜１１５を０．５μｍ〜１μｍ、ついで、ドープド
ポリシリコン１１６を０．１μｍ〜０．２μｍ成膜し、
フォトレジスト１１７を塗布、パターニングする。次に
図６に示すように、フォトレジスト１１７をマスクに
し、まずドープドポリシリコン１１６をエッチングし、
さらにポリシリコンパッド１１４の上面が露出するまで
層間絶縁膜１１５をエッチングする。
量下部電極を形成するために、図５に示すように、層間
絶縁膜１１５を０．５μｍ〜１μｍ、ついで、ドープド
ポリシリコン１１６を０．１μｍ〜０．２μｍ成膜し、
フォトレジスト１１７を塗布、パターニングする。次に
図６に示すように、フォトレジスト１１７をマスクに
し、まずドープドポリシリコン１１６をエッチングし、
さらにポリシリコンパッド１１４の上面が露出するまで
層間絶縁膜１１５をエッチングする。
【００２１】その後、フォトレジスト１１７を除去し、
ドープドポリシリコン１１８を５０ｎｍ〜１００ｎｍ堆
積する。図７に示すように、ドープドポリシリコン１１
６および１１８を全面エッチバックすることによって、
容量下部電極１１９を形成する。図８は、図７のビット
線を垂直方向からみた断面構造を示している。
ドープドポリシリコン１１８を５０ｎｍ〜１００ｎｍ堆
積する。図７に示すように、ドープドポリシリコン１１
６および１１８を全面エッチバックすることによって、
容量下部電極１１９を形成する。図８は、図７のビット
線を垂直方向からみた断面構造を示している。
【００２２】その後、容量下部電極１１９上に、容量窒
化膜（図示せず）を成膜後、容量上部電極１２０を形成
し、ついで全体を覆う層間絶縁膜を形成する。
化膜（図示せず）を成膜後、容量上部電極１２０を形成
し、ついで全体を覆う層間絶縁膜を形成する。
【００２３】
【発明の効果】以上に説明したように本発明の半導体の
製造方法によれば、容量キャパシタを形成する領域の下
層にあらかじめポリシリパッドを形成しておき、容量下
部電極形成時のエッチング時に、そのポリシリコンパッ
ドを同時にエッチバックすることでビット線と容量キャ
パシタ間の層間領域にも容量キャパシタを形成すること
により、下部電極の形成時に、エッチバック保護層は必
要でなくなり、キャパシタ容量を形成するのに必要な工
程数を低減させることができる。また、ドープドポリシ
リコンのエッチバック時にポリシリコンパッドをエッチ
ングするため、容量下部電極とビット線間を容量キャパ
シタとすることができ、シリンダの高さを高くせずに蓄
積容量を増大することができる。
製造方法によれば、容量キャパシタを形成する領域の下
層にあらかじめポリシリパッドを形成しておき、容量下
部電極形成時のエッチング時に、そのポリシリコンパッ
ドを同時にエッチバックすることでビット線と容量キャ
パシタ間の層間領域にも容量キャパシタを形成すること
により、下部電極の形成時に、エッチバック保護層は必
要でなくなり、キャパシタ容量を形成するのに必要な工
程数を低減させることができる。また、ドープドポリシ
リコンのエッチバック時にポリシリコンパッドをエッチ
ングするため、容量下部電極とビット線間を容量キャパ
シタとすることができ、シリンダの高さを高くせずに蓄
積容量を増大することができる。
【図１】本発明の一実施の形態による半導体の製造方法
における工程断面図。
における工程断面図。
【図２】本発明の一実施の形態による半導体の製造方法
における工程断面図。
における工程断面図。
【図３】本発明の一実施の形態による半導体の製造方法
における工程断面図。
における工程断面図。
【図４】本発明の一実施の形態による半導体の製造方法
における工程断面図。
における工程断面図。
【図５】本発明の一実施の形態による半導体の製造方法
における工程断面図。
における工程断面図。
【図６】本発明の一実施の形態による半導体の製造方法
における工程断面図。
における工程断面図。
【図７】本発明の一実施の形態による半導体の製造方法
における工程断面図。
における工程断面図。
【図８】本発明の一実施の形態による半導体の製造方法
における工程断面図。
における工程断面図。
【図９】本発明の一実施の形態による半導体の製造方法
における工程断面図。
における工程断面図。
【図１０】従来の半導体の製造方法における工程断面
図。
図。
【図１１】従来の半導体の製造方法における工程断面
図。
図。
【図１２】従来の半導体の製造方法における工程断面
図。
図。
【図１３】従来の半導体の製造方法における工程断面
図。
図。
【図１４】従来の半導体の製造方法における工程断面
図。
図。
【図１５】従来の半導体の製造方法における工程断面
図。
図。
【図１６】従来の半導体の製造方法における工程断面
図。
図。
【図１７】従来の半導体の製造方法における工程断面
図。
図。
１０１ 半導体基板 １０２ 素子分離膜 １０３ 拡散層 １０４ ゲート電極 １０５，１１１ マスク窒化膜 １０６，１０８，１１２，１１５ 層間絶縁膜 １０７ パッドコンタクト １０９ ビットコンタクト １１０ ビット線 １１３，１１７ フォトレジスト １１４ ポリシリコンパッド １１６，１１８ ドープドポリシリコン１１９ 容量下部電極１２０ 容量上部電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/108 H01L 21/822 H01L 21/8242 H01L 27/04
Claims (1)
- 【請求項１】 素子分離膜、拡散層、ゲート電極および
パッドコンタクトが形成された半導体基板上に、ビット
線を形成し、第１の層間絶縁膜を成膜後、パターニング
を行い、パッドコンタクトの上面が露出するまで、第１
の層間絶縁膜をエッチングし、第１のドープドポリシリ
コンを堆積させたのち、全面をエッチバックしてポリシ
リコンパッドを形成し、前記ポリシリコンパッド上に第
２の層間絶縁膜を成膜し、ついで第２のドープドポリシ
リコンを成膜し、フォトレジストをマスクにして、まず
前記第２のドープドポリシリコンをエッチングし、さら
に前記ポリシリコンパッドの上面が露出するまで前記第
２の層間絶縁膜をエッチングし、前記フォトレジスト除
去後、第３のドープドポリシリコンを堆積し、その後、
前記第２のドープドポリシリコンおよび前記第３のドー
プドポリシリコンをエッチングする際に、前記ポリシリ
コンパッドを同時にエッチバックして容量下部電極を形
成し、前記容量下部電極上に容量窒化膜を成膜後、容量
上部電極を形成することにより容量キャパシタを形成す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14499799A JP3250617B2 (ja) | 1999-05-25 | 1999-05-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14499799A JP3250617B2 (ja) | 1999-05-25 | 1999-05-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000332213A JP2000332213A (ja) | 2000-11-30 |
| JP3250617B2 true JP3250617B2 (ja) | 2002-01-28 |
Family
ID=15375079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14499799A Expired - Fee Related JP3250617B2 (ja) | 1999-05-25 | 1999-05-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3250617B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107622938A (zh) * | 2017-10-09 | 2018-01-23 | 上海先进半导体制造股份有限公司 | 衬底的背封方法及结构 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100513808B1 (ko) * | 2000-12-04 | 2005-09-13 | 주식회사 하이닉스반도체 | 캐패시터의 제조 방법 |
| KR100438780B1 (ko) * | 2001-12-01 | 2004-07-05 | 삼성전자주식회사 | 반도체 소자의 커패시터 제조방법 |
| JP4569924B2 (ja) | 2005-04-08 | 2010-10-27 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| JP4698427B2 (ja) | 2006-01-12 | 2011-06-08 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
-
1999
- 1999-05-25 JP JP14499799A patent/JP3250617B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107622938A (zh) * | 2017-10-09 | 2018-01-23 | 上海先进半导体制造股份有限公司 | 衬底的背封方法及结构 |
| CN107622938B (zh) * | 2017-10-09 | 2019-11-05 | 上海先进半导体制造股份有限公司 | 衬底的背封方法及结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000332213A (ja) | 2000-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3720434B2 (ja) | 高誘電率の材料を用いたキャパシタ及びその製造方法 | |
| US7153727B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH10321814A (ja) | Ｄｒａｍセルキャパシタ電極用の平坦化技法 | |
| US6458692B1 (en) | Method of forming contact plug of semiconductor device | |
| JP2914359B2 (ja) | 半導体素子のキャパシタ形成方法 | |
| US6184079B1 (en) | Method for fabricating a semiconductor device | |
| JP4694120B2 (ja) | ダマシーン工程を利用した半導体装置及びその製造方法 | |
| JPH1050962A (ja) | 半導体装置の製造方法 | |
| US6607954B2 (en) | Methods of fabricating cylinder-type capacitors for semiconductor devices using a hard mask and a mold layer | |
| JP3227485B2 (ja) | 半導体メモリ素子の製造方法 | |
| JP3426420B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP3250617B2 (ja) | 半導体装置の製造方法 | |
| US20020140018A1 (en) | Method of manufacturing semiconductor device having storage electrode of capacitor | |
| JP3504155B2 (ja) | 半導体装置及びその製造方法 | |
| US6001682A (en) | Method of fabricating cylinder capacitors | |
| JP3077454B2 (ja) | 半導体装置の製造方法 | |
| JPH06326269A (ja) | メモリ・セル | |
| JP2001210805A (ja) | 半導体メモリ素子の製造方法 | |
| JP2704557B2 (ja) | スタックドキャパシタセルを有する半導体装置 | |
| JP3348342B2 (ja) | 半導体装置の製造方法 | |
| JP4949547B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH1197640A (ja) | Ｄｒａｍにおけるメモリセルの製造方法 | |
| JPH11177052A (ja) | 半導体装置とその製造方法 | |
| JP3036117B2 (ja) | 半導体装置の製造方法 | |
| JP2971411B2 (ja) | Ｄｒａｍのビット線セルフアライン工程及び基板を破壊しないイオンレイアウト工程 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |