JP3687443B2 - 低温焼成セラミック組成物及びセラミック多層基板 - Google Patents

低温焼成セラミック組成物及びセラミック多層基板 Download PDF

Info

Publication number
JP3687443B2
JP3687443B2 JP28990099A JP28990099A JP3687443B2 JP 3687443 B2 JP3687443 B2 JP 3687443B2 JP 28990099 A JP28990099 A JP 28990099A JP 28990099 A JP28990099 A JP 28990099A JP 3687443 B2 JP3687443 B2 JP 3687443B2
Authority
JP
Japan
Prior art keywords
ceramic
low
temperature fired
ceramic composition
weight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28990099A
Other languages
English (en)
Other versions
JP2001114554A (ja
Inventor
修 近川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP28990099A priority Critical patent/JP3687443B2/ja
Priority to GB0023061A priority patent/GB2355260B/en
Priority to US09/684,273 priority patent/US6455453B1/en
Publication of JP2001114554A publication Critical patent/JP2001114554A/ja
Application granted granted Critical
Publication of JP3687443B2 publication Critical patent/JP3687443B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/14—Glass frit mixtures having non-frit additions, e.g. opacifiers, colorants, mill-additions
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/03—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on magnesium oxide, calcium oxide or oxide mixtures derived from dolomite
    • C04B35/04—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on magnesium oxide, calcium oxide or oxide mixtures derived from dolomite based on magnesium oxide
    • C04B35/053—Fine ceramics
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/44—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on aluminates
    • C04B35/443—Magnesium aluminate spinel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Structural Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Inorganic Insulating Materials (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、銀や銅等の低融点金属と同時焼成可能な低温焼成セラミック組成物、並びに、それを用いたセラミック多層基板に関するものである。
【０００２】
【従来の技術】
近年、高度情報化社会を支えるコンピュータ、移動体通信システム等に代表される情報処理機器においては、情報処理速度の高速化、機器の小型化、多機能化が飛躍的に進んでいる。これら情報処理機器の性能向上は主として半導体デバイスの高集積化、高速化、高機能化によって実現されている。
【０００３】
従来、こうした半導体デバイスを搭載するセラミック多層基板では、焼成温度１５００〜１６００℃のアルミナ絶縁基板を使用していたため、それを同時焼成するためには、内層配線用の材料としてＭｏ、Ｍｏ−Ｎｉ、Ｗ等の高融点金属を用いなければならなかった。しかしながら、これらの高融点金属は比抵抗が大きいため、半導体デバイスの性能を十分に引き出すことには限界があり、情報処理速度の高速化、高密度配線化が困難であった。
【０００４】
【発明が解決しようとする課題】
このようなセラミック多層基板等に用いるための絶縁材料として、特開昭６２−２４１８６７号公報には、ＭｇＯ及びＡｌ2Ｏ3からなり、Ａｌ2Ｏ3の大部分がＭｇＯ・Ａｌ2Ｏ3相を有するセラミック組成物が開示されている。このセラミック組成物は、耐水和性、耐熱衝撃性に優れ、低誘電率、低ｔａｎδ、高熱伝導性を備えている。
【０００５】
ところが、このセラミック組成物は焼結温度が１５００〜１６００℃と高く、上述したアルミナ絶縁基板と同様に、同時焼成用の配線材料としてＭｏ、Ｍｏ−Ｎｉ、Ｗ等の高融点金属を用いなければならず、情報処理速度の高速化、高密度配線化に限界が生じていた。
【０００６】
このようなセラミック組成物に焼結助剤としてガラス成分を添加すると、焼結温度を下げることが可能であるが、ガラス成分の選択の仕方によっては、セラミック多層基板の強度が著しく低下してしまうことがあった。また、セラミック多層基板の強度を保持しようとすると、Ｑ値の低下や誘電率の変動等を引き起こし、その電気特性が低下することがあった。
【０００７】
本発明は、上述した実情に鑑みてなされたものであり、その目的は、銀や銅等の低融点金属と同時焼結可能であって、高い強度、優れた電気特性をバランス良く有する低温焼成セラミック組成物、並びに、それを用いたセラミック多層基板を提供することにある。
【０００８】
【課題を解決するための手段】
本発明者は、上述した課題を解決するために鋭意検討を重ねた結果、ＭｇＯ結晶相、ＭｇＡｌ2Ｏ4結晶相を呈するセラミック成分に、特定の重量比組成を有するガラス成分を添加、混合することによって、低温焼結可能であって、所望の強度、優れた電気特性を有する低温焼成セラミック組成物が得られることを見出した。
【０００９】
すなわち、本発明は、
（Ａ）ＭｇＯ、ＭｇＡｌ2Ｏ4の結晶相を有するセラミック成分、
（Ｂ）酸化ケイ素：１３〜５０重量％、酸化ホウ素：３〜３０重量％、及び、アルカリ土類金属酸化物：４０〜８０重量％からなるガラス成分
を混合してなることを特徴とする低温焼成セラミック組成物に係るものである。
【００１０】
また、本発明の低温焼成セラミック組成物において、前記ガラス成分は、アルカリ金属酸化物を２０重量％以下含有することを特徴とする。
【００１１】
また、本発明の低温焼成セラミック組成物においては、前記セラミック成分１００重量部に対して、前記ガラス成分を２０〜８０重量部混合してなることを特徴とする。
【００１２】
また、本発明の低温焼成セラミック組成物においては、前記セラミック成分の重量比組成式を
ｘＭｇＯ−ｙＭｇＡｌ2Ｏ4
と表した時、前記ｘ、ｙは、１０≦ｘ≦９０、１０≦ｙ≦９０（但し、ｘ＋ｙ＝１００）を満たしていることを特徴とする。
【００１３】
また、本発明の低温焼成セラミック組成物は、副成分として、低温焼成セラミック組成物中において酸化銅を３重量％以下含有することを特徴とする。
【００１４】
また、本発明の低温焼成セラミック組成物は、比誘電率が９以下、測定周波数１０ＧＨｚでのＱ値が４００以上であることを特徴とする。また、本発明の低温焼成セラミック組成物は、抗折強度が２００ＭＰａ以上であることを特徴とする。
【００１５】
また、本発明は、上述した本発明の低温焼成セラミック組成物からなる絶縁体層と、銀系、銅系又は金系の導電材料からなる導体層とを積層してなることを特徴とするセラミック多層基板に係るものである。
【００１６】
本発明のセラミック多層基板においては、前記絶縁体層上に、誘電体セラミック成分とガラス成分とを混合した誘電体セラミック組成物からなる誘電体層を有していることを特徴とする。
【００１７】
本発明の低温焼成セラミック組成物によれば、ＭｇＯ、ＭｇＡｌ2Ｏ4の結晶相を有するセラミック成分に、酸化ケイ素：１３〜５０重量％、酸化ホウ素：３〜３０重量％、及び、アルカリ土類金属酸化物：４０〜８０重量％からなるガラス成分を添加、混合しているので、高い強度、優れた電気特性を有し、かつそれらのバランスが良く、さらに銀や銅等の低融点金属と同時焼結可能なセラミック組成物を実現できる。
【００１８】
また、本発明のセラミック多層基板によれば、前記絶縁体層を上述した本発明の低温焼成セラミック組成物で形成しているので、前記導体層を比抵抗の小さな銀系、銅系又は金系の導体材料で形成することができ、電気特性、特に高周波特性に優れた高強度のセラミック多層基板を実現できる。
【００１９】
【発明の実施の形態】
本発明において、前記ガラス成分のうち酸化ケイ素及び酸化ホウ素は、ガラス網目形成酸化物であり、ガラス成分中の割合は、酸化ケイ素をＳｉＯ2換算で１３〜５０重量％、酸化ホウ素をＢ2Ｏ3換算で３〜３０重量％とすることが必要である。
【００２０】
特に、ＳｉＯ2はガラス成分の骨格をなすものであり、ガラス成分におけるＳｉＯ2含有量が１３重量％未満では、得られるセラミック組成物（セラミック焼結体：以下、同様）の結晶化度が低くなってＱ値が低下する。他方、その含有量が５０重量％を超えると、ガラス成分の軟化・流動性が低下して、１０００℃以下での焼成が困難になる。
【００２１】
また、Ｂ2Ｏ3は、ガラス成分の軟化温度を低下させ、粘性流動を促進させる融剤としての役割を果たす。ガラス成分におけるＢ2Ｏ3含有量が３重量％未満では、ガラス成分の軟化・流動性が低下して、１０００℃以下での焼成が困難になる。他方、その含有量が３０重量％を超えると、セラミック組成物の結晶化度が低くなって強度やＱ値が低下する。
【００２２】
また、ＢａＯ、ＳｒＯ、ＣａＯ、ＭｇＯ等のアルカリ土類金属酸化物は、ガラス作製時の溶融温度を下げると共に、ガラス網目構造の修飾酸化物として働くものであり、ガラス成分のうち４０〜８０重量％を占めることが必要である。その含有量が４０重量％未満では、ガラスの軟化・流動性が低下して１０００℃以下での焼成が困難になる。他方、その含有量が８０重量％を超えると、結晶相の析出量が多くなりすぎてガラス構造が不安定になり、セラミック組成物の強度が低下してしまう。
【００２３】
また、前記ガラス成分は、さらにアルカリ金属酸化物を含有していることが望ましい。Ｌｉ2Ｏ、Ｋ2Ｏ、Ｎａ2Ｏ等のアルカリ金属酸化物はガラス作製時の溶融温度を下げる方向に働くものである。すなわち、このアルカリ金属酸化物は、ガラス作製時の軟化・流動性を促進させたい場合に添加すれば十分である。但し、ガラス成分におけるアルカリ金属酸化物の含有量が１０重量％を超えるとセラミック組成物のＱ値が低下し、また、電気絶縁性も低下することがあるので、その含有量は、ガラス成分の１０重量％以下とすることが望ましい。
【００２４】
本発明においては、前記セラミック成分１００重量部に対する前記ガラス成分の割合を２０〜８０重量部とすることが望ましい。ガラス成分の割合が２０重量部未満であると、焼成プロセスでの軟化・流動性が低下して１０００℃以下での焼成が困難になることがある。他方、８０重量％を超えると、特に相対密度９７％以上の緻密な焼結体を得ることが難しくなり、比誘電率が小さくなって強度も低下する傾向にある。
【００２５】
また、本発明においては、前記セラミック成分の重量比組成式をｘＭｇＯ−ｙＭｇＡｌ2Ｏ4と表した時、前記ｘ、ｙが、１０≦ｘ≦９０、１０≦ｙ≦９０（但し、ｘ＋ｙ＝１００）を満たしていることが望ましい。すなわち、前記セラミック成分は、ＸＲＤ（Ｘ線回折法）等を用いた測定で、ＭｇＯ結晶相、ＭｇＡｌ2Ｏ4結晶相の複合酸化物を析出するものであり、かつ、ＭｇＯ結晶相が１０〜９０重量％、ＭｇＡｌ2Ｏ4結晶相が１０〜９０重量％であることが望ましい。
【００２６】
すなわち、上述した範囲でＭｇＯ結晶相とＭｇＡｌ2Ｏ4結晶相との重量比組成を適宜設定することによって、得られるセラミック組成物の熱膨張係数を選択することができる。例えば、ＭｇＯ結晶相とＭｇＡｌ2Ｏ4結晶相との重量比組成を１：１としたとき、その熱膨張係数は１０ｐｐｍ／℃程度となる。これよりもＭｇＯ結晶相の重量比組成を大きくしたときは、熱膨張係数が大きくなり、ＭｇＡｌ2Ｏ4結晶相の重量比組成を大きくしたときは、熱膨張係数は小さくなる。すなわち、誘電体層や導体層との熱膨張係数の整合性を考慮したうえで、特に９．２〜１３．２ｐｐｍ／℃の範囲で所望の熱膨張係数を設定できる。
【００２７】
なお、前記セラミック成分において、ＭｇＯ結晶相が１０重量％未満、かつ、ＭｇＡｌ2Ｏ4結晶相が９０重量％を超えると、１０００℃以下では緻密な焼結体を得ることができず、高周波帯域でのＱ値の低下や基板強度の低下に至ることがある。また、ＭｇＯ結晶相が９０重量％超え、かつ、ＭｇＡｌ2Ｏ4結晶相が１０重量％未満であると、同様に、１０００℃以下では、焼結体の緻密化を十分に促進させることができず、高周波帯域でのＱ値の低下やその強度低下に至ることがある。
【００２８】
また、前記各結晶相の重量比組成式は、ｘＭｇＯ−ｙＭｇＡｌ2Ｏ4（但し、２０≦ｘ≦６０、４０≦ｙ≦８０、ｘ＋ｙ＝１００）で表されるものであることがより望ましい。このような重量比組成範囲であると、焼成温度をさらに低下させても十分に緻密な焼結体を得ることができ、高周波帯域でのＱ値に優れ、高強度のセラミック焼結体が得られる。前記各結晶相の重量比組成式は、さらに望ましくは、ｘＭｇＯ−ｙＭｇＡｌ2Ｏ4（但し、３０≦ｘ≦５０、５０≦ｙ≦７０、ｘ＋ｙ＝１００）で表されるものである。
【００２９】
前記セラミック成分において、上述した重量比組成を有する各結晶相を析出するためには、例えば、Ｍｇ（ＯＨ）2粉末とＡｌ2Ｏ3粉末とからなる原料粉末を混合し、これを成形後、焼成すればよい。この際、各酸化物粉末によるモル比組成式をａＭｇＯ−ｂＡｌ2Ｏ3と表した時、５８≦ａ≦９７、３≦ｂ≦４２（但し、ａ＋ｂ＝１００）を満たすように各原料粉末を配合すればよい。
【００３０】
また、本発明においては、低温焼成セラミック組成物中に酸化銅をを含有していることが望ましい。酸化銅は、ガラス成分の結晶化を促進して得られるセラミック組成物の高強度化、低損失化を促進する効果を奏する。但し、ガラス成分における酸化銅の含有量がＣｕＯ換算で３重量％を超えると、セラミック組成物のＱ値が低下し、比誘電率が上昇する傾向にあるので、低温焼成セラミック組成物中において３重量％以下が望ましい。
【００３１】
以上、上述した構成のセラミック組成物によれば、その焼結後には、比誘電率が９以下、測定周波数１０ＧＨｚでのＱ値が４００以上、抗折強度が２００ＭＰａ以上のセラミック層を形成することができる。すなわち、１０００℃以下、さらには９００℃以下の低温焼成で、比誘電率が小さく、高Ｑ値を有し、かつ、高い強度を有するセラミック組成物が得られる。
【００３２】
また、一般に、焼結助剤として結晶化ガラスを添加する場合、析出する結晶相の種類や比率はその焼成プロセスに大きく依存するため、焼成プロファイルを厳密に管理する必要があるが、本発明によれば、セラミック組成物に添加するガラス成分は非晶質ガラスであるから、焼成プロファイルの自由度が大きく、比較的容易に製造することが可能である。
【００３３】
次に、本発明のセラミック多層基板を説明する。
【００３４】
図１に示すように、本発明によるセラミック多層基板２は、本発明の低温焼成セラミック組成物からなる絶縁体層３ａと絶縁体層３ｂの間に、誘電体セラミック成分とガラス成分とを混合した誘電体セラミック組成物からなる誘電体層４が挟み込まれた構造を有している。そして、高誘電率の誘電体層４には、内部電極８、９によってキャパシタＣ１、Ｃ２がそれぞれ形成されており、絶縁体層３ａ及び３ｂには、銀系、銅系又は金系の導電材料からなる内部配線６、７が形成されている。また、セラミック多層基板２の内部配線６、７は半導体デバイス等の高周波実装部品１１〜１３、キャパシタＣ１、Ｃ２、外部端子等を電気的に接続しており、全体としては、高周波モジュール１を構成している。
【００３５】
つまり、本発明のセラミック層基板は、各種の表面実装部品を搭載した、例えばマルチチップモジュール等の高周波モジュールにも向けられる。但し、本発明のセラミック多層基板は、このようなセラミック多層基板２に限定されるものではなく、セラミックパッケージ用基板等にも適用可能である。
【００３６】
次に、セラミック多層基板２の作製方法例を説明する。
【００３７】
まず、絶縁体層３ａ及び３ｂの材料として、ＭｇＯ結晶相、ＭｇＡｌ2Ｏ4結晶相を有するセラミック粉末と、所定の重量組成比を有する酸化ケイ素−酸化ホウ素−アルカリ土類金属酸化物系のガラス粉末とを用意した後、セラミック粉末にガラス粉末を所定量添加し、これを混合する。そして、得られた混合粉末に有機バインダ、分散剤、可塑剤、有機溶媒等を適量添加し、これらを混合することによって、絶縁体層用スラリーを調製する。その後、絶縁体層用スラリーをドクターブレード法等によってシート状に成形して、絶縁体層用セラミックグリーンシートを得る。
【００３８】
これとは別に、高誘電率の誘電体層４の材料として、例えばチタン酸バリウム系誘電体セラミック粉末を調製した後、１０００℃で１時間以上仮焼する。引き続いて、仮焼原料を粉砕した後、この仮焼原料に例えばＳｉＯ2−Ｂ2Ｏ3系ガラス粉末を混合して、誘電体セラミック粉末を作製した後、有機ビヒクル、分散剤、可塑剤、有機溶媒等を適量添加し、これらを混合することによって、誘電体層用スラリーを調製する。そして、誘電体層用スラリーをドクターブレード法等によってシート状に成形して、誘電体層用セラミックグリーンシートを得る。
【００３９】
このようにして得られた絶縁体層用セラミックグリーンシート、誘電体層用セラミックグリーンシートに必要に応じてビアホール用孔を開け、その孔に導体ペーストや導体粉を充填してビアホールを形成する。また、誘電体層用セラミックグリーンシートにはキャパシタＣ１、Ｃ２となる導体ペーストを印刷し、必要に応じて、絶縁体層用セラミックグリーンシートにも導体パターンを形成した後、誘電体層用セラミックグリーンシート、絶縁体層用セラミックグリーンシートを積み重ねる。
【００４０】
この後、積み重ねたセラミックグリーンシートをプレスし、積層体ブロックを形成する。必要に応じて、作製したブロックを適当な大きさに切断したり、溝を形成したりしてもよい。そして、このブロックを１０００℃以下で焼成することにより、図１に示したようなキャパシタＣ１、Ｃ２等を内蔵したセラミック多層基板２を得る。その後、半導体デバイスやチップコンデンサ等の実装部品１１〜１３を搭載すると、同じく図１に示した高周波モジュール１が得られる。
【００４１】
なお、誘電体層４は、誘電体セラミック混合粉末を有機ビヒクル、有機溶剤、可塑剤等に分散させることによってペースト化し、得られた誘電体ペーストを必要な部分に印刷することによって形成してもよい。この場合も、誘電体層の形成後に、グリーンシート積み重ね、プレス、カット、焼成等の工程を経てセラミック多層基板を作製できる。
【００４２】
以上、セラミック多層基板２においては、その内部にキャパシタＣ１、Ｃ２が形成されているので、実装部品の数が少なく、その小型化、高密度化が達成されており、また、コンデンサを形成する電極間には高誘電率の誘電体層４が設けられているので比較的小さな電極パターンで大容量のキャパシタが形成される。
【００４３】
また、絶縁体層３ａ及び３ｂは、本発明の低温焼成セラミック組成物で形成されているので、高絶縁性、高Ｑ値等のように優れた電気特性を有している。さらに、内部配線６及び７は、銀系（Ａｇ／Ｐｄ、Ａｇ／Ｐｔ等を含む）、銅系、金系等の比抵抗の小さな導体材料で形成されているので、高周波特性に優れたセラミック多層基板２が形成される。なお、誘電体層４には、本発明の低温焼成セラミック組成物を構成するガラス成分とほぼ同組成のガラス成分を含有させれば、互いの接合性がさらに向上する。
【００４４】
さらに、セラミック多層基板２においては、絶縁体層３ａ及び３ｂを構成するセラミック成分のＭｇＯ／ＭｇＡｌ2Ｏ4重量比組成を適宜選択することができるので、誘電体層４の特性（特に熱膨張係数）に合わせた絶縁体層の設計ができ、高接着強度で反りや歪みが少なく、信頼性の高いセラミック多層基板を得ることができる。
【００４５】
【実施例】
以下、本発明を具体的な実施例について説明する。
【００４６】
まず、ガラス成分の原料物として、ＳｉＯ2、Ｂ2Ｏ3、ＣａＯ、Ｌｉ2Ｏ及びＣｕＯ（その前駆体を含む）をそれぞれ準備し、これを下記表１に示す組成比率で調合した。そして、この調合原料をＰｔ−Ｒｈるつぼ中において１４００〜１６００℃で融解した後、急冷し、さらに粉砕して、下記表１のガラスＮｏ．Ａ〜Ｍで表されるガラス粉末を得た。
【００４７】
【表１】
Figure 0003687443
【００４８】
次に、原料粉末としてＭｇ（ＯＨ）2とＡｌ2Ｏ3を用い、焼成処理後に析出する結晶成分の重量比組成が下記表２及び表３に示す組成となるように秤量し、これを１６時間湿式混合した後、乾燥した。さらに、この混合物を１３５０℃、２時間仮焼した後、粉砕して、セラミック成分を作成した。
【００４９】
次いで、得られたセラミック成分とガラス成分とを下記表２及び表３に示す混合比となるように混合した後、適量のバインダを加えて造粒し、これを２０００ｋｇ／ｃｍ2の圧力の下で成形して直径１２ｍｍ厚さ７ｍｍのセラミック成形体を得た。その後、この成形体を大気中、９００℃〜１０００℃で２時間焼成し、下記表２及び表３のＮｏ．１〜４９で表されるセラミック組成物（焼結体）を得た。
【００５０】
【表２】
Figure 0003687443
【００５１】
【表３】
Figure 0003687443
【００５２】
そして、Ｎｏ．１〜４９のセラミック組成物について、誘電体共振器法によって１０ＧＨｚにおける比誘電率、Ｑ値を測定した。また、併せて、曲げ強さ試験（ＪＩＳ Ｒ１６０１）にしたがってその抗折強度を測定した。その測定結果を下記表４及び表５に示す。
【００５３】
【表４】
Figure 0003687443
【００５４】
【表５】
Figure 0003687443
【００５５】
表４及び表５から、Ｎｏ．３〜５、７〜１０、１６〜２１、２３、２６〜２９、３１〜３５、３７〜４１のセラミック組成物（焼結体）は、相対密度が９７％以上と高く、９００℃又は１０００℃で、焼結が緻密に行われたことが分かる。また、これらのセラミック組成物は、比誘電率εｒがいずれも９以下（特にεｒ＝８前後）であって、１０ＧＨｚでのＱ値は４００以上と、電気特性に優れていることが分かる。また、これらのセラミック組成物は、抗折強度も２００ＭＰａ以上と高く、基板強度にも優れていることが分かる。
【００５６】
これに対して、上述した以外のセラミック組成物は、表4及び表5に示すように、相対密度が高くでも比誘電率εｒが４００以下となってしまったり、相対密度が小さいため強度が２００ＭＰａ以下となってしまった。
【００５７】
【発明の効果】
本発明の低温焼成セラミック組成物によれば、ＭｇＯ、ＭｇＡｌ2Ｏ4の結晶相を有するセラミック成分に、酸化ケイ素：１３〜５０重量％、酸化ホウ素：３〜３０重量％、及び、アルカリ土類金属酸化物：４０〜８０重量％からなるガラス成分を添加、混合しているので、高い強度、優れた電気特性を有し、かつそれらのバランスも良く、さらに、銀や銅等の低融点金属と同時焼結可能な低温焼成セラミック組成物を実現できる。
【００５８】
本発明のセラミック多層基板によれば、絶縁体層が本発明の低温焼成セラミック組成物で形成されているので、導体層を比抵抗の小さな銀系、銅系又は金系の導体材料で形成することができ、電気特性、特に高周波特性に優れた高強度のセラミック多層基板を実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態によるセラミック多層基板の概略断面図である。
【符号の説明】
１…セラミック多層モジュール
２…セラミック多層基板
３ａ、３ｂ…絶縁体層
４…誘電体層
６、７…内部配線
８、９…内部電極
１１、１２、１３…実装部品

Claims (9)

  1. （Ａ）ＭｇＯ、ＭｇＡｌ2Ｏ4の結晶相を有するセラミック成分、（Ｂ）酸化ケイ素：１３〜５０重量％、酸化ホウ素：３〜３０重量％、及び、アルカリ土類金属酸化物：４０〜８０重量％からなるガラス成分、を混合してなることを特徴とする、低温焼成セラミック組成物。
  2. 前記ガラス成分は、アルカリ金属酸化物を１０重量％以下含有することを特徴とする、請求項１に記載の低温焼成セラミック組成物。
  3. 前記セラミック成分１００重量部に対して、前記ガラス成分を２０〜８０重量部混合してなることを特徴とする、請求項１又は２に記載の低温焼成セラミック組成物。
  4. 前記セラミック成分の重量比組成式を
    ｘＭｇＯ−ｙＭｇＡｌ2Ｏ4
    と表した時、前記ｘ、ｙは、１０≦ｘ≦９０、１０≦ｙ≦９０（但し、ｘ＋ｙ＝１００）を満たしていることを特徴とする、請求項１乃至３のいずれかに記載の低温焼成セラミック組成物。
  5. 副成分として、低温焼成セラミック組成物中において酸化銅を３重量％以下含有することを特徴とする、請求項１乃至４のいずれかに記載の低温焼成セラミック組成物。
  6. 比誘電率が９以下、測定周波数１０ＧＨｚでのＱ値が４００以上であることを特徴とする、請求項１乃至５のいずれかに記載の低温焼成セラミック組成物。
  7. 抗折強度が２００ＭＰａ以上であることを特徴とする、請求項１乃至６のいずれかに記載の低温焼成セラミック組成物。
  8. 請求項１乃至７のいずれかに記載の低温焼成セラミック組成物からなる絶縁体層と、銀系、銅系又は金系の導電材料からなる導体層とを積層してなることを特徴とする、セラミック多層基板。
  9. 前記絶縁体層上に、誘電体セラミック成分とガラス成分とを混合した誘電体セラミック組成物からなる誘電体層を有していることを特徴とする、請求項８に記載のセラミック多層基板。
JP28990099A 1999-10-12 1999-10-12 低温焼成セラミック組成物及びセラミック多層基板 Expired - Fee Related JP3687443B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP28990099A JP3687443B2 (ja) 1999-10-12 1999-10-12 低温焼成セラミック組成物及びセラミック多層基板
GB0023061A GB2355260B (en) 1999-10-12 2000-09-20 Low-temperature sinterable ceramic composition and multilayer ceramic substrate
US09/684,273 US6455453B1 (en) 1999-10-12 2000-10-06 Low-temperature sinterable ceramic composition and multilayer ceramic substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28990099A JP3687443B2 (ja) 1999-10-12 1999-10-12 低温焼成セラミック組成物及びセラミック多層基板

Publications (2)

Publication Number Publication Date
JP2001114554A JP2001114554A (ja) 2001-04-24
JP3687443B2 true JP3687443B2 (ja) 2005-08-24

Family

ID=17749235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28990099A Expired - Fee Related JP3687443B2 (ja) 1999-10-12 1999-10-12 低温焼成セラミック組成物及びセラミック多層基板

Country Status (3)

Country Link
US (1) US6455453B1 (ja)
JP (1) JP3687443B2 (ja)
GB (1) GB2355260B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3680683B2 (ja) 2000-03-06 2005-08-10 株式会社村田製作所 絶縁体磁器組成物
JP3680684B2 (ja) * 2000-03-06 2005-08-10 株式会社村田製作所 絶縁体磁器、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品
JP3680713B2 (ja) * 2000-07-21 2005-08-10 株式会社村田製作所 絶縁体磁器、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品
GB2371775B (en) * 2000-12-19 2002-12-31 Murata Manufacturing Co Composite multilayer ceramic electronic parts and method of manfacturing the same
US20040147503A1 (en) * 2002-06-04 2004-07-29 Sheila Zipfeil Novel compounds and compositions as cathepsin inhibitors
JP3843912B2 (ja) 2001-10-22 2006-11-08 株式会社村田製作所 多層回路基板用ガラスセラミック材料および多層回路基板
KR100444178B1 (ko) * 2001-12-26 2004-08-09 한국전자통신연구원 스피넬계 유전체 세라믹 조성물 및 그를 이용한 유전체 세라믹 제조방법
US6917509B1 (en) 2002-11-21 2005-07-12 Daniel F. Devoe Single layer capacitor with dissimilar metallizations
JP2005086603A (ja) * 2003-09-10 2005-03-31 Tdk Corp 電子部品モジュールおよびその製造方法
TW200704270A (en) * 2005-02-17 2007-01-16 Tdk Corp Spacer for flat panel display and flat panel display
WO2008093669A1 (ja) * 2007-01-30 2008-08-07 Murata Manufacturing Co., Ltd. 感光性ガラスペーストおよび多層配線チップ部品
JP4821855B2 (ja) * 2007-04-11 2011-11-24 株式会社村田製作所 多層セラミック基板およびその製造方法
DE112008001956T5 (de) * 2007-07-26 2010-06-17 Murata Mfg. Co., Ltd., Nagaokakyo-shi Mehrschichtkeramiksubstrat und Verfahren zum Herstellen desselben
WO2011122408A1 (ja) * 2010-03-31 2011-10-06 株式会社村田製作所 多層セラミック基板およびその製造方法
US20160130184A1 (en) * 2014-11-10 2016-05-12 Saint-Gobain Ceramics & Plastics, Inc. Sintered ceramic component and a process of forming the same
WO2017056793A1 (ja) * 2015-09-28 2017-04-06 株式会社村田製作所 感光性ガラスペースト及び電子部品
CN112010639B (zh) * 2020-09-07 2022-08-16 沈阳金纳新材料股份有限公司 一种通过添加氮化硼加快钢液流动速度的流槽
CN114477990B (zh) * 2022-01-26 2023-03-07 中国科学院上海硅酸盐研究所 一种低温无压烧结制备高致密镁铝尖晶石陶瓷的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3926648A (en) * 1974-06-07 1975-12-16 Corning Glass Works Sintered cordierite glass-ceramic bodies
JPS62241867A (ja) * 1986-04-15 1987-10-22 旭硝子株式会社 絶縁基板
US4755490A (en) * 1986-04-18 1988-07-05 Tektronix, Inc. Low firing temperature ceramic materials
US4959330A (en) * 1989-06-20 1990-09-25 E. I. Du Pont De Nemours And Company Crystallizable glass and thick film compositions thereof
US5260119A (en) * 1990-08-23 1993-11-09 Aluminum Company Of America Low dielectric inorganic composition for multilayer ceramic package
US5079194A (en) * 1990-10-11 1992-01-07 Aluminum Company Of America Crystal growth inhibitor for glassy low dielectric inorganic composition
US5141899A (en) * 1991-08-26 1992-08-25 Aluminum Company Of America Low dielectric inorganic composition for multilayer ceramic package containing titanium silicate glass and crystal inhibitor
US5316985A (en) * 1991-12-09 1994-05-31 Aluminum Company Of America Suppression of crystal growth in low dielectric inorganic composition using ultrafine alumina
US5581876A (en) * 1995-01-27 1996-12-10 David Sarnoff Research Center, Inc. Method of adhering green tape to a metal support substrate with a bonding glass
JP3087656B2 (ja) * 1996-07-24 2000-09-11 株式会社村田製作所 低温焼結無機組成物

Also Published As

Publication number Publication date
GB0023061D0 (en) 2000-11-01
GB2355260B (en) 2001-11-28
JP2001114554A (ja) 2001-04-24
US6455453B1 (en) 2002-09-24
GB2355260A (en) 2001-04-18

Similar Documents

Publication Publication Date Title
JP3687443B2 (ja) 低温焼成セラミック組成物及びセラミック多層基板
JP4883228B2 (ja) 低温焼結セラミック焼結体および多層セラミック基板
JP6293704B2 (ja) ガラスセラミックス焼結体及び配線基板
JP3709752B2 (ja) 誘電体セラミック組成物及びセラミック多層基板
JP4535592B2 (ja) 積層体
JP4613826B2 (ja) セラミック基板用組成物、セラミック基板、セラミック基板の製造方法およびガラス組成物
US8652982B2 (en) Ceramic sintered body and method for producing ceramic sintered body
JP3860687B2 (ja) 誘電体磁器および積層体
JP3903781B2 (ja) 複合積層セラミック電子部品及びその製造方法
JP4748904B2 (ja) ガラスセラミック焼結体およびそれを用いた配線基板
JP2012012252A (ja) 誘電体磁器、誘電体磁器の製造方法及び電子部品
JP2001106571A (ja) 誘電体セラミック組成物及びセラミック電子部品
JP7206156B2 (ja) アルミナ質焼結体及び配線基板
JP2001106570A (ja) 誘電体セラミック組成物及びセラミック電子部品
JP3909366B2 (ja) 低誘電率磁器組成物とその磁器組成物を用いた電子回路用基板の製造方法
JP4337818B2 (ja) 磁器組成物
JP2005217170A (ja) 複合積層セラミック電子部品
JPH11135900A (ja) 窒化アルミニウム質配線基板及びその製造方法
JP4540297B2 (ja) 低温焼成磁器組成物および低温焼成磁器並びに配線基板
JP3793557B2 (ja) ガラスセラミック焼結体およびそれを用いた多層配線基板
JP4442077B2 (ja) 高周波部品用磁器組成物
JP4534413B2 (ja) 高周波部品用低誘電率磁器組成物の製造方法
JP4129384B2 (ja) 誘電体磁器およびそれを用いた多層配線基板
JP4792720B2 (ja) 誘電体セラミック組成物およびセラミック多層基板
JP4395320B2 (ja) 低温焼成磁器組成物および低温焼成磁器並びに配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050530

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080617

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090617

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090617

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110617

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120617

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130617

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130617

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees