JP4792720B2 - 誘電体セラミック組成物およびセラミック多層基板 - Google Patents

誘電体セラミック組成物およびセラミック多層基板 Download PDF

Info

Publication number
JP4792720B2
JP4792720B2 JP2004252893A JP2004252893A JP4792720B2 JP 4792720 B2 JP4792720 B2 JP 4792720B2 JP 2004252893 A JP2004252893 A JP 2004252893A JP 2004252893 A JP2004252893 A JP 2004252893A JP 4792720 B2 JP4792720 B2 JP 4792720B2
Authority
JP
Japan
Prior art keywords
ceramic
dielectric
multilayer substrate
dielectric ceramic
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004252893A
Other languages
English (en)
Other versions
JP2006069822A (ja
Inventor
大樹 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004252893A priority Critical patent/JP4792720B2/ja
Publication of JP2006069822A publication Critical patent/JP2006069822A/ja
Application granted granted Critical
Publication of JP4792720B2 publication Critical patent/JP4792720B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Inorganic Insulating Materials (AREA)

Description

本発明は、比較的低い焼成温度で、高い誘電率を有した誘電体セラミック層を形成し得る誘電体セラミック組成物、ならびに、低誘電率の絶縁体セラミック層と高誘電率の誘電体セラミック層とが一体焼成されたセラミック多層基板に関するものである。
近年、エレクトロニクス分野における電子部品の性能向上は著しく、特に、情報化社会を支えるコンピュータや移動通信端末等に代表される情報処理装置では、情報処理速度の高速化、装置の小型化、多機能化などが図られている。この情報処理装置の性能向上は、主として、LSI等の半導体デバイスの高集積化、高速化、高機能化によって実現されている。
ところが、半導体デバイスが高速化、高機能化しても、複数の半導体デバイス間を接続する基板上での信号遅延やクロストーク、インピーダンスのミスマッチ等によるノイズによって、情報処理システムとしての動作が制限されることがあった。
このため、高速かつ高性能な情報処理を行う電子部品として、複数の半導体デバイスをセラミック基板上に実装した、いわゆるマルチチップモジュールが実用化されている。このようなモジュールにおいて、半導体デバイスの実装密度を高め、各半導体デバイス間を電気的に良好に接続するためには、配線導体を3次元的に配したセラミック多層基板が有用であり、従来は、この種の基板材料としてアルミナが用いられていた。
ところで、アルミナは、その焼結温度がおおよそ1400℃以上であるため、アルミナと同時焼成される内層配線導体の材料としては、高融点金属のタングステンやモリブデンなどを使用する必要がある。しかしながら、これら高融点金属は比抵抗が比較的大きいため、半導体デバイスを高速で動作させたときの信号遅延が大きくなり、信号処理の高速化の妨げとなっていた。
そこで、これらの問題を解決するため、比抵抗の小さな銀、銅等の低融点金属と同時焼結可能な低温焼結セラミック材料(LTCC:Low−Temperature Co−fired Ceramic)の研究が活発に行われており、セラミック多層基板における絶縁体セラミック層の構成材料として実用化が進められている。
また、近年、表面実装部品(SMD:Surface Mounted Device)の一部構成素子であったキャパシタやインダクタ等の受動素子をセラミック多層基板内に取り込むことによって、さらにモジュール全体を小型化しようとする試みがなされている。セラミック多層基板内にこれらの素子を内蔵する場合、基板表面に搭載されている実装部品の特性よりも内蔵した素子の特性が劣化したのでは素子を内蔵したときのメリットが半減してしまうため、内蔵素子が基板上の実装素子と同等、あるいはそれ以上の特性を有していることが求められる。
このため、セラミック多層基板の構成材料として、内蔵素子の電気特性が十分に発揮されるような材料を選択するのが通常であり、たとえば、主としてキャパシタを形成する部分には高誘電率の誘電体セラミック層を、主として配線導体を形成する部分には低誘電率の絶縁体セラミック層をそれぞれ設けてなる、異種材料複合型のセラミック多層基板が検討されている。
具体的には、たとえば特許文献1において、{(Ba1-x-yCaxSry)O}m・(Ti1-zZrz)O2で表され、m、x、yおよびzが、1.005≦m≦1.03、0.02≦x≦0.22、0.05≦y≦0.35、0.00<z≦0.20の関係を満たしてなる誘電体セラミックに、BaO−SiO2−B23系ガラスを混合してなる誘電体セラミック組成物が提案されている。この誘電体セラミック組成物は、銀や銅等の低融点金属と同時焼結可能な温度にて焼成でき、しかも比誘電率εrが2000以上の高誘電率材料である。
特開2000−226225号公報
特許文献1で提案されている誘電体セラミック組成物は、銀や銅と同時焼結された高誘電率の誘電体セラミック層を形成できるものの、比誘電率の温度依存性が大きく、温度変化によって比誘電率が大きく変動してしまい、温度変化に対する安定性が要求されるキャパシタを形成するのが困難であった。また、この誘電体セラミック材料を低誘電率の絶縁体セラミック材料と同時焼成する場合、高誘電率の誘電体セラミック層と低誘電率の絶縁体セラミック層との間に、構成成分の相互拡散が生じてしまい、Q値等の電気特性の低下が見られることがあった。
本発明は、上述した従来の問題点を解決するものであり、その目的は、比較的低い温度で焼結することが可能であって、電気的特性にも優れた誘電体セラミック組成物、ならびに、それを用いたセラミック多層基板を提供することにある。
すなわち、本発明は、一般式I:(SrxCa1-x1-yRe2y/3TiO3(ただし、一般式Iにおいて、0≦x≦1、0≦y≦0.5、ReはLa、SmおよびNdからなる群より選ばれる少なくとも1種)で表される誘電体セラミック成分100重量部に対して、BaO−SiO2−B23系ガラスを5〜35重量部含有し、前記BaO−SiO 2 −B 2 3 系ガラスは、酸化バリウムをBaO換算で30〜50モル%、酸化ケイ素をSiO 2 換算で30〜50モル%、および、酸化ホウ素をB 2 3 換算で10〜30モル%含む誘電体セラミック組成物に関するものである。
また、本発明は、絶縁体セラミック層と、この絶縁体セラミック層よりも大きな比誘電率を有する誘電体セラミック層とを積層してなるセラミック多層基板において、前記絶縁体セラミック層は、低温焼結セラミック組成物を焼成してなるものであり、前記誘電体セラミック層は、本発明の誘電体セラミック組成物を焼成してなるものであることを特徴とするセラミック多層基板を提供するものである。
本発明のセラミック多層基板において、前記低温焼結セラミック組成物は、BaO−Al23−SiO2系セラミック組成物であることが好ましい。
本発明の誘電体セラミック組成物は、一般式Iで表される誘電体セラミック成分と、この誘電体セラミック成分100重量部に対して、BaO−SiO2−B23系ガラスを5〜35重量部含有し、前記BaO−SiO 2 −B 2 3 系ガラスは、酸化バリウムをBaO換算で30〜50モル%、酸化ケイ素をSiO 2 換算で30〜50モル%、および、酸化ホウ素をB 2 3 換算で10〜30モル%含んでいるので、比較的低い温度で焼結することが可能でありながら、比誘電率が大きく、さらに、静電容量の温度係数が小さい等のように、電気的特性にも優れた誘電体セラミック組成物である。
また、本発明のセラミック多層基板によれば、絶縁体セラミック層と、この絶縁体セラミック層よりも大きな比誘電率を有する誘電体セラミック層とを積層してなるセラミック多層基板において、絶縁体セラミック層は低温焼結セラミック組成物を焼成してなるものであり、誘電体セラミック層は本発明の誘電体セラミック組成物を焼成してなるものであるので、絶縁体セラミック層と誘電体セラミック層との間における各構成成分の相互拡散を抑制して、電気的特性に優れた高品質のセラミック多層基板が得られる。
まず、本発明の誘電体セラミック組成物を説明する。
本発明の誘電体セラミック組成物は、下記一般式Iで表される誘電体セラミック成分と、この誘電体セラミック成分100重量部に対して、SiO2−B23系ガラスを5〜35重量部含有するものである。
一般式I:(SrxCa1-x1-yRe2y/3TiO3
(ただし、一般式Iにおいて、0≦x≦1、0≦y≦0.5、ReはLa、SmおよびNdからなる群より選ばれる少なくとも1種)
ここで、一般式Iで表される誘電体セラミック成分において、ストロンチウム(Sr)とカルシウム(Ca)のモル比は任意の値に設定することができる。ストロンチウムの割合が多くなると、その絶縁抵抗(logIR)が大きくなる傾向にあり、カルシウムの割合が多くなると、静電容量の温度変化率が小さくなる傾向にある。したがって、温度安定性に優れたキャパシタを形成することを主目的にした場合、0≦x≦0.5が好ましく、高い絶縁抵抗を有するキャパシタを形成することを主目的にした場合、0.5≦x≦1が好ましい。
また、La、SmおよびNdからなる群より選ばれる少なくとも1種の希土類元素(Re)の含有量(モル比:y)は、0≦y≦0.5である必要がある。これら希土類元素の含有量(モル比)が0.5を超えると、比誘電率(εr)が低下し、特にεrが100未満となってしまう。なお、これら希土類元素の含有量(モル比)は、0≦y≦0.3が好ましく、0≦y≦0.1がさらに好ましい。
また、本発明の誘電体セラミック組成物において、SiO2−B23系ガラスの含有量は、一般式Iで表される誘電体セラミック成分100重量部に対して5〜35重量部である必要がある。SiO2−B23系ガラスの含有量が5重量部未満であると、誘電体セラミック組成物が十分に焼結せず、35重量部を超えると、温度安定性等の電気的諸特性が低下してしまう。なお、SiO2−B23系ガラスの含有量は、10〜25重量部が好ましく、15〜20重量部がさらに好ましい。
本発明の誘電体セラミック組成物において、SiO2−B23系ガラスは、さらに酸化バリウムを含んだガラス、すなわちBaO−SiO2−B23系ガラスであることが好ましい。すなわち、SiO2−B23系ガラスに、さらにBaOを含有していると、このガラスが一般式Iで表される誘電体セラミック組成物と反応し易くなり、その焼結が円滑に進み易くなる。
そして、このBaO−SiO2−B23系ガラスは、酸化バリウムをBaO換算で30〜50モル%、酸化ケイ素をSiO2換算で30〜50モル%、および、酸化ホウ素をB23換算で10〜30モル%含んでいることが好ましい。このガラスにおける酸化バリウムの含有量がBaO換算で30モル%未満であると、誘電体セラミック組成物とガラスとの反応が進まず、誘電体セラミック組成物が十分に焼結しなくなる傾向にあり、50モル%を超えると、温度安定性等の電気的諸特性が低下してしまう傾向にある。また、酸化ケイ素の含有量がSiO2換算で30モル%未満であると、得られる焼結体の収縮率が安定しない傾向にあり、50モル%を超えると、ガラス原料成分のガラス化温度が高くなりすぎて、ガラス化しにくくなる傾向がある。さらに、酸化ホウ素の含有量がB23換算で10モル%未満であると、誘電体セラミック組成物が十分に焼結しなくなる傾向にあり、30モル%を超えると、セラミックグリーンシート等の成形体においてホウ素がホウ酸結晶相として析出する傾向がある。なお、酸化バリウム、酸化ケイ素および酸化ホウ素の含有量は、それぞれ酸化物換算で35〜45モル%、35〜45モル%、および、15〜25モル%がさらに好ましい。
次に、図1を参照に、本発明のセラミック多層基板の第1実施形態を説明する。
本実施形態によるセラミック多層基板1は、一方主面に、厚膜抵抗体6が設けられており、かつ、半導体デバイスやチップコンデンサ等の実装部品7を搭載してなるセラミック多層基板であって、本発明の誘電体セラミック組成物を焼成してなる高誘電率の誘電体セラミック層2が、BaO−Al23−SiO2材料等の低温焼結セラミック組成物を焼成してなる絶縁体セラミック層3aおよび3bの間にシート状に設けられた構造を有している。
そして、誘電体セラミック層2には、内部電極4a、4bおよび4cからなるコンデンサ(キャパシタ)が形成されている。内部電極4aと内部電極4cとはビアホール導体5bを介して接続されており、内部電極4aと内部電極4bとの間、内部電極4bと内部電極4cとの間でそれぞれ所定の容量が形成されて、これらの容量の和がコンデンサの全体の容量となっている。そして、このコンデンサは、ビアホール導体5aおよび5cを介して厚膜抵抗体6に接続されている。同様に、誘電体セラミック層2には、内部電極4d、4eおよび4fからなるコンデンサが形成されている。内部電極4dと内部電極4fとはビアホール導体5fを介して接続されており、内部電極4dと内部電極4eとの間、内部電極4eと内部電極4fとの間でそれぞれ所定の容量が形成され、これらの容量の和がコンデンサの全体としての容量となっている。そして、このコンデンサは、ビアホール5dおよび5eを介して実装部品7に接続されている。
このように、セラミック多層基板1においては、セラミック多層基板1内にコンデンサが形成されているのでセラミック多層基板の小型化が達成されており、また、コンデンサを形成する電極間に高誘電率の誘電体セラミック層2が挟み込まれているので、比較的小さな電極パターンで容量の大きなコンデンサが形成できる。
さらに、セラミック多層基板1においては、誘電体セラミック層2は、絶縁体セラミック層3aおよび3bの構成成分とほぼ同様の構成成分を含有したガラス(すなわち、BaOおよびSiO2を含んだガラス)を含んでおり、かつ、誘電体セラミック成分とガラス成分とが特定の配合割合で含有されているので、未焼結状態の低温焼結セラミック層3aおよび3bと誘電体セラミック層2とを、内部電極用導電性材料と同時焼結させることが可能であり、また、各層の接着強度が高く、構成成分の相互拡散による基板の電気的特性の変動が抑えられる。
次に、図2を参照に、本発明のセラミック多層基板の第2実施形態を説明する。
セラミック多層基板11は、一方主面に、半導体デバイスやチップコンデンサ等の実装部品7を搭載してなるセラミック多層基板であって、本発明の誘電体セラミック組成物を焼結してなる高誘電率の誘電体セラミック層12aおよび12bが、BaO−Al23−SiO2材料等の低温焼結セラミック組成物を焼成してなる絶縁体セラミック層13内に設けられた内部電極14aと内部電極14bとの間、および、内部電極14cと内部電極14dとの間に、厚膜印刷法等によってそれぞれ設けられている。
そして、内部電極14a、内部電極14b、および、これらの内部電極間に設けられた誘電体セラミック層12aによって所定の容量が形成されており、同様に、内部電極14c、内部電極14d、および、誘電体セラミック層12bによって所定の容量が形成されている。内部電極14aおよび内部電極14bによって形成されるコンデンサは、一方で、ビアホール導体15aを介して実装部品7に接続され、他方で、ビアホール導体15bを介して、ストリップライン18に接続されている。また、内部電極14cおよび内部電極14dによって形成されるコンデンサは、一方で、ビアホール導体15cおよび線路導体16を介して実装部品7に接続されており、他方で、ビアホール導体15dを介してグランド導体17に接続されている。
このように、セラミック多層基板11においては、セラミック多層基板内にコンデンサが形成されているので、基板の小型化が達成されており、また、コンデンサを形成する電極間に高誘電率の誘電体セラミック層12aおよび12bが挟み込まれているので、比較的小さな電極パターンで容量の大きなコンデンサが形成されている。
さらに、セラミック多層基板11においては、誘電体セラミック層12aおよび12bは、絶縁体セラミック層3aおよび3bの構成成分とほぼ同様の構成成分を含有したガラス(すなわち、BaOおよびSiO2を含んだガラス)を含んでおり、かつ、誘電体セラミック成分とガラス成分とが特定の配合割合で含有されているので、絶縁体セラミック層13と誘電体セラミック層12aおよび12bとを同時焼結させることが可能であり、また、各層の接着強度が高く、構成成分の相互拡散による基板特性の変動が抑えられる。
次に、上述した第1実施形態のセラミック多層基板について、その作製方法を説明する。
まず、絶縁体セラミック層の材料として、BaO、Al23、SiO2のセラミック原料粉末を用意し、これに、バインダ、分散剤、可塑剤、有機溶媒等を適量添加し、これらを混合することによって、セラミックスラリーを調製する。次いで、これを、ドクターブレード法等によってシート状に成形すれば、BaO−Al23−SiO2系セラミック組成物からなる絶縁体層用グリーンシートが得られる。
次いで、これとは別に、高誘電率の誘電体セラミック層の材料として、CaTiO3、SrTiO3、Re23(ReはLa、SmおよびNdからなる群より選ばれる少なくとも1種)のセラミック原料粉末を用意し、これを所定の割合で調合、混合した後、大気中で800〜1200℃、30分〜3時間程度、仮焼する。次いで、得られた仮焼粉末を、ボールミル等を用いて粉砕し、所定の割合のBaO−SiO2−B23系ガラス粉末を混合する。さらに、得られた混合粉末に対して、バインダ、分散剤、可塑剤、有機溶媒等を適量添加し、これらを混合することによって、セラミックスラリーを調製する。次いで、これを、ドクターブレード法等によってシート状に成形すれば、本発明の誘電体セラミック組成物からなる誘電体層用グリーンシートが得られる。
次に、このようにして得られた絶縁体層用グリーンシートと誘電体セラミック層用グリーンシートとに必要に応じてビアホール導体用孔を開け、この孔中にAgやCuを主成分とする導電性ペーストを充填してビアホール導体を形成した後、各グリーンシートに、コンデンサ電極や配線導体、グランド電極等の所定の導体パターンが形成されるように電極ペーストを印刷して、誘電体セラミック層用グリーンシートと、絶縁体層用グリーンシートとを積み重ねる。
この後、積み重ねたグリーンシートをプレスし、積層体ブロックを形成する。必要に応じて、作製したブロックを適当な大きさに切断したり、切断用の溝を形成したりしてもよい。そして、作製したブロックを800〜1000℃で焼結することにより、図1に示したように、シート状の誘電体セラミック層を内蔵したセラミック多層基板を得ることができる。
なお、誘電体セラミック層は、上述したように、誘電体セラミック層用材料をシート状に成形してなるグリーンシートを積層体ブロックに挟み込むことによって形成してもよいが、誘電体セラミック層用の粉体を有機ビヒクル、有機溶剤、可塑剤等に混合することによってペースト化し、得られた誘電体ペーストを必要な部分に厚膜印刷することによって、形成してもよい。これによって、図2に示したように、厚膜状の誘電体セラミック層を内蔵したセラミック多層基板を得ることができる。
以上、本発明を実施の形態に従い説明したが、本発明はこれらの実施の形態に限定されるものではない。
たとえば、低温焼結セラミック基板用の材料はBaO−Al23−SiO2材料に限定されるものではなく、たとえば、BaO−SrO−SiO2、BaO−SiO2−Li2O等の低温焼結セラミック材料を用いることも可能である。これらの低温焼結セラミック材料は、前述したBaO、SiO2およびB23からなるガラスとほぼ同組成のガラスを含む材料である。
また、本発明のセラミック多層基板は、半導体IC等の電子部品を搭載するセラミック基板として利用するのみではなく、マイクロ波用の誘電体共振器やLCフィルタ等の電子部品用材料、さらにはセラミックパッケージ等として用いることも可能である。また、セラミック多層基板上、あるいはその裏面に抵抗を形成することで、若しくは、絶縁性セラミック基板内または誘電体セラミック層内にコイルやストリップラインを形成することで、さらに基板形状の小型化が達成できる。
以下、本発明を具体的な実施例について説明する。
まず、CaTiO3、SrTiO3、Re23(ReはLa、SmおよびNdからなる群より選ばれる少なくとも1種)のセラミック原料粉末を用意し、これれらのセラミック原料粉末を、仮焼後の組成が下記表1に示す組成となるように調合、混合し、さらに、得られた混合物を1000℃、1時間の条件にて仮焼した。次いで、得られた仮焼粉末をボールミルで粉砕し、さらに、下記表1に示す組成のBaO−SiO2−B23系ガラス粉末を、同じく下記表1に示す割合で添加した。
次いで、得られた混合粉末100重量部に対して、ブチラール系バインダを50重量部、ノニオン系分散剤を1重量部、フタル酸エステル系可塑剤を3重量部、エタノールとトルエンとからなる有機溶媒を70重量部、それぞれ添加し、これらを混合することによって、セラミックスラリーを調製した。次いで、これを、ドクターブレード法によってシート状に成形し、厚み20μmの誘電体層用グリーンシートを得た。
Figure 0004792720
次いで、この誘電体層用グリーンシートを100枚、積み重ね、プレスした後、これを10mm×10mmの矩形状にカットした。そして、これを空気中、980℃で焼成し、誘電体セラミック焼結体を得た。
そして、得られた誘電体セラミック焼結体の両面に電極を付与して、LCRメータにより、比誘電率(εr)、Q値、−25℃および+85℃における静電容量の温度変化率(TCC)、ならびに、絶縁抵抗値(logIR)を測定した。
また、BaO、Al23、SiO2のセラミック原料粉末を、それぞれ35重量部、5重量部、60重量部、調合・混合し、さらに得られた混合粉末100重量部に対して、ブチラール系バインダを12重量部、アニオン系分散剤を2重量部、フタル酸エステル系可塑剤を4重量部、エタノールとトルエンとからなる有機溶媒を70重量部、それぞれ添加し、これらを混合することによって、セラミックスラリーを調製した。次いで、これを、ドクターブレード法によってシート状に成形し、厚み100μmの絶縁体層用グリーンシートを得た。
次いで、絶縁体層用グリーンシート4枚、誘電体層用グリーンシート1枚、絶縁体層用グリーンシート4枚をこの順に積み重ね、プレスした後、これを9mm×7mmの矩形状にカットした。そして、これを還元性雰囲気中、980℃で焼成し、セラミック多層基板を得た。
そして、得られたセラミック多層基板について、絶縁体セラミック層と誘電体セラミック層との間の接合性を評価した。この接合性は、外観および層間断面を電子顕微鏡で観察することによって評価したものであって、評価結果の「◎」は、セラミック成分の相互拡散や気孔が観察されず、極めて良好な接合性が確認できたものであることを示し、「○」は、多少のセラミック成分の拡散がみられたものの、気孔が生じておらず、良好な接合性が確認できたものであることを示す。
以上のようにして測定した比誘電率(εr)、Q値、−25℃および+85℃における静電容量の温度変化率(TCC)、絶縁抵抗値(logIR)、ならびに、接合性について、その測定結果を下記表2に示す。
Figure 0004792720
以上、表1および表2から分かるように、試料No.1〜9、17、19〜20の誘電体セラミック組成物を焼成してなる焼結体、あるいは、これを誘電体セラミック層として備えるセラミック多層基板は、一般式I:(SrxCa1-x1-yRe2y/3TiO3(ただし、一般式Iにおいて、0≦x≦1、0≦y≦0.5、ReはLa、SmおよびNdからなる群より選ばれる少なくとも1種)で表される誘電体セラミック成分100重量部に対して、酸化バリウムをBaO換算で30〜50モル%、酸化ケイ素をSiO2換算で30〜50モル%、および、酸化ホウ素をB23換算で10〜30モル%含んだBaO−SiO2−B23系を5〜35重量部含有する誘電体セラミック組成物を用いているので、比誘電率(εr)が100〜160、Q値が1000〜2000、−25℃における静電容量の温度変化率(TCC)が+5%〜+15%、+85℃における静電容量の温度変化率(TCC)が−5%〜−15%、絶縁抵抗値(logIR)が12〜13と優れ、かつ、絶縁体セラミック層との接合性にも優れていた。
また、試料No.10〜15の誘電体セラミック組成物を焼成してなる焼結体、あるいは、これを誘電体セラミック層として備えるセラミック多層基板は、ガラス中の酸化バリウムの含有量がBaO換算で30〜50モル%、酸化ケイ素の含有量がSiO2換算で30〜50モル%、酸化ホウ素の含有量がB23換算で10〜30モル%の範囲外となっているため、焼結性不足による電気的諸特性の低下が起きる傾向があった。
また、試料No.16の誘電体セラミック組成物を焼成してなる焼結体、あるいは、これを誘電体セラミック層として備えるセラミック多層基板は、ガラスの含有量が少なすぎるため、焼結性が不十分となってしまい、試料No.18の誘電体セラミック組成物を焼成してなる焼結体、あるいは、これを誘電体セラミック層として備えるセラミック多層基板は、ガラスの含有量が多すぎるため、電気的諸特性が低下してしまった。
また、試料No.21の誘電体セラミック組成物を焼成してなる焼結体、あるいは、これを誘電体セラミック層として備えるセラミック多層基板は、一般式Iにおける希土類元素の割合が相対的に多すぎるため、比誘電率が低下し、特にεrが100未満となってしまった。
以上のように、一般式I:(SrxCa1-x1-yRe2y/3TiO3(ただし、一般式Iにおいて、0≦x≦1、0≦y≦0.5、ReはLa、SmおよびNdからなる群より選ばれる少なくとも1種)で表される誘電体セラミック成分100重量部に対して、酸化バリウムをBaO換算で30〜50モル%、酸化ケイ素をSiO2換算で30〜50モル%、および、酸化ホウ素をB23換算で10〜30モル%含んだBaO−SiO2−B23系を5〜35重量部含有する誘電体セラミック組成物は、銀や銅と同時焼結された高誘電率の誘電体セラミック層を形成でき、しかも、比誘電率の温度依存性が小さいので、温度変化による比誘電率の変動が少なく、特に、温度変化に対する安定性が要求されるコンデンサを有したセラミック多層基板を構成するのに適している。また、この誘電体セラミック組成物を低誘電率の絶縁体セラミック材料と同時焼成する場合であっても、誘電体セラミック層と絶縁体セラミック層との間に、各層の構成成分の相互拡散が生じることがないため、Q値等の電気的特性を確保でき、電気的特性に優れたセラミック多層基板を得ることができた。
本発明の第1実施形態によるセラミック多層基板の概略断面図である。 本発明の第2実施形態によるセラミック多層基板の概略断面図である。
符号の説明
1…セラミック多層基板、
2…誘電体セラミック層、
3a、3b…絶縁体セラミック層、
4a、4b、4c、4d、4e、4f…内部電極、
5a、5b、5c、5d、5e、5f…ビアホール導体、
6…厚膜抵抗体
7…表面実装部品

Claims (3)

  1. 一般式I:(SrxCa1-x1-yRe2y/3TiO3
    (ただし、一般式Iにおいて、0≦x≦1、0≦y≦0.5、ReはLa、SmおよびNdからなる群より選ばれる少なくとも1種)で表される誘電体セラミック成分100重量部に対して、BaO−SiO2−B23系ガラスを5〜35重量部含有し、前記BaO−SiO 2 −B 2 3 系ガラスは、酸化バリウムをBaO換算で30〜50モル%、酸化ケイ素をSiO 2 換算で30〜50モル%、および、酸化ホウ素をB 2 3 換算で10〜30モル%含む、誘電体セラミック組成物。
  2. 絶縁体セラミック層と、この絶縁体セラミック層よりも大きな比誘電率を有する誘電体セラミック層とを積層してなるセラミック多層基板において、
    前記絶縁体セラミック層は、低温焼結セラミック組成物を焼成してなるものであり、前記誘電体セラミック層は、請求項1に記載の誘電体セラミック組成物を焼成してなるものであることを特徴とする、セラミック多層基板。
  3. 前記低温焼結セラミック組成物は、BaO−Al23−SiO2系セラミック組成物である、請求項に記載のセラミック多層基板。
JP2004252893A 2004-08-31 2004-08-31 誘電体セラミック組成物およびセラミック多層基板 Expired - Fee Related JP4792720B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004252893A JP4792720B2 (ja) 2004-08-31 2004-08-31 誘電体セラミック組成物およびセラミック多層基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004252893A JP4792720B2 (ja) 2004-08-31 2004-08-31 誘電体セラミック組成物およびセラミック多層基板

Publications (2)

Publication Number Publication Date
JP2006069822A JP2006069822A (ja) 2006-03-16
JP4792720B2 true JP4792720B2 (ja) 2011-10-12

Family

ID=36150820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004252893A Expired - Fee Related JP4792720B2 (ja) 2004-08-31 2004-08-31 誘電体セラミック組成物およびセラミック多層基板

Country Status (1)

Country Link
JP (1) JP4792720B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5273490B2 (ja) * 2008-11-21 2013-08-28 株式会社村田製作所 セラミック組成物、セラミックグリーンシート、及びセラミック電子部品

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2669184B2 (ja) * 1991-05-02 1997-10-27 株式会社村田製作所 非還元性誘電体磁器組成物
JP2000226255A (ja) * 1999-02-03 2000-08-15 Murata Mfg Co Ltd 誘電体セラミック組成物及びセラミック多層基板
JP2000264724A (ja) * 1999-03-18 2000-09-26 Murata Mfg Co Ltd 誘電体セラミック組成物及びセラミック多層基板

Also Published As

Publication number Publication date
JP2006069822A (ja) 2006-03-16

Similar Documents

Publication Publication Date Title
JP5056528B2 (ja) 絶縁体セラミック組成物およびそれを用いた絶縁体セラミック
JP5343853B2 (ja) ガラスセラミック組成物、ガラスセラミック焼結体および積層型セラミック電子部品
JP3680713B2 (ja) 絶縁体磁器、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品
US6403200B2 (en) Insulator ceramic composition
JP2753887B2 (ja) コンデンサー内蔵複合回路基板
JP5273490B2 (ja) セラミック組成物、セラミックグリーンシート、及びセラミック電子部品
JP3223199B2 (ja) 多層セラミック部品の製造方法および多層セラミック部品
JP3680684B2 (ja) 絶縁体磁器、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品
JP3709752B2 (ja) 誘電体セラミック組成物及びセラミック多層基板
WO2007086184A1 (ja) 多層セラミック基板の内蔵コンデンサの容量値調整方法、ならびに多層セラミック基板およびその製造方法
WO2016137790A1 (en) Low-k and mid-k ltcc dielectric compositions and devices
JP3687443B2 (ja) 低温焼成セラミック組成物及びセラミック多層基板
KR19980070404A (ko) 모놀리식 세라믹 커패시터
JP3680715B2 (ja) 絶縁体磁器組成物
JP4967388B2 (ja) セラミック積層デバイスの製造方法およびセラミック積層デバイス
JP4613826B2 (ja) セラミック基板用組成物、セラミック基板、セラミック基板の製造方法およびガラス組成物
US6436332B1 (en) Low loss glass ceramic composition with modifiable dielectric constant
JP3903781B2 (ja) 複合積層セラミック電子部品及びその製造方法
JP2000264724A (ja) 誘電体セラミック組成物及びセラミック多層基板
JP2001106571A (ja) 誘電体セラミック組成物及びセラミック電子部品
JP4792720B2 (ja) 誘電体セラミック組成物およびセラミック多層基板
JP2000226255A (ja) 誘電体セラミック組成物及びセラミック多層基板
JP2753892B2 (ja) コンデンサー内蔵複合回路基板
JP2001106570A (ja) 誘電体セラミック組成物及びセラミック電子部品
JP3231892B2 (ja) 多層基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110711

R150 Certificate of patent or registration of utility model

Ref document number: 4792720

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees