JP3677470B2 - 熱伝導構造を製造する方法 - Google Patents

熱伝導構造を製造する方法 Download PDF

Info

Publication number
JP3677470B2
JP3677470B2 JP2001326310A JP2001326310A JP3677470B2 JP 3677470 B2 JP3677470 B2 JP 3677470B2 JP 2001326310 A JP2001326310 A JP 2001326310A JP 2001326310 A JP2001326310 A JP 2001326310A JP 3677470 B2 JP3677470 B2 JP 3677470B2
Authority
JP
Japan
Prior art keywords
compressible
flexible member
members
heat sink
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001326310A
Other languages
English (en)
Other versions
JP2002141447A (ja
Inventor
デヴィット・ジェームス・アルコー
サンジェヴ・バルワント・サス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2002141447A publication Critical patent/JP2002141447A/ja
Application granted granted Critical
Publication of JP3677470B2 publication Critical patent/JP3677470B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4093—Snap-on arrangements, e.g. clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092—All laminae planar and face to face
    • Y10T156/1093—All laminae planar and face to face with covering of discrete laminae with additional lamina

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば半導体デバイスの電子パッケージングに適用可能な熱伝導構造を製造する方法に関する。
【０００２】
【従来の技術】
電子部品パッケージングの目的の一つは、一般に、より物理的に小さくて軽い製品を提供しながらも、より高い速度およびプログラミング機能を提供するために半導体デバイスの能力を高めることである。所与の半導体技術、たとえばＣＭＯＳまたはガリウム・ヒ素に関して、この傾向は、より高いパワー散逸およびより高い熱束につながる。半導体デバイスおよび電子部品パッケージング一般の信頼性は動作温度に関連し、温度の低下が信頼性の増大を促進する。したがって、半導体デバイスの信頼性を犠牲にすることなく半導体デバイスからより大きな動作能力を引き出すためには、より良好な熱的性能を達成することが必須である。この傾向は、当該産業において半導体デバイスの製造が始まったときから認められ、予知しうる将来にわたっても継続すると予想される。
【０００３】
この目的を達成するために、電子パッケージの熱放散を改善する種々の方法が導入されてきた。例が、以下の米国特許証および他の該当文献に挙げられ、詳細に説明されている。
【０００４】
通常、電子部品パッケージは半導体デバイスを用いる。チップまたはダイとしても知られるこのようなデバイスは、動作中に熱を発する。発される熱の率はチップのパワー（仕事率）として知られ、所与の半導体技術に関して、チップの速度および複雑さに比例する。
【０００５】
チップから外に熱伝導経路を設けることは、電子部品パッケージング技術に対する大きな挑戦の一つである。熱経路は、厳しい経済的要因、アセンブリ処理および取り扱いの制約ならびに環境的考慮を満たしながらも、できるだけ低い熱抵抗を有するものを設けなければならない。周知のとおり、チップは、パッケージの外の回路に電気的に結合され、この回路が逆に、より大きな全体構造、たとえばマイクロプロセッサの一部を構成することができる。このようなアセンブリにおいて信頼しうる接続を維持するのは大変なことである。さらに、チップは、工業的に周知の方法および材料を用いて、接続したダイをコーティング、保護、オーバモールド、エポキシ材（ｇｌｏｂ−ｔｏｐ）を包むカプセル封入またはケース封入することにより、損傷、くずおよび薬品による攻撃から保護されなければならない。チップは、前述の構造の一部を構成する回路化基板（プリント回路板またはフレキシブル回路）にチップ・アセンブリを後で取り付けることができるような方法でパッケージングしてもよい。チップまたは電子デバイスはまた、周知の直接チップ取り付け法を使用して回路化基板に電気的に取り付け、その後でチップをカプセル封入、ケース封入または一定量の保護材料を用いる他の方法によって保護してもよい。このように、パワーを放散する電子デバイスは、直接取り付けによって回路化基板に電気的に接続されるか、パッケージングされたデバイスとして接続される。
【０００６】
いずれにしても、回路化基板への電気的接続を妨げることなく、デバイスから熱を放散させなければならない。いくらかの量の熱が電気的接続を介してデバイスから抜けることができ、回路化基板に入り込むことが知られている。しかし、その後、この熱を回路化基板から除去しなければならず、この構造は、もっとも熱的に効率的な経路を提供できるわけではない。熱的に効率の良い経路とは、デバイスから直接、ヒートシンクとして一般に知られる近くの構造に達したのち、ヒートシンクを取り囲む外気に達する経路であるということは周知である。ヒートシンクの最高の性能を引き出すための種々のヒートシンク設計（たとえばヒートシンク・フィンのサイズ、形状および間隔）ならびに材料（たとえばアルミニウム）が当該技術で公知である。しかし、デバイスへのヒートシンクの取り付けは、しばしば、熱に関して改善が望まれる多くの課題を残す。
【０００７】
通常、ヒートシンクは、接着剤によって半導体デバイスの表面にじかに接合される。この取り付け方法には、熱的に効率の良い接着剤、通常は熱硬化性エポキシ系接着剤を薄い層にして用いる。ヒートシンクは通常、ヒートシンクがデバイスと回路化基板との接続処理（通常ははんだ波動またははんだリフロー処理）を妨げることのないよう、デバイスを回路化基板に電気的に接続した後でそのデバイスに取り付ける。
【０００８】
この取り付け方法の一つの主要な問題点は、熱接着剤が、ひとたび硬化すると、取り除くことができないことである。したがって、ヒートシンクを被着した後では、ヒートシンクだけを取り除くことができないため、デバイス全体を回路カードから取り外さなければならない。部品の再加工、付近のデバイスの交換またはヒートシンクの存在を容認することができない特定の熱処理を要する他の要因が存在するならば、デバイス全体を廃棄しなければならず、それは明らかに経済的に望ましくない。
【０００９】
この問題を回避するため、デバイスとヒートシンクとの間の分離可能な接続が望まれる。当該技術では、平坦なヒートシンク・ベースを平坦な部品表面に単に押し付け、ねじ、ばねまたは他の留め金物でそこに保持して、ヒートシンクを必要に応じて取り外せるようにすることが一般に公知である。しかし実際には、このいわゆる「乾式インタフェース」は、熱的に効率が良くない。デバイスおよびヒートシンクのいずれの製造にも不可避である許容差のため、どちらも決して完璧に平坦とはならない。したがって、乾式インタフェースは、デバイス表面とヒートシンク表面との間に隙間を残し、このような隙間が熱伝導効率を大幅に低下させる。
【００１０】
また、熱伝導効率を改善するため、一定量の熱伝導改善材料、たとえば熱グリースまたは適合性の熱伝導材料を含めることが公知である。熱グリース（一例は、アルミナ充填シリコン・グリースである）を用いる場合、漏れが回路板を汚染し、グリース・インタフェースの乾燥および熱効率の損失を促進するおそれがあるため、インタフェース区域へのグリースの封じ込めが設計および製造における課題となる。熱伝導性の適合性材料、たとえばアルミナまたは窒化アルミニウム充填シリコン・エラストマーの使用が公知であるが、この材料は、熱効率が限られ（はんだのような固形金属に比較して）、過度の圧を加えることなしには、隙間を埋め、ヒートシンクおよびデバイスの表面に適合する能力が限られる。また、留意すべきことに、適切なグリースの開発および封じ込めには、比較的多大な研究開発費用が伴う。
【００１１】
さらに考慮すべき点は、温度変化とともに、電子デバイスがいくつかの方法でサイズを変化させるかもしれないということである。デバイスは単に拡大するだけかもしれず、その場合、どのような形状から出発するとしても、均等な寸法上の変化だけでとどまる。デバイスは、不均等に寸法を変化させる、たとえば反りを起こすこともあり、その場合、ヒートシンクとデバイスとのインタフェースは、複雑な方法で寸法を変化させるおそれがある。これらの変化は小さなものも大きなものもあり、インタフェースは、これらの隙間の変化にもかかわらず、熱的接触を正しく提供することができなければならない。電子デバイスの典型的な動作は高温で長時間の使用を伴うため、高温インタフェース形状に適合するインタフェースが、使用中に部品をうまく冷やすことができる。
【００１２】
したがって、適合性（ヒートシンクおよび／またはデバイス表面の平坦さにおける変化を受け入れる）であり、既存の電子デバイスおよびヒートシンクに対してアセンブルし、適用するのに好都合であり、比較的低廉であり、比較的低い熱抵抗を提供する「乾式」の分離可能な（たとえば、分離後にグリースや材料の残さの洗浄が不要であり、グリース封じ込めの問題がない）熱接続を保証するヒートシンク・インタフェースは、当該技術における有意な進歩を成すであろう。
【００１３】
【発明が解決しようとする課題】
したがって、本発明の第一の目的は、工夫された熱伝導構造を製造する方法により、例えば、電子パッケージを冷却する技術を向上することにある。
【００１４】
本発明のより具体的な目的は、電子デバイスを、そのような電子パッケージの一部としてのヒートシンクに熱的に結合するためのインタフェース装置を提供することにある。
【００１５】
本発明のもう一つの目的は、分離可能な方法で電子デバイスをヒートシンクに熱的に接続する、そのようなインタフェース装置を提供することにある。
【００１６】
本発明のさらに別の目的は、比較的廉価であり、既存の電子パッケージおよびヒートシンクとで使用することができ、比較的アセンブルしやすい、そのようなインタフェース装置を提供することにある。
【００１７】
本発明のもう一つの目的は、そのようなインタフェース装置を用いる電子パッケージを提供することにある。
【００１８】
本発明のさらに別の目的は、そのようなインタフェース装置をその一部として有するそのような電子パッケージを用いる電子パッケージ・アセンブリを提供することにある。
【００１９】
【課題を解決するための手段】
本発明の１つの実施態様によると、第一および第二の反対する側面を有する可撓部材を設けるステップと、可撓部材の中に、可撓部材の第一の側面と第二の側面との間を延びる複数の開口を設けるステップと、可撓部材の第一の側面に、第一の複数の圧縮可能な熱伝導部材を、圧縮可能な熱伝導部材の選択されたいくつかが開口のそれぞれいくつかとまっすぐ並ぶように配置するステップと、可撓部材の第二の側面に、第二の複数の圧縮可能な熱伝導部材を、第二の複数の圧縮可能な熱伝導部材の選択されたいくつかが、第一の複数の圧縮可能な熱伝導部材の選択されたいくつかとは実質的に正反対の位置にある開口のそれぞれいくつかとまっすぐ並び、第一および第二の複数の圧縮可能な熱伝導部材が熱的に接続された状態で、それらとじかに物理的に接触するように配置するステップとを含む、熱伝導構造を製造する方法が提供される。
【００２０】
本発明のもう一つの実施態様によると、第一および第二の反対する側面を有する可撓部材を設けるステップと、可撓部材の第一の側面に実質的に付着する少なくとも一つのマスク材層を設けるステップと、マスク材層の中に複数のアパチャを設けるステップと、第一の複数の圧縮可能な熱伝導部材を、可撓部材の第一の側面に対し、マスク材層のアパチャのそれぞれいくつかの中に配置するステップとを含む、熱伝導構造を製造する方法が提供される。
【００２１】
本発明のさらに別の実施態様によると、少なくとも一つの表面を有する実質的に剛性のヒートシンクを設けるステップと、ヒートシンクの表面に実質的に付着される少なくとも一つのマスク材層を設けるステップと、マスク材層の中に複数のアパチャを設けるステップと、複数の圧縮可能な熱伝導部材を、ヒートシンクの表面に対し、圧縮可能な熱伝導部材の選択されたいくつかがマスク材層のアパチャのそれぞれいくつかの中に配置されるように配置するステップとを含む、熱伝導構造を製造する方法が提供される。
【００２２】
本発明のさらなる実施態様によると、少なくとも一つの表面を有する部材を設けるステップと、接着材層を部材の表面に配置するステップと、複数の圧縮可能な熱伝導部材を接着材層の上に配置し、それにより、複数の圧縮可能な熱伝導部材を部材に固着するステップとを含む、熱伝導構造を製造する方法が定義される。
【００２３】
本発明のさらなる実施態様によると、複数の圧縮可能な熱伝導部材を設けるステップと、圧縮可能な熱伝導部材それぞれの少なくとも一つのあらかじめ選択された部分に実質的に付着される一定量の接着材を設けるステップと、少なくとも一つの表面を有する部材を設けるステップと、付着された接着材を有する複数の圧縮可能な熱伝導部材を、部材の表面に対し、接着材が複数の圧縮可能な熱伝導部材を部材の表面に固着するように配置するステップとを含む、熱伝導構造を製造する方法が定義される。
【００２４】
【発明の実施の形態】
本発明を、他のさらなる目的、利点および能力とともにさらに理解するため、以下の開示および冒頭の請求項を図面と関連させながら参照する。全図を通じ、同様な要素を表すのに同様な符号を使用していることが理解されよう。
【００２５】
図１および２には、本発明の一つの実施態様の電子パッケージ・アセンブリ１０が示されている。この電子パッケージ・アセンブリ１０は、電気導体１４（たとえば銅パッド）を備えた第一の表面１６を有する回路化基板１２（たとえばプリント回路板）を含む。回路化基板、たとえばプリント回路板、プリント配線板、フレキシブル回路などの種々の実施態様の設計、製造および用途は、電子部品産業において公知であり、さらなる定義は必要ないであろう。同様に公知であるものは、電子デバイス１８（たとえば半導体チップ）をそのような回路化基板１２に電気的に結合する種々の手段である。そのような結合手段の例は、ピン・イン・ホールはんだ接続、ボール・グリッド・アレー（ＢＧＡ）はんだ接続、制御崩壊チップ接続（Ｃ４）、リードレス・チップ接続および電子デバイスの表面実装はんだ取り付け（デバイスがいくつかの突出リードを含む場合）を含むことができる。本発明によると、好ましい結合手段は、Ｃ４タイプの複数のはんだ球２０を使用し、各はんだ球をそれぞれの導体１４に接合することである。同様に、回路化基板１２に電気的に結合することができる電子デバイス１８の公知の実施態様が、電気動作中に発熱し、本発明の教示を使用してヒートシンクまたは同様な構造に効果的に結合することができる半導体チップ（図示するもの）、ボール・グリッド・アレイ（ＢＧＡ）モジュール、リード付き部品（たとえばデュアル・インライン・パッケージ（ＤＩＰ））、リードレス部品、記憶デバイス、トランスなどをはじめとして数多くある。
【００２６】
電子工学技術において、ヒートシンクの使用が、チップ１８のような電子デバイスの温度を下げるのに有効であるということは公知である。このようなヒートシンクの実現の成功における第一の考慮点は、低い熱抵抗の経路が形成されるような、デバイスに対するヒートシンクの効果的な熱結合である。経路の熱抵抗がより低いと、ヒートシンクによってより高い率で熱を放散することができ、すると、電子デバイスは逆に、動作中により高い率で熱を生成できるようになる。当然、電子パッケージ・アセンブリの熱管理に関する他の考慮点、たとえばヒートシンク上の気流、ヒートシンクのフィン設計、電子デバイスの内部熱抵抗、デバイスから基礎をなす回路化基板への熱経路の設計などがある。理解されるように、本発明は、デバイスからヒートシンクまたは同様な物体への伝熱にじかに関する。本発明の実現は、前記他の考慮点の事実上いかなる組み合わせとでも達成することができ、そのような組み合わせにとって有効な結果を保証する。
【００２７】
図中、ヒートシンクは、符号２２によって示され、好ましくは金属（たとえば銅またはアルミニウム）である。このヒートシンクは平坦なベース部２３を含むことができ、このベース部は、ベースから突出する１個以上（好ましくはいくつか）の直立したフィン２４を有する。このようなフィンは、気流の通過を促進するために、互いに離間して配置されている。しかし、本発明は、他のヒートシンク部材（液冷板を含む）が許容されうるという点で、上述したようなヒートシンクとの使用に限定されない。
【００２８】
図１およびさらに詳細な図２には、複数の圧縮可能な熱伝導部材２６が、まだ圧縮されていない状態で示されている。図示する実施態様では、部材２６は、ヒートシンク２２の表面（面）９２の一部にじかに固着されている。これらの部材の典型的な材料には、６３：３７スズ：鉛はんだ（ａ／ｋ／ａ共融混合物はんだ）、３：９７スズ：鉛はんだをはじめとする、異なる比率のスズ：鉛はんだならびに他の材料、たとえばインジウムおよびモリブデンを含む他のはんだがある。すなわち、６３：３７スズ：鉛はんだでは、鉛が全はんだの約３７重量％を構成する。これらの材料は、比較的高い熱伝導率および温度依存性のクリープ速度（より高い温度でより高いクリープ速度が生じ、より低い温度でより低いクリープ速度が生じる）を有している。共融混合物はんだは、いかなるスズ：鉛比においても最低の凝固温度（約１８３℃）を有するため、一般に「低メルト」はんだとして知られている。本発明の目的に用いられる「低メルト」はんだは通常、鉛を約３０〜４３％含有し、残りがスズであるはんだに特徴的な、約２００℃未満の凝固温度を有するはんだである。例えば、６３：３７スズ：鉛はんだである。「高メルト」はんだは通常、鉛を８０重量％以上含有し、残りがスズであるはんだに特徴的な、約２９０℃を超える凝固温度を有するはんだとして知られている。例えば、１０：２０スズ：鉛はんだである。いずれのはんだも本発明に使用することができる。
【００２９】
部材２６は、ヒートシンク２２とデバイス１８との間に離間して配置され、それにより、ヒートシンクを電子デバイスに向けて押すと、多数の部材２６がデバイスおよびヒートシンクの両方とじかに熱的に接触して、それにより、いくつかの並行な熱経路を数多く形成するようになっている。一例では、幅寸法１８mmのチップに対して、球形のはんだ球の形態にある全部で４００個の部材をうまく使用することができる。全体で、デバイス１８とヒートシンク２２との間の熱抵抗は、これらいくつかの小さな熱経路の並行和である。また、数百個の圧縮可能な部材２６を用いることにより、デバイスとヒートシンクとの間に全体として十分な熱経路を形成するのに十分な数の部材が熱的に接触する限り、各圧縮可能な部材がヒートシンクおよび／またはデバイスに接触する必要はない。本発明により、チップ面積（はんだ球にじかに接する面）１mm(<添字=上>)2(<添字.>)あたり約１〜４０個のはんだ球を使用することにより、効果的な伝熱を達成しうることがわかった。約０．１０〜約１．５mmの直径を有するはんだ球をそのような数でうまく用いると、上記ヒートシンクへの実質的なチップ熱の伝達を保証することができる。
【００３０】
部材２６の圧縮性を利用して、実質的に非平面なデバイス面および／または非平面なヒートシンク面が互いに面するような状況で、適合するインタフェースを提供する。これは、本発明のいくつかの設計要因を調節することによって達成される。一般に、部材２６がクリープ誘発性応力を受けるよう、手段３０を使用して、小さいが十分である圧縮力を加える。何百個（または何千個）の部材２６があるかもしれないため、また、隙間の寸法許容差のため、最初の接触を実際に成す部材の数は非常に少ないかもしれない。したがって、そのような部材は、比較的急速に変形させ、クリープを起こさせる比較的高い応力を受ける。換言するならば、これらの圧縮可能な部材が圧縮されるにつれ、インタフェース隙間寸法は減る。力を加える続けると、インタフェース隙間寸法の減少が、最後には、１個以上の部材２６を接触させる。より多くの部材２６が接触し、圧縮負荷を担持するにつれ、圧縮可能な部材における応力は大幅に減少し、変形過程は減速する。一定期間力を加えたのち、ほぼすべての圧縮可能な部材２６が両部材１８および２２と接触することができる。さらには、圧縮可能な部材が圧縮されるにつれ、各部材の高さが減少し、それとともに、デバイス１８およびヒートシンク２２の両方と接触する部材の面積が相応に増す。再度述べるに値することは、この過程が生じるにつれ、接触および部材面積の増大により、部材２６に対する高い応力が減るということである。
【００３１】
クリープ速度は温度に強く依存するため、この過程は、温度を高めることによって促進することができる（たとえば、圧縮中にデバイス１８を動作させたり、外部から熱を加えたりする（たとえばアセンブリをオーブンに入れたり、熱気流などを使用する））。しかし、これらの材料の融点よりも低い温度でもクリープが容易に起こるため、適合したインタフェースを達成するために、圧縮可能な部材２６の融点を超える必要はない（望ましくもない）。このため、圧縮可能な部材とデバイス１８および／またはヒートシンクとの間には十分な接着が起こらず、ヒートシンク２２および圧縮可能な部材２６を電子デバイス１８から簡単に分解し、取り外すことができるようになる。これは、電子デバイスに対するアクセス（たとえば試験、再加工、交換などのため）を許すため、本発明の特に有意な特徴である。これはまた、デバイス１８と基板１２とを接続するのに使用されるはんだ球２０をリフローさせる危険を回避させる。これらの球２０は、例えば１０：２０スズ：鉛のはんだであり、その融点は、当然前記圧縮に使用されるような高温よりも高い。
【００３２】
圧縮可能な部材２６の適切な材料および寸法、そのような部材の適切な数、正しい圧縮負荷ならびに動作温度を選択することにより、妥当に多くの数の部材が一連の効果的な熱経路のための熱接触を達成する状態で、比較的大きな隙間許容差を本発明の圧縮可能な部材によって比較的短期間に吸収することができる。一例では、１．２７mmピッチで２８×２９列の矩形に配列された共融混合物はんだ球（それぞれ直径が約０．８０mm）を圧縮可能な部材（全部で８１２個）として使用すると、約１０〜３０ポンド（４．５〜１３．５ｋｇ）の全負荷を使用するだけで、効果的な圧縮が可能である。注目すべきことに、同様な材料および厚さの中実のシートの代わりに多数の圧縮可能な部材を使用すると、圧縮可能な部材を変形させるのに必要な圧縮負荷を、そのような中実のシートを同様に変形させるのに要する負荷よりも大幅に減らすことができる。
【００３３】
図１に示すように、上記圧縮力を加えるための手段３０は、保持ばね５８と、２個の離間した留め具６０と、１対のスタッド６２とを含む。図３には、間隙造作６４（単に、ヒートシンクの表面９２に固着（たとえばはんだ付け）された１個以上の金属要素を含むものでよい）によって許される程度まで圧縮可能な部材が変形されるような所定期間にわたって圧縮力を加えたのちの電子パッケージ・アセンブリが示されている。上述の例では、比較的低い温度（たとえば８０℃）で部材２６を変形させるのには相当な期間を要するかもしれない。しかし、約１００〜１４０℃の高温を用いると、部材２６にとって、共面性における数ミルの不整合を吸収するのに十分な変形を起こすのに比較的短い時間（たとえば５分）しか要しないであろう。圧縮可能な部材に対する十分な接触を生じさせて、デバイス１８とヒートシンク２２との間に全体として良好な熱経路（実際にはいくつかの別個の経路）を形成するのには、これくらいの時間で十分である。
【００３４】
圧縮力が部材２６に加えられるときデバイス１８と基板１２との間ではんだ球２０を圧縮し、それに応力を加えることを避けるため、カプセル封入材４４の使用が図１、２および３に示されている。公知の材料、たとえば米国カリフォルニア州IndustryのDexter Electronic Materials社から市販されているHysol 4510（Hysolは、Dexter Electronic Materials社の登録商標である）であってもよいこのカプセル封入材４４は、はんだ球２０よりも硬く、通常、この電気結合が応力をほとんど、またはまったく被らないよう、電子デバイス１８と回路化基板１２との間のほぼすべての圧縮力を担持する。直接チップ取り付け方式の場合（デバイス１８が半導体チップである場合）、カプセル封入材４４の利用は通常、他の理由のため（たとえば、チップとプリント回路カードとの間の熱膨張による不整合を軽減するため）に必要であり、したがって、本発明とで相乗作用を有する。
【００３５】
図４には、本発明のもう一つの実施態様の電子パッケージ・アセンブリ１０′が示されている。この電子パッケージ・アセンブリは、その熱伝導構造６６が、可撓部材６８（以下、図５を参照）に固着された複数の圧縮可能な熱伝導部材２６′からなる状態で示されている。部材２６′は、図１、２および３の部材２６と同様な材料であることが好ましい。可撓部材６８は、図３の場合と同様な手段を使用して圧縮力を加える前の、ヒートシンク２２と電子デバイス１８との間に配置された状態で示されている。圧縮可能な部材の変形が所定の量に制限されるよう、隔離間隙造作６４′が可撓部材６８に固着された状態で示されている。
【００３６】
図５には、図４に示す可撓部材６８に固着された複数の圧縮可能な熱伝導部材２６′を含む熱伝導構造６６の拡大図が示されている。実際には、説明しやすくするため、３個の部材２６′だけを示している。この実施態様の場合、可撓部材６８の材料は、部材２６′への効果的な接合に加えて良好な熱伝導および低い曲げ剛性が保証されるよう、厚さ１ミル（０．００１インチ＝０．０２５４ミリ）以下のアニールした（軟質の）銅箔であることが好ましい。銅合金またはアルミニウム合金箔をはじめとする他の金属材料もまた、使用可能である。アパチャ８９をもつマスク材料８８を使用して、圧縮可能な部材２６′の配置を定めてもよいが、必ずしもその必要はない。さらには、熱接着剤を使用して、圧縮可能な部材２６′を可撓部材６８に固着してもよい。そのような接着剤の一例は、米国ニュージャージー州LawrencevilleのAI Technology社から市販されているRTK 7455である。圧縮可能な部材の変形が所定の量に制限されるよう、隔離造作６４′が図５にも示されている。造作６４′は、図１、２および３の造作６４と同様に、金属部材であることが好ましく、たとえば、同じく適当な接着剤、たとえば同じくAI Technology社から市販されているEG 7655を使用して、可撓部材６８に接合されている。造作６４′はまた、はんだ材料、特に、部材２６′および２０の融点よりも高い融点を有するものであってもよい。造作６４′はまた、この図に示すように固着するのではなく、デバイス１８の表面にじかに固着することもできる。
【００３７】
図６には、本発明のもう一つの実施態様の電子パッケージ１０″が示されている。パッケージ１０″は、図１、２、３および４に示す要素と同様なはんだ球部材２０および回路化基板１２を含むものとして示されている。この電子パッケージはまた、図７、８、９または１０の教示にしたがって圧縮可能な熱伝導部材２６″が可撓部材６８′に固着された状態で示されている。図６の電子パッケージは、圧縮力を加える前の、圧縮部材２６″が電子デバイス１８とヒートシンク２２との間に配置された状態で示されている。可撓部材および圧縮可能な部材２６″の詳細は、のちに、図７、８、９および１０を参照しながら説明する。
【００３８】
図６において、ヒートシンク２２と電子デバイス１８との間に圧縮力を提供するための手段は、細長い保持ばね５８′と、ばね５８′をヒートシンク２２のベース２３に対して押すための外部手段、たとえば１対のばねクリップ６０とを含む。ばね５８′は、ばね５８と同じ材料であることが好ましいが、クリップ６０はステンレス鋼であってもよい。注目すべきことに、図６に示す、圧縮力を提供するための手段は、電子デバイス１８と基板１２との間の電気的結合部材２０に対して有意な力または応力を加えず、そのため、部材２０に対するそのような応力を軽減するためのカプセル封入材（図３に示すものと同様）は必要ない。したがって、応力を受けない部材２０は、はんだ球（図示するもの）、はんだ柱状物、ピン・イン・ホール部材（たとえばデバイス１８が電子モジュールである場合）などであることができる。可撓部材６８′に固着された圧縮可能な部材２６″は、デバイス１８とヒートシンク２２との間のインタフェース隙間寸法に容易に適合することにより、それらの間に良好な熱経路を提供する。以下に説明するように、本発明のこの実施態様には、複数のそのような部材２６″の対向する二つの群が使用される。
【００３９】
図７には、図６の熱伝導構造が、中間にある可撓部材６８′に固着された複数の圧縮可能な熱伝導部材２６″を含む状態で示されている。開口８６が設けられ、この開口を介して、部材２６″が、熱的に結合されると、熱を伝導することができる。可撓部材６８′に好ましい材料は、ポリイミドまたは同様なポリマーの非伝導（導電）材料の薄い（たとえば厚さ０．０２５mm）シートである。部材６８′は主に伝熱に関与するため、部材は、薄いシート状の金属材料、たとえば銅またはアルミニウムであることもできる。部材２６″は、上記部材２６と同様な材料であり、図示する対をなす配向に並べたのち、部分的にリフローさせて、部材６８′中の開口８６を介してそれぞれの対を接合させる。
【００４０】
図８には、図７に示す本発明の実施態様と同様に可撓部材６８″に固着された複数の圧縮可能な熱伝導部材２６″が示されている。中にアパチャ８９を有するマスク材８８′（図５のマスク材８８と同様）が、可撓部材６８″中の対応する開口８６′とともに示されている。この実施態様の可撓部材６８″に好ましい材料は、薄い銅シートである。マスク材料８８′は、部材２６″を、中間にある開口をはさんで部材６８″の両側に配置するのに役立つ。
【００４１】
図９では、本発明のさらに別の実施態様にしたがって、複数の圧縮可能な熱伝導部材２６″が中間の可撓部材６８″′に固着されている。この実施態様では、可撓部材６８″′は、開口（８６′）を有する必要はない。代わりに、マスク８８′が、中実の中間の可撓部材６８″′の両側にある熱伝導部材どうしの熱的接触を許すためのアパチャ８９′を有している。中実の可撓部材６８″′の両側の圧縮可能な部材２６″の正確な並びはまた、図９に示す、対応する位置に並べられたアパチャ８９′の対によって保証される。部材６８″′は、明らかに、実質的な熱伝導材であり、好ましい例は、アルミニウムもしくは銅またはそれらの合金の薄いシートである。
【００４２】
図７〜１０の実施態様すべてにおいて、部材２６″に好ましい材料は、前記はんだのいずれかである。あるいはまた、中間の部材の各側にある複数の部材ごとに、異なる融点のはんだが可能である。隔離６４″もまた、隔離６４および６４′と同様な材料であり、図１〜３または図４のいずれかにおけるものと実質的に同じ方法で中間の可撓部材に固着される。
【００４３】
中間の可撓部材６８″′の両側に本発明の圧縮可能な部材を並べる他の方式、たとえば部分的にずらす並べ方および完全に位相をずらす並べ方（図１０のもの）を有効に用いて、図示するヒートシンク２２の面と電子デバイス１８の面との間の熱的接触を高めることもできる。中実の可撓部材６８″′の両側で圧縮可能な部材２６″が対向する部材２６″とで位相をずらされている本発明の実施態様を図１０に示す。圧縮されると、可撓部材が、部材２６″の圧縮およびクリープとともにばねとして作用することが明白である。したがって、熱抵抗がわずかに増すだけで、使用中に寸法を有意に変化させる非常に大きなインタフェースの隙間を容易に収めることができる。図１０の薄い可撓部材６８″′に好ましい材料は、圧縮可能な部材２６″とともに弾性ばねとして作用する薄い銅シートである。このような実施態様の多数の層をデバイス１８とヒートシンク２２との間に配置して、さらなるコンプライアンスおよび許容差を収めることができる。また、図１０において、部材６８″の片側の部材２６″の数は、その反対側の部材の数と同じでなくてもよいことが理解されよう。そのような部材２６″は、それぞれの側にランダムに分布させることもできる。また、アパチャ８９′を中に有するものを含め、マスク材８８′を使用することもできる。図８および９では、２層のマスク材８８′を使用している。
【００４４】
図１１〜１４には、はんだ球２６″のような複数の圧縮可能な熱伝導部材を表面（たとえばヒートシンク２２または可撓部材６８の表面）に固着する種々の方法が示されている。図５および７〜１０の実施態様では、はんだペーストおよび／またははんだ球２６″（たとえば直径０．０２５インチ（０．０６４ｃｍ）の共融混合物はんだ球）をアパチャ８９の中に配置することができ、その間に、周囲温度をはんだの融点付近まで上昇させて、はんだをリフローさせたのち、ヒートシンク２２の対応する面に触れさせる。その後、温度がはんだ融点よりも下がり、はんだが冷える（凝固する）と、これらのはんだ部材はヒートシンクに付着する。図１１および１２では、はんだ球２６″を熱伝導性接着剤９０でコーティングしたのち（球がテンプレート９１に保持されている間）、接着剤を上に付されたはんだ球をヒートシンクまたは可撓部材に対して優しく押し付けるやり方が効果的かつ経済的である。はんだ球を押すことは、接着剤を、その中にアパチャ（図１３には示さず）を形成するほど十分に押しのけるように作用し、それにより、直接的なはんだ球とヒートシンク（または可撓部材）との接触を保証する。好ましい接着剤は、柔らかな熱伝導性接着剤であり、一例は、米国ニューヨーク州WaterfordのGeneral Electric社のGE32XXシリコーン接着剤である。あるいはまた、そのような接着剤の「ドット」を可撓部材またはヒートシンクの所定位置に配して、はんだ球をこれらの地点で接着によって持ち上げ、定位置に優しく押し込むようにしてもよい。未硬化のはんだマスク材は接着剤として作用することができる。すなわち、はんだマスクに類似する方法で可撓部材の上に熱接着剤を延展させるやり方もまた、低廉に利用することができる。図１３および１４では、伝導性部材２６″を、ヒートシンク２２または可撓部材６８″′（仮想線で示す）上の接着剤層９０の上にランダムに分布させたのち、押し込んで、接着剤層とじかに接触させることもできる（図示せず）。あるいはまた、接着剤の「ドット」９０を、部材２６″がそのような材料と係合する状態で、それぞれの表面に設け（上述のとおり）、再び圧を加えて直接的なはんだ−表面間の接触を実現することもできる（図示せず）。
【００４５】
本発明の好ましい実施態様であるところを示し、説明したが、当業者にとっては、請求の範囲によって定義される本発明の範囲を逸することなく、種々の変更を本発明に加えうることが明白であろう。
【００４６】
まとめとして、本発明の構成に関して以下の事項を開示する。
（１）第一および第二の反対する側面を有する可撓部材を設けるステップと、
前記可撓部材の前記第一の側面に実質的に付着する少なくとも一つのマスク材層を設けるステップと、
前記マスク材層の中に複数のアパチャを設けるステップと、
第一の複数の圧縮可能な熱伝導部材を、前記可撓部材の前記第一の側面に対し、前記マスク材層の前記アパチャのそれぞれいくつかの中に配置するステップと、
を含むことを特徴とする、熱伝導構造を製造する方法。
（２）少なくとも１個の隔離部材を前記可撓部材に取り付けるステップをさらに含み、前記隔離部材が、前記複数の圧縮可能な熱伝導部材よりも高い硬度を有するものである上記（１）記載の方法。
（３）前記隔離部材を前記可撓部材に取り付ける前記ステップが、熱伝導性接着剤の使用を含む上記（２）記載の方法。
（４）前記可撓部材の前記第二の側面に実質的に付着する第二のマスク材層を設け、前記第二の層の中に複数のアパチャを設けたのち、前記第二のマスク材層の中の前記アパチャのそれぞれいくつかの中に第二の複数の圧縮可能な熱伝導部材を配置するステップをさらに含む上記（１）記載の方法。
（５）前記可撓部材を、その中に開口を含まない、実質的に中実の形態で設ける上記（１）記載の方法。
（６）前記第二の複数の圧縮可能な熱伝導部材を、前記第一の複数の圧縮可能な熱伝導部材に対して実質的にずらす方法で配置する上記（５）記載の方法。
【図面の簡単な説明】
【図１】 本発明の一つの実施態様の電子パッケージ・アセンブリを、圧縮力を加える前の状態で示す図である。
【図２】 図１に示す電子パッケージ・アセンブリのうち、図１に符号２によって示す一部を拡大した図である。
【図３】 図１の電子パッケージ・アセンブリを、圧縮力を加えた後の状態で示す図である。
【図４】 本発明のもう一つの実施態様の電子パッケージ・アセンブリを、圧縮可能な熱伝導部材が可撓部材に固着された状態で示す図である。この電子パッケージ・アセンブリは、圧縮力を加える前の状態で示す。
【図５】 図４に示す本発明の実施態様の、可撓部材に固着された複数の圧縮可能な熱伝導部材を有する熱伝導構造を拡大した図である。
【図６】 本発明のもう一つの実施態様の電子パッケージ・アセンブリを、圧縮可能な熱伝導部材が可撓部材に固着された状態で示す図である。図６の電子パッケージは、圧縮力を加える前の、複数の電気導体を有する回路化基板に取り付けられた状態で示す。
【図７】 図６に示す本発明の実施態様とともに使用することができる、可撓部材に固着された複数の圧縮可能な熱伝導部材を含む熱伝導構造を示す図である。
【図８】 本発明のもう一つの実施態様にしたがって可撓部材に固着された複数の圧縮可能な熱伝導部材を含む熱伝導構造を示す図である。
【図９】 本発明のさらに別の実施態様にしたがって可撓部材に固着された複数の圧縮可能な熱伝導部材を含む熱伝導構造を示す図である。
【図１０】 本発明のさらに別の実施態様にしたがって可撓部材に固着された複数の圧縮可能な熱伝導部材を含む熱伝導構造を示す図である。
【図１１】 本発明の圧縮可能な熱伝導部材を外面に対して配置する方法の一例を示す図である。
【図１２】 本発明の圧縮可能な熱伝導部材を外面に対して配置する方法の一例を示す図である。
【図１３】 本発明の圧縮可能な熱伝導部材を外面に対して配置する方法のもう一つの例を示す図である。
【図１４】 本発明の圧縮可能な熱伝導部材を外面に対して配置する方法のもう一つの例を示す図である。
【符号の説明】
１０ 電子パッケージ・アセンブリ
１２ 回路化基板
１４ 電気導体
１６ 第一の表面
１８ 電子デバイス
２０ はんだ球
２２ ヒートシンク
２４ フィン
２６ 熱伝導部材

Claims (3)

  1. 第一および第二の反対する側面を有する可撓部材を設けるステップと、
    前記可撓部材の前記第一の側面に実質的に付着する少なくとも一つのマスク材層を設けるステップと、
    前記マスク材層の中に複数のアパチャを設けるステップと、
    第一の複数の圧縮可能な熱伝導部材を、前記可撓部材の前記第一の側面に対し、前記マスク材層の前記アパチャのそれぞれいくつかの中に配置するステップと、
    少なくとも１個の隔離部材を前記可撓部材に取り付けるステップを含み、
    前記隔離部材が、前記複数の圧縮可能な熱伝導部材よりも高い硬度を有するものである熱伝導構造を製造する方法。
  2. 前記隔離部材を前記可撓部材に取り付ける前記ステップが、熱伝導性接着剤の使用を含む請求項１記載の方法。
  3. 前記可撓部材の前記第二の側面に実質的に付着する第二のマスク材層を設け、前記第二の層の中に複数のアパチャを設けたのち、前記第二のマスク材層の中の前記アパチャのそれぞれいくつかの中に第二の複数の圧縮可能な熱伝導部材を配置するステップをさらに含み、
    前記可撓部材を、その中に開口を含まない、実質的に中実の形態で設け、
    前記第二の複数の圧縮可能な熱伝導部材を、前記第一の複数の圧縮可能な熱伝導部材に対して実質的にずらす方法で配置する請求項１記載の方法。
JP2001326310A 1996-12-16 2001-10-24 熱伝導構造を製造する方法 Expired - Fee Related JP3677470B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/767465 1996-12-16
US08/767,465 US5786635A (en) 1996-12-16 1996-12-16 Electronic package with compressible heatsink structure

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP34460997A Division JP3274642B2 (ja) 1996-12-16 1997-12-15 圧縮可能なヒートシンク構造を有する電子パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002141447A JP2002141447A (ja) 2002-05-17
JP3677470B2 true JP3677470B2 (ja) 2005-08-03

Family

ID=25079573

Family Applications (2)

Application Number Title Priority Date Filing Date
JP34460997A Expired - Fee Related JP3274642B2 (ja) 1996-12-16 1997-12-15 圧縮可能なヒートシンク構造を有する電子パッケージ及びその製造方法
JP2001326310A Expired - Fee Related JP3677470B2 (ja) 1996-12-16 2001-10-24 熱伝導構造を製造する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP34460997A Expired - Fee Related JP3274642B2 (ja) 1996-12-16 1997-12-15 圧縮可能なヒートシンク構造を有する電子パッケージ及びその製造方法

Country Status (10)

Country Link
US (4) US5786635A (ja)
JP (2) JP3274642B2 (ja)
KR (2) KR100288409B1 (ja)
CN (1) CN1163962C (ja)
CZ (1) CZ290553B6 (ja)
HU (1) HUP9701376A3 (ja)
MY (1) MY118259A (ja)
PL (1) PL323321A1 (ja)
SG (1) SG66409A1 (ja)
TW (1) TW360959B (ja)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985697A (en) * 1996-05-06 1999-11-16 Sun Microsystems, Inc. Method and apparatus for mounting an integrated circuit to a printed circuit board
US5786635A (en) * 1996-12-16 1998-07-28 International Business Machines Corporation Electronic package with compressible heatsink structure
KR100246333B1 (ko) * 1997-03-14 2000-03-15 김영환 비 지 에이 패키지 및 그 제조방법
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
US5900675A (en) * 1997-04-21 1999-05-04 International Business Machines Corporation Organic controlled collapse chip connector (C4) ball grid array (BGA) chip carrier with dual thermal expansion rates
US5894166A (en) * 1997-09-17 1999-04-13 Northern Telecom Limited Chip mounting scheme
US6043560A (en) * 1997-12-03 2000-03-28 Intel Corporation Thermal interface thickness control for a microprocessor
US6753922B1 (en) * 1998-10-13 2004-06-22 Intel Corporation Image sensor mounted by mass reflow
US6203191B1 (en) * 1998-10-28 2001-03-20 Speculative Incorporated Method of junction temperature determination and control utilizing heat flow
US6218293B1 (en) 1998-11-13 2001-04-17 Micron Technology, Inc. Batch processing for semiconductor wafers to form aluminum nitride and titanium aluminum nitride
US6644982B1 (en) 1998-12-04 2003-11-11 Formfactor, Inc. Method and apparatus for the transport and tracking of an electronic component
US6179047B1 (en) * 1998-12-10 2001-01-30 Unisys Corporation Mechanical assembly for regulating the temperature of an electronic device which incorporates at least two leaf springs for self-alignment plus a low initial contact force and a low profile
US6456099B1 (en) 1998-12-31 2002-09-24 Formfactor, Inc. Special contact points for accessing internal circuitry of an integrated circuit
JP2000223608A (ja) * 1999-01-29 2000-08-11 Nec Corp 半導体パッケージ及びその製造方法
US6352944B1 (en) 1999-02-10 2002-03-05 Micron Technology, Inc. Method of depositing an aluminum nitride comprising layer over a semiconductor substrate
US6750551B1 (en) * 1999-12-28 2004-06-15 Intel Corporation Direct BGA attachment without solder reflow
SE516139C2 (sv) * 1999-03-17 2001-11-26 Ericsson Telefon Ab L M Förfarande och anordning för att förbättra termiska och elektriska egenskaper hos komponenter förbunda med ett substrat monterat på en bärare
US6255143B1 (en) * 1999-08-04 2001-07-03 St. Assembly Test Services Pte Ltd. Flip chip thermally enhanced ball grid array
US6461891B1 (en) * 1999-09-13 2002-10-08 Intel Corporation Method of constructing an electronic assembly having an indium thermal couple and an electronic assembly having an indium thermal couple
US6486499B1 (en) * 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
US6351032B1 (en) * 2000-01-20 2002-02-26 National Semiconductor Corporation Method and structure for heatspreader attachment in high thermal performance IC packages
US6212074B1 (en) 2000-01-31 2001-04-03 Sun Microsystems, Inc. Apparatus for dissipating heat from a circuit board having a multilevel surface
US6459582B1 (en) * 2000-07-19 2002-10-01 Fujitsu Limited Heatsink apparatus for de-coupling clamping forces on an integrated circuit package
AU2001278027A1 (en) * 2000-07-26 2002-02-05 The Research Foundation Of State University Of New York Method and system for bonding a semiconductor chip onto a carrier using micro-pins
US6635513B2 (en) * 2001-05-29 2003-10-21 Hewlett-Packard Development Company, L.P. Pre-curved spring bolster plate
EP1296453B1 (en) * 2001-09-25 2008-11-12 TDK Corporation Package substrate for integrated circuit device
KR100443399B1 (ko) * 2001-10-25 2004-08-09 삼성전자주식회사 보이드가 형성된 열 매개 물질을 갖는 반도체 패키지
US6504242B1 (en) 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having a wetting layer on a thermally conductive heat spreader
US6710264B2 (en) * 2001-11-16 2004-03-23 Hewlett-Packard Development Company, L.P. Method and apparatus for supporting a circuit component having solder column interconnects using external support
US20040080033A1 (en) * 2002-04-09 2004-04-29 Advanced Semiconductor Engineering Inc. Flip chip assembly and method for producing the same
JP2004172489A (ja) * 2002-11-21 2004-06-17 Nec Semiconductors Kyushu Ltd 半導体装置およびその製造方法
WO2004093187A1 (ja) * 2003-04-16 2004-10-28 Fujitsu Limited 電子部品パッケージ、電子部品パッケージ組立体およびプリント基板ユニット
US6850411B1 (en) * 2003-10-07 2005-02-01 International Business Machines Corporation Method and structure to support heat sink arrangement on chip carrier packages
JP2005136018A (ja) * 2003-10-29 2005-05-26 Denso Corp 半導体装置
US7057295B2 (en) * 2004-04-22 2006-06-06 Ted Ju IC module assembly
US7200006B2 (en) * 2004-06-03 2007-04-03 International Business Machines Corporation Compliant thermal interface for electronic equipment
US7477518B2 (en) * 2004-09-06 2009-01-13 Infineon Technologies Ag Sub-assembly
US7098070B2 (en) 2004-11-16 2006-08-29 International Business Machines Corporation Device and method for fabricating double-sided SOI wafer scale package with through via connections
KR100618881B1 (ko) * 2005-01-05 2006-09-01 삼성전자주식회사 열방출 효율을 증대시킨 반도체 패키지 및 그 제조방법
CN100435304C (zh) * 2005-03-31 2008-11-19 西安交通大学 基于金属球压接互连技术的电力电子集成模块的制备方法
US7250675B2 (en) * 2005-05-05 2007-07-31 International Business Machines Corporation Method and apparatus for forming stacked die and substrate structures for increased packing density
US20060284313A1 (en) * 2005-06-15 2006-12-21 Yongqian Wang Low stress chip attachment with shape memory materials
JP2007005670A (ja) * 2005-06-27 2007-01-11 Fujitsu Ltd 電子部品パッケージおよび接合組立体
US7277291B2 (en) * 2005-08-08 2007-10-02 Verifone Holdings, Inc. Thermal transfer device
US7342306B2 (en) * 2005-12-22 2008-03-11 International Business Machines Corporation High performance reworkable heatsink and packaging structure with solder release layer
US7540616B2 (en) * 2005-12-23 2009-06-02 3M Innovative Properties Company Polarized, multicolor LED-based illumination source
JP4095641B2 (ja) * 2006-01-31 2008-06-04 株式会社東芝 電子機器
JP2007266150A (ja) * 2006-03-28 2007-10-11 Fujitsu Ltd 熱伝導性接合材、半導体パッケージ、ヒートスプレッダ、半導体チップ、及び半導体チップとヒートスプレッダとを接合する接合方法
US9299634B2 (en) * 2006-05-16 2016-03-29 Broadcom Corporation Method and apparatus for cooling semiconductor device hot blocks and large scale integrated circuit (IC) using integrated interposer for IC packages
US9013035B2 (en) * 2006-06-20 2015-04-21 Broadcom Corporation Thermal improvement for hotspots on dies in integrated circuit packages
US20080042270A1 (en) * 2006-08-17 2008-02-21 Daryl Carvis Cromer System and method for reducing stress-related damage to ball grid array assembly
US20080068803A1 (en) * 2006-09-18 2008-03-20 Shyh-Ming Chen Heat dissipating device holder structure with a thin film thermal conducting medium coating
US7995344B2 (en) * 2007-01-09 2011-08-09 Lockheed Martin Corporation High performance large tolerance heat sink
DE102008009510B3 (de) * 2008-02-15 2009-07-16 Danfoss Silicon Power Gmbh Verfahren zum Niedertemperatur-Drucksintern
US8963323B2 (en) 2008-06-20 2015-02-24 Alcatel Lucent Heat-transfer structure
CN101540206B (zh) * 2009-04-15 2012-09-05 中国科学院物理研究所 外压式低热阻可分离热沉结构
JP2010267954A (ja) * 2009-04-15 2010-11-25 Panasonic Corp 電子機器
US8198739B2 (en) 2010-08-13 2012-06-12 Endicott Interconnect Technologies, Inc. Semi-conductor chip with compressible contact structure and electronic package utilizing same
CN102655728B (zh) * 2011-03-01 2015-01-28 联想(北京)有限公司 一种散热控制装置、电子设备及散热控制方法
US10049959B2 (en) 2011-03-25 2018-08-14 Philips Lighting Holding B.V. Thermal interface pad material with perforated liner
JP2014033092A (ja) * 2012-08-03 2014-02-20 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP6179843B2 (ja) * 2012-12-04 2017-08-16 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 実装装置及び実装方法
US9148962B2 (en) * 2013-01-02 2015-09-29 International Business Machines Corporation Heat transfer device for wave soldering
EP2854170B1 (en) 2013-09-27 2022-01-26 Alcatel Lucent A structure for a heat transfer interface and method of manufacturing the same
JP5963732B2 (ja) * 2013-10-31 2016-08-03 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ チップ支持基板の配線部裏面に放熱器設置の面領域を設定する方法およびチップ支持基板並びにチップ実装構造体
US9967986B2 (en) * 2014-01-02 2018-05-08 Semiconductor Components Industries, Llc Semiconductor package and method therefor
US20180190596A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Standoff members for semiconductor package
JP6885194B2 (ja) * 2017-05-15 2021-06-09 富士通株式会社 電子機器
WO2019066801A1 (en) * 2017-09-27 2019-04-04 Intel Corporation INTEGRATED CIRCUIT BOXES WITH PATTERNED PROTECTIVE MATERIAL
US10973114B2 (en) 2018-10-29 2021-04-06 L3 Technologies, Inc. Indium-based interface structures, apparatus, and methods for forming the same
KR102637678B1 (ko) * 2018-11-21 2024-02-15 신에츠 폴리머 가부시키가이샤 방열 구조체 및 그것을 구비하는 배터리
US11037860B2 (en) 2019-06-27 2021-06-15 International Business Machines Corporation Multi layer thermal interface material
CN113453483A (zh) * 2020-03-26 2021-09-28 中科寒武纪科技股份有限公司 用于散热的装置及其电子器件
US11774190B2 (en) * 2020-04-14 2023-10-03 International Business Machines Corporation Pierced thermal interface constructions
US11579668B2 (en) 2020-09-24 2023-02-14 Hewlett Packard Enterprise Development Lp Multipoint contact conduction cooling of a removable device
WO2024063341A1 (ko) * 2022-09-19 2024-03-28 삼성전자주식회사 써멀 모듈을 포함하는 pcb 어셈블리

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4034468A (en) * 1976-09-03 1977-07-12 Ibm Corporation Method for making conduction-cooled circuit package
US4254431A (en) * 1979-06-20 1981-03-03 International Business Machines Corporation Restorable backbond for LSI chips using liquid metal coated dendrites
US4654754A (en) * 1982-11-02 1987-03-31 Fairchild Weston Systems, Inc. Thermal link
JPS60126853A (ja) * 1983-12-14 1985-07-06 Hitachi Ltd 半導体デバイス冷却装置
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
GB2214719B (en) * 1988-01-26 1991-07-24 Gen Electric Co Plc Housing for electronic device
JPH0377355A (ja) * 1989-08-19 1991-04-02 Fujitsu Ltd 放熱型半導体装置
US4993482A (en) * 1990-01-09 1991-02-19 Microelectronics And Computer Technology Corporation Coiled spring heat transfer element
US5076485A (en) * 1990-04-24 1991-12-31 Microelectronics And Computer Technology Corporation Bonding electrical leads to pads with particles
US5088007A (en) * 1991-04-04 1992-02-11 Motorola, Inc. Compliant solder interconnection
US5444300A (en) * 1991-08-09 1995-08-22 Sharp Kabushiki Kaisha Semiconductor apparatus with heat sink
SG54297A1 (en) * 1992-09-15 1998-11-16 Texas Instruments Inc Ball contact for flip-chip devices
JPH06268122A (ja) * 1993-03-12 1994-09-22 Hitachi Ltd 半導体装置
US5616206A (en) * 1993-06-15 1997-04-01 Ricoh Company, Ltd. Method for arranging conductive particles on electrodes of substrate
US5474458A (en) * 1993-07-13 1995-12-12 Fujitsu Limited Interconnect carriers having high-density vertical connectors and methods for making the same
JPH0878574A (ja) * 1994-09-08 1996-03-22 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JPH08125112A (ja) * 1994-10-26 1996-05-17 Hitachi Ltd 半導体装置およびその製造方法
JP2762958B2 (ja) * 1995-05-26 1998-06-11 日本電気株式会社 バンプの形成方法
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
US5786635A (en) * 1996-12-16 1998-07-28 International Business Machines Corporation Electronic package with compressible heatsink structure
US6064573A (en) * 1998-07-31 2000-05-16 Litton Systems, Inc. Method and apparatus for efficient conduction cooling of surface-mounted integrated circuits

Also Published As

Publication number Publication date
JP2002141447A (ja) 2002-05-17
PL323321A1 (en) 1998-06-22
KR19980063404A (ko) 1998-10-07
HUP9701376A3 (en) 1999-03-01
US5863814A (en) 1999-01-26
MY118259A (en) 2004-09-30
JPH10189839A (ja) 1998-07-21
HUP9701376A2 (hu) 1998-07-28
TW360959B (en) 1999-06-11
US5786635A (en) 1998-07-28
SG66409A1 (en) 1999-07-20
CN1185655A (zh) 1998-06-24
US6245186B1 (en) 2001-06-12
KR100288409B1 (ko) 2001-06-01
HU9701376D0 (en) 1997-10-28
JP3274642B2 (ja) 2002-04-15
US6255136B1 (en) 2001-07-03
CN1163962C (zh) 2004-08-25
CZ290553B6 (cs) 2002-08-14
CZ363897A3 (cs) 1998-11-11
KR100304085B1 (ko) 2001-11-07

Similar Documents

Publication Publication Date Title
JP3677470B2 (ja) 熱伝導構造を製造する方法
US6853068B1 (en) Heatsinking and packaging of integrated circuit chips
KR100312236B1 (ko) 전자회로를패키징하는방법및그조립체
US6483708B2 (en) Heatsink apparatus for de-coupling clamping forces on an integrated circuit package
KR100532179B1 (ko) 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이
JP4036742B2 (ja) パッケージ構造、それを搭載したプリント基板、並びに、かかるプリント基板を有する電子機器
US6570259B2 (en) Apparatus to reduce thermal fatigue stress on flip chip solder connections
US5990552A (en) Apparatus for attaching a heat sink to the back side of a flip chip package
US7561436B2 (en) Circuit assembly with surface-mount IC package and heat sink
KR100442695B1 (ko) 열 방출판이 부착된 플립칩 패키지 제조 방법
WO1999018609A1 (en) Chip scale ball grid array for integrated circuit package
US20130314877A1 (en) Semiconductor package and wiring board unit
JP5899768B2 (ja) 半導体パッケージ、配線基板ユニット、及び電子機器
KR20020018133A (ko) 전자 장치 및 그 제조 방법
JP2015082576A (ja) 電子装置、電子機器及び電子装置の製造方法
US20070228530A1 (en) Heat conductive bonding material, semiconductor package, heat spreader, semiconductor chip and bonding method of bonding semiconductor chip to heat spreader
US6757968B2 (en) Chip scale packaging on CTE matched printed wiring boards
US20030202332A1 (en) Second level packaging interconnection method with improved thermal and reliability performance
JPS6395637A (ja) 半導体集積回路装置
EP1675173A2 (en) Epoxy-solder thermally conductive structure for an integrated circuit
JP2006253179A (ja) 半導体装置の製造方法と製造装置
JP2005019692A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050509

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees