JP3274642B2 - 圧縮可能なヒートシンク構造を有する電子パッケージ及びその製造方法 - Google Patents

圧縮可能なヒートシンク構造を有する電子パッケージ及びその製造方法

Info

Publication number
JP3274642B2
JP3274642B2 JP34460997A JP34460997A JP3274642B2 JP 3274642 B2 JP3274642 B2 JP 3274642B2 JP 34460997 A JP34460997 A JP 34460997A JP 34460997 A JP34460997 A JP 34460997A JP 3274642 B2 JP3274642 B2 JP 3274642B2
Authority
JP
Japan
Prior art keywords
heat sink
electronic device
compressible
package assembly
electronic package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34460997A
Other languages
English (en)
Other versions
JPH10189839A (ja
Inventor
デヴィット・ジェームス・アルコー
サンジェヴ・バルワント・サス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH10189839A publication Critical patent/JPH10189839A/ja
Application granted granted Critical
Publication of JP3274642B2 publication Critical patent/JP3274642B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4093—Snap-on arrangements, e.g. clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092—All laminae planar and face to face
    • Y10T156/1093—All laminae planar and face to face with covering of discrete laminae with additional lamina

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体デバイスの
電子パッケージングに関し、特に、ヒートシンクがその
一部として用いられるようなパッケージングに関する。
【０００２】
【従来の技術】電子部品パッケージングの目的の一つ
は、一般に、より物理的に小さくて軽い製品を提供しな
がらも、より高い速度およびプログラミング機能を提供
するために半導体デバイスの能力を高めることである。
所与の半導体技術、たとえばＣＭＯＳまたはガリウム・
ヒ素に関して、この傾向は、より高いパワー散逸および
より高い熱束につながる。半導体デバイスおよび電子部
品パッケージング一般の信頼性は動作温度に関連し、温
度の低下が信頼性の増大を促進する。したがって、半導
体デバイスの信頼性を犠牲にすることなく半導体デバイ
スからより大きな動作能力を引き出すためには、より良
好な熱的性能を達成することが必須である。この傾向
は、当該産業において半導体デバイスの製造が始まった
ときから認められ、予知しうる将来にわたっても継続す
ると予想される。
【０００３】この目的を達成するために、電子パッケー
ジの熱放散を改善する種々の方法が導入されてきた。例
が、以下の米国特許証および他の該当文献に挙げられ、
詳細に説明されている。
【０００４】通常、電子部品パッケージは半導体デバイ
スを用いる。チップまたはダイとしても知られるこのよ
うなデバイスは、動作中に熱を発する。発される熱の率
はチップのパワー（仕事率）として知られ、所与の半導
体技術に関して、チップの速度および複雑さに比例す
る。
【０００５】チップから外に熱伝導経路を設けること
は、電子部品パッケージング技術に対する大きな挑戦の
一つである。熱経路は、厳しい経済的要因、アセンブリ
処理および取り扱いの制約ならびに環境的考慮を満たし
ながらも、できるだけ低い熱抵抗を有するものを設けな
ければならない。周知のとおり、チップは、パッケージ
の外の回路に電気的に結合され、この回路が逆に、より
大きな全体構造、たとえばマイクロプロセッサの一部を
構成することができる。このようなアセンブリにおいて
信頼しうる接続を維持するのは大変なことである。さら
に、チップは、工業的に周知の方法および材料を用い
て、接続したダイをコーティング、保護、オーバモール
ド、エポキシ材（ｇｌｏｂ−ｔｏｐ）を包むカプセル封
入またはケース封入することにより、損傷、くずおよび
薬品による攻撃から保護されなければならない。チップ
は、前述の構造の一部を構成する回路化基板（プリント
回路板またはフレキシブル回路）にチップ・アセンブリ
を後で取り付けることができるような方法でパッケージ
ングしてもよい。チップまたは電子デバイスはまた、周
知の直接チップ取り付け法を使用して回路化基板に電気
的に取り付け、その後でチップをカプセル封入、ケース
封入または一定量の保護材料を用いる他の方法によって
保護してもよい。このように、パワーを放散する電子デ
バイスは、直接取り付けによって回路化基板に電気的に
接続されるか、パッケージングされたデバイスとして接
続される。
【０００６】いずれにしても、回路化基板への電気的接
続を妨げることなく、デバイスから熱を放散させなけれ
ばならない。いくらかの量の熱が電気的接続を介してデ
バイスから抜けることができ、回路化基板に入り込むこ
とが知られている。しかし、その後、この熱を回路化基
板から除去しなければならず、この構造は、もっとも熱
的に効率的な経路を提供できるわけではない。熱的に効
率の良い経路とは、デバイスから直接、ヒートシンクと
して一般に知られる近くの構造に達したのち、ヒートシ
ンクを取り囲む外気に達する経路であるということは周
知である。ヒートシンクの最高の性能を引き出すための
種々のヒートシンク設計（たとえばヒートシンク・フィ
ンのサイズ、形状および間隔）ならびに材料（たとえば
アルミニウム）が当該技術で公知である。しかし、デバ
イスへのヒートシンクの取り付けは、しばしば、熱に関
して改善が望まれる多くの課題を残す。
【０００７】通常、ヒートシンクは、接着剤によって半
導体デバイスの表面にじかに接合される。この取り付け
方法には、熱的に効率の良い接着剤、通常は熱硬化性エ
ポキシ系接着剤を薄い層にして用いる。ヒートシンクは
通常、ヒートシンクがデバイスと回路化基板との接続処
理（通常ははんだ波動またははんだリフロー処理）を妨
げることのないよう、デバイスを回路化基板に電気的に
接続した後でそのデバイスに取り付ける。
【０００８】この取り付け方法の一つの主要な問題点
は、熱接着剤が、ひとたび硬化すると、取り除くことが
できないことである。したがって、ヒートシンクを被着
した後では、ヒートシンクだけを取り除くことができな
いため、デバイス全体を回路カードから取り外さなけれ
ばならない。部品の再加工、付近のデバイスの交換また
はヒートシンクの存在を容認することができない特定の
熱処理を要する他の要因が存在するならば、デバイス全
体を廃棄しなければならず、それは明らかに経済的に望
ましくない。
【０００９】この問題を回避するため、デバイスとヒー
トシンクとの間の分離可能な接続が望まれる。当該技術
では、平坦なヒートシンク・ベースを平坦な部品表面に
単に押し付け、ねじ、ばねまたは他の留め金物でそこに
保持して、ヒートシンクを必要に応じて取り外せるよう
にすることが一般に公知である。しかし実際には、この
いわゆる「乾式インタフェース」は、熱的に効率が良く
ない。デバイスおよびヒートシンクのいずれの製造にも
不可避である許容差のため、どちらも決して完璧に平坦
とはならない。したがって、乾式インタフェースは、デ
バイス表面とヒートシンク表面との間に隙間を残し、こ
のような隙間が熱伝導効率を大幅に低下させる。
【００１０】また、熱伝導効率を改善するため、一定量
の熱伝導改善材料、たとえば熱グリースまたは適合性の
熱伝導材料を含めることが公知である。熱グリース（一
例は、アルミナ充填シリコン・グリースである）を用い
る場合、漏れが回路板を汚染し、グリース・インタフェ
ースの乾燥および熱効率の損失を促進するおそれがある
ため、インタフェース区域へのグリースの封じ込めが設
計および製造における課題となる。熱伝導性の適合性材
料、たとえばアルミナまたは窒化アルミニウム充填シリ
コン・エラストマーの使用が公知であるが、この材料
は、熱効率が限られ（はんだのような固形金属に比較し
て）、過度の圧を加えることなしには、隙間を埋め、ヒ
ートシンクおよびデバイスの表面に適合する能力が限ら
れる。また、留意すべきことに、適切なグリースの開発
および封じ込めには、比較的多大な研究開発費用が伴
う。
【００１１】さらに考慮すべき点は、温度変化ととも
に、電子デバイスがいくつかの方法でサイズを変化させ
るかもしれないということである。デバイスは単に拡大
するだけかもしれず、その場合、どのような形状から出
発するとしても、均等な寸法上の変化だけでとどまる。
デバイスは、不均等に寸法を変化させる、たとえば反り
を起こすこともあり、その場合、ヒートシンクとデバイ
スとのインタフェースは、複雑な方法で寸法を変化させ
るおそれがある。これらの変化は小さなものも大きなも
のもあり、インタフェースは、これらの隙間の変化にも
かかわらず、熱的接触を正しく提供することができなけ
ればならない。電子デバイスの典型的な動作は高温で長
時間の使用を伴うため、高温インタフェース形状に適合
するインタフェースが、使用中に部品をうまく冷やすこ
とができる。
【００１２】したがって、適合性（ヒートシンクおよび
／またはデバイス表面の平坦さにおける変化を受け入れ
る）であり、既存の電子デバイスおよびヒートシンクに
対してアセンブルし、適用するのに好都合であり、比較
的低廉であり、比較的低い熱抵抗を提供する「乾式」の
分離可能な（たとえば、分離後にグリースや材料の残さ
の洗浄が不要であり、グリース封じ込めの問題がない）
熱接続を保証するヒートシンク・インタフェースは、当
該技術における有意な進歩を成すであろう。
【００１３】
【発明が解決しようとする課題】したがって、本発明の
第一の目的は、電子パッケージを冷却する技術を向上す
ることにある。
【００１４】本発明のより具体的な目的は、電子デバイ
スを、そのような電子パッケージの一部としてのヒート
シンクに熱的に結合するためのインタフェース装置を提
供することにある。
【００１５】本発明のもう一つの目的は、分離可能な方
法で電子デバイスをヒートシンクに熱的に接続する、そ
のようなインタフェース装置を提供することにある。
【００１６】本発明のさらに別の目的は、比較的廉価で
あり、既存の電子パッケージおよびヒートシンクとで使
用することができ、比較的アセンブルしやすい、そのよ
うなインタフェース装置を提供することにある。
【００１７】本発明のもう一つの目的は、そのようなイ
ンタフェース装置を用いる電子パッケージを提供するこ
とにある。
【００１８】本発明のさらに別の目的は、そのようなイ
ンタフェース装置をその一部として有するそのような電
子パッケージを用いる電子パッケージ・アセンブリを提
供することにある。
【００１９】
【課題を解決するための手段】本発明の一つの実施態様
によると、複数の導体をその第一の表面に有する回路化
基板と、回路化基板に配置され、複数の導体に電気的に
結合された電子デバイスと、電子デバイスに熱的に結合
されたヒートシンクと、電子デバイスとヒートシンクと
の間に配置され、それらに対し、分離可能な方法で熱的
に接続された複数の圧縮可能な熱伝導部材と、ヒートシ
ンクと電子デバイスとの間かつ圧縮可能な熱伝導部材に
対して圧縮力を提供するための手段とを含む電子パッケ
ージ・アセンブリが提供される。複数の圧縮可能な熱伝
導部材の選択されたいくつかが圧縮力の結果として圧縮
され、永久的に変形されて、ヒートシンクと電子デバイ
スとの間に分離可能な接続を提供する。
【００２０】本発明のもう一つの実施態様によると、電
子デバイスと、電子デバイスに熱的に結合されたヒート
シンクと、電子デバイスとヒートシンクとの間に配置さ
れ、それらに対し、分離可能な方法で熱的に接続された
複数の圧縮可能な熱伝導部材と、ヒートシンクと電子デ
バイスとの間かつ圧縮可能な熱伝導部材に対して圧縮力
を提供するための手段とを含む電子パッケージが提供さ
れる。複数の圧縮可能な熱伝導部材の選択されたいくつ
かが圧縮力の結果として圧縮され、永久的に変形され
て、ヒートシンクと電子デバイスとの間に分離可能な接
続を提供する。
【００２１】本発明のもう一つの実施態様によると、複
数の導体をその第一の表面に有する回路化基板を設ける
ステップと、電子デバイスを回路化基板に配置し、その
デバイスを複数の導体に電気的に結合するステップと、
分離可能な方法でヒートシンクを電子デバイスに熱的に
結合するステップと、複数の圧縮可能な熱伝導部材を実
質的に電子デバイスとヒートシンクとの間に配置して、
それらの間に熱的接続を形成するステップと、ヒートシ
ンクと電子デバイスとの間かつ圧縮可能な熱伝導部材に
対して圧縮力を提供して、圧縮可能な熱伝導部材を圧縮
し、永久的に変形させて、ヒートシンクと電子デバイス
との間に分離可能な接続を提供し、それにより、電子パ
ッケージ・アセンブリを画定するステップとを含む、電
子パッケージ・アセンブリを製造する方法が提供され
る。
【００２２】本発明のもう一つの実施態様によると、電
子デバイスを設けるステップと、分離可能な方法でヒー
トシンクを電子デバイスに熱的に結合するステップと、
複数の圧縮可能な熱伝導部材を実質的に電子デバイスと
ヒートシンクとの間に配置して、それらの間に熱的接続
を形成するステップと、ヒートシンクと電子デバイスと
の間かつ圧縮可能な熱伝導部材に対して圧縮力を提供し
て、圧縮可能な熱伝導部材を圧縮し、永久的に変形させ
て、ヒートシンクと電子デバイスとの間に分離可能な接
続を提供し、それにより、電子パッケージを画定するス
テップとを含む、電子パッケージを製造する方法が提供
される。
【００２３】本発明のさらに別の実施態様によると、第
一および第二の反対する側面を有する可撓部材を設ける
ステップと、可撓部材の中に、可撓部材の第一の側面と
第二の側面との間を延びる複数の開口を設けるステップ
と、可撓部材の第一の側面に、第一の複数の圧縮可能な
熱伝導部材を、圧縮可能な熱伝導部材の選択されたいく
つかが開口のそれぞれいくつかとまっすぐ並ぶように配
置するステップと、可撓部材の第二の側面に、第二の複
数の圧縮可能な熱伝導部材を、第二の複数の圧縮可能な
熱伝導部材の選択されたいくつかが、第一の複数の圧縮
可能な熱伝導部材の選択されたいくつかとは実質的に正
反対の位置にある開口のそれぞれいくつかとまっすぐ並
び、第一および第二の複数の圧縮可能な熱伝導部材が熱
的に接続された状態で、それらとじかに物理的に接触す
るように配置するステップとを含む、熱伝導構造を製造
する方法が提供される。
【００２４】本発明のもう一つの実施態様によると、第
一および第二の反対する側面を有する可撓部材を設ける
ステップと、可撓部材の第一の側面に実質的に付着する
少なくとも一つのマスク材層を設けるステップと、マス
ク材層の中に複数のアパチャを設けるステップと、第一
の複数の圧縮可能な熱伝導部材を、可撓部材の第一の側
面に対し、マスク材層のアパチャのそれぞれいくつかの
中に配置するステップとを含む、熱伝導構造を製造する
方法が提供される。
【００２５】本発明のさらに別の実施態様によると、少
なくとも一つの表面を有する実質的に剛性のヒートシン
クを設けるステップと、ヒートシンクの表面に実質的に
付着される少なくとも一つのマスク材層を設けるステッ
プと、マスク材層の中に複数のアパチャを設けるステッ
プと、複数の圧縮可能な熱伝導部材を、ヒートシンクの
表面に対し、圧縮可能な熱伝導部材の選択されたいくつ
かがマスク材層のアパチャのそれぞれいくつかの中に配
置されるように配置するステップとを含む、熱伝導構造
を製造する方法が提供される。
【００２６】本発明のさらなる実施態様によると、少な
くとも一つの表面を有する部材を設けるステップと、接
着材層を部材の表面に配置するステップと、複数の圧縮
可能な熱伝導部材を接着材層の上に配置し、それによ
り、複数の圧縮可能な熱伝導部材を部材に固着するステ
ップとを含む、熱伝導構造を製造する方法が定義され
る。
【００２７】本発明のさらなる実施態様によると、複数
の圧縮可能な熱伝導部材を設けるステップと、圧縮可能
な熱伝導部材それぞれの少なくとも一つのあらかじめ選
択された部分に実質的に付着される一定量の接着材を設
けるステップと、少なくとも一つの表面を有する部材を
設けるステップと、付着された接着材を有する複数の圧
縮可能な熱伝導部材を、部材の表面に対し、接着材が複
数の圧縮可能な熱伝導部材を部材の表面に固着するよう
に配置するステップとを含む、熱伝導構造を製造する方
法が定義される。
【００２８】
【発明の実施の形態】本発明を、他のさらなる目的、利
点および能力とともにさらに理解するため、以下の開示
および冒頭の請求項を図面と関連させながら参照する。
全図を通じ、同様な要素を表すのに同様な符号を使用し
ていることが理解されよう。
【００２９】図１および２には、本発明の一つの実施態
様の電子パッケージ・アセンブリ１０が示されている。
この電子パッケージ・アセンブリ１０は、電気導体１４
（たとえば銅パッド）を備えた第一の表面１６を有する
回路化基板１２（たとえばプリント回路板）を含む。回
路化基板、たとえばプリント回路板、プリント配線板、
フレキシブル回路などの種々の実施態様の設計、製造お
よび用途は、電子部品産業において公知であり、さらな
る定義は必要ないであろう。同様に公知であるものは、
電子デバイス１８（たとえば半導体チップ）をそのよう
な回路化基板１２に電気的に結合する種々の手段であ
る。そのような結合手段の例は、ピン・イン・ホールは
んだ接続、ボール・グリッド・アレー（ＢＧＡ）はんだ
接続、制御崩壊チップ接続（Ｃ４）、リードレス・チッ
プ接続および電子デバイスの表面実装はんだ取り付け
（デバイスがいくつかの突出リードを含む場合）を含む
ことができる。本発明によると、好ましい結合手段は、
Ｃ４タイプの複数のはんだ球２０を使用し、各はんだ球
をそれぞれの導体１４に接合することである。同様に、
回路化基板１２に電気的に結合することができる電子デ
バイス１８の公知の実施態様が、電気動作中に発熱し、
本発明の教示を使用してヒートシンクまたは同様な構造
に効果的に結合することができる半導体チップ（図示す
るもの）、ボール・グリッド・アレイ（ＢＧＡ）モジュ
ール、リード付き部品（たとえばデュアル・インライン
・パッケージ（ＤＩＰ））、リードレス部品、記憶デバ
イス、トランスなどをはじめとして数多くある。
【００３０】電子工学技術において、ヒートシンクの使
用が、チップ１８のような電子デバイスの温度を下げる
のに有効であるということは公知である。このようなヒ
ートシンクの実現の成功における第一の考慮点は、低い
熱抵抗の経路が形成されるような、デバイスに対するヒ
ートシンクの効果的な熱結合である。経路の熱抵抗がよ
り低いと、ヒートシンクによってより高い率で熱を放散
することができ、すると、電子デバイスは逆に、動作中
により高い率で熱を生成できるようになる。当然、電子
パッケージ・アセンブリの熱管理に関する他の考慮点、
たとえばヒートシンク上の気流、ヒートシンクのフィン
設計、電子デバイスの内部熱抵抗、デバイスから基礎を
なす回路化基板への熱経路の設計などがある。理解され
るように、本発明は、デバイスからヒートシンクまたは
同様な物体への伝熱にじかに関する。本発明の実現は、
前記他の考慮点の事実上いかなる組み合わせとでも達成
することができ、そのような組み合わせにとって有効な
結果を保証する。
【００３１】図中、ヒートシンクは、符号２２によって
示され、好ましくは金属（たとえば銅またはアルミニウ
ム）である。このヒートシンクは平坦なベース部２３を
含むことができ、このベース部は、ベースから突出する
１個以上（好ましくはいくつか）の直立したフィン２４
を有する。このようなフィンは、気流の通過を促進する
ために、互いに離間して配置されている。しかし、本発
明は、他のヒートシンク部材（液冷板を含む）が許容さ
れうるという点で、上述したようなヒートシンクとの使
用に限定されない。
【００３２】図１およびさらに詳細な図２には、複数の
圧縮可能な熱伝導部材２６が、まだ圧縮されていない状
態で示されている。図示する実施態様では、部材２６
は、ヒートシンク２２の表面（面）９２の一部にじかに
固着されている。これらの部材の典型的な材料には、６
３：３７スズ：鉛はんだ（ａ／ｋ／ａ共融混合物はん
だ）、３：９７スズ：鉛はんだをはじめとする、異なる
比率のスズ：鉛はんだならびに他の材料、たとえばイン
ジウムおよびモリブデンを含む他のはんだがある。すな
わち、６３：３７スズ：鉛はんだでは、鉛が全はんだの
約３７重量％を構成する。これらの材料は、比較的高い
熱伝導率および温度依存性のクリープ速度（より高い温
度でより高いクリープ速度が生じ、より低い温度でより
低いクリープ速度が生じる）を有している。共融混合物
はんだは、いかなるスズ：鉛比においても最低の凝固温
度（約１８３℃）を有するため、一般に「低メルト」は
んだとして知られている。本発明の目的に用いられる
「低メルト」はんだは通常、鉛を約３０〜４３％含有
し、残りがスズであるはんだに特徴的な、約２００℃未
満の凝固温度を有するはんだである。例えば、６３：３
７スズ：鉛はんだである。「高メルト」はんだは通常、
鉛を８０重量％以上含有し、残りがスズであるはんだに
特徴的な、約２９０℃を超える凝固温度を有するはんだ
として知られている。例えば、１０：２０スズ：鉛はん
だである。いずれのはんだも本発明に使用することがで
きる。
【００３３】部材２６は、ヒートシンク２２とデバイス
１８との間に離間して配置され、それにより、ヒートシ
ンクを電子デバイスに向けて押すと、多数の部材２６が
デバイスおよびヒートシンクの両方とじかに熱的に接触
して、それにより、いくつかの並行な熱経路を数多く形
成するようになっている。一例では、幅寸法１８mmのチ
ップに対して、球形のはんだ球の形態にある全部で４０
０個の部材をうまく使用することができる。全体で、デ
バイス１８とヒートシンク２２との間の熱抵抗は、これ
らいくつかの小さな熱経路の並行和である。また、数百
個の圧縮可能な部材２６を用いることにより、デバイス
とヒートシンクとの間に全体として十分な熱経路を形成
するのに十分な数の部材が熱的に接触する限り、各圧縮
可能な部材がヒートシンクおよび／またはデバイスに接
触する必要はない。本発明により、チップ面積（はんだ
球にじかに接する面）１mm2あたり約１〜４０個のはん
だ球を使用することにより、効果的な伝熱を達成しうる
ことがわかった。約０．１０〜約１．５mmの直径を有す
るはんだ球をそのような数でうまく用いると、上記ヒー
トシンクへの実質的なチップ熱の伝達を保証することが
できる。
【００３４】部材２６の圧縮性を利用して、実質的に非
平面なデバイス面および／または非平面なヒートシンク
面が互いに面するような状況で、適合するインタフェー
スを提供する。これは、本発明のいくつかの設計要因を
調節することによって達成される。一般に、部材２６が
クリープ誘発性応力を受けるよう、手段３０を使用し
て、小さいが十分である圧縮力を加える。何百個（また
は何千個）の部材２６があるかもしれないため、また、
隙間の寸法許容差のため、最初の接触を実際に成す部材
の数は非常に少ないかもしれない。したがって、そのよ
うな部材は、比較的急速に変形させ、クリープを起こさ
せる比較的高い応力を受ける。換言するならば、これら
の圧縮可能な部材が圧縮されるにつれ、インタフェース
隙間寸法は減る。力を加える続けると、インタフェース
隙間寸法の減少が、最後には、１個以上の部材２６を接
触させる。より多くの部材２６が接触し、圧縮負荷を担
持するにつれ、圧縮可能な部材における応力は大幅に減
少し、変形過程は減速する。一定期間力を加えたのち、
ほぼすべての圧縮可能な部材２６が両部材１８および２
２と接触することができる。さらには、圧縮可能な部材
が圧縮されるにつれ、各部材の高さが減少し、それとと
もに、デバイス１８およびヒートシンク２２の両方と接
触する部材の面積が相応に増す。再度述べるに値するこ
とは、この過程が生じるにつれ、接触および部材面積の
増大により、部材２６に対する高い応力が減るというこ
とである。
【００３５】クリープ速度は温度に強く依存するため、
この過程は、温度を高めることによって促進することが
できる（たとえば、圧縮中にデバイス１８を動作させた
り、外部から熱を加えたりする（たとえばアセンブリを
オーブンに入れたり、熱気流などを使用する））。しか
し、これらの材料の融点よりも低い温度でもクリープが
容易に起こるため、適合したインタフェースを達成する
ために、圧縮可能な部材２６の融点を超える必要はない
（望ましくもない）。このため、圧縮可能な部材とデバ
イス１８および／またはヒートシンクとの間には十分な
接着が起こらず、ヒートシンク２２および圧縮可能な部
材２６を電子デバイス１８から簡単に分解し、取り外す
ことができるようになる。これは、電子デバイスに対す
るアクセス（たとえば試験、再加工、交換などのため）
を許すため、本発明の特に有意な特徴である。これはま
た、デバイス１８と基板１２とを接続するのに使用され
るはんだ球２０をリフローさせる危険を回避させる。こ
れらの球２０は、例えば１０：２０スズ：鉛のはんだで
あり、その融点は、当然前記圧縮に使用されるような高
温よりも高い。
【００３６】圧縮可能な部材２６の適切な材料および寸
法、そのような部材の適切な数、正しい圧縮負荷ならび
に動作温度を選択することにより、妥当に多くの数の部
材が一連の効果的な熱経路のための熱接触を達成する状
態で、比較的大きな隙間許容差を本発明の圧縮可能な部
材によって比較的短期間に吸収することができる。一例
では、１．２７mmピッチで２８×２９列の矩形に配列さ
れた共融混合物はんだ球（それぞれ直径が約０．８０m
m）を圧縮可能な部材（全部で８１２個）として使用す
ると、約１０〜３０ポンド（４．５〜１３．５ｋｇ）の
全負荷を使用するだけで、効果的な圧縮が可能である。
注目すべきことに、同様な材料および厚さの中実のシー
トの代わりに多数の圧縮可能な部材を使用すると、圧縮
可能な部材を変形させるのに必要な圧縮負荷を、そのよ
うな中実のシートを同様に変形させるのに要する負荷よ
りも大幅に減らすことができる。
【００３７】図１に示すように、上記圧縮力を加えるた
めの手段３０は、保持ばね５８と、２個の離間した留め
具６０と、１対のスタッド６２とを含む。図３には、間
隙造作６４（単に、ヒートシンクの表面９２に固着（た
とえばはんだ付け）された１個以上の金属要素を含むも
のでよい）によって許される程度まで圧縮可能な部材が
変形されるような所定期間にわたって圧縮力を加えたの
ちの電子パッケージ・アセンブリが示されている。上述
の例では、比較的低い温度（たとえば８０℃）で部材２
６を変形させるのには相当な期間を要するかもしれな
い。しかし、約１００〜１４０℃の高温を用いると、部
材２６にとって、共面性における数ミルの不整合を吸収
するのに十分な変形を起こすのに比較的短い時間（たと
えば５分）しか要しないであろう。圧縮可能な部材に対
する十分な接触を生じさせて、デバイス１８とヒートシ
ンク２２との間に全体として良好な熱経路（実際にはい
くつかの別個の経路）を形成するのには、これくらいの
時間で十分である。
【００３８】圧縮力が部材２６に加えられるときデバイ
ス１８と基板１２との間ではんだ球２０を圧縮し、それ
に応力を加えることを避けるため、カプセル封入材４４
の使用が図１、２および３に示されている。公知の材
料、たとえば米国カリフォルニア州IndustryのDexter E
lectronic Materials社から市販されているHysol 4510
（Hysolは、Dexter Electronic Materials社の登録商標
である）であってもよいこのカプセル封入材４４は、は
んだ球２０よりも硬く、通常、この電気結合が応力をほ
とんど、またはまったく被らないよう、電子デバイス１
８と回路化基板１２との間のほぼすべての圧縮力を担持
する。直接チップ取り付け方式の場合（デバイス１８が
半導体チップである場合）、カプセル封入材４４の利用
は通常、他の理由のため（たとえば、チップとプリント
回路カードとの間の熱膨張による不整合を軽減するた
め）に必要であり、したがって、本発明とで相乗作用を
有する。
【００３９】図４には、本発明のもう一つの実施態様の
電子パッケージ・アセンブリ１０′が示されている。こ
の電子パッケージ・アセンブリは、その熱伝導構造６６
が、可撓部材６８（以下、図５を参照）に固着された複
数の圧縮可能な熱伝導部材２６′からなる状態で示され
ている。部材２６′は、図１、２および３の部材２６と
同様な材料であることが好ましい。可撓部材６８は、図
３の場合と同様な手段を使用して圧縮力を加える前の、
ヒートシンク２２と電子デバイス１８との間に配置され
た状態で示されている。圧縮可能な部材の変形が所定の
量に制限されるよう、隔離間隙造作６４′が可撓部材６
８に固着された状態で示されている。
【００４０】図５には、図４に示す可撓部材６８に固着
された複数の圧縮可能な熱伝導部材２６′を含む熱伝導
構造６６の拡大図が示されている。実際には、説明しや
すくするため、３個の部材２６′だけを示している。こ
の実施態様の場合、可撓部材６８の材料は、部材２６′
への効果的な接合に加えて良好な熱伝導および低い曲げ
剛性が保証されるよう、厚さ１ミル（０．００１インチ
＝０．０２５４ミリ）以下のアニールした（軟質の）銅
箔であることが好ましい。銅合金またはアルミニウム合
金箔をはじめとする他の金属材料もまた、使用可能であ
る。アパチャ８９をもつマスク材料８８を使用して、圧
縮可能な部材２６′の配置を定めてもよいが、必ずしも
その必要はない。さらには、熱接着剤を使用して、圧縮
可能な部材２６′を可撓部材６８に固着してもよい。そ
のような接着剤の一例は、米国ニュージャージー州Lawr
encevilleのAI Technology社から市販されているRTK 74
55である。圧縮可能な部材の変形が所定の量に制限され
るよう、隔離造作６４′が図５にも示されている。造作
６４′は、図１、２および３の造作６４と同様に、金属
部材であることが好ましく、たとえば、同じく適当な接
着剤、たとえば同じくAI Technology社から市販されて
いるEG 7655を使用して、可撓部材６８に接合されてい
る。造作６４′はまた、はんだ材料、特に、部材２６′
および２０の融点よりも高い融点を有するものであって
もよい。造作６４′はまた、この図に示すように固着す
るのではなく、デバイス１８の表面にじかに固着するこ
ともできる。
【００４１】図６には、本発明のもう一つの実施態様の
電子パッケージ１０″が示されている。パッケージ１
０″は、図１、２、３および４に示す要素と同様なはん
だ球部材２０および回路化基板１２を含むものとして示
されている。この電子パッケージはまた、図７、８、９
または１０の教示にしたがって圧縮可能な熱伝導部材２
６″が可撓部材６８′に固着された状態で示されてい
る。図６の電子パッケージは、圧縮力を加える前の、圧
縮部材２６″が電子デバイス１８とヒートシンク２２と
の間に配置された状態で示されている。可撓部材および
圧縮可能な部材２６″の詳細は、のちに、図７、８、９
および１０を参照しながら説明する。
【００４２】図６において、ヒートシンク２２と電子デ
バイス１８との間に圧縮力を提供するための手段は、細
長い保持ばね５８′と、ばね５８′をヒートシンク２２
のベース２３に対して押すための外部手段、たとえば１
対のばねクリップ６０とを含む。ばね５８′は、ばね５
８と同じ材料であることが好ましいが、クリップ６０は
ステンレス鋼であってもよい。注目すべきことに、図６
に示す、圧縮力を提供するための手段は、電子デバイス
１８と基板１２との間の電気的結合部材２０に対して有
意な力または応力を加えず、そのため、部材２０に対す
るそのような応力を軽減するためのカプセル封入材（図
３に示すものと同様）は必要ない。したがって、応力を
受けない部材２０は、はんだ球（図示するもの）、はん
だ柱状物、ピン・イン・ホール部材（たとえばデバイス
１８が電子モジュールである場合）などであることがで
きる。可撓部材６８′に固着された圧縮可能な部材２
６″は、デバイス１８とヒートシンク２２との間のイン
タフェース隙間寸法に容易に適合することにより、それ
らの間に良好な熱経路を提供する。以下に説明するよう
に、本発明のこの実施態様には、複数のそのような部材
２６″の対向する二つの群が使用される。
【００４３】図７には、図６の熱伝導構造が、中間にあ
る可撓部材６８′に固着された複数の圧縮可能な熱伝導
部材２６″を含む状態で示されている。開口８６が設け
られ、この開口を介して、部材２６″が、熱的に結合さ
れると、熱を伝導することができる。可撓部材６８′に
好ましい材料は、ポリイミドまたは同様なポリマーの非
伝導（導電）材料の薄い（たとえば厚さ０．０２５mm）
シートである。部材６８′は主に伝熱に関与するため、
部材は、薄いシート状の金属材料、たとえば銅またはア
ルミニウムであることもできる。部材２６″は、上記部
材２６と同様な材料であり、図示する対をなす配向に並
べたのち、部分的にリフローさせて、部材６８′中の開
口８６を介してそれぞれの対を接合させる。
【００４４】図８には、図７に示す本発明の実施態様と
同様に可撓部材６８″に固着された複数の圧縮可能な熱
伝導部材２６″が示されている。中にアパチャ８９を有
するマスク材８８′（図５のマスク材８８と同様）が、
可撓部材６８″中の対応する開口８６′とともに示され
ている。この実施態様の可撓部材６８″に好ましい材料
は、薄い銅シートである。マスク材料８８′は、部材２
６″を、中間にある開口をはさんで部材６８″の両側に
配置するのに役立つ。
【００４５】図９では、本発明のさらに別の実施態様に
したがって、複数の圧縮可能な熱伝導部材２６″が中間
の可撓部材６８″′に固着されている。この実施態様で
は、可撓部材６８″′は、開口（８６′）を有する必要
はない。代わりに、マスク８８′が、中実の中間の可撓
部材６８″′の両側にある熱伝導部材どうしの熱的接触
を許すためのアパチャ８９′を有している。中実の可撓
部材６８″′の両側の圧縮可能な部材２６″の正確な並
びはまた、図９に示す、対応する位置に並べられたアパ
チャ８９′の対によって保証される。部材６８″′は、
明らかに、実質的な熱伝導材であり、好ましい例は、ア
ルミニウムもしくは銅またはそれらの合金の薄いシート
である。
【００４６】図７〜１０の実施態様すべてにおいて、部
材２６″に好ましい材料は、前記はんだのいずれかであ
る。あるいはまた、中間の部材の各側にある複数の部材
ごとに、異なる融点のはんだが可能である。隔離６４″
もまた、隔離６４および６４′と同様な材料であり、図
１〜３または図４のいずれかにおけるものと実質的に同
じ方法で中間の可撓部材に固着される。
【００４７】中間の可撓部材６８″′の両側に本発明の
圧縮可能な部材を並べる他の方式、たとえば部分的にず
らす並べ方および完全に位相をずらす並べ方（図１０の
もの）を有効に用いて、図示するヒートシンク２２の面
と電子デバイス１８の面との間の熱的接触を高めること
もできる。中実の可撓部材６８″′の両側で圧縮可能な
部材２６″が対向する部材２６″とで位相をずらされて
いる本発明の実施態様を図１０に示す。圧縮されると、
可撓部材が、部材２６″の圧縮およびクリープとともに
ばねとして作用することが明白である。したがって、熱
抵抗がわずかに増すだけで、使用中に寸法を有意に変化
させる非常に大きなインタフェースの隙間を容易に収め
ることができる。図１０の薄い可撓部材６８″′に好ま
しい材料は、圧縮可能な部材２６″とともに弾性ばねと
して作用する薄い銅シートである。このような実施態様
の多数の層をデバイス１８とヒートシンク２２との間に
配置して、さらなるコンプライアンスおよび許容差を収
めることができる。また、図１０において、部材６８″
の片側の部材２６″の数は、その反対側の部材の数と同
じでなくてもよいことが理解されよう。そのような部材
２６″は、それぞれの側にランダムに分布させることも
できる。また、アパチャ８９′を中に有するものを含
め、マスク材８８′を使用することもできる。図８およ
び９では、２層のマスク材８８′を使用している。
【００４８】図１１〜１４には、はんだ球２６″のよう
な複数の圧縮可能な熱伝導部材を表面（たとえばヒート
シンク２２または可撓部材６８の表面）に固着する種々
の方法が示されている。図５および７〜１０の実施態様
では、はんだペーストおよび／またははんだ球２６″
（たとえば直径０．０２５インチ（０．０６４ｃｍ）の
共融混合物はんだ球）をアパチャ８９の中に配置するこ
とができ、その間に、周囲温度をはんだの融点付近まで
上昇させて、はんだをリフローさせたのち、ヒートシン
ク２２の対応する面に触れさせる。その後、温度がはん
だ融点よりも下がり、はんだが冷える（凝固する）と、
これらのはんだ部材はヒートシンクに付着する。図１１
および１２では、はんだ球２６″を熱伝導性接着剤９０
でコーティングしたのち（球がテンプレート９１に保持
されている間）、接着剤を上に付されたはんだ球をヒー
トシンクまたは可撓部材に対して優しく押し付けるやり
方が効果的かつ経済的である。はんだ球を押すことは、
接着剤を、その中にアパチャ（図１３には示さず）を形
成するほど十分に押しのけるように作用し、それによ
り、直接的なはんだ球とヒートシンク（または可撓部
材）との接触を保証する。好ましい接着剤は、柔らかな
熱伝導性接着剤であり、一例は、米国ニューヨーク州Wa
terfordのGeneral Electric社のGE32XXシリコーン接着
剤である。あるいはまた、そのような接着剤の「ドッ
ト」を可撓部材またはヒートシンクの所定位置に配し
て、はんだ球をこれらの地点で接着によって持ち上げ、
定位置に優しく押し込むようにしてもよい。未硬化のは
んだマスク材は接着剤として作用することができる。す
なわち、はんだマスクに類似する方法で可撓部材の上に
熱接着剤を延展させるやり方もまた、低廉に利用するこ
とができる。図１３および１４では、伝導性部材２６″
を、ヒートシンク２２または可撓部材６８″′（仮想線
で示す）上の接着剤層９０の上にランダムに分布させた
のち、押し込んで、接着剤層とじかに接触させることも
できる（図示せず）。あるいはまた、接着剤の「ドッ
ト」９０を、部材２６″がそのような材料と係合する状
態で、それぞれの表面に設け（上述のとおり）、再び圧
を加えて直接的なはんだ−表面間の接触を実現すること
もできる（図示せず）。
【００４９】本発明の好ましい実施態様であるところを
示し、説明したが、当業者にとっては、請求の範囲によ
って定義される本発明の範囲を逸することなく、種々の
変更を本発明に加えうることが明白であろう。
【００５０】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）複数の導体をその第一の表面に有する回路化基板
と、前記回路化基板に配置され、前記複数の導体に電気
的に結合された電子デバイスと、前記電子デバイスに熱
的に結合されたヒートシンクと、前記電子デバイスと前
記ヒートシンクとの間に配置され、それらに対し、分離
可能な方法で熱的に接続された複数の圧縮可能な熱伝導
部材と、前記ヒートシンクと前記電子デバイスとの間か
つ前記圧縮可能な熱伝導部材に対して圧縮力を提供する
ための手段と、を含み、前記複数の圧縮可能な熱伝導部
材の選択されたいくつかが前記圧縮力の結果として圧縮
され、永久的に変形されて、前記ヒートシンクと前記電
子デバイスとの間に分離可能な接続を提供することを特
徴とする電子パッケージ・アセンブリ。 （２）前記回路化基板がプリント回路板である上記
（１）記載の電子パッケージ・アセンブリ。 （３）前記電子デバイスが半導体チップを含む上記
（１）記載の電子パッケージ・アセンブリ。 （４）前記チップを前記複数の導体に電気的に結合する
第１の複数のはんだ要素をさらに含む上記（３）記載の
電子パッケージ・アセンブリ。 （５）前記チップを前記基板の上に実質的に支持する一
定量のカプセル封入剤をさらに含む上記（４）記載の電
子パッケージ・アセンブリ。 （６）前記複数の圧縮可能な熱伝導部材が第二の複数の
はんだ要素を含む上記（４）記載の電子パッケージ・ア
センブリ。 （７）前記第一の複数のはんだ要素の融点が、前記第二
の複数のはんだ要素の融点よりも高い上記（６）記載の
電子パッケージ・アセンブリ。 （８）前記第一の複数のはんだ要素が１０：９０スズ：
鉛はんだからなり、前記第二の複数のはんだ要素が６
３：３７スズ：鉛はんだからなる上記（７）記載の電子
パッケージ・アセンブリ。 （９）前記電子デバイスがモジュールを含む上記（１）
記載の電子パッケージ・アセンブリ。 （１０）前記圧縮可能な熱伝導要素が複数のはんだ要素
を含む上記（１）記載の電子パッケージ・アセンブリ。 （１１）前記はんだ要素が低融点はんだからなる上記
（１０）記載の電子パッケージ・アセンブリ。 （１２）圧縮力を提供するための前記手段が、前記回路
化基板および前記ヒートシンクに動作的に結合された少
なくとも１個の保持ばねを含む上記（１）記載の電子パ
ッケージ・アセンブリ。 （１３）前記保持ばねを前記回路化基板に固着するため
の手段をさらに含む上記（１２）記載の電子パッケージ
・アセンブリ。 （１４）前記固着するための手段が、前記回路化基板の
中に離間して配置された少なくとも２個のスタッドを含
む上記（１３）記載の電子パッケージ・アセンブリ。 （１５）前記ヒートシンクと前記電子デバイスとの間に
所定の間隔を定めるための、前記ヒートシンクと前記電
子デバイスとの間に配置された少なくとも１個の間隙造
作を含み、前記間隙造作が前記電子デバイスに固着され
ている上記（１）記載の電子パッケージ・アセンブリ。 （１６）前記ヒートシンクと前記電子デバイスとの間に
所定の間隔を定めるための、前記ヒートシンクと前記電
子デバイスとの間に配置された少なくとも１個の間隙造
作を含み、前記間隙造作が、前記ヒートシンクに固着さ
れているか、前記ヒートシンクの一部を形成している上
記（１）記載の電子パッケージ・アセンブリ。 （１７）前記ヒートシンクと前記電子デバイスとの間に
位置する可撓部材をさらに含み、前記複数の圧縮可能な
熱伝導部材が前記可撓部材に固着されている上記（１）
記載の電子パッケージ・アセンブリ。 （１８）前記可撓部材が複数の開口を含み、前記熱伝導
部材の選択されたいくつかが前記開口のそれぞれいくつ
かの中に配置されている上記（１７）記載の電子パッケ
ージ・アセンブリ。 （１９）前記可撓部材が、前記ヒートシンクと前記電子
デバイスとの間に所定の間隔を定めるための、前記可撓
部材に取り付けられているか、前記可撓部材の一部を形
成している少なくとも１個の隔離造作を含む上記（１
７）記載の電子パッケージ・アセンブリ。 （２０）電子デバイスと、前記電子デバイスに熱的に結
合されたヒートシンクと、前記電子デバイスと前記ヒー
トシンクとの間に配置され、それらに対し、分離可能な
方法で熱的に接続された複数の圧縮可能な熱伝導部材
と、前記ヒートシンクと前記電子デバイスとの間かつ前
記圧縮可能な熱伝導部材に対して圧縮力を提供するため
の手段と、を含み、前記複数の圧縮可能な熱伝導部材の
選択されたいくつかが前記圧縮力の結果として圧縮さ
れ、永久的に変形されて、前記ヒートシンクと前記電子
デバイスとの間に分離可能な接続を提供することを特徴
とする電子パッケージ。 （２１）複数の導体をその第一の表面に有する回路化基
板を設けるステップと、電子デバイスを前記回路化基板
に配置し、前記デバイスを前記複数の導体に電気的に結
合するステップと、分離可能な方法でヒートシンクを前
記電子デバイスに熱的に結合するステップと、複数の圧
縮可能な熱伝導部材を実質的に前記電子デバイスと前記
ヒートシンクとの間に配置して、それらの間に熱的接続
を形成するステップと、前記ヒートシンクと前記電子デ
バイスとの間かつ前記圧縮可能な熱伝導部材に対して圧
縮力を提供して、前記圧縮可能な熱伝導部材を圧縮し、
永久的に変形させて、前記ヒートシンクと前記電子デバ
イスとの間に分離可能な接続を提供し、それにより、電
子パッケージ・アセンブリを画定するステップと、を含
むことを特徴とする、電子パッケージ・アセンブリを製
造する方法。 （２２）前記デバイスを前記複数の導体に電気的に結合
する前記ステップを、複数の導電部材を使用して実施す
る上記（２１）記載の方法。 （２３）前記複数の圧縮可能な熱伝導部材を前記電子デ
バイスと前記ヒートシンクとの間に配置する前記ステッ
プが、まず、前記圧縮可能な熱伝導部材を前記ヒートシ
ンクに配置し、次に、前記ヒートシンクおよび前記圧縮
可能な熱伝導部材を、前記電子デバイスに対し、前記デ
バイスと熱的に接続させて配置することを含む上記（２
１）記載の方法。 （２４）前記圧縮力を提供する前記ステップが、前記電
子デバイスおよび前記ヒートシンクを保持ばねと係合さ
せることを含む上記（２１）記載の方法。 （２５）前記圧縮力を提供する間、前記ヒートシンクお
よび前記電子デバイスを、所定の温度範囲にある加熱環
境の中に配置するステップをさらに含む上記（２１）記
載の方法。 （２６）前記加熱環境の前記所定の温度範囲が前記圧縮
可能な熱伝導部材の融点よりも低い上記（２５）記載の
方法。 （２７）前記圧縮力を前記所定の温度で所定の期間加え
る上記（２６）記載の方法。 （２８）前記所定の期間が約１分〜約１０分である上記
（２７）記載の方法。 （２９）第一および第二の反対する側面を有する可撓部
材を設けるステップと、前記可撓部材の前記第一の側面
に実質的に付着する少なくとも一つのマスク材層を設け
るステップと、前記マスク材層の中に複数のアパチャを
設けるステップと、第一の複数の圧縮可能な熱伝導部材
を、前記可撓部材の前記第一の側面に対し、前記マスク
材層の前記アパチャのそれぞれいくつかの中に配置する
ステップと、を含むことを特徴とする、熱伝導構造を製
造する方法。 （３０）少なくとも１個の隔離部材を前記可撓部材に取
り付けるステップをさらに含み、前記隔離部材が、前記
複数の圧縮可能な熱伝導部材よりも高い硬度を有するも
のである上記（２９）記載の方法。 （３１）前記隔離部材を前記可撓部材に取り付ける前記
ステップが、熱伝導性接着剤の使用を含む上記（３０）
記載の方法。 （３２）前記可撓部材の前記第二の側面に実質的に付着
する第二のマスク材層を設け、前記第二の層の中に複数
のアパチャを設けたのち、前記第二のマスク材層の中の
前記アパチャのそれぞれいくつかの中に第二の複数の圧
縮可能な熱伝導部材を配置するステップをさらに含む上
記（２９）記載の方法。 （３３）前記可撓部材を、その中に開口を含まない、実
質的に中実の形態で設ける上記（２９）記載の方法。 （３４）前記第二の複数の圧縮可能な熱伝導部材を、前
記第一の複数の圧縮可能な熱伝導部材に対して実質的に
ずらす方法で配置する上記（３３）記載の方法。
【図面の簡単な説明】
【図１】本発明の一つの実施態様の電子パッケージ・ア
センブリを、圧縮力を加える前の状態で示す図である。
【図２】図１に示す電子パッケージ・アセンブリのう
ち、図１に符号２によって示す一部を拡大した図であ
る。
【図３】図１の電子パッケージ・アセンブリを、圧縮力
を加えた後の状態で示す図である。
【図４】本発明のもう一つの実施態様の電子パッケージ
・アセンブリを、圧縮可能な熱伝導部材が可撓部材に固
着された状態で示す図である。この電子パッケージ・ア
センブリは、圧縮力を加える前の状態で示す。
【図５】図４に示す本発明の実施態様の、可撓部材に固
着された複数の圧縮可能な熱伝導部材を有する熱伝導構
造を拡大した図である。
【図６】本発明のもう一つの実施態様の電子パッケージ
・アセンブリを、圧縮可能な熱伝導部材が可撓部材に固
着された状態で示す図である。図６の電子パッケージ
は、圧縮力を加える前の、複数の電気導体を有する回路
化基板に取り付けられた状態で示す。
【図７】図６に示す本発明の実施態様とともに使用する
ことができる、可撓部材に固着された複数の圧縮可能な
熱伝導部材を含む熱伝導構造を示す図である。
【図８】本発明のもう一つの実施態様にしたがって可撓
部材に固着された複数の圧縮可能な熱伝導部材を含む熱
伝導構造を示す図である。
【図９】本発明のさらに別の実施態様にしたがって可撓
部材に固着された複数の圧縮可能な熱伝導部材を含む熱
伝導構造を示す図である。
【図１０】本発明のさらに別の実施態様にしたがって可
撓部材に固着された複数の圧縮可能な熱伝導部材を含む
熱伝導構造を示す図である。
【図１１】本発明の圧縮可能な熱伝導部材を外面に対し
て配置する方法の一例を示す図である。
【図１２】本発明の圧縮可能な熱伝導部材を外面に対し
て配置する方法の一例を示す図である。
【図１３】本発明の圧縮可能な熱伝導部材を外面に対し
て配置する方法のもう一つの例を示す図である。
【図１４】本発明の圧縮可能な熱伝導部材を外面に対し
て配置する方法のもう一つの例を示す図である。
【符号の説明】
１０ 電子パッケージ・アセンブリ １２ 回路化基板 １４ 電気導体 １６ 第一の表面 １８ 電子デバイス ２０ はんだ球 ２２ ヒートシンク ２４ フィン ２６ 熱伝導部材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 サンジェヴ・バルワント・サス アメリカ合衆国13790 ニューヨーク州 ジョンソン シティ レイノルズ ロ ード 1025 ＃ダブリュ３ (56)参考文献 特開 昭64−76742（ＪＰ，Ａ) 実開 昭53−38968（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/36,23/40

Claims (26)

    (57)【特許請求の範囲】
  1. 【請求項１】複数の導体をその第一の表面に有する回路
    化基板と、 前記回路化基板に配置され、前記複数の導体に電気的に
    結合された電子デバイスと、 前記電子デバイスに熱的に結合されたヒートシンクと、 前記電子デバイスと前記ヒートシンクとの間に配置さ
    れ、それらに対し、分離可能な方法で熱的に接続された
    複数の圧縮可能な熱伝導部材と、 前記ヒートシンクと前記電子デバイスとの間かつ前記圧
    縮可能な熱伝導部材に対して圧縮力を提供するための手
    段と、 を含み、前記複数の圧縮可能な熱伝導部材の選択された
    いくつかが、前記圧縮可能な熱伝導部材の融点よりも低
    い温度に加熱した環境において加えられた前記圧縮力の
    結果として圧縮され、永久的に変形されて、前記ヒート
    シンクと前記電子デバイスとの間に分離可能な接続を提
    供することを特徴とする電子パッケージ・アセンブリ。
  2. 【請求項２】前記回路化基板がプリント回路板である請
    求項１記載の電子パッケージ・アセンブリ。
  3. 【請求項３】前記電子デバイスが半導体チップを含む請
    求項１記載の電子パッケージ・アセンブリ。
  4. 【請求項４】前記チップを前記複数の導体に電気的に結
    合する第１の複数のはんだ要素をさらに含む請求項３記
    載の電子パッケージ・アセンブリ。
  5. 【請求項５】前記チップを前記基板の上に実質的に支持
    する一定量のカプセル封入剤をさらに含む請求項４記載
    の電子パッケージ・アセンブリ。
  6. 【請求項６】前記複数の圧縮可能な熱伝導部材が第二の
    複数のはんだ要素を含む請求項４記載の電子パッケージ
    ・アセンブリ。
  7. 【請求項７】前記第一の複数のはんだ要素の融点が、前
    記第二の複数のはんだ要素の融点よりも高い請求項６記
    載の電子パッケージ・アセンブリ。
  8. 【請求項８】前記第一の複数のはんだ要素が１０：９０
    スズ：鉛はんだからなり、前記第二の複数のはんだ要素
    が６３：３７スズ：鉛はんだからなる請求項７記載の電
    子パッケージ・アセンブリ。
  9. 【請求項９】前記電子デバイスがモジュールを含む請求
    項１記載の電子パッケージ・アセンブリ。
  10. 【請求項１０】前記圧縮可能な熱伝導要素が複数のはん
    だ要素を含む請求項１記載の電子パッケージ・アセンブ
    リ。
  11. 【請求項１１】前記はんだ要素が低融点はんだからなる
    請求項１０記載の電子パッケージ・アセンブリ。
  12. 【請求項１２】圧縮力を提供するための前記手段が、前
    記回路化基板および前記ヒートシンクに動作的に結合さ
    れた少なくとも１個の保持ばねを含む請求項１記載の電
    子パッケージ・アセンブリ。
  13. 【請求項１３】前記保持ばねを前記回路化基板に固着す
    るための手段をさらに含む請求項１２記載の電子パッケ
    ージ・アセンブリ。
  14. 【請求項１４】前記固着するための手段が、前記回路化
    基板の中に離間して配置された少なくとも２個のスタッ
    ドを含む請求項１３記載の電子パッケージ・アセンブ
    リ。
  15. 【請求項１５】前記ヒートシンクと前記電子デバイスと
    の間に所定の間隔を定めるための、前記ヒートシンクと
    前記電子デバイスとの間に配置された少なくとも１個の
    間隙造作を含み、前記間隙造作が前記電子デバイスに固
    着されている請求項１記載の電子パッケージ・アセンブ
    リ。
  16. 【請求項１６】前記ヒートシンクと前記電子デバイスと
    の間に所定の間隔を定めるための、前記ヒートシンクと
    前記電子デバイスとの間に配置された少なくとも１個の
    間隙造作を含み、前記間隙造作が、前記ヒートシンクに
    固着されているか、前記ヒートシンクの一部を形成して
    いる請求項１記載の電子パッケージ・アセンブリ。
  17. 【請求項１７】前記ヒートシンクと前記電子デバイスと
    の間に位置する可撓部材をさらに含み、前記複数の圧縮
    可能な熱伝導部材が前記可撓部材に固着されている請求
    項１記載の電子パッケージ・アセンブリ。
  18. 【請求項１８】前記可撓部材が複数の開口を含み、前記
    熱伝導部材の選択されたいくつかが前記開口のそれぞれ
    いくつかの中に配置されている請求項１７記載の電子パ
    ッケージ・アセンブリ。
  19. 【請求項１９】前記可撓部材が、前記ヒートシンクと前
    記電子デバイスとの間に所定の間隔を定めるための、前
    記可撓部材に取り付けられているか、前記可撓部材の一
    部を形成している少なくとも１個の隔離造作を含む請求
    項１７記載の電子パッケージ・アセンブリ。
  20. 【請求項２０】電子デバイスと、 前記電子デバイスに熱的に結合されたヒートシンクと、 前記電子デバイスと前記ヒートシンクとの間に配置さ
    れ、それらに対し、分離可能な方法で熱的に接続された
    複数の圧縮可能な熱伝導部材と、 前記ヒートシンクと前記電子デバイスとの間かつ前記圧
    縮可能な熱伝導部材に対して圧縮力を提供するための手
    段と、 を含み、前記複数の圧縮可能な熱伝導部材の選択された
    いくつかが、前記圧縮可能な熱伝導部材の融点よりも低
    い温度に加熱した環境において加えられた前記圧縮力の
    結果として圧縮され、永久的に変形されて、前記ヒート
    シンクと前記電子デバイスとの間に分離可能な接続を提
    供することを特徴とする電子パッケージ。
  21. 【請求項２１】複数の導体をその第一の表面に有する回
    路化基板を設けるステップと、 電子デバイスを前記回路化基板に配置し、前記デバイス
    を前記複数の導体に電気的に結合するステップと、 分離可能な方法でヒートシンクを前記電子デバイスに熱
    的に結合するステップと、 複数の圧縮可能な熱伝導部材を実質的に前記電子デバイ
    スと前記ヒートシンクとの間に配置して、それらの間に
    熱的接続を形成するステップと、 前記圧縮可能な熱伝導部材の融点よりも低い温度に加熱
    した環境で前記ヒートシンクと前記電子デバイスとの間
    かつ前記圧縮可能な熱伝導部材に対して圧縮力を提供し
    て、前記圧縮可能な熱伝導部材を圧縮し、永久的に変形
    させて、前記ヒートシンクと前記電子デバイスとの間に
    分離可能な接続を提供し、それにより、電子パッケージ
    ・アセンブリを画定するステップと、 を含むことを特徴とする、電子パッケージ・アセンブリ
    を製造する方法。
  22. 【請求項２２】前記デバイスを前記複数の導体に電気的
    に結合する前記ステップを、複数の導電部材を使用して
    実施する請求項２１記載の方法。
  23. 【請求項２３】前記複数の圧縮可能な熱伝導部材を前記
    電子デバイスと前記ヒートシンクとの間に配置する前記
    ステップが、まず、前記圧縮可能な熱伝導部材を前記ヒ
    ートシンクに配置し、次に、前記ヒートシンクおよび前
    記圧縮可能な熱伝導部材を、前記電子デバイスに対し、
    前記デバイスと熱的に接続させて配置することを含む請
    求項２１記載の方法。
  24. 【請求項２４】前記圧縮力を提供する前記ステップが、
    前記電子デバイスおよび前記ヒートシンクを保持ばねと
    係合させることを含む請求項２１記載の方法。
  25. 【請求項２５】前記圧縮可能な熱伝導部材の融点よりも
    低い温度に加熱した環境において加えられる前記圧縮力
    を所定の期間加える請求項２１記載の方法。
  26. 【請求項２６】前記所定の期間が１分〜１０分である請
    求項２５記載の方法。
JP34460997A 1996-12-16 1997-12-15 圧縮可能なヒートシンク構造を有する電子パッケージ及びその製造方法 Expired - Fee Related JP3274642B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/767465 1996-12-16
US08/767,465 US5786635A (en) 1996-12-16 1996-12-16 Electronic package with compressible heatsink structure

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001326310A Division JP3677470B2 (ja) 1996-12-16 2001-10-24 熱伝導構造を製造する方法

Publications (2)

Publication Number Publication Date
JPH10189839A JPH10189839A (ja) 1998-07-21
JP3274642B2 true JP3274642B2 (ja) 2002-04-15

Family

ID=25079573

Family Applications (2)

Application Number Title Priority Date Filing Date
JP34460997A Expired - Fee Related JP3274642B2 (ja) 1996-12-16 1997-12-15 圧縮可能なヒートシンク構造を有する電子パッケージ及びその製造方法
JP2001326310A Expired - Fee Related JP3677470B2 (ja) 1996-12-16 2001-10-24 熱伝導構造を製造する方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2001326310A Expired - Fee Related JP3677470B2 (ja) 1996-12-16 2001-10-24 熱伝導構造を製造する方法

Country Status (10)

Country Link
US (4) US5786635A (ja)
JP (2) JP3274642B2 (ja)
KR (2) KR100288409B1 (ja)
CN (1) CN1163962C (ja)
CZ (1) CZ290553B6 (ja)
HU (1) HUP9701376A3 (ja)
MY (1) MY118259A (ja)
PL (1) PL323321A1 (ja)
SG (1) SG66409A1 (ja)
TW (1) TW360959B (ja)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985697A (en) * 1996-05-06 1999-11-16 Sun Microsystems, Inc. Method and apparatus for mounting an integrated circuit to a printed circuit board
US5786635A (en) * 1996-12-16 1998-07-28 International Business Machines Corporation Electronic package with compressible heatsink structure
KR100246333B1 (ko) * 1997-03-14 2000-03-15 김영환 비 지 에이 패키지 및 그 제조방법
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
US5900675A (en) * 1997-04-21 1999-05-04 International Business Machines Corporation Organic controlled collapse chip connector (C4) ball grid array (BGA) chip carrier with dual thermal expansion rates
US5894166A (en) * 1997-09-17 1999-04-13 Northern Telecom Limited Chip mounting scheme
US6043560A (en) * 1997-12-03 2000-03-28 Intel Corporation Thermal interface thickness control for a microprocessor
US6753922B1 (en) * 1998-10-13 2004-06-22 Intel Corporation Image sensor mounted by mass reflow
US6203191B1 (en) * 1998-10-28 2001-03-20 Speculative Incorporated Method of junction temperature determination and control utilizing heat flow
US6218293B1 (en) 1998-11-13 2001-04-17 Micron Technology, Inc. Batch processing for semiconductor wafers to form aluminum nitride and titanium aluminum nitride
US6887723B1 (en) * 1998-12-04 2005-05-03 Formfactor, Inc. Method for processing an integrated circuit including placing dice into a carrier and testing
US6179047B1 (en) * 1998-12-10 2001-01-30 Unisys Corporation Mechanical assembly for regulating the temperature of an electronic device which incorporates at least two leaf springs for self-alignment plus a low initial contact force and a low profile
US6456099B1 (en) 1998-12-31 2002-09-24 Formfactor, Inc. Special contact points for accessing internal circuitry of an integrated circuit
JP2000223608A (ja) * 1999-01-29 2000-08-11 Nec Corp 半導体パッケージ及びその製造方法
US6352944B1 (en) 1999-02-10 2002-03-05 Micron Technology, Inc. Method of depositing an aluminum nitride comprising layer over a semiconductor substrate
US6750551B1 (en) * 1999-12-28 2004-06-15 Intel Corporation Direct BGA attachment without solder reflow
SE516139C2 (sv) * 1999-03-17 2001-11-26 Ericsson Telefon Ab L M Förfarande och anordning för att förbättra termiska och elektriska egenskaper hos komponenter förbunda med ett substrat monterat på en bärare
US6255143B1 (en) * 1999-08-04 2001-07-03 St. Assembly Test Services Pte Ltd. Flip chip thermally enhanced ball grid array
US6461891B1 (en) * 1999-09-13 2002-10-08 Intel Corporation Method of constructing an electronic assembly having an indium thermal couple and an electronic assembly having an indium thermal couple
US6486499B1 (en) * 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
US6351032B1 (en) * 2000-01-20 2002-02-26 National Semiconductor Corporation Method and structure for heatspreader attachment in high thermal performance IC packages
US6212074B1 (en) 2000-01-31 2001-04-03 Sun Microsystems, Inc. Apparatus for dissipating heat from a circuit board having a multilevel surface
US6459582B1 (en) * 2000-07-19 2002-10-01 Fujitsu Limited Heatsink apparatus for de-coupling clamping forces on an integrated circuit package
WO2002009194A1 (en) * 2000-07-26 2002-01-31 The Research Foundation Of State University Of New York Method and system for bonding a semiconductor chip onto a carrier using micro-pins
US6635513B2 (en) * 2001-05-29 2003-10-21 Hewlett-Packard Development Company, L.P. Pre-curved spring bolster plate
DE60229821D1 (de) * 2001-09-25 2008-12-24 Tdk Corp Gehäuse für integrierte Schaltung
KR100443399B1 (ko) * 2001-10-25 2004-08-09 삼성전자주식회사 보이드가 형성된 열 매개 물질을 갖는 반도체 패키지
US6504242B1 (en) 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having a wetting layer on a thermally conductive heat spreader
US6710264B2 (en) * 2001-11-16 2004-03-23 Hewlett-Packard Development Company, L.P. Method and apparatus for supporting a circuit component having solder column interconnects using external support
US20040080033A1 (en) * 2002-04-09 2004-04-29 Advanced Semiconductor Engineering Inc. Flip chip assembly and method for producing the same
JP2004172489A (ja) * 2002-11-21 2004-06-17 Nec Semiconductors Kyushu Ltd 半導体装置およびその製造方法
WO2004093187A1 (ja) * 2003-04-16 2004-10-28 Fujitsu Limited 電子部品パッケージ、電子部品パッケージ組立体およびプリント基板ユニット
US6850411B1 (en) * 2003-10-07 2005-02-01 International Business Machines Corporation Method and structure to support heat sink arrangement on chip carrier packages
JP2005136018A (ja) * 2003-10-29 2005-05-26 Denso Corp 半導体装置
US7057295B2 (en) * 2004-04-22 2006-06-06 Ted Ju IC module assembly
US7200006B2 (en) * 2004-06-03 2007-04-03 International Business Machines Corporation Compliant thermal interface for electronic equipment
US7477518B2 (en) * 2004-09-06 2009-01-13 Infineon Technologies Ag Sub-assembly
US7098070B2 (en) 2004-11-16 2006-08-29 International Business Machines Corporation Device and method for fabricating double-sided SOI wafer scale package with through via connections
KR100618881B1 (ko) * 2005-01-05 2006-09-01 삼성전자주식회사 열방출 효율을 증대시킨 반도체 패키지 및 그 제조방법
CN100435304C (zh) * 2005-03-31 2008-11-19 西安交通大学 基于金属球压接互连技术的电力电子集成模块的制备方法
US7250675B2 (en) * 2005-05-05 2007-07-31 International Business Machines Corporation Method and apparatus for forming stacked die and substrate structures for increased packing density
US20060284313A1 (en) * 2005-06-15 2006-12-21 Yongqian Wang Low stress chip attachment with shape memory materials
JP2007005670A (ja) * 2005-06-27 2007-01-11 Fujitsu Ltd 電子部品パッケージおよび接合組立体
US7277291B2 (en) * 2005-08-08 2007-10-02 Verifone Holdings, Inc. Thermal transfer device
US7342306B2 (en) * 2005-12-22 2008-03-11 International Business Machines Corporation High performance reworkable heatsink and packaging structure with solder release layer
US7540616B2 (en) * 2005-12-23 2009-06-02 3M Innovative Properties Company Polarized, multicolor LED-based illumination source
JP4095641B2 (ja) * 2006-01-31 2008-06-04 株式会社東芝 電子機器
JP2007266150A (ja) * 2006-03-28 2007-10-11 Fujitsu Ltd 熱伝導性接合材、半導体パッケージ、ヒートスプレッダ、半導体チップ、及び半導体チップとヒートスプレッダとを接合する接合方法
US9299634B2 (en) * 2006-05-16 2016-03-29 Broadcom Corporation Method and apparatus for cooling semiconductor device hot blocks and large scale integrated circuit (IC) using integrated interposer for IC packages
US9013035B2 (en) * 2006-06-20 2015-04-21 Broadcom Corporation Thermal improvement for hotspots on dies in integrated circuit packages
US20080042270A1 (en) * 2006-08-17 2008-02-21 Daryl Carvis Cromer System and method for reducing stress-related damage to ball grid array assembly
US20080068803A1 (en) * 2006-09-18 2008-03-20 Shyh-Ming Chen Heat dissipating device holder structure with a thin film thermal conducting medium coating
US7995344B2 (en) * 2007-01-09 2011-08-09 Lockheed Martin Corporation High performance large tolerance heat sink
DE102008009510B3 (de) * 2008-02-15 2009-07-16 Danfoss Silicon Power Gmbh Verfahren zum Niedertemperatur-Drucksintern
US8963323B2 (en) * 2008-06-20 2015-02-24 Alcatel Lucent Heat-transfer structure
CN101540206B (zh) * 2009-04-15 2012-09-05 中国科学院物理研究所 外压式低热阻可分离热沉结构
JP2010267954A (ja) * 2009-04-15 2010-11-25 Panasonic Corp 電子機器
US8198739B2 (en) 2010-08-13 2012-06-12 Endicott Interconnect Technologies, Inc. Semi-conductor chip with compressible contact structure and electronic package utilizing same
CN102655728B (zh) * 2011-03-01 2015-01-28 联想(北京)有限公司 一种散热控制装置、电子设备及散热控制方法
EP2689454B1 (en) 2011-03-25 2016-03-02 Koninklijke Philips N.V. Thermal interface pad material with perforated liner
JP2014033092A (ja) * 2012-08-03 2014-02-20 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP6179843B2 (ja) * 2012-12-04 2017-08-16 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 実装装置及び実装方法
US9148962B2 (en) * 2013-01-02 2015-09-29 International Business Machines Corporation Heat transfer device for wave soldering
EP2854170B1 (en) 2013-09-27 2022-01-26 Alcatel Lucent A structure for a heat transfer interface and method of manufacturing the same
JP5963732B2 (ja) * 2013-10-31 2016-08-03 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ チップ支持基板の配線部裏面に放熱器設置の面領域を設定する方法およびチップ支持基板並びにチップ実装構造体
US9967986B2 (en) 2014-01-02 2018-05-08 Semiconductor Components Industries, Llc Semiconductor package and method therefor
US20180190596A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Standoff members for semiconductor package
JP6885194B2 (ja) * 2017-05-15 2021-06-09 富士通株式会社 電子機器
US10957656B2 (en) 2017-09-27 2021-03-23 Intel Corporation Integrated circuit packages with patterned protective material
US10973114B2 (en) * 2018-10-29 2021-04-06 L3 Technologies, Inc. Indium-based interface structures, apparatus, and methods for forming the same
JP6857783B2 (ja) * 2018-11-21 2021-04-14 信越ポリマー株式会社 放熱構造体およびそれを備えるバッテリー
US11037860B2 (en) 2019-06-27 2021-06-15 International Business Machines Corporation Multi layer thermal interface material
CN113453483A (zh) * 2020-03-26 2021-09-28 中科寒武纪科技股份有限公司 用于散热的装置及其电子器件
US11774190B2 (en) * 2020-04-14 2023-10-03 International Business Machines Corporation Pierced thermal interface constructions
US11579668B2 (en) 2020-09-24 2023-02-14 Hewlett Packard Enterprise Development Lp Multipoint contact conduction cooling of a removable device
WO2024063341A1 (ko) * 2022-09-19 2024-03-28 삼성전자주식회사 써멀 모듈을 포함하는 pcb 어셈블리

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4034468A (en) * 1976-09-03 1977-07-12 Ibm Corporation Method for making conduction-cooled circuit package
US4254431A (en) * 1979-06-20 1981-03-03 International Business Machines Corporation Restorable backbond for LSI chips using liquid metal coated dendrites
US4654754A (en) * 1982-11-02 1987-03-31 Fairchild Weston Systems, Inc. Thermal link
JPS60126853A (ja) * 1983-12-14 1985-07-06 Hitachi Ltd 半導体デバイス冷却装置
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
GB2214719B (en) * 1988-01-26 1991-07-24 Gen Electric Co Plc Housing for electronic device
JPH0377355A (ja) * 1989-08-19 1991-04-02 Fujitsu Ltd 放熱型半導体装置
US4993482A (en) * 1990-01-09 1991-02-19 Microelectronics And Computer Technology Corporation Coiled spring heat transfer element
US5076485A (en) * 1990-04-24 1991-12-31 Microelectronics And Computer Technology Corporation Bonding electrical leads to pads with particles
US5088007A (en) * 1991-04-04 1992-02-11 Motorola, Inc. Compliant solder interconnection
US5444300A (en) * 1991-08-09 1995-08-22 Sharp Kabushiki Kaisha Semiconductor apparatus with heat sink
DE69312411T2 (de) * 1992-09-15 1997-11-27 Texas Instruments Inc Ballkontaktierung für Flip-Chip-Anordnungen
JPH06268122A (ja) * 1993-03-12 1994-09-22 Hitachi Ltd 半導体装置
US5616206A (en) * 1993-06-15 1997-04-01 Ricoh Company, Ltd. Method for arranging conductive particles on electrodes of substrate
US5474458A (en) * 1993-07-13 1995-12-12 Fujitsu Limited Interconnect carriers having high-density vertical connectors and methods for making the same
JPH0878574A (ja) * 1994-09-08 1996-03-22 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JPH08125112A (ja) * 1994-10-26 1996-05-17 Hitachi Ltd 半導体装置およびその製造方法
JP2762958B2 (ja) * 1995-05-26 1998-06-11 日本電気株式会社 バンプの形成方法
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
US5786635A (en) * 1996-12-16 1998-07-28 International Business Machines Corporation Electronic package with compressible heatsink structure
US6064573A (en) * 1998-07-31 2000-05-16 Litton Systems, Inc. Method and apparatus for efficient conduction cooling of surface-mounted integrated circuits

Also Published As

Publication number Publication date
HUP9701376A3 (en) 1999-03-01
US5786635A (en) 1998-07-28
US5863814A (en) 1999-01-26
KR100304085B1 (ko) 2001-11-07
JP3677470B2 (ja) 2005-08-03
SG66409A1 (en) 1999-07-20
KR100288409B1 (ko) 2001-06-01
MY118259A (en) 2004-09-30
PL323321A1 (en) 1998-06-22
KR19980063404A (ko) 1998-10-07
TW360959B (en) 1999-06-11
CZ290553B6 (cs) 2002-08-14
JPH10189839A (ja) 1998-07-21
JP2002141447A (ja) 2002-05-17
CN1185655A (zh) 1998-06-24
CZ363897A3 (cs) 1998-11-11
HU9701376D0 (en) 1997-10-28
US6255136B1 (en) 2001-07-03
HUP9701376A2 (hu) 1998-07-28
CN1163962C (zh) 2004-08-25
US6245186B1 (en) 2001-06-12

Similar Documents

Publication Publication Date Title
JP3274642B2 (ja) 圧縮可能なヒートシンク構造を有する電子パッケージ及びその製造方法
US5990552A (en) Apparatus for attaching a heat sink to the back side of a flip chip package
JP4036742B2 (ja) パッケージ構造、それを搭載したプリント基板、並びに、かかるプリント基板を有する電子機器
US6459582B1 (en) Heatsink apparatus for de-coupling clamping forces on an integrated circuit package
US6963130B1 (en) Heatsinking and packaging of integrated circuit chips
JP3109479B2 (ja) 放熱体及び放熱体を装着したメモリモジュール
US5969947A (en) Integral design features for heatsink attach for electronic packages
US5926371A (en) Heat transfer apparatus which accommodates elevational disparity across an upper surface of a surface-mounted semiconductor device
US7595991B2 (en) Using the wave soldering process to attach motherboard chipset heat sinks
US20130314877A1 (en) Semiconductor package and wiring board unit
JP5899768B2 (ja) 半導体パッケージ、配線基板ユニット、及び電子機器
JPH1093280A (ja) 電磁エネルギ封入特性及び熱除去特性を有する電子装置エンクロージャ
US20050201062A1 (en) Apparatus and method for attaching a heat sink to an integrated circuit module
JP2856193B2 (ja) マルチチップモジュールの実装構造体
JP4334542B2 (ja) パッケージ構造
JP2021174847A (ja) 電子機器
CN115249664A (zh) 用于芯片封装的弹性散热盖板、封装结构及封装方法
JPH1168360A (ja) 半導体素子の冷却構造
JP5120320B2 (ja) パッケージ構造、それを搭載したプリント基板、並びに、かかるプリント基板を有する電子機器
JP3265544B2 (ja) 半導体チップの実装構造
JP4078400B2 (ja) 電子デバイスの放熱システム
JPH088563A (ja) Ｉｃパッケージの放熱実装装置及びこれを用いた電子装置
JP2005019692A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees