JP3676502B2 - 半導体素子の素子分離膜の形成方法 - Google Patents
半導体素子の素子分離膜の形成方法 Download PDFInfo
- Publication number
- JP3676502B2 JP3676502B2 JP18594696A JP18594696A JP3676502B2 JP 3676502 B2 JP3676502 B2 JP 3676502B2 JP 18594696 A JP18594696 A JP 18594696A JP 18594696 A JP18594696 A JP 18594696A JP 3676502 B2 JP3676502 B2 JP 3676502B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- element isolation
- material layer
- layer
- isolation region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Description
【発明の属する技術分野】
本発明は半導体素子及びその製造方法に係り、特に広い素子分離領域における素子分離膜及びその形成方法に関する。
【0002】
【従来の技術】
半導体素子の高集積化により写真食刻工程のマージンを確保するため、下部膜の平坦化技術が求められる。下部膜を平坦化する方法には、ボロン−燐のドープされたシリコンガラスをリフローする方法、アルミニウムをフローする方法、スピンオンガラスをエッチバックする方法及び化学−物理的ポリシング(Chemical Mechanical Polishing ;以下、CMPと称する)を行う方法などがある。
【0003】
このうち、CMP工程はリフロー工程やエッチバック工程では達成できないグローバル平坦化及び低温平坦化工程を提供することができ、次世代素子の有力な平坦化技術として見なされている。CMP工程において平坦化精度を向上させるためには初期のグローバル段差を最少化してCMP工程のマージンを確保することが大事である。
【0004】
図1乃至図3は従来の素子分離膜の形成方法を説明するための断面図であり、CMPを用いる素子分離膜の形成方法を説明するために示された。
半導体基板10の上にパッド酸化膜12と食刻防止膜14を順次に積層した後、半導体基板10の広い素子分離領域Cと狭い素子分離領域Dの上に積層されたパッド酸化膜と食刻防止膜を取り除くことによりパターン15を形成する。次に、前記パターン15を食刻マスクとする異方性食刻工程を行い、広い素子分離領域Cには広いトレンチ3を、狭い素子分離領域Dには狭いトレンチ4を形成し、前記トレンチ3、4が形成された半導体基板の全面に絶縁物質層16を塗布する(図1)。
【0005】
引き続き、前記絶縁物質層をCMPすることにより前記広いトレンチ3及び狭いトレンチ4にそれぞれ広い素子分離膜17及び狭い素子分離膜18を形成する(図2)。その後、前記パターン15(図2)を取り除く(図3)。
前述した従来の素子分離膜の形成方法によると、第一、CMP工程の際、ディシング(dishing)現象が発生して広い素子分離膜17の表面が平坦にならない。第二、ウェーハの全体にかけてパターン15の分布密度が不均一であって絶縁物質層が均一な厚さで形成されない。即ち、初期のグローバル段差を最少化できずCMP工程のマージンが小さくなる。
【0006】
【発明が解決しようとする課題】
本発明の目的は、表面が平坦な半導体素子の素子分離膜を提供することにある。
本発明の他の目的は、前記素子分離膜の製造に最適の製造方法を提供することにある。
【0007】
【課題を解決するための手段】
本発明の前記目的は、第1素子分離領域に形成された第1素子分離膜と前記第1素子分離領域より広い第2素子分離領域に形成された第2素子分離膜とを備える半導体素子の素子分離膜において、前記第2素子分離膜は、前記第2素子分離領域の中央部を取り囲むように形成されたトレンチを埋め込み、前記第2素子分離領域の中央部に形成された酸化レーザーを覆う形態で形成されることを特徴とする半導体素子の素子分離膜により達成される。
【0008】
この際、前記第2素子分離膜の表面は平坦であることが望ましく、前記トレンチの側壁に形成されたスペーサ柱をさらに含むことが望ましい。
本発明の前記他の目的は、(a)半導体基板上にパッド酸化膜及び第1物質層を積層する段階と、(b)前記第1物質層上に第2物質層を形成する段階と、(c)第1素子分離領域及び前記第1素子分離領域より広い第2素子分離領域のパッド酸化膜上の物質層をパタニングすることにより活性領域保護パターンを形成する段階と、(d)前記活性領域保護パターンが形成されている半導体基板の全面にスペーサ層を形成する段階と、(e)前記スペーサ層を異方性食刻することにより前記第1素子分離領域のパッド酸化膜を完全に覆う埋め込み層と、前記第2素子分離領域と隣接する前記活性領域保護パターンの側壁を覆うスペーサを形成する段階と、(f)前記第2素子分離領域の半導体基板を酸化させることにより前記第2素子分離領域の中央部に酸化レーザーを形成する段階と、(g)前記埋め込み層、スペーサ及び第2物質層を取り除く段階と、(h)前記第1物質層及び酸化レーザーを食刻マスクとして半導体基板を食刻することによりトレンチを形成する段階と、(i)前記トレンチが形成されている半導体基板の全面に絶縁物質層を形成する段階と、(j)前記絶縁物質層をポリシングすることにより前記第1素子分離領域には第1素子分離膜を形成し、前記第2素子分離領域には第2素子分離膜を形成する段階とを含むことを特徴とする半導体素子の素子分離膜の形成方法により達成される。
【0009】
この際、前記第2物質層及びスペーサ層は酸化防止用物質で形成されることが望ましく、前記第2物質層とスペーサ層はシリコンナイトライド(silicon nitride)で形成され、前記第1物質層はオキシシリコンナイトライド、ボロンナイトライド、アルミニウム及びタングステンよりなる一群から選ばれたいずれか一つで形成されることが望ましい。
【0010】
かつ、前記段階(a)の後、前記第1物質層上に第3物質層を形成する段階をさらに含め、前記段階(c)の後、前記活性領域保護パターンが形成されている半導体基板の全面に第4物質層を形成する段階をさらに含め、前記段階(g)の後、第4物質層を取り除く段階をさらに含むことが望ましい。この際、前記段階(j)の前記ポリシングは前記第1物質層の表面が露出されるまで行われることが望ましい。
【0011】
前記第1物質層、第2物質層及びスペーサ層はシリコンナイトライドで形成され、前記第3及び第4物質層は酸化物で形成されることが望ましい。
本発明による前記他の目的は、かつ、(a)半導体基板上にパッド酸化膜、第1〜第5物質層を順次に積層する段階と、(b)第1素子分離領域及び該第1素子分離領域より広い第2素子分離領域のパッド酸化膜が露出されるように前記第1〜第5物質層をパタニングすることにより前記第1〜第5物質層よりなるパターンを形成する段階と、(c)前記パターンが形成されている半導体基板の全面に第6物質層及びスペーサ層を積層する段階と、(d)前記スペーサ層を異方性食刻することにより前記第1素子分離領域のパッド酸化膜を完全に覆う埋め込み層と、前記第2素子分離領域と隣接する前記パターンの側壁を覆うスペーサを形成する段階と、(e)前記第2素子分離領域の半導体基板を酸化させることにより前記第2素子分離領域の中央部に酸化レーザーを形成する段階と、(f)前記埋め込み層、スペーサ、第5物質層及び第6物質層を取り除く段階と、(g)前記第1〜第4物質層及び酸化レーザーを食刻マスクとして前記半導体基板を食刻することによりトレンチを形成する段階と、(h)前記トレンチが形成されている半導体基板の全面に第1絶縁物質層を形成する段階と、(i)前記第1物質層を異方性食刻することにより前記トレンチの側壁にスペーサ柱を形成する段階と、(j)前記第3物質層を取り除く段階と、(k)前記半導体基板の全面に第2物質層を形成する段階と、(l)前記第1物質層の表面が露出されるまで前記第2絶縁物質層をポリシングすることにより前記第1素子分離領域には第1素子分離膜を形成し、前記第2素子分離領域には第2素子分離膜を形成する段階とを含むことを特徴とする半導体素子の素子分離膜の形成方法により達成される。
【0012】
この際、前記第1、第3及び第5物質層とスペーサ層は前記第2、第4及び第6物質層に対する食刻選択性の良い物質で形成されることが望ましく、前記第1、第3及び第5物質層とスペーサ層はシリコンナイトライドで形成され、前記第2、第4及び第6物質層は酸化物で形成されることが望ましい。
【0013】
【発明の実施の形態】
以下、添付した図面に基づき本発明の実施の形態を詳細に説明する。
図4は本発明による素子分離膜を示す断面図である。
広い素子分離領域Aには広い素子分離膜32が形成されており、狭い素子分離領域Bには狭い素子分離膜33が形成されている。この際、広い素子分離膜32は前記広い素子分離領域Aの中央部を取り囲むように形成された広いトレンチ1を埋め込み、前記広い素子分離領域Aの中央部に形成された酸化レーザー30を覆うように形成されている。
【0014】
前記酸化レーザー30は前記広い素子分離膜32の表面平坦度を改善させるために形成される。即ち、広い素子分離領域Aの中央部に形成された前記酸化レーザー30が初期のグローバル段差を低める役割を果たすので結果的にCMP工程のマージンを確保することができ、CMP工程の際、広い素子分離領域におけるディシング現象を防止することにより平坦な表面を有する素子分離膜が得られる。
【0015】
図5乃至図8は本発明の第1実施例による素子分離膜の形成方法を説明するための断面図である。
図5はパターン25を形成する工程を示す。この工程は、半導体基板20の上にパッド酸化膜22を形成する段階と、前記パッド酸化膜22の上に第1物質層24を形成する段階と、前記第1物質層24の上に所定の食刻工程に対して前記第1物質層の食刻とは異なる食刻率を有する物質(即ち、前記第1物質層22に対する食刻選択性の良い物質)を蒸着して第2物質層26を形成する段階と、前記半導体基板30の広い素子分離領域A及び狭い素子分離領域Bの上に積層された第1物質層24及び第2物質層26を食刻することによりパターン25を形成する段階とよりなる。
【0016】
この際、前記第1物質層24はオキシシリコンナイトライド、ボロンナイトライド、アルミニウムまたはタングステンなどで形成され、前記第2物質層26はシリコンナイトライドで形成される。
図6は埋め込み層28、スペーサ29及び酸化レーザー30を形成する工程を示す。この工程は、前記パターン25が形成されている半導体基板20の全面にスペーサ層(以後の工程により埋め込み層28及びスペーサ29となる)を形成する段階と、前記スペーサ層を異方性食刻することにより半導体基板20の狭い素子分離領域Bを完全に覆う埋め込み層28と、広い素子分離領域Aと隣接する前記パターン25の側壁を覆うスペーサ29とを形成する段階と、前記埋め込み層28及びスペーサ29が形成されている半導体基板20を熱酸化させることにより広い素子分離領域Aの中央部に前記酸化レーザー30を形成する段階とよりなる。
【0017】
この際、前記スペーサ層はシリコンナイトライドのような酸化防止用物質で形成する。
図7は広いトレンチ1及び狭いトレンチ2を形成する工程を示す。この工程は前記埋め込み層28及びスペーサ29(図3参照)を取り除く段階と、前記酸化レーザー30及び第1物質層24を食刻マスクとして前記半導体基板20を異方性食刻することにより広い素子分離領域Aには広いトレンチ1を形成し、狭い素子分離領域Bには狭いトレンチ2を形成する段階とよりなる。
【0018】
この際、前記広いトレンチ1は広い素子分離領域Aの中央部(即ち、酸化レーザー30が形成されている部分)を取り囲む形態(ドーナッツ状の横断面を有する)で形成され、前記狭いトレンチ2は円筒状の縦断面を有する。
図8は広い素子分離膜32及び狭い素子分離膜33を形成する工程を示す。この工程は、前記広いトレンチ1及び狭いトレンチ2が形成されている半導体基板20の全面に絶縁物質層(以後の工程により狭い素子分離膜32及び広い素子分離膜33となる)を形成する段階と、前記第1物質層24(図7参照)の表面が露出されるまで前記絶縁物質層をCMPすることにより前記広い素子分離領域Aには広い素子分離膜32を形成し、前記狭い素子分離領域Bには狭い素子分離膜33を形成する段階と、前記第1物質層24及びパッド酸化膜22(図7参照)を取り除く段階とよりなる。
【0019】
この際、前記絶縁物質層は化学気相蒸着法(CVD)で蒸着された酸化物で形成する。かつ、前記広い素子分離膜32の表面は平坦に形成される。
したがって、本発明による素子分離膜の形成方法によると、広い素子分離領域の中央に酸化レーザー30を形成して初期のグローバル段差を縮めることによりCMP工程のマージンを充分に確保でき、その上、広い素子分離領域で発生するディシング現象を防止することができる。
【0020】
図9乃至図15は本発明の第2実施例による素子分離膜の形成方法を説明するための断面図である。
図9はパターン35を形成する工程を示す。この工程は、半導体基板30の上にパッド酸化膜32を形成する段階と、前記パッド酸化膜32の上に第1物質層34を形成する段階と、前記第1物質層34の上に所定の食刻工程の間、前記第1物質層の食刻率とは異なる食刻率を有する物質(即ち、第1物質層34に対する食刻選択率性の良い物質)を塗布して第2物質層36を形成する段階と、前記第2物質層36の上に所定の食刻工程に対して前記第2物質層36の食刻率とは異なる食刻率を有する物質(即ち、前記第2物質層36に対する食刻選択性の良い物質)を塗布して第3物質層38を形成する段階と、半導体基板30の広い素子分離領域A及び狭い素子分離領域Bの上に積層された前記第1乃至第3物質層を食刻することによりパターン35を形成する段階とよりなる。
【0021】
この際、前記第1物質層34はシリコンナイトライドで形成し、前記第2物質層36は酸化物を300Å程度の厚さで塗布して形成し、前記第3物質層38はシリコンナイトライドを4000Å程度の厚さで塗布して形成する。
図10はスペーサ42及び埋め込み層43を形成する工程を示す。この工程は、前記パターン35が形成されている半導体基板30の全面に酸化物を塗布することにより第4物質層を形成する段階と、前記第4物質層40の上にシリコンナイトライドを塗布してスペーサ層(以後の工程によりスペーサ42及び埋め込み層43となる)を形成する段階と、前記スペーサ層を異方性食刻することにより広い素子分離領域Aに隣接する前記パターン35の側壁を覆うスペーサ42と、半導体基板30の狭い素子分離領域Bを完全に覆う埋め込み層43を形成する段階と、広い素子分離領域Aの半導体基板30を酸化させることにより広い素子分離領域Aの中央部に酸化レーザー44を形成する段階とよりなる。
【0022】
図11は図6のスペーサ42、埋め込み層43、第4物質層40及び第3物質層38を取り除いた後の断面図である。
図12は広いトレンチ1及び狭いトレンチ2を形成する工程を示す。ここで、酸化レーザー44及び第2物質層36を食刻マスクとして前記半導体基板30を異方性食刻することにより広い素子分離領域Aに広いトレンチ1を形成し、狭い素子分離領域Bには狭いトレンチ2を形成する。
【0023】
この際、前記広いトレンチ1及びセマイトレンチ2は図7で示したような形態で形成される。
図13はトレンチ1、2が形成されている半導体基板30の全面にCVD方式で酸化物を塗布して絶縁物質層46を形成した後の断面図である。
図14は広い素子分離膜48及び狭い素子分離膜49を形成する工程を示すものであり、前記第1物質層34の表面が露出されるまで前記絶縁物質層46(図13参照)をCMPすることにより、広い素子分離領域Aには広い素子分離膜48を形成し、狭い素子分離領域Bには狭い素子分離膜49を形成する。
【0024】
この際、第2物質層36(図13参照)も共に取り除かれる。
図15は第1物質層34(図14参照)及びパッド酸化膜32(図14参照)を取り除いた後の断面図である。前記図15を参照すると、前記広い素子分離膜48の表面は平坦に形成されていることが判る。
図16乃至図43は本発明の第3実施例による素子分離膜の形成方法を説明するための断面図である。
【0025】
図16はパターン49を形成する工程を示す。この工程は、半導体基板40の上にパッド酸化膜42を形成する段階と、前記パッド酸化膜42の上に第1〜第5物質層44、46、48、50及び52を順次に蒸着する段階と、半導体基板40の広い素子分離領域A及び狭い素子分離領域Bの上に積層された前記物質層を食刻することによりパターン49を形成する段階とよりなる。
【0026】
この際、前記第1、第3及び第5物質層44、48、52はシリコンナイトライドで形成し、前記第2及び第4物質層46、50は酸化物で形成する。
図17はスペーサ56、58及び酸化レーザー60を形成する工程を示す。この工程は、前記パターン49が形成されている半導体基板40の全面に酸化物を塗布して第6物質層54を形成する段階と、前記第6物質層54の上にシリコンナイトライドを塗布することによりスペーサ層(以後の工程により埋め込み層58及びスペーサ層56)を形成する段階と、前記スペーサ層を異方性食刻することにより広い素子分離領域Aにはスペーサ56を形成し、狭い素子分離領域Bには埋め込み層58を形成する段階と、広い素子分離領域Aの半導体基板を酸化させることによりその中央部に酸化レーザー60を形成する段階とよりなる。
【0027】
図18は前記スペーサ56、埋め込み層58、第6物質層54及び第5物質層52を取り除いた後の断面図である。
図19は広いトレンチ1、狭いトレンチ2及びスペーサ柱62を形成する工程を示す。この工程は、半導体基板40の上に残る物質層を食刻マスクとして前記半導体基板40を異方性食刻することにより広い素子分離領域Aには広いトレンチ1を形成し、狭い素子分離領域Bには狭いトレンチ2を形成する段階と、前記トレンチ1、2が形成されている半導体基板40の全面に高温酸化物を塗布することによりスペーサ柱層(以後の工程によりスペーサ柱62となる)を形成する段階と、前記スペーサ柱層を異方性食刻することにより前記トレンチ1、2の側壁にスペーサ柱62を形成する段階とよりなる。
【0028】
この際、スペーサ柱62を形成するための異方性食刻工程により第4物質層50は取り除かれる。
図20では第3物質層48(図19参照)が取り除かれ、図21のように前記図40の結果物の全面に絶縁物質層54を形成する。この際、前記絶縁物質層54はCVD方式で塗布された酸化物で形成される。
【0029】
図22は広い素子分離膜66及び狭い素子分離膜68を形成する工程を示すものであり、前記第2物質層44の表面が露出されるまで前記絶縁物質層54(図21参照)をCMPすることにより、広い素子分離領域Aには広い素子分離膜66を形成し、狭い素子分離領域Bには狭い素子分離膜68を形成する。
この際、前記広い素子分離膜66及び狭い素子分離膜68の表面は平坦であり、トレンチ側壁に形成されたスペーサ柱62(図21参照)を含む形態で形成される。
【0030】
図23は図22の第2物質層44及びパッド酸化膜42を取り除いた後の断面図である。
【0031】
【発明の効果】
したがって、本発明による素子分離膜及びその形成方法によると、CMP工程のマージンは増え、デッシング現象は発生しない素子分離膜が得られる。
本発明は前記の実施例に限らず、多くの変形が本発明の技術的思想内において当分野の通常の知識を持つ者により可能なのは明白である。
【図面の簡単な説明】
【図1】従来の素子分離膜の形成方法を説明するための断面図である。
【図2】従来の素子分離膜の形成方法を説明するための断面図である。
【図3】従来の素子分離膜の形成方法を説明するための断面図である。
【図4】本発明による素子分離膜を示す断面図である。
【図5】本発明の第1実施例による素子分離膜の形成方法を説明するための断面図である。
【図6】本発明の第1実施例による素子分離膜の形成方法を説明するための断面図である。
【図7】本発明の第1実施例による素子分離膜の形成方法を説明するための断面図である。
【図8】本発明の第1実施例による素子分離膜の形成方法を説明するための断面図である。
【図9】本発明の第2実施例による素子分離膜の形成方法を説明するための断面図である。
【図10】本発明の第2実施例による素子分離膜の形成方法を説明するための断面図である。
【図11】本発明の第2実施例による素子分離膜の形成方法を説明するための断面図である。
【図12】本発明の第2実施例による素子分離膜の形成方法を説明するための断面図である。
【図13】本発明の第2実施例による素子分離膜の形成方法を説明するための断面図である。
【図14】本発明の第2実施例による素子分離膜の形成方法を説明するための断面図である。
【図15】本発明の第2実施例による素子分離膜の形成方法を説明するための断面図である。
【図16】本発明の第3実施例による素子分離膜の形成方法を説明するための断面図である。
【図17】本発明の第3実施例による素子分離膜の形成方法を説明するための断面図である。
【図18】本発明の第3実施例による素子分離膜の形成方法を説明するための断面図である。
【図19】本発明の第3実施例による素子分離膜の形成方法を説明するための断面図である。
【図20】本発明の第3実施例による素子分離膜の形成方法を説明するための断面図である。
【図21】本発明の第3実施例による素子分離膜の形成方法を説明するための断面図である。
【図22】本発明の第3実施例による素子分離膜の形成方法を説明するための断面図である。
【図23】本発明の第3実施例による素子分離膜の形成方法を説明するための断面図である。
【符号の説明】
1 広いトレンチ
2 狭いトレンチ
20 半導体基板
30 酸化レーザー
32 広い素子分離膜
33 狭い素子分離膜
Claims (3)
- (a)半導体基板上にパッド酸化膜、第1〜第5物質層を順次に積層する段階と、
(b)第1素子分離領域及び前記第1素子分離領域より広い第2素子分離領域のパッド酸化膜が露出されるように前記第1〜第5物質層をパタニングすることにより前記第1乃至5物質層よりなるパターンを形成する段階と、
(c)前記パターンが形成されている半導体基板の全面に第6物質層及びスペーサ層を積層する段階と、
(d)前記スペーサ層を異方性食刻することにより前記第1素子分離領域のパッド酸化膜を完全に覆う埋め込み層と、前記第2素子分離領域と隣接する前記パターンの側壁を覆うスペーサを形成する段階と、
(e)前記第2素子分離領域の半導体基板を酸化させることにより前記第2素子分離領域の中央部に酸化レーザーを形成する段階と、
(f)前記埋め込み層、スペーサ、第5物質層及び第6物質層を取り除く段階と、
(g)前記第1乃至第4物質層及び酸化レーザーを食刻マスクとして前記半導体基板を食刻することによりトレンチを形成する段階と、
(h)前記トレンチが形成されている半導体基板の全面に第1絶縁物質層を形成する段階と、
(i)前記第1絶縁物質層を異方性食刻することにより前記トレンチの側壁にスペーサ柱を形成する段階と、
(j)前記第3物質層を取り除く段階と、
(k)前記半導体基板の全面に第2物質層を形成する段階と、
(l)前記第1物質層の表面が露出されるまで前記第2絶縁物質層をポリシングすることにより前記第1素子分離領域には第1素子分離膜を形成し、前記第2素子分離領域には第2素子分離膜を形成する段階とを含むことを特徴とする半導体素子の素子分離膜の形成方法。 - 前記第1、第3及び第5物質層とスペーサ層は前記第2、第4及び第6物質層に対する食刻選択性の良い物質で形成されることを特徴とする請求項1に記載の半導体素子の素子分離膜の形成方法。
- 前記第1、第3及び第5物質層とスペーサ層はシリコンナイトライドで形成され、前記第2、第4及び第6物質層は酸化物で形成されることを特徴とする請求項2に記載の半導体素子の素子分離膜の形成方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1995P69742 | 1995-12-30 | ||
KR1019950069742A KR100190010B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 소자의 소자분리막 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09191047A JPH09191047A (ja) | 1997-07-22 |
JP3676502B2 true JP3676502B2 (ja) | 2005-07-27 |
Family
ID=19448568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18594696A Expired - Fee Related JP3676502B2 (ja) | 1995-12-30 | 1996-07-16 | 半導体素子の素子分離膜の形成方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5866466A (ja) |
JP (1) | JP3676502B2 (ja) |
KR (1) | KR100190010B1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6090685A (en) * | 1997-08-22 | 2000-07-18 | Micron Technology Inc. | Method of forming a LOCOS trench isolation structure |
KR100252897B1 (ko) * | 1998-01-10 | 2000-04-15 | 김영환 | 반도체 소자의 소자 격리층 형성 방법 |
US6054364A (en) * | 1998-09-08 | 2000-04-25 | Advanced Micro Devices | Chemical mechanical polishing etch stop for trench isolation |
US6187650B1 (en) * | 1999-11-05 | 2001-02-13 | Promos Tech., Inc. | Method for improving global planarization uniformity of a silicon nitride layer used in the formation of trenches by using a sandwich stop layer |
US6413836B1 (en) * | 2000-09-20 | 2002-07-02 | Vanguard International Semiconductor Corporation | Method of making isolation trench |
DE10054190C2 (de) * | 2000-11-02 | 2003-03-27 | Promos Technologies Inc | Verfahren zum Einebnen einer Isolierung in Form eines flachen Grabens |
KR100418576B1 (ko) * | 2001-06-30 | 2004-02-11 | 주식회사 하이닉스반도체 | 반도체 소자의 트렌치형 소자분리막 형성방법 |
US6699772B1 (en) * | 2002-09-18 | 2004-03-02 | Gian Sharma | Hybrid trench isolation technology for high voltage isolation using thin field oxide in a semiconductor process |
US6756284B2 (en) * | 2002-09-18 | 2004-06-29 | Silicon Storage Technology, Inc. | Method for forming a sublithographic opening in a semiconductor process |
KR100480625B1 (ko) * | 2002-10-24 | 2005-03-31 | 삼성전자주식회사 | 트렌치 소자분리막 형성방법 및 그 소자분리막을 구비하는반도체 소자 |
KR100450392B1 (ko) * | 2002-11-27 | 2004-09-30 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
JP2006261220A (ja) * | 2005-03-15 | 2006-09-28 | Nec Electronics Corp | 半導体装置及びその製造方法 |
US8168000B2 (en) * | 2005-06-15 | 2012-05-01 | International Rectifier Corporation | III-nitride semiconductor device fabrication |
KR101487370B1 (ko) * | 2008-07-07 | 2015-01-30 | 삼성전자주식회사 | 마스크 레이아웃의 형성 방법 및 마스크 레이 아웃 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1200725B (it) * | 1985-08-28 | 1989-01-27 | Sgs Microelettronica Spa | Struttura di isolamento in dispositivi mos e procedimento di preparazione della stessa |
US5004703A (en) * | 1989-07-21 | 1991-04-02 | Motorola | Multiple trench semiconductor structure method |
JP2641781B2 (ja) * | 1990-02-23 | 1997-08-20 | シャープ株式会社 | 半導体素子分離領域の形成方法 |
US5120675A (en) * | 1990-06-01 | 1992-06-09 | Texas Instruments Incorporated | Method for forming a trench within a semiconductor layer of material |
US5308784A (en) * | 1991-10-02 | 1994-05-03 | Samsung Electronics Co., Ltd. | Semiconductor device and method for making the same |
KR960008518B1 (en) * | 1991-10-02 | 1996-06-26 | Samsung Electronics Co Ltd | Manufacturing method and apparatus of semiconductor device |
JPH05206263A (ja) * | 1992-01-29 | 1993-08-13 | Sharp Corp | 半導体装置の製造方法 |
KR960004443B1 (ko) * | 1992-03-19 | 1996-04-03 | 삼성전자주식회사 | 커패시터를 갖는 반도체 장치 및 그 제조방법 |
US5292689A (en) * | 1992-09-04 | 1994-03-08 | International Business Machines Corporation | Method for planarizing semiconductor structure using subminimum features |
US5356513A (en) * | 1993-04-22 | 1994-10-18 | International Business Machines Corporation | Polishstop planarization method and structure |
KR960005556B1 (ko) * | 1993-04-24 | 1996-04-26 | 삼성전자주식회사 | 반도체장치의 소자분리방법 |
US5362669A (en) * | 1993-06-24 | 1994-11-08 | Northern Telecom Limited | Method of making integrated circuits |
US5494857A (en) * | 1993-07-28 | 1996-02-27 | Digital Equipment Corporation | Chemical mechanical planarization of shallow trenches in semiconductor substrates |
US5346584A (en) * | 1993-07-28 | 1994-09-13 | Digital Equipment Corporation | Planarization process for IC trench isolation using oxidized polysilicon filler |
US5372968A (en) * | 1993-09-27 | 1994-12-13 | United Microelectronics Corporation | Planarized local oxidation by trench-around technology |
US5385861A (en) * | 1994-03-15 | 1995-01-31 | National Semiconductor Corporation | Planarized trench and field oxide and poly isolation scheme |
US5492858A (en) * | 1994-04-20 | 1996-02-20 | Digital Equipment Corporation | Shallow trench isolation process for high aspect ratio trenches |
-
1995
- 1995-12-30 KR KR1019950069742A patent/KR100190010B1/ko not_active IP Right Cessation
-
1996
- 1996-07-16 JP JP18594696A patent/JP3676502B2/ja not_active Expired - Fee Related
- 1996-10-15 US US08/730,463 patent/US5866466A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR970053500A (ko) | 1997-07-31 |
US5866466A (en) | 1999-02-02 |
JPH09191047A (ja) | 1997-07-22 |
KR100190010B1 (ko) | 1999-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6303447B1 (en) | Method for forming an extended metal gate using a damascene process | |
US5851899A (en) | Gapfill and planarization process for shallow trench isolation | |
JP3619597B2 (ja) | 半導体装置の絶縁膜形成方法 | |
US5346584A (en) | Planarization process for IC trench isolation using oxidized polysilicon filler | |
US5930646A (en) | Method of shallow trench isolation | |
JP3676502B2 (ja) | 半導体素子の素子分離膜の形成方法 | |
US6251734B1 (en) | Method for fabricating trench isolation and trench substrate contact | |
JPH0779132B2 (ja) | トレンチ素子分離膜製造方法 | |
US5880006A (en) | Method for fabrication of a semiconductor device | |
JPH09107028A (ja) | 半導体装置の素子分離方法 | |
KR100297734B1 (ko) | 반도체 집적회로의 트렌치 소자분리 방법 | |
JP2001267413A (ja) | 実質的に平坦なトレンチ分離領域を有する半導体デバイス及びその製造方法 | |
JPH06295953A (ja) | 半導体装置の製造方法 | |
JP3946880B2 (ja) | 半導体装置のコンタクトプラグ形成方法 | |
US6165869A (en) | Method to avoid dishing in forming trenches for shallow trench isolation | |
US6103581A (en) | Method for producing shallow trench isolation structure | |
US20010039114A1 (en) | Method Of Forming Contact Or Wiring In Semiconductor Device | |
US6238997B1 (en) | Method of fabricating shallow trench isolation | |
KR100230815B1 (ko) | 반도체 메모리 소자 격리 방법 | |
JP2629141B2 (ja) | 半導体装置の素子の隔離方法 | |
JPH0951034A (ja) | 半導体装置の製造方法 | |
KR100297667B1 (ko) | 반도체장치의제조방법 | |
US6214691B1 (en) | Method for forming shallow trench isolation | |
US10943819B2 (en) | Semiconductor structure having a plurality of capped protrusions | |
KR100214530B1 (ko) | 트렌치 소자격리구조 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050330 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050428 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |