KR101487370B1 - 마스크 레이아웃의 형성 방법 및 마스크 레이 아웃 - Google Patents

마스크 레이아웃의 형성 방법 및 마스크 레이 아웃 Download PDF

Info

Publication number
KR101487370B1
KR101487370B1 KR20080065397A KR20080065397A KR101487370B1 KR 101487370 B1 KR101487370 B1 KR 101487370B1 KR 20080065397 A KR20080065397 A KR 20080065397A KR 20080065397 A KR20080065397 A KR 20080065397A KR 101487370 B1 KR101487370 B1 KR 101487370B1
Authority
KR
South Korea
Prior art keywords
wiring
dummy
regions
region
forming
Prior art date
Application number
KR20080065397A
Other languages
English (en)
Other versions
KR20100005388A (ko
Inventor
김영일
유문현
이종배
신재필
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20080065397A priority Critical patent/KR101487370B1/ko
Priority to US12/498,470 priority patent/US8234595B2/en
Publication of KR20100005388A publication Critical patent/KR20100005388A/ko
Application granted granted Critical
Publication of KR101487370B1 publication Critical patent/KR101487370B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

마스크 레이아웃 형성 방법에 있어서, 제1 선폭 이상을 갖는 배선을 형성하기 위한 배선 영역을 설정한 후, 상기 배선 영역을, 제1 영역 및 상기 배선과 전기적으로 연결되는 콘택을 형성하기 위한 콘택 영역들을 갖는 제2 영역으로 구획한다. 상기 제1 영역 내에 제1 더미 패턴들을 형성하기 위한 제1 더미 영역들을 설정한다. 이어서, 상기 제2 영역 중 상기 콘택 영역들 사이에, 제2 더미 패턴들을 형성하기 위한 제2 더미 영역들을 설정한다. 따라서, 금속 배선을 형성하기 위한 다마신 공정 중 평탄화에서의 디싱 현상이 억제되도록 절연막 구조물을 형성하기 위한 마스크의 레이아웃이 형성된다.

Description

마스크 레이아웃의 형성 방법 및 마스크 레이 아웃{METHOD OF FORMING A MASK LAYOUT AND MASK LAYOUT}
본 발명은 마스크 레이아웃의 형성 방법 및 마스크 레이아웃에 관한 것이다. 보다 상세하게는 본 발명은 기판에 금속 배선을 형성하기 위한 상기 금속 배선이 채워지는 리세스를 형성하기 위해 사용되는 마스크 레이아웃의 형성 방법 및 마스크 레이아웃에 관한 것이다.
급속도로 발전하는 정보화 사회에 있어서 대량의 정보를 보다 빠르게 처리하게 위해 데이터 전송속도가 높은 반도체 소자가 요구되고 있다. 반도체 소자의 데이터 전송속도를 높이기 위해서는 하나의 칩(chip)상에 고집적도로 셀(cell)들을 집적시켜야 한다. 따라서, 반도체 소자에 셀들을 집적시키기 위해 배선들의 디자인 룰(design rule)이 감소하고 있다. 상기 배선을 이루는 물질로서 구리가 흔히 사용되고 있다. 구리는 상대적으로 낮은 비저항을 갖고 일렉트로 마이그레이션 현상에 대하여 상대적으로 우수한 내성을 가진다. 하지만, 구리는 화학 약품 또는 가스와의 반응이 매우 복잡하기 때문에 구리막의 패터닝이 매우 복잡하다. 또한 구리는 상대적으로 높은 산화성을 가지므로, 구리가 외부 공기에 노출될 경우 자연적으로 산화되어, 배선의 저항 및 스트레스가 현격히 증가한다.
이러한 문제점을 해결하기 위하여 구리를 이용하여 금속 배선을 형성할 경우 다마신 공정이 이용되고 있다. 도1은 종래의 다마신 공정으로 형성된 금속 배선을 설명하기 위한 단면도이다.
도 1을 참고하면, 절연막(10)을 부분적으로 식각하여 리세스를 형성하여 상기 리세스를 매립하는 구리막을 형성한 후 상기 절연막(10)의 상면이 노출될 때까지 상기 구리막을 화학 기계적 연마(chemical mechanical polishing ; CMP) 공정으로 평탄화하여 리세스 내에 금속 배선(20)을 형성한다. 하지만, 상기 구리막을 상기 CMP 공정으로 연마할 경우 절연막(10) 및 상기 구리막의 연마 속도가 서로 다르므로 상기 구리막의 상부 중심부에 움푹 파인 영역이 생기는 디싱(dishing) 현상이 발생할 수 있다. 특히 금속 배선의 선폭(W)이 클수록 디싱 현상이 더욱 심각하게 발생할 수 있다. 이에 따라 구리를 포함하는 금속 배선의 면저항(sheet resistance)이 증가하고 나아가 반도체 장치의 동작 속도가 느려져서 결과적으로 반도체 장치의 신뢰성이 악화될 수 있다.
따라서, 본 발명은 이와 같은 문제점을 감안한 것으로써, 본 발명의 목적은 연마 공정중 금속 패턴 상부에 디싱 현상을 억제할 수 있는 마스크 레이아웃의 형성 방법을 제공하는 것이다.
본 발명의 다른 목적은 연마 공정중 금속 배선 상부에 디싱 현상을 억제할 수 있는 마스크 레이아웃을 제공하는 것이다.
상술한 본 발명의 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 마스크 레이아웃의 형성 방법에서, 제1 선폭 이상을 갖는 배선을 형성하기 위한 배선 영역을 설정한 후, 상기 배선 영역을, 제1 영역 및 상기 배선과 전기적으로 연결되는 콘택을 형성하기 위한 콘택 영역들을 갖는 제2 영역으로 구획한다. 상기 제1 영역 내에 제1 더미 패턴들을 형성하기 위한 제1 더미 영역들을 설정한 후, 상기 제2 영역 중 상기 콘택 영역들 사이에, 제2 더미 패턴들을 형성하기 위한 제2 더미 영역들을 설정한다. 여기서, 상기 배선 영역을 제1 및 2 영역들로 구획하는 것은 상기 배선 영역 내에 상기 콘택 영역들을 설정한 후, 상기 배선 영역 중 상기 콘택 영역들과 중첩되거나 인접한 영역을 제2 영역으로 설정할 수 있다. 또한, 상기 콘택 영역들은 매트릭스 형태로 배열될 수 있다. 여기서, 상기 제2 더미 영역들은 매트릭스 형태로 배열될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 더미 영역들은 스트라이프 형상을 갖도록 배열될 수 있다. 여기서, 상기 제2 더미 영역들은 상호 교차할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 더미 영역들은 각각 "L"자 형상을 가질 수 있다.
상술한 본 발명의 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 마스크 레이아웃의 형성 방법에서, 제1 선폭 이상을 갖는 제1 배선을 형성하기 위하여 배선 영역을 설정한 후, 상기 배선 영역 내부에 복수의 제1 더미 패턴들을 형성하기 위한 예비 더미 영역들을 설정한다. 상기 배선 영역 내부에 상기 제1 배선과 전기적으로 연결되는 콘택들을 형성하기 위한 콘택 영역들을 설정한 후, 상기 콘택 영역들과 중첩되거나 인접한 영역을 제외한 나머지 예비 더미 영역들을 제1 더미 영역들로 설정하고, 상기 콘택 영역들 사이에 제2 더미 패턴들이 형성되는 제2 더미 영역으로 설정한다.
본 발명의 일 실시예에 있어서, 상기 콘택 영역들은 매트릭스 형태로 배열될 수 있다. 여기서, 상기 제2 더미 영역들은 매트릭스 형태로 배열될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 더미 영역들은 스트라이프 형상을 갖도록 배열될 수 있다. 여기서, 상기 제2 더미 영역들은 상호 교차할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 더미 영역들은 각각 "L"자 형상을 가질 수 있다.
상술한 본 발명의 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 마스크 레이아웃은 제1 선폭 이상의 배선이 형성되는 배선 영역, 상기 배선 영역 중의 일부에 제1 더미 패턴이 형성되는 제1 더미 영역들 및 상기 제1 더미 영역들을 제외한 나머지 배선 영역에 상기 배선과 연결되는 콘택들이 형성되는 콘택 영역들 사이에 제2 더미 패턴을 형성하기 위한 제2 더미 영역들을 포함한다. 여기서, 상기 콘택 영역들은 매트릭스 형태로 배열될 수 있다. 또한, 상기 제2 더미 영역들은 매트릭스 형태로 배열될 수 있다.
이러한 본 발명의 마스크 레이아웃 형성 방법에 의하여 형성된 마스크를 이용하여 절연막 구조물로 다마신 공정으로 금속 배선을 형성할 경우 금속 배선 형성 공정 중 금속막을 연마할 때 금속막의 상부가 과도하게 연마되는 디싱 현상이 억제된다. 특히, 콘택 영역과 인접하는 금속 배선 영역에서도 디싱 현상이 억제될 수 있다.
첨부한 도면을 참조하여 본 발명의 실시예에 따른 마스크 레이아웃의 형성 방법 및 마스크 레이아웃에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나, 개략적인 구성을 이해하기 위하여 실제보다 축소하여 도시한 것이다.
또한, 제1 및 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
한편, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 2는 본 발명의 일 실시예에 따른 마스크 레이아웃 형성 방법을 설명하기 위한 흐름도이다. 도 3은 도2의 마스크 레이아웃 형성 방법으로 형성된 마스크를 이용하여 제조된 절연막 구조물을 설명하기 위한 사시도이다.
도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 마스크 레이아웃의 형성 방법에 있어서, 배선을 형성하기 위한 배선 영역(110)을 설정한다(S10). 배선 영역(110)은 상기 배선이 연장되는 제1 방향의 길이(L) 및 상기 제1 방향에 대하여 실질적으로 수직한 제2 방향의 제1 선폭(W1)으로 정의된다. 배선 영역(110)에는 배선이 형성된다. 또한, 배선 영역(110)은 배선을 형성하기 위하여 금속 물질로 매립되는 후술하는 리세스부(137)가 형성되는 영역에 대응된다. 상기 금속 물질의 예로는, 구리(Cu), 알루미늄(Al), 은(Ag), 금(Au) 또는 이들의 합금을 들 수 있다.
한편, 배선 영역(110)은 기준 값 이상의 선폭(W1)을 갖는다. 절연막(105)에 형성된 리세스부(137)를 매립하는 금속막(미도시)을 평탄화할 때 상기 금속막과 절연막(105) 사이의 연마 선택비에 따라 상기 금속막이 절연막의 연마 속도보다 높은 연마 속도를 가짐으로써 상기 금속막의 상부 표면이 움푹 패이는 디싱 현상이 발생 할 수 있다. 상기 디싱 현상은 배선의 선폭(W1)이 클수록 심각하게 발생할 수 있다. 상기 기준값은 상기 디싱 현상이 발생하여 불량으로 판정되는 배선의 최소 선폭이 될 수 있다. 예를 들면, 상기 기준값은 10㎛ 일 수 있다. 한편, 상기 기준값 이하의 선폭(W1)을 갖는 배선이 형성되는 배선 영역(110)에는 후술하는 더미 영역(140, 150)의 형성이 생략될 수 있다.
이어서, 배선 영역(110) 내에 상기 배선과 연결되는 콘택들을 형성하기 위한 콘택 영역들(130)이 설정된다(S20).
상기 콘택 영역들(130)에 형성되는 콘택들은 상기 배선과 상기 배선의 상부에 형성되는 상부 배선(미도시) 또는 상기 배선의 하부에 형성되는 하부 배선(미도시)을 상호 전기적으로 연결시킨다.
본 발명의 일 실시예에 있어서, 콘택 영역들(130)은 매트릭스 형태로 배열될 수 있다.
콘택 영역들(130)이 설정된 후, 배선 영역(110)이 제1 영역(111) 및 제2 영역(113)으로 구획된다(S30).
제2 영역(113)은 콘택 영역들(130)을 포함한다. 예를 들면, 제2 영역(113)은 상호 인접하는 콘택 영역들(130)을 포함한다. 결과적으로 배선 영역(110) 중 콘택 영역들(130)을 포함하는 영역이 제2 영역(113)으로 정의된다. 한편, 배선 영역(110) 중 제2 영역(113)을 제외한 나머지 영역이 제1 영역(111)으로 정의된다.
제1 영역(111) 내에 제1 더미 패턴들(145)을 형성하기 위한 제1 더미 영역들(140)이 설정된다(S40).
제1 더미 영역들(140)은, 예를 들면, 사각형 형상을 가질 수 있다. 한편, 제1 더미 영역들(140)들은 상호 이격되어 배열된다. 또한, 제1 더미 영역(140)들은 복수의 행과 열로 이루어진 매트릭스 형태로 배열될 수 있다.
이어서, 제2 영역(113)내에 콘택 영역들(130) 사이에 제2 더미 패턴들(155)을 형성하기 위한 제2 더미 영역들(150)이 설정된다(S50). 다시 말하면, 콘택 영역들(130)과 중첩되지 않고 이격되도록 제2 더미 영역들(150)이 설정된다.
콘택 영역(130)에 제2 더미 영역들(150)이 설정되지 않을 경우 콘택 영역들(130)을 포함하는 제2 영역(113)에 형성된 금속막을 화학 기계적 연마 공정으로 평탄화할 때 디싱 현상이 발생할 수 있다.
본 발명의 일 실시예에 있어서, 제2 더미 영역들(150)은 각각 다각형 형상을 가질 수 있다. 예를 들면, 제2 더미 영역들(150)은, 삼각형 형상, 사각형 형상, 오각형 형상 등을 가질 수 있다. 이와 다르게, 제2 더미 영역들(150)은 원형 형상을 가질 수 있다. 나아가, 제2 더미 영역들(150)은 스트라이프 형상을 가질 수 있다. 여기서, 상기 스트라이프 형상을 갖는 제2 더미 영역들(150)은 상호 교차하도록 상기 제1 및 제2 방향으로 각각 연장되도록 배열될 수 있다. 나아가, 제2 더미 영역들(150)은 각각 "L"자 형상을 가질 수 있다.
하지만, 제2 더미 영역들(150)의 크기, 형상, 개수 및 배치 등은 다양한 방식으로 조절될 수 있다.
도 3은 도2의 마스크 레이아웃 형성 방법으로 형성된 마스크를 이용하여 제조된 절연막 구조물을 설명하기 위한 사시도이다. 도 4는 도 3에 도시된 절연막 구 조물을 설명하기 위한 평면도이다. 도 5는 도 4의 I~II선을 따라 절단한 단면도이다. 도 6은 도 3에 도시된 콘택 영역들 및 제2 더미 영역들을 설명하기 위한 확대 평면도이다.
도 3 내지 도 6을 참조하면, 본 발명의 마스크 레이아웃 형성 방법으로 형성된 마스크를 이용하여 제조된 절연막 구조물은 절연막(105), 리세스부(137), 제1 더미 패턴들(145) 및 제2 더미 패턴들(155)을 포함한다.
절연막(105)은 전기적 절연성을 갖는 절연 물질로 형성된다. 예를 들면, 절연막(105)은 실리콘 산화물과 같은 산화물로 이루어질 수 있다. 이와 다르게, 절연막(105)은 실리콘 질화물과 같은 질화물로 이루어질 수 있다. 절연막(105)은 절연막 구조물(100)의 상부, 하부 또는 내부에 형성되는 외부 소자들(미도시) 상호간을 전기적으로 절연시킨다.
리세스부(137)는 절연막(105)의 상부 표면에 형성된다. 리세스부(137)는 후술하는 금속 물질로 필링되어 배선을 형성한다. 리세스부(137)는 마스크를 이용하여 절연막(105)을 리세스하여 절연막(137)의 상부 표면에 형성될 수 있다.
리세스부(137)는 배선 영역(110) 및 배선 영역(110) 내에 형성된 콘택 영역(130)을 포함한다. 배선 영역(110)은 리세스부(137)가 형성되는 영역에 대응된다. 배선 영역(110)은 연장 방향에 대하여 제1 폭(W1)을 갖는다.
배선 영역(110)은 제1 영역(111) 및 콘택 영역(130)을 갖는 제2 영역(113)으로 구분된다.
한편, 콘택 영역들(130)은 배선 영역(110) 내에 배치된다. 콘택 영역(130)은 절연막(105)의 상부에 형성되어 배선 영역(110)에 형성될 상기 배선과 전기적으로 연결될 수 있는 콘택들(미도시)이 형성될 수 있는 영역에 해당된다. 상기 콘택들은 절연막(105)의 상부에 형성된 상기 상부 배선 또는 절연막(105)의 하부에 형성된 하부 배선과 상기 배선을 전기적으로 연결시킨다. 콘택 영역들(130)은 복수의 행과 열로 이루어진 매트릭스 형태로 배열될 수 있다.
제1 더미 패턴들(145)은 콘택 영역들(130)을 제외한 배선 영역(110)의 나머지 영역인 제1 영역(111)중 제1 더미 영역들(140)에 형성된다. 제1 더미 패턴들(145)은 리세스부(137)의 저면으로부터 상방으로 돌출된다. 제1 더미 패턴들(145)은 리세스부(137)를 매립하기 위한 상기 도전막에 대한 평탄화 공정에서 상기 도전막에 대한 연마 속도를 지연시킨다.
제1 더미 패턴들(145)은 절연막(105)과 동일한 물질로 이루어 질 수 있다. 예를 들면, 절연막(105)이 실리콘 산화물일 경우, 제1 더미 패턴들(145) 또한 실리콘 산화물로 형성될 수 있다. 이와 다르게, 절연막(105)이 실리콘 질화물일 경우, 제1 더미 패턴들(145)도 실리콘 질화물로 형성될 수 있다.
한편, 제1 더미 패턴들(145)은 각각 다각 기둥 형상을 가질 수 있다. 예를 들면 제1 더미 패턴들(145)은 각각 사각기둥 형상을 가질 수 있다. 이와 다르게 제1 더미 패턴들(145)은 원기둥 형상을 가질 수 있다. 또한, 제1 더미 패턴들(145)은 각각 다양한 형상을 가질 수 있다.
제2 더미 패턴들(155)은 제2 영역(113) 내에 배치된다. 또한, 제2 더미 패턴들(155)은 콘택 영역들(130)과 이격되어 배치된다. 제2 영역(113)중 상기 제2 더미 패턴들(155)이 형성되는 영역이 제2 더미 영역들(150)로 정의된다. 제2 더미 패턴들(155)은 리세스부(137)의 저면으로부터 상방으로 돌출된다. 따라서, 콘택 영역들(130) 내에 형성된 콘택들(135) 및 상기 하부 배선 또는 상기 상부 배선과의 전기적 연결성을 확보하기 위하여 콘택 영역들(130)과 중첩하거나 인접하는 제1 더미 패턴들(145)이 제거될 경우, 제2 더미 패턴들(155)이 추가적으로 콘택 영역들(130) 내에 콘택들(135)과 이격되도록 배치된다. 따라서 제2 더미 패턴들(155)은, 리세스부(137)를 매립하여 배선을 형성하기 위한 상기 도전막에 대한 평탄화하기 위한 연마 공정에서 상기 도전막에 대한 연마 속도를 감소시킨다.
제2 더미 패턴들(155)은 원기둥 형상을 가질 수 있다. 이와 다르게, 제2 더미 패턴들(155)은 다양한 다각기둥 형상을 가질 수 있다. 예를 들면, 상기 제2 더미 패턴들(155)은 사각기둥 형상을 가질 수 있다. 또한, 제2 더미 패턴들(155)은 복수의 행과 열로 이루어진 매트릭스 형태로 배열될 수 있다.
도 7은 도2의 마스크 레이아웃 형성 방법으로 형성된 마스크를 이용하여 제조된 절연막 구조물을 설명하기 위한 평면도이다.
도 7을 참조하면, 본 발명의 마스크 레이아웃 형성 방법으로 형성된 마스크를 이용하여 제조된 절연막 구조물(100)은 절연막(105), 리세스부(137), 제1 더미 패턴들(145) 및 제2 더미 패턴들(155)을 포함한다.
절연막(105)은 전기적 절연성을 갖는 절연 물질로 형성된다. 예를 들면, 절연막(105)은 실리콘 산화물과 같은 산화물 또는 실리콘 질화물과 같은 질화물로 이루어질 수 있다.
리세스부(137)는 절연막(105)의 상부 표면에 배치된다. 리세스부(137)는 금속물질로 필링되어 배선을 형성한다. 리세스부(137)는 마스크(미도시)를 이용하여 절연막(105)을 리세스하여 절연막(105)의 상부 표면에 형성될 수 있다.
리세스부(137)는 배선 영역들(110) 및 배선 영역들(110) 내에 형성된 콘택 영역들(130)을 포함한다. 배선 영역(110)은 리세스부(137)가 형성되는 영역에 대응된다. 배선 영역(110)에 형성된 리세스부(137)는 금속 물질로 필링되어 배선이 형성될 수 있다.
콘택 영역들(130)은 배선 영역(110) 중 제2 영역(113) 내부에 배치된다. 콘택 영역들(130)은 절연막(105)의 상부에 콘택들(135)이 형성되는 영역에 해당된다. 콘택들(135)은 배선 영역(110)에 형성된 배선과 전기적으로 연결될 수 있다.
콘택 영역들(130)에 형성된 콘택들(135)은 복수의 행과 열로 이루어진 매트릭스 형태로 배열될 수 있다.
제1 더미 패턴들(145)은 콘택 영역들(130)을 포함하는 제2 영역(113)을 제외한 나머지 영역인 제1 영역(111) 내에 배치된다. 또한 제1 더미 패턴들(145)은 제1 더미 영역들(140)에 형성된다.
제1 더미 패턴들(145)은 리세스부(137)의 저면으로부터 상방으로 돌출된다. 제1 더미 패턴들(145)은 리세스부(137)를 매립하는 금속막에 대한 평탄화하기 위한 연마 공정에서 상기 금속막에 대한 연마 속도를 지연시킨다.
제2 더미 패턴(155)들은 제2 영역(113) 내에 배치된다. 제2 더미 패턴들(155)은 콘택들(135)로부터 이격되어 배치된다. 상기 제2 더미 패턴(155)들이 각 각 형성되는 영역이 제2 더미 영역들(150)로 각각 정의된다.
제2 더미 패턴들(155)은 리세스부(137)의 저면으로부터 상방으로 돌출된다. 여기서, 제2 더미 영역들(150)은 각각 스트라이프 형상을 가질 수 있다. 이 경우, 제2 더미 패턴들(155)은 평면적 관점에서 볼 때 스트라이프 형상을 가진다. 제2 더미 패턴들(155)은 리세스부(137)의 연장 방향과 평행하게 연장될 수 있다. 이와 다르게 제2 더미 패턴들(155)은 리세스부(137)의 연장 방향에 대하여 실질적으로 수직한 방향으로 연장될 수 있다.
따라서, 제2 더미 패턴들(155)이 콘택과 중첩되지 않고 인접하여 제2 더미 영역들(150)에 형성됨으로써 리세스부(137)를 금속 물질로 필링하는 금속막의 내부에 제2 더미 패턴들(155)이 배치된다. 따라서 상기 금속막을 평탄화하기 위한 연마 공정에서 제2 더미 패턴들(155)은 상기 금속막에 대한 연마 속도를 감소시킨다. 결과적으로 상기 연마 공정에서 상기 금속막의 중심부가 과도하게 제거되는 디싱 현상이 억제될 수 있다.
도 8은 도2의 마스크 레이아웃 형성 방법으로 형성된 마스크를 이용하여 제조된 절연막 구조물을 설명하기 위한 평면도이다.
도 8을 참조하면, 본 발명의 마스크 레이아웃 형성 방법으로 형성된 마스크를 이용하여 제조된 절연막 구조물(100)은 절연막(105), 리세스부(137), 제1 더미 패턴들(145) 및 제2 더미 패턴들(155)을 포함한다. 도 8에 도시된 절연막 구조물은 도 7을 참고로 설명한 절연막 구조물과 관련하여 제2 더미 패턴을 제외하고 실질적으로 동일한 구성 요소를 구비하기 때문에 제2 더미 패턴을 제외한 다른 구성 요소 에 대한 설명은 생략하기로 한다.
제2 더미 패턴들(155)은 배선 영역(110) 중 제2 영역(113) 내에 배치된다. 제2 더미 패턴들(155)은 콘택들(135)과 이격되어 배치된다. 제2 더미 패턴(155)들이 형성된 영역이 제2 더미 영역들(150)로 정의된다.
제2 더미 영역들(150)은 스트라이프 형상을 가질 수 있다. 따라서, 제2 더미 패턴들(155)은 평면적 관점에서 볼 때 스트라이프 형상을 가질 수 있다.
또한, 제2 더미 패턴들(155)은 상호 교차하는 복수의 스트라이프 형상으로 배열된다. 즉, 제2 더미 패턴들(155)은 리세스부(137)의 연장 방향과 평행하게 연장된 제1 스트라이프부와 리세스부의 연장 방향에 대하여 실질적으로 수직한 방향으로 연장된 제2 스트라이프부를 포함할 수 있다.
따라서, 제2 더미 패턴들(155)이 콘택 영역(130)들 사이인 제2 더미 영역들(150)에 형성됨으로써 리세스부(137)를 필링하는 금속막을 평탄화하기 위한 연마 공정에서 상기 금속막에 대한 연마 속도를 감소시킨다. 결과적으로 평탄화 공정에서 상기 금속막의 중심부가 과도하게 제거되는 디싱 현상이 억제될 수 있다.
도 9는 도2의 마스크 레이아웃 형성 방법으로 형성된 마스크를 이용하여 제조된 절연막 구조물을 설명하기 위한 평면도이다.
도 9를 참조하면, 본 발명의 마스크 레이아웃 형성 방법으로 형성된 마스크를 이용하여 제조된 절연막 구조물(100)은 절연막(105), 리세스부(137), 제1 더미 패턴들(145) 및 제2 더미 패턴들(155)을 포함한다. 도 9에 도시된 절연막 구조물은 도 7을 참고로 설명한 절연막 구조물과 관련하여 제2 더미 패턴을 제외하고 실질적 으로 동일한 구성 요소를 구비하기 때문에 제2 더미 패턴을 제외한 다른 구성 요소에 대한 설명은 생략하기로 한다.
제2 더미 패턴(155)들은 콘택들(135) 사이에 배치된다. 제2 더미 패턴들(155)이 형성된 영역은 제2 더미 영역들(150)로 정의된다. 제2 더미 패턴들(155)은 리세스부(137)의 저면으로부터 상방으로 돌출된다. 따라서, 제2 더미 패턴들(155)이 추가적으로 콘택 영역(130) 내에 콘택들(135)과 이격되도록 배치됨으로써 제2 더미 패턴들(155)은 리세스부(137)를 매립하여 배선을 형성하기 위한 금속막을 평탄화하기 위한 연마 공정에서 금속막에 대한 연마 속도를 지연시킨다.
본 발명의 일 실시예에 있어서, 제2 더미 패턴들(155)은 평면적 관점에서 볼 때 "L" 형상을 가질 수 있다.
도 10은 본 발명의 다른 실시예에 따른 마스크 레이아웃의 형성 방법을 설명하기 위한 순서도이다. 도 11은 도 10의 마스크 레이아웃의 형성 방법에 의하여 형성된 마스크를 이용하여 제조된 절연막 구조물을 설명하기 위한 사시도이다.
도 10 및 도 11을 참조하면, 본 발명의 다른 실시예에 따른 마스크 레이아웃의 형성 방법에 있어서, 배선을 형성하기 위한 배선 영역(110)을 설정한다(S10). 배선 영역(110)은 상기 배선이 연장되는 제1 방향의 길이(L) 및 상기 제1 방향에 대하여 실질적으로 수직한 제2 방향의 제1 선폭(W1)으로 정의된다. 배선 영역(110)에는 배선이 형성된다. 또한, 배선 영역(110)은 배선을 형성하기 위하여 금속 물질로 매립되는 후술하는 리세스부(137)가 형성되는 영역에 대응된다.
이어서, 배선 영역(110) 내부에 제1 더미 패턴(145)을 형성하기 위한 예비 더미 영역들(120)을 설정한다(S20).
예비 더미 영역들(120)은, 예를 들면, 사각형 형상을 가질 수 있다. 또한, 절연막(105) 표면에 리세스부(137) 및 리세스부(137) 내부에 제1 더미 패턴(145)이 형성될 때, 제1 더미 패턴(145)이 복수로 형성될 경우, 제1 더미 패턴(145)들은 상호 이격되어 배치된다. 또한, 제1 더미 패턴(145)들은 평면적인 관점에서 복수의 행과 열로 이루어진 매트릭스 형태로 배열될 수 있다.
이후, 배선 영역(110) 내부에 배선과 전기적으로 연결되는 콘택들(135)을 형성하기 위한 콘택 영역들(130)을 설정한다(S30). 콘택들(135)은 배선과 상기 배선의 상부에 형성되는 상부 배선(미도시) 또는 상기 배선의 하부에 형성되는 하부 배선(미도시)을 상호 전기적으로 연결시킨다.
본 발명의 일 실시예에 있어서, 콘택 영역들(130)에는 복수의 콘택(135)들이 매트릭스 형태로 배열될 수 있다. 즉, 콘택들(135)은 복수의 행과 열을 포함하는 매트릭스 형태로 배치된다.
이어서, 콘택 영역들(130)과 인접한 영역을 제외한 나머지 예비 더미 영역들(120)을 제1 더미 영역(140)을 설정한다(S40). 즉, 콘택 영역들(130)이 형성되는 콘택들(135) 및 예비 더미 영역들(120)에 형성되는 제1 더미 패턴(145)이 중첩될 경우 배선 및 콘택들(135)간의 전기적인 저항이 비정상적으로 높아질 수 있다. 상기 비정상적인 저항의 발생을 억제하기 위하여 콘택들(135)을 형성하는 콘택 영역들(130)을 고려하여 예비 더미 영역(120)의 일부가 소거되어 제1 더미 영역들(140)을 설정한다.
콘택 영역들(130) 사이에 제2 더미 패턴들(155)을 형성할 수 있는 제2 더미 영역들(150)을 설정한다(S50). 만약 소거된 예비 더미 영역들(120)에 제2 더미 패턴들(155)을 형성하지 않을 경우 콘택 영역들(130)에 형성된 상기 금속막을 화학 기계적 연마 공정으로 평탄화할 경우 디싱 현상이 발생할 수 있다. 따라서 제2 더미 패턴들(155)은 콘택(135)과 중첩되지 않고 이격되도록 형성되어 상기 화학 기계적 연마 공정 중의 상기 디싱 현상이 억제될 수 있다. 제2 더미 패턴들(155)의 크기, 형상 및 배치 등은 조절될 수 있다.
도 12 내지 도 14는 도2의 마스크 레이아웃 형성 방법을 이용하여 절연막 내에 금속 배선을 형성하는 금속 배선 형성 방법을 설명하기 위한 사시도들이다.
도 12를 참조하면, 전기적 절연성을 갖는 절연막(105)을 준비한다. 절연막(105)에는 배선 영역(110)이 정의된다. 배선 영역(110)은 절연막(105)의 상부에 리세스부(137)가 형성되어 상기 리세스를 도전물질로 매립하여 배선이 형성되는 영역에 해당한다. 따라서, 배선 영역(110)은 리세스 형성 영역에 대응된다.
한편, 배선 영역(110)은 제1 영역(111) 및 콘택 영역(130)과 중첩되거나 인접하는 콘택 영역을 갖는 제2 영역(113)으로 구획된다.
제2 영역(113)의 내부에 설정된 콘택 영역(130)은 배선 영역(110) 내부에 배치되며 부분적으로 매트릭스 형태로 배열되는 콘택들(135)을 형성할 수 있는 영역이다.
절연막(105)은 전기적 절연성을 갖는 절연 물질을 이용하여 형성된다. 예를 들면, 절연막(105)은 실리콘 산화물과 같은 산화물로 형성될 수 있다. 이와 다르 게, 절연막(105)은 실리콘 질화물과 같은 질화물로 형성될 수 있다. 또한, 절연막(105)은 실리콘 산질화물을 이용하여 형성될 수 있다.
도 13을 참조하면, 절연막(105) 중 배선 영역(110)을 식각하여 리세스부(137), 상기 배선 영역(110) 중 제1 영역에 형성된 제1 더미 패턴들(145) 및 콘택 영역들(130)에 형성된 콘택들(135)로부터 이격되어 배치된 제2 더미 패턴들(155)을 형성한다. 예를 들면, 절연막(105) 상에 포토레지스트막(미도시)을 형성한다. 이어서, 마스크(미도시)를 이용하여 상기 포토레지스트막을 패터닝하여 절연막(105) 상에 포토레지스트막 패턴(미도시)을 형성한다. 상기 포토레지스트막 패턴을 식각 마스크로 이용하여 절연막(105)을 식각하여 리세스부(137), 제1 및 제2 더미 패턴들(145, 155)을 형성한다. 따라서, 리세스부(137) 및 제1 및 제2 더미 패턴들(145, 155)은 동시에 형성될 수 있다.
상기 마스크는 도 2 내지 도 6을 참고로 설명한 마스크 레이아웃 형성 방법과 실질적으로 동일한 방법으로 형성될 수 있다. 따라서, 상기 마스크에 대한 상세한 설명은 생략하기로 한다.
리세스부(137)는 상기 배선 영역(110)에 형성된다. 리세스부(137)에는 후술하는 금속층이 매립되어 금속 배선을 형성한다.
제1 더미 패턴들(145)은 배선 영역(110) 중 제1 영역(111) 내에 형성된다. 제1 더미 패턴들(145)은 리세스부(137)의 저면으로부터 상방으로 돌출되도록 형성된다. 제1 더미 패턴들(145)은 리세스부(137)를 매립하는 금속층을 평탄화기 위한 연마 공정 중 금속층의 연마 속도를 감소시킨다.
제1 더미 패턴들(145)은 절연막(105)과 실질적으로 동일할 물질로 형성될 수 있다. 예를 들면, 절연막(105)이 실리콘 산화물로 이루어질 경우, 제1 더미 패턴들(145) 또한, 실리콘 산화물로 형성될 수 있다.
제1 더미 패턴들(145)의 크기, 제1 더미 패턴들(145) 상호간의 피치 및 제1 더미 패턴(145)의 형상 등은 배선의 전기적 전도성, 콘택들(135)의 배치 및 크기 등을 고려하여 정하여질 수 있다.
제2 더미 패턴들(155)은 콘택 영역(130)에 형성된 콘택들(135)과 이격되도록 제2 더미 영역들(150)에 형성된다. 따라서 제2 더미 패턴들(155)이 배선과 전기적으로 연결된 콘택들(135)의 전기적 전도성을 악화시키는 것이 억제될 수 있다.
제2 더미 패턴들(155)은 리세스부(137)의 저면으로부터 상방으로 돌출되도록 형성된다. 따라서, 제2 더미 패턴들(155)이 콘택 영역(130) 내에 형성된 콘택들(135)과 이격되도록 배치됨으로써 제2 더미 패턴들(155)은, 리세스부(137)를 매립하여 배선을 형성하기 위한 금속막에 대한 연마 공정에서 상기 금속막에 대한 연마 속도를 지연시킨다.
제2 더미 패턴들(155)은 원기둥 형상을 가질 수 있다. 이와 다르게, 제2 더미 패턴들(155)은 다양한 다각기둥 형상을 가질 수 있다. 예를 들면, 제2 더미 패턴들(155)은 사각 기둥 형상을 가질 수 있다. 또한, 제2 더미 패턴들(155)은 복수로 형성되며, 제2 더미 패턴들(155)은 복수의 행과 열로 이루어진 매트릭스 형태로 배열될 수 있다.
상기 제2 더미 패턴들(155)은 평면적인 관점에서 볼 때 스트라이프 형상을 가질 수 있다. 또한, 제2 더미 패턴들(155)이 복수로 배열되고, 제2 더미 패턴들(155)은 상호 교차하도록 배열될 수 있다. 나아가, 제2 더미 패턴들(155)은 평면적인 관점에서 볼 때 "L" 자 형상을 가질 수 있다.
도 14를 참조하면, 리세스부(137)를 충분하게 매립하여 금속막(미도시)을 형성한다. 상기 금속막은, 구리, 알루미늄, 금, 은, 또는 이들의 합금을 포함할 수 있다. 상기 금속막은 리세스부(137)의 입구를 포함하여 절연막(105) 상에 형성된다. 이어서, 상기 금속막을 상기 절연막(105)의 표면이 노출될 때까지 평탄화하여 리세스부(137) 내에 금속 배선(160)을 형성한다. 상기 금속막을 평탄화하기 위하여 화학 기계적 연막(chemical mechanical polishing) 공정이 수행될 수 있다. 이때, 절연막(105) 및 상기 금속막의 연마 속도가 서로 다르지만, 제1 및 제2 더미 패턴들(145, 155)이 리세스부(137)에 형성됨에 따라 상기 금속막의 연마 속도가 감소된다. 따라서 상기 금속막의 중심부과 과도 연마되어 상기 금속막의 중심부가 움푹 패이는 디싱 현상이 억제된다. 결과적으로 금속 배선의 면저항(sheet resistance)이 감소하고 나아가 반도체 장치의 동작 속도가 향상될 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
이와 같은 마스크 레이아웃의 형성 방법은 상기 방법에 형성된 마스크를 이용하여 절연막 구조물로 다마신 공정으로 금속 배선을 형성할 경우 금속 배선 형성 공정 중 금속막을 연마할 때 금속막의 디싱 현상이 억제된다. 본 발명의 마스크 레이아웃의 형성 방법은 다마신 공정 중 금속막을 연마하는 금속 배선 형성 공정에 적용될 수 있다. 즉, 상부 배선 또는 하부 배선과 전기적으로 연결되는 금속 배선의 형성 공정에 적용될 수 있다. 따라서 반도체 제조 공정 또는 표시 장치의 제조 공정에 적용될 수 있음은 당업자에게 자명하다 할 것이다.
도 1은 종래의 다마신 공정으로 형성된 금속 배선을 설명하기 위한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 마스크 레이아웃 형성 방법을 설명하기 위한 흐름도이다.
도 3은 도2의 마스크 레이아웃 형성 방법으로 형성된 마스크를 이용하여 제조된 절연막 구조물을 설명하기 위한 사시도이다.
도 4는 도 3에 도시된 절연막 구조물을 설명하기 위한 평면도이다.
도 5는 도 4의 I~II선을 따라 절단한 단면도이다.
도 6은 도 3에 도시된 제2 더미 패턴을 포함하는 절연막 구조물을 설명하기 위한 평면도이다.
도 7 내지 도 9는 도2의 마스크 레이아웃 형성 방법으로 형성된 마스크를 이용하여 제조된 절연막 구조물을 설명하기 위한 평면도들이다.
도 10은 본 발명의 다른 실시예에 따른 마스크 레이아웃의 형성 방법을 설명하기 위한 순서도이다.
도 11은 도 10의 마스크 레이아웃의 형성 방법에 의하여 형성된 마스크를 이용하여 제조된 절연막 구조물을 설명하기 위한 사시도이다.
도 12 내지 도 14는 도2의 마스크 레이아웃 형성 방법을 이용하여 절연막 내에 금속 배선을 형성하는 금속 배선 형성 방법을 설명하기 위한 사시도들이다.

Claims (18)

  1. 제1 선폭 이상을 갖는 배선을 형성하기 위한 배선 영역을 설정하는 단계;
    상기 배선 영역을, 제1 영역 및 상기 배선과 전기적으로 연결되는 콘택을 형성하기 위한 콘택 영역들을 갖는 제2 영역으로 구획하는 단계;
    상기 제1 영역 내에 제1 더미 패턴들을 형성하기 위한 제1 더미 영역들을 설정하는 단계; 및
    상기 제2 영역 중 상기 콘택 영역들 사이에, 제2 더미 패턴들을 형성하기 위한 제2 더미 영역들을 설정하는 단계를 포함하고,
    상기 제2 더미 영역들은 스트라이프 형상을 갖도록 배열된 것을 특징으로 하는 마스크 레이아웃 형성 방법.
  2. 제 1 항에 있어서, 상기 배선 영역을 제1 및 2 영역들로 구획하는 단계는,
    상기 배선 영역 내에 상기 콘택 영역들을 설정하는 단계; 및
    상기 배선 영역 중 상기 콘택 영역들과 중첩되거나 인접한 영역을 제2 영역으로 설정하는 단계를 포함하는 것을 특징으로 하는 마스크 레이아웃 형성 방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서, 상기 제2 더미 영역들은 상호 교차하는 것을 특징으로 하는 마스크 레이아웃 형성 방법.
  7. 제1 선폭 이상을 갖는 배선을 형성하기 위한 배선 영역을 설정하는 단계;
    상기 배선 영역을, 제1 영역 및 상기 배선과 전기적으로 연결되는 콘택을 형성하기 위한 콘택 영역들을 갖는 제2 영역으로 구획하는 단계;
    상기 제1 영역 내에 제1 더미 패턴들을 형성하기 위한 제1 더미 영역들을 설정하는 단계; 및
    상기 제2 영역 중 상기 콘택 영역들 사이에, 제2 더미 패턴들을 형성하기 위한 제2 더미 영역들을 설정하는 단계를 포함하고,
    상기 제2 더미 영역들은 각각 "L"자 형상을 갖는 것을 특징으로 하는 마스크 레이아웃 형성 방법.
  8. 제1 선폭 이상을 갖는 제1 배선을 형성하기 위하여 배선 영역을 설정하는 단계;
    상기 배선 영역 내부에 복수의 제1 더미 패턴들을 형성하기 위한 예비 더미 영역들을 설정하는 단계;
    상기 배선 영역 내부에 상기 제1 배선과 전기적으로 연결되는 콘택들을 형성하기 위한 콘택 영역들을 설정하는 단계;
    상기 콘택 영역들과 중첩되거나 인접한 영역을 제외한 나머지 예비 더미 영역들을 제1 더미 영역들로 설정하는 단계; 및
    상기 콘택 영역들 사이에 제2 더미 패턴들이 형성되는 제2 더미 영역들을 설정하는 단계를 포함하고,
    상기 제2 더미 영역들은 스트라이프 형상을 갖도록 배열된 것을 특징으로 하는 마스크 레이아웃 형성 방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 제1 선폭 이상의 배선이 형성되는 배선 영역;
    상기 배선 영역 중의 일부에 제1 더미 패턴이 형성되는 제1 더미 영역들; 및
    상기 제1 더미 영역들을 제외한 나머지 배선 영역에 상기 배선과 연결되는 콘택들이 형성되는 콘택 영역들 사이에 제2 더미 패턴을 형성하기 위한 제2 더미 영역들을 포함하고,
    상기 제2 더미 영역들은 스트라이프 형상을 갖도록 배열된 것을 특징으로 하는 마스크 레이아웃.
  15. 삭제
  16. 삭제
  17. 제1 선폭 이상을 갖는 제1 배선을 형성하기 위하여 배선 영역을 설정하는 단계;
    상기 배선 영역 내부에 복수의 제1 더미 패턴들을 형성하기 위한 예비 더미 영역들을 설정하는 단계;
    상기 배선 영역 내부에 상기 제1 배선과 전기적으로 연결되는 콘택들을 형성하기 위한 콘택 영역들을 설정하는 단계;
    상기 콘택 영역들과 중첩되거나 인접한 영역을 제외한 나머지 예비 더미 영역들을 제1 더미 영역들로 설정하는 단계; 및
    상기 콘택 영역들 사이에 제2 더미 패턴들이 형성되는 제2 더미 영역들을 설정하는 단계를 포함하고,
    상기 제2 더미 영역들은 각각 "L"자 형상을 갖는 것을 특징으로 하는 마스크 레이아웃 형성 방법.
  18. 제1 선폭 이상의 배선이 형성되는 배선 영역;
    상기 배선 영역 중의 일부에 제1 더미 패턴이 형성되는 제1 더미 영역들; 및
    상기 제1 더미 영역들을 제외한 나머지 배선 영역에 상기 배선과 연결되는 콘택들이 형성되는 콘택 영역들 사이에 제2 더미 패턴을 형성하기 위한 제2 더미 영역들을 포함하고,
    상기 제2 더미 영역들은 각각 "L"자 형상을 갖는 것을 특징으로 하는 마스크 레이아웃.
KR20080065397A 2008-07-07 2008-07-07 마스크 레이아웃의 형성 방법 및 마스크 레이 아웃 KR101487370B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20080065397A KR101487370B1 (ko) 2008-07-07 2008-07-07 마스크 레이아웃의 형성 방법 및 마스크 레이 아웃
US12/498,470 US8234595B2 (en) 2008-07-07 2009-07-07 Method of designing a mask layout

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080065397A KR101487370B1 (ko) 2008-07-07 2008-07-07 마스크 레이아웃의 형성 방법 및 마스크 레이 아웃

Publications (2)

Publication Number Publication Date
KR20100005388A KR20100005388A (ko) 2010-01-15
KR101487370B1 true KR101487370B1 (ko) 2015-01-30

Family

ID=41465327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080065397A KR101487370B1 (ko) 2008-07-07 2008-07-07 마스크 레이아웃의 형성 방법 및 마스크 레이 아웃

Country Status (2)

Country Link
US (1) US8234595B2 (ko)
KR (1) KR101487370B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11328992B2 (en) 2017-09-27 2022-05-10 Intel Corporation Integrated circuit components with dummy structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990055154A (ko) * 1997-12-27 1999-07-15 김영환 상감형 금속배선 및 그 형성방법
KR20030093327A (ko) * 2001-04-24 2003-12-06 에이씨엠 리서치, 인코포레이티드 더미 구조체를 사용하여 트렌치 또는 비아를 구비한웨이퍼 상의 금속층을 전해연마하는 방법
KR20070063617A (ko) * 2005-12-15 2007-06-20 동부일렉트로닉스 주식회사 구리 금속배선의 더미 패턴 삽입방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100190010B1 (ko) 1995-12-30 1999-06-01 윤종용 반도체 소자의 소자분리막 형성방법
KR100272166B1 (ko) 1998-06-30 2000-11-15 윤종용 소자분리영역에 형성된 더미 도전층을 갖춘반도체소자 및 그제조방법
JP4152668B2 (ja) * 2002-04-30 2008-09-17 株式会社ルネサステクノロジ 半導体記憶装置
KR20030092521A (ko) 2002-05-30 2003-12-06 주식회사 하이닉스반도체 반도체 소자의 배선 형성 방법
JP2003179062A (ja) 2002-09-17 2003-06-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
US7291556B2 (en) 2003-12-12 2007-11-06 Samsung Electronics Co., Ltd. Method for forming small features in microelectronic devices using sacrificial layers
US20060081968A1 (en) * 2004-10-15 2006-04-20 Bai Shwang S Semiconductor package
US7435673B2 (en) 2005-09-28 2008-10-14 Samsung Electronics Co., Ltd. Methods of forming integrated circuit devices having metal interconnect structures therein
KR100800469B1 (ko) * 2005-10-05 2008-02-01 삼성전자주식회사 매몰 비트 라인에 접속된 수직형 트랜지스터를 포함하는회로 소자 및 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990055154A (ko) * 1997-12-27 1999-07-15 김영환 상감형 금속배선 및 그 형성방법
KR20030093327A (ko) * 2001-04-24 2003-12-06 에이씨엠 리서치, 인코포레이티드 더미 구조체를 사용하여 트렌치 또는 비아를 구비한웨이퍼 상의 금속층을 전해연마하는 방법
KR20070063617A (ko) * 2005-12-15 2007-06-20 동부일렉트로닉스 주식회사 구리 금속배선의 더미 패턴 삽입방법

Also Published As

Publication number Publication date
KR20100005388A (ko) 2010-01-15
US8234595B2 (en) 2012-07-31
US20100005441A1 (en) 2010-01-07

Similar Documents

Publication Publication Date Title
KR100272499B1 (ko) 다중 레벨 금속 집적회로내에 자기정렬된 바이어를 형성하는방법
US8471305B2 (en) Semiconductor device and method of manufacturing the same
US8004086B2 (en) Semiconductor device
JP2005243907A (ja) 半導体装置
CN110047911B (zh) 一种半导体晶圆、键合结构及其键合方法
CN102244059A (zh) 用于防止焊盘区中的裂缝的半导体装置及其制造方法
US8736067B2 (en) Semiconductor device having a pad
KR20160044012A (ko) 전기 전도 접촉들을 형성하는 반도체 구조체들 및 방법들
US9691685B2 (en) Semiconductor devices and methods of manufacturing the same, and semiconductor packages including the semiconductor devices
US7843069B2 (en) Wire bond pads
US20060276019A1 (en) Method for production of contacts on a wafer
KR101487370B1 (ko) 마스크 레이아웃의 형성 방법 및 마스크 레이 아웃
JP2008258632A (ja) フラッシュメモリ素子の製造方法
CN107017198B (zh) 半导体器件及其制造方法
JP2007129030A (ja) 半導体装置及びその製造方法
CN110289221B (zh) 一种半导体器件及其制造方法
US8574996B2 (en) Method of manufacturing semiconductor device
KR100318270B1 (ko) 반도체 소자의 오버레이 버어니어 형성방법
US20090014717A1 (en) Test ic structure
JP3317399B2 (ja) 半導体装置の製造方法
US8252655B2 (en) Method of forming semiconductor cell structure, method of forming semiconductor device including the semiconductor cell structure, and method of forming semiconductor module including the semiconductor device
TWI575703B (zh) 逆熔絲結構及其編程方法
EP4089727A1 (en) Semiconductor structure and formation method therefor, and fusing method for laser fuse
JP2005236201A (ja) 半導体装置及びその製造方法
KR100635872B1 (ko) 반도체소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 6