JP3660105B2

JP3660105B2 - 車両用制御装置

Info

Publication number: JP3660105B2
Application number: JP20476397A
Authority: JP
Inventors: 直樹前田; 勝利西崎; 孝修高松
Original assignee: Koyo Seiko Co Ltd
Current assignee: Koyo Seiko Co Ltd
Priority date: 1997-07-30
Filing date: 1997-07-30
Publication date: 2005-06-15
Anticipated expiration: 2017-07-30
Also published as: JPH1153207A

Description

【０００１】
【発明の属する技術分野】
本発明は、たとえば、車両の操向制御などに適用される車両用制御装置に関する。
【０００２】
【従来の技術】
たとえば、ステアリングホイールの操作に応答してステアリング機構に補助力を与えるパワーステアリング装置には、操舵補助力を制御するための電子制御ユニットが備えられている。この電子制御ユニットは、ＣＰＵおよびこれに関連する記憶素子などを有するマイクロコンピュータを備えているが、車両において発生するノイズ等の影響のためにマイクロコンピュータが暴走等により誤動作すると、操舵補助力がドライバの意図とは無関係にステアリング機構に与えられるおそれがある。そこで、マイクロコンピュータの暴走等の異常動作に対するシステムの安全性を保証するために、マイクロコンピュータを二重系とした電子制御ユニットが適用される場合がある。
【０００３】
マイクロコンピュータを二重系とした電子制御ユニットの例は、たとえば、特開平４−４１９６０号公報に開示されている。この公報に記載された例では、一対のマイクロコンピュータからそれぞれウォッチドッグパルスを発生させ、このウォッチドッグパルスの周期を上記一対のマイクロコンピュータが相互監視するようになっている。そして、いずれか一方のマイクロコンピュータが、他方のマイクロコンピュータからのウォッチドッグパルスに異常が生じたことを検出すると、この他方のマイクロコンピュータに異常が生じたものとされ、操舵補助のための制御動作が徐々に停止されるようになっている。
【０００４】
また、上記一対のマイクロコンピュータは、切換えロジックを介して制御信号を出力するようになっており、この切換えロジックは、いずれか一方のマイクロコンピュータのウォッチドッグパルスに異常が生じたことに応答して、正常なマイクロコンピュータの制御出力を選択して出力するように構成されている。
これにより、いずれか一方のマイクロコンピュータが暴走等により誤動作した場合には、正常なマイクロコンピュータにより制御を継続しつつ、徐々に制御動作が停止されていくようになっている。
【０００５】
【発明が解決しようとする課題】
近年、車両の自動運転のための技術が種々提案されているが、自動運転のための制御システムにおいても安全性についての十分な対策を講じておく必要があることは言うまでもない。そこで、たとえば、ステアリング機構の動作を制御して操向制御を行うために上記の従来技術を適用し、ＣＰＵを二重系とした電子制御ユニットを用いることが考えられる。
【０００６】
しかし、操向制御のためのＣＰＵを二重系にしても、一方のＣＰＵの暴走が検知されたことに応答して全体の制御を中止してしまっては、その後の操向制御を行えないから、自動運転を継続することができなくなる。
暴走したＣＰＵをリセットすることにより制御を継続することが考えられるかもしれないが、ＣＰＵをリセットした結果、リセットされたＣＰＵにおいては従前のデータが失われるから、一対のＣＰＵに同じ動作を行わせることができなくなる。したがって、たとえば、第１のＣＰＵに異常が生じたときに第２のＣＰＵによる制御に切り換え、同時に、第１のＣＰＵをリセットすると、その後に、第２のＣＰＵに異常が生じて第１のＣＰＵによる制御に切り換えられたときに、制御の連続性が失われる。
【０００７】
たとえば、ステアリング機構に相対舵角センサを取り付け、この相対舵角センサの出力を積算して絶対舵角を演算しているような場合には、リセットによって絶対舵角データが失われるから、上記の問題が発生する。
そこで、本発明の目的は、上述の技術的課題を解決し、ＣＰＵに異常が発生しても、制御の連続性を失うことなく制御動作を継続することができる車両用制御装置を提供することである。
【０００８】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項１記載の発明は、相互に異常監視する第１のＣＰＵおよび第２のＣＰＵと、この第１および第２のＣＰＵのうちのいずれか一方の演算結果を選択して、アクチュエータ駆動用の制御信号を出力する切換え手段と、上記第１および第２のＣＰＵのうち一方のＣＰＵに異常が生じたことに応答して、この一方のＣＰＵをリセットし、その後、正常動作復帰のための設定値を他方のＣＰＵから上記一方のＣＰＵに送信する正常復帰制御手段と、上記第１および第２のＣＰＵのうち一方のＣＰＵに異常が生じたことに応答して、上記切換え手段により他方のＣＰＵの演算結果を選択させる切換え制御手段とを含み、上記第１および第２のＣＰＵは、第１レベル（たとえば「Ｈ」レベル）または第２レベル（たとえば「Ｌ」レベル）の状態信号を出力するものであり、上記切換え制御手段は、上記第２のＣＰＵからの状態信号を第１レベルと第２レベルとの間で反転して反転状態信号を出力する反転回路と、上記第１のＣＰＵからの状態信号と、上記反転回路が出力する反転状態信号とを入力として、上記切換え手段を制御するための切換え制御信号を発生する排他的論理和回路と、上記第１のＣＰＵに上記反転回路が出力する反転状態信号を入力する第１状態信号入力手段と、上記第２のＣＰＵに上記第１のＣＰＵが出力する状態信号を入力する第２状態信号入力手段とを含み、上記第１のＣＰＵは、上記第２のＣＰＵの異常を検知したことに応答して、上記第１状態信号入力手段から入力される反転状態信号の反転信号を出力するものであり、上記第２のＣＰＵは、上記第１のＣＰＵの異常を検知したことに応答して、上記第２状態信号入力手段から入力される状態信号の反転信号を出力するものであることを特徴とする車両用制御装置である。
なお、上記第１および第２のＣＰＵは、各他方のＣＰＵが正常動作しているときには、第１レベルの状態信号を出力するものであってもよい。また、上記切換え手段は、排他的論理和回路の出力が「Ｈ」レベルのときには、第１のＣＰＵが出力する制御信号を選択して出力し、排他的論理和回路の出力が「Ｌ」レベルのときには、第２のＣＰＵが出力する制御信号を選択して出力するものであってもよい。
【０００９】
上記の構成によれば、第１および第２のＣＰＵのいずれかに異常が生じたときには、正常なＣＰＵの演算結果が選択されてアクチュエータの動作の制御が継続される。そして、異常が生じたＣＰＵは、リセットされ、その後、正常動作復帰のための設定値が、正常なＣＰＵから当該異常が生じたＣＰＵに送信される。これにより、２つのＣＰＵがいずれも正常に動作している状態に復帰することができるから、アクチュエータの制御を引き続き行える。しかも、異常が生じたＣＰＵには、リセット後に、必要な設定値が与えられるので、制御の連続性が損なわれることもない。
しかも、第１および第２のＣＰＵが入力される反転状態信号または状態信号に対して同様に動作することにより、正常なＣＰＵの演算結果をアクチュエータの制御のために確実に選択させることができる。これにより、第１および第２のＣＰＵのために個別にソフトウエアを開発する必要がなくなる。
【００１０】
請求項２記載の発明は、上記正常復帰制御手段は、上記第１のＣＰＵおよび第２のＣＰＵのうち、正常動作を継続している上記他方のＣＰＵを含むものであることを特徴とする請求項１記載の車両用制御装置である。
すなわち、２つのＣＰＵは相互に異常発生を監視しており、一方のＣＰＵに異常が生じると、他方の正常なＣＰＵが、当該異常が生じたＣＰＵをリセットし、さらに、必要な設定値を当該異常が生じたＣＰＵに送信する。これにより、ハードウエアを追加することなく、制御の連続性を保持できる。
【００１４】
【発明の実施の形態】
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る電子制御ユニット１０の基本的な構成を示すブロック図である。この電子制御ユニット１０は、ステアリング機構に操舵力を与えて舵角を調整するためのアクチュエータ２０の動作を制御するためのものであって、たとえば、車両の自動運転のための操向制御のために利用される。電子制御ユニット１０は、たとえばアンチロックブレーキシステムなどの車両の他の電装品の制御を行う車両電子制御ユニット（ＥＣＵ：Electronic Control Unit ）３０との間で通信を行い、舵角指令データなどを車両電子制御ユニット３０から受信するようになっている。アクチュエータ２０は、たとえば、電動モータであってもよい。
【００１５】
電子制御ユニット１０は、第１のＣＰＵ１と、第２のＣＰＵ２とを有する二重系の構成を有しており、これらの２つのＣＰＵ１，２は、同じプログラムに基づいて同じ動作を行うようになっている。すなわち、操舵輪の舵角などを演算し、演算内容に応じてアクチュエータ２０の動作を制御するための制御信号を同様に発生するようになっている。
【００１６】
第１および第２のＣＰＵ１，２は、割り込み周期に応じたウォッチドッグパルスをそれぞれライン１１，１２に出力するように構成されており、ライン１１，１２に導出されるウォッチドッグパルスを互いに監視することによって、各他方のＣＰＵ１，２の動作に異常が生じているか否かを監視し合っている。
また、第１および第２のＣＰＵ１，２は、データ通信ライン１３，１４を介して相互接続されていて、互いにデータのやりとりを行うことができる。さらに、第１のＣＰＵ１は、ライン１５を介して第２のＣＰＵ２をリセットすることができるようになっており、第２のＣＰＵ２は、ライン１６を介して第１のＣＰＵ１をリセットすることができるようになっている。
【００１７】
第１および第２のＣＰＵ１，２には、各種の周辺回路１７が接続されている。この周辺回路１７には、車両電子制御ユニット３０との通信のための通信インタフェース（Ｉ／Ｆ）、各種の監視回路およびアクチュエータ２０を駆動するためのドライバなどが含まれている。周辺回路１７のうち通信インタフェース部は、車両電子制御ユニット３０に通信ライン３１を介して接続されている。また、周辺回路１７のなかの監視回路には、各種のセンサ類３２が接続されている。このセンサ類３２には、たとえば、操舵輪の相対舵角を検出する舵角センサなどが含まれている。
【００１８】
第１および第２のＣＰＵ１，２は、周辺回路１７から与えられる舵角指令データや相対舵角データに基づいて、各種の演算を行い、それぞれ、ライン２１，２２に、アクチュエータ２０を制御するための制御データを出力する。ライン２１，２２は、切換え手段としてのデータセレクタ２５に接続されている。このデータセレクタ２５は、切換え制御回路４０からの出力信号に基づいて、ライン２１からの制御データまたはライン２２からの制御データを選択し、選択された制御データをライン２３から周辺回路１７に入力する。この制御データに基づいて周辺回路１７のなかのアクチュエータ２０のドライバの動作が制御され、その結果、アクチュエータ２０の動作が制御される。
【００１９】
図２は、切換え制御回路４０の詳細な構成を示すブロック図である。切換え制御回路４０は、第１および第２のＣＰＵ１，２が出力する状態信号Ｓ１，Ｓ２に基づいて、「Ｈ」レベルまたは「Ｌ」レベルの切換え制御信号を出力するように構成されている。切換え制御回路４０は、「Ｈ」レベルの切換え制御信号が与えられた場合には、ライン２１を介する第１のＣＰＵ１からの制御データを選択して出力し、「Ｌ」レベルの切換え制御信号が与えられた場合には、ライン２２を介する第２のＣＰＵ２からの制御データを選択して出力する。
【００２０】
切換え制御回路４０は、ＣＰＵ１からの状態信号Ｓ１が導出されるライン４１と、第２のＣＰＵ２からの状態信号Ｓ２が導出されるライン４２と、ライン４２に導出された信号を反転して状態信号Ｓ２の反転信号／Ｓ２（記号「／」は、明細書中においては反転信号を表すものとし、図面中ではオーバーラインで示す。）を出力する反転回路４３と、反転回路４３が出力する反転状態信号／Ｓ２が導出されるライン４４と、ライン４１に導出された状態信号Ｓ１およびライン４４に導出された反転状態信号／Ｓ２とが入力される排他的論理和回路４５とを有しており、この排他的論理和回路４５の出力が、切換え制御信号としてデータセレクタ２５に入力されている。
【００２１】
切換え制御回路４０は、さらに、ライン４１に導出された状態信号Ｓ１を第２のＣＰＵ２に入力するためのライン４６（第２状態信号入力手段）と、ライン４４に導出された反転状態信号／Ｓ２を第１のＣＰＵ１に入力するためのライン４７（第１状態信号入力手段）とを備えている。
下記表１には、第１および第２のＣＰＵ１，２がそれぞれ出力する状態信号Ｓ１，Ｓ２の例が示されている。
【００２２】
【表１】

【００２３】
第１および第２のＣＰＵ１，２が、ライン１１，１２を介してウォッチドッグパルスを互いに監視し合っているのは、上述のとおりである。ウォッチドッグパルスは、図３に示すように、ＣＰＵが正常に動作している場合には一定の周期のパルスであるが、ＣＰＵの暴走が生じると、周期に乱れが生じる。したがって、たとえば、ウォッチドッグパルスの周期が所定値よりも長くなったことに基づいて、ＣＰＵの暴走を検出することができる。
【００２４】
第１および第２のＣＰＵ１，２は、各他方のＣＰＵのウォッチドッグパルスに異常がなければ（すなわち、各他方のＣＰＵが正常動作しているならば）、入力される状態信号／Ｓ２，Ｓ１に無関係に、「Ｈ」レベルの信号を出力する。その結果、ライン４１には、「Ｈ」レベルの信号が導出され、ライン４４には「Ｌ」レベルの信号が導出されるので、排他的論理和回路４５の出力信号は「Ｈ」レベルとなる。よって、第１および第２のＣＰＵ１，２のいずれもが正常に動作していれば、第１のＣＰＵ１が出力する制御データがデータセレクタ２５によって選択されることになる。
【００２５】
一方、第１および第２のＣＰＵ１，２は、各他方のＣＰＵのウォッチドッグパルスに異常が生じたならば（すなわち、各他方のＣＰＵが暴走状態となったならば）、入力される状態信号／Ｓ２，Ｓ１の反転信号をライン４１，４２に導出する。
すなわち、たとえば、第１のＣＰＵ１が暴走した場合には、第２のＣＰＵ２は、状態信号Ｓ１の反転信号／Ｓ１を状態信号Ｓ２としてライン４２に出力する。したがって、ライン４４には、結局、信号Ｓ１が導出されることになる。よって、排他的論理和回路４５の出力信号は「Ｌ」レベルとなり、データセレクタ２５は、ライン２２から与えられる第２のＣＰＵ２（すなわち、正常動作しているＣＰＵ）が出力する制御データを選択して出力することになる。
【００２６】
一方、第２のＣＰＵ２が暴走した場合には、第１のＣＰＵ１は、反転状態信号／Ｓ２の反転信号である信号Ｓ２を状態信号Ｓ１として出力する。そのため、排他的論理和回路４５には、ライン４１から信号Ｓ２が与えられ、ライン４４からは反転状態信号／Ｓ２が入力される。よって、排他的論理和回路４５の出力信号は、「Ｈ」レベルとなり、データセレクタ２５は、正常動作しているＣＰＵである第１のＣＰＵ１からの制御データを選択して出力することになる。
【００２７】
このようにして、第１および第２のＣＰＵ１，２は、ライン４７，４６から入力される状態信号およびライン１１，１２からのウォッチドッグパルスに対して全く同様に動作し、切換え制御回路４０の働きによって、一方のＣＰＵが暴走した場合には正常なＣＰＵの制御データが確実に選択されることになる。
第１のＣＰＵ１に暴走が生じると、第２のＣＰＵ２は状態信号Ｓ２を上述のように制御するとともに、ライン１６（図１参照）を介して第１のＣＰＵ１にリセット信号を与え、この第１のＣＰＵ１をリセットする。その後、第２のＣＰＵ２は、さらに、第１のＣＰＵ１による制御動作を継続させるために必要な設定値（すなわち、正常動作復帰のための設定値）をライン１４（図１参照）を介して第１のＣＰＵ１に送信する。このような設定値には、たとえば、相対舵角を積算して得られる絶対舵角データなどがある。
【００２８】
また、第２のＣＰＵ２に暴走が生じた場合も同様に、第１のＣＰＵは状態信号Ｓ１を上述のように制御するとともに、ライン１５（図１参照）を介して第２のＣＰＵ２にリセット信号を与え、この第２のＣＰＵ２をリセットする。その後、第１のＣＰＵ１は、第２のＣＰＵ２による制御動作を継続させるために必要な設定値をライン１３（図１参照）を介して第２のＣＰＵ２に送信する。
【００２９】
こうして、暴走が生じたＣＰＵは、リセットされた後に、その後の制御動作を継続するために必要な設定値が正常なＣＰＵから与えられる。この設定値が与えられた後は、２つのＣＰＵ１，２は、再び、両方ともが同じ制御および演算処理を行う正常な状態に復帰することになる。
以上のようにこの実施形態によれば、一対のＣＰＵ１，２のうちのいずれかの動作に異常が生じた場合には、正常なＣＰＵの制御データを用いて、アクチュエータ２０の制御が継続される。そして、正常なＣＰＵは、異常が生じたＣＰＵをリセットし、さらに、正常な状態への復帰のために必要な設定値をリセット後のＣＰＵに与える。これにより、一対のＣＰＵ１，２が同じ動作を行う状態に復帰することができるから、制御の連続性が損なわれることがなく、半永久的にアクチュエータ２０の動作を適切に制御することができる。これにより、安全性の高い操向装置を構成することが可能になる。
【００３０】
この発明の一実施形態について説明したが、この発明は他の形態でも実施することが可能である。たとえば、上記の実施形態では、ステアリング機構の制御を行う構成を例にとって説明したが、この発明は、ＣＰＵを二重系にする必要のある車両用制御装置に対して広く適用することができ、制御対象はステアリング機構に限定されるものではない。
【００３１】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る電子制御ユニットの構成を説明するためのブロック図である。
【図２】切換え制御回路の構成を示すブロック図である。
【図３】ウォッチドッグパルスの監視によるＣＰＵの暴走検知の原理を説明するための波形図である。
【符号の説明】
１第１のＣＰＵ
２第２のＣＰＵ
１０電子制御ユニット
２０アクチュエータ
２５データセレクタ
４０切換え制御回路
４３反転回路
４５排他的論理和回路

Claims

相互に異常監視する第１のＣＰＵおよび第２のＣＰＵと、
この第１および第２のＣＰＵのうちのいずれか一方の演算結果を選択して、アクチュエータ駆動用の制御信号を出力する切換え手段と、
上記第１および第２のＣＰＵのうち一方のＣＰＵに異常が生じたことに応答して、この一方のＣＰＵをリセットし、その後、正常動作復帰のための設定値を他方のＣＰＵから上記一方のＣＰＵに送信する正常復帰制御手段と、
上記第１および第２のＣＰＵのうち一方のＣＰＵに異常が生じたことに応答して、上記切換え手段により他方のＣＰＵの演算結果を選択させる切換え制御手段とを含み、
上記第１および第２のＣＰＵは、第１レベルまたは第２レベルの状態信号を出力するものであり、
上記切換え制御手段は、
上記第２のＣＰＵからの状態信号を第１レベルと第２レベルとの間で反転して反転状態信号を出力する反転回路と、
上記第１のＣＰＵからの状態信号と、上記反転回路が出力する反転状態信号とを入力として、上記切換え手段を制御するための切換え制御信号を発生する排他的論理和回路と、
上記第１のＣＰＵに上記反転回路が出力する反転状態信号を入力する第１状態信号入力手段と、
上記第２のＣＰＵに上記第１のＣＰＵが出力する状態信号を入力する第２状態信号入力手段とを含み、
上記第１のＣＰＵは、上記第２のＣＰＵの異常を検知したことに応答して、上記第１状態信号入力手段から入力される反転状態信号の反転信号を出力するものであり、
上記第２のＣＰＵは、上記第１のＣＰＵの異常を検知したことに応答して、上記第２状態信号入力手段から入力される状態信号の反転信号を出力するものであることを特徴とする車両用制御装置。
上記正常復帰制御手段は、上記第１のＣＰＵおよび第２のＣＰＵのうち、正常動作を継続している上記他方のＣＰＵを含むものであることを特徴とする請求項１記載の車両用制御装置。