JPH1153207A

JPH1153207A - 車両用制御装置

Info

Publication number: JPH1153207A
Application number: JP9204763A
Authority: JP
Inventors: Naoki Maeda; 直樹前田; Katsutoshi Nishizaki; 勝利西崎; Takanaga Takamatsu; 孝修高松
Original assignee: Koyo Seiko Co Ltd
Current assignee: Koyo Seiko Co Ltd
Priority date: 1997-07-30
Filing date: 1997-07-30
Publication date: 1999-02-26
Anticipated expiration: 2017-07-30
Also published as: JP3660105B2

Abstract

(57)【要約】【課題】ＣＰＵに異常が発生しても、制御の連続性を失
うことなく制御動作を継続することができる車両用制御
装置を提供する。【解決手段】第１および第２のＣＰＵ１，２は、ライン
１１，１２を介して、互いにウォッチドッグパルスを監
視し、これにより相互に異常監視を行っている。一方の
ＣＰＵに異常が生じると、データセレクタ２５は、正常
なＣＰＵが出力する制御データを選択して出力する。そ
して、正常なＣＰＵは、異常が生じたＣＰＵをライン１
５，１６を介してリセットするとともに、この異常が生
じたＣＰＵに対して、ライン１３，１４から、正常動作
復帰のための設定値を送信する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、たとえば、車両の
操向制御などに適用される車両用制御装置に関する。

【０００２】

【従来の技術】たとえば、ステアリングホイールの操作
に応答してステアリング機構に補助力を与えるパワース
テアリング装置には、操舵補助力を制御するための電子
制御ユニットが備えられている。この電子制御ユニット
は、ＣＰＵおよびこれに関連する記憶素子などを有する
マイクロコンピュータを備えているが、車両において発
生するノイズ等の影響のためにマイクロコンピュータが
暴走等により誤動作すると、操舵補助力がドライバの意
図とは無関係にステアリング機構に与えられるおそれが
ある。そこで、マイクロコンピュータの暴走等の異常動
作に対するシステムの安全性を保証するために、マイク
ロコンピュータを二重系とした電子制御ユニットが適用
される場合がある。

【０００３】マイクロコンピュータを二重系とした電子
制御ユニットの例は、たとえば、特開平４−４１９６０
号公報に開示されている。この公報に記載された例で
は、一対のマイクロコンピュータからそれぞれウォッチ
ドッグパルスを発生させ、このウォッチドッグパルスの
周期を上記一対のマイクロコンピュータが相互監視する
ようになっている。そして、いずれか一方のマイクロコ
ンピュータが、他方のマイクロコンピュータからのウォ
ッチドッグパルスに異常が生じたことを検出すると、こ
の他方のマイクロコンピュータに異常が生じたものとさ
れ、操舵補助のための制御動作が徐々に停止されるよう
になっている。

【０００４】また、上記一対のマイクロコンピュータ
は、切換えロジックを介して制御信号を出力するように
なっており、この切換えロジックは、いずれか一方のマ
イクロコンピュータのウォッチドッグパルスに異常が生
じたことに応答して、正常なマイクロコンピュータの制
御出力を選択して出力するように構成されている。これ
により、いずれか一方のマイクロコンピュータが暴走等
により誤動作した場合には、正常なマイクロコンピュー
タにより制御を継続しつつ、徐々に制御動作が停止され
ていくようになっている。

【０００５】

【発明が解決しようとする課題】近年、車両の自動運転
のための技術が種々提案されているが、自動運転のため
の制御システムにおいても安全性についての十分な対策
を講じておく必要があることは言うまでもない。そこ
で、たとえば、ステアリング機構の動作を制御して操向
制御を行うために上記の従来技術を適用し、ＣＰＵを二
重系とした電子制御ユニットを用いることが考えられ
る。

【０００６】しかし、操向制御のためのＣＰＵを二重系
にしても、一方のＣＰＵの暴走が検知されたことに応答
して全体の制御を中止してしまっては、その後の操向制
御を行えないから、自動運転を継続することができなく
なる。暴走したＣＰＵをリセットすることにより制御を
継続することが考えられるかもしれないが、ＣＰＵをリ
セットした結果、リセットされたＣＰＵにおいては従前
のデータが失われるから、一対のＣＰＵに同じ動作を行
わせることができなくなる。したがって、たとえば、第
１のＣＰＵに異常が生じたときに第２のＣＰＵによる制
御に切り換え、同時に、第１のＣＰＵをリセットする
と、その後に、第２のＣＰＵに異常が生じて第１のＣＰ
Ｕによる制御に切り換えられたときに、制御の連続性が
失われる。

【０００７】たとえば、ステアリング機構に相対舵角セ
ンサを取り付け、この相対舵角センサの出力を積算して
絶対舵角を演算しているような場合には、リセットによ
って絶対舵角データが失われるから、上記の問題が発生
する。そこで、本発明の目的は、上述の技術的課題を解
決し、ＣＰＵに異常が発生しても、制御の連続性を失う
ことなく制御動作を継続することができる車両用制御装
置を提供することである。

【０００８】

【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項１記載の発明は、相互に異
常監視する第１のＣＰＵおよび第２のＣＰＵと、この第
１および第２のＣＰＵのうちのいずれか一方の演算結果
を選択して、アクチュエータ駆動用の制御信号を出力す
る切換え手段と、上記第１および第２のＣＰＵのうち一
方のＣＰＵに異常が生じたことに応答して、この一方の
ＣＰＵをリセットし、その後、正常動作復帰のための設
定値を他方のＣＰＵから上記一方のＣＰＵに送信する正
常復帰制御手段と、上記第１および第２のＣＰＵのうち
一方のＣＰＵに異常が生じたことに応答して、上記切換
え手段により他方のＣＰＵの演算結果を選択させる切換
え制御手段とを含むことを特徴とする車両用制御装置で
ある。

【０００９】上記の構成によれば、第１および第２のＣ
ＰＵのいずれかに異常が生じたときには、正常なＣＰＵ
の演算結果が選択されてアクチュエータの動作の制御が
継続される。そして、異常が生じたＣＰＵは、リセット
され、その後、正常動作復帰のための設定値が、正常な
ＣＰＵから当該異常が生じたＣＰＵに送信される。これ
により、２つのＣＰＵがいずれも正常に動作している状
態に復帰することができるから、アクチュエータの制御
を引き続き行える。しかも、異常が生じたＣＰＵには、
リセット後に、必要な設定値が与えられるので、制御の
連続性が損なわれることもない。

【００１０】請求項２記載の発明は、上記正常復帰制御
手段は、上記第１のＣＰＵおよび第２のＣＰＵのうち、
正常動作を継続している上記他方のＣＰＵを含むもので
あることを特徴とする請求項１記載の車両用制御装置で
ある。すなわち、２つのＣＰＵは相互に異常発生を監視
しており、一方のＣＰＵに異常が生じると、他方の正常
なＣＰＵが、当該異常が生じたＣＰＵをリセットし、さ
らに、必要な設定値を当該異常が生じたＣＰＵに送信す
る。これにより、ハードウエアを追加することなく、制
御の連続性を保持できる。

【００１１】請求項３記載の発明は、上記第１および第
２のＣＰＵは、第１レベル（たとえば「Ｈ」レベル）ま
たは第２レベル（たとえば「Ｌ」レベル）の状態信号を
出力するものであり、上記切換え制御手段は、上記第２
のＣＰＵからの状態信号を第１レベルと第２レベルとの
間で反転して反転状態信号を出力する反転回路と、上記
第１のＣＰＵからの状態信号と、上記反転回路が出力す
る反転状態信号とを入力として、上記切換え手段を制御
するための切換え制御信号を発生する排他的論理和回路
と、上記第１のＣＰＵに上記反転回路が出力する反転状
態信号を入力する第１状態信号入力手段と、上記第２の
ＣＰＵに上記第１のＣＰＵが出力する状態信号を入力す
る第２状態信号入力手段とを含み、上記第１のＣＰＵ
は、上記第２のＣＰＵの異常を検知したことに応答し
て、上記第１状態信号入力手段から入力される反転状態
信号の反転信号を出力するものであり、上記第２のＣＰ
Ｕは、上記第１のＣＰＵの異常を検知したことに応答し
て、上記第２状態信号入力手段から入力される状態信号
の反転信号を出力するものであることを特徴とする請求
項１または２に記載の車両用制御装置である。

【００１２】なお、上記第１および第２のＣＰＵは、各
他方のＣＰＵが正常動作しているときには、第１レベル
の状態信号を出力するものであってもよい。また、上記
切換え手段は、排他的論理和回路の出力が「Ｈ」レベル
のときには、第１のＣＰＵが出力する制御信号を選択し
て出力し、排他的論理和回路の出力が「Ｌ」レベルのと
きには、第２のＣＰＵが出力する制御信号を選択して出
力するものであってもよい。

【００１３】この構成によれば、第１および第２のＣＰ
Ｕが入力される反転状態信号または状態信号に対して同
様に動作することにより、正常なＣＰＵの演算結果をア
クチュエータの制御のために確実に選択させることがで
きる。これにより、第１および第２のＣＰＵのために個
別にソフトウエアを開発する必要がなくなる。

【００１４】

【発明の実施の形態】以下では、本発明の実施の形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る電子制御ユニット１０の基本的
な構成を示すブロック図である。この電子制御ユニット
１０は、ステアリング機構に操舵力を与えて舵角を調整
するためのアクチュエータ２０の動作を制御するための
ものであって、たとえば、車両の自動運転のための操向
制御のために利用される。電子制御ユニット１０は、た
とえばアンチロックブレーキシステムなどの車両の他の
電装品の制御を行う車両電子制御ユニット（ＥＣＵ：El
ectronic Control Unit ）３０との間で通信を行い、舵
角指令データなどを車両電子制御ユニット３０から受信
するようになっている。アクチュエータ２０は、たとえ
ば、電動モータであってもよい。

【００１５】電子制御ユニット１０は、第１のＣＰＵ１
と、第２のＣＰＵ２とを有する二重系の構成を有してお
り、これらの２つのＣＰＵ１，２は、同じプログラムに
基づいて同じ動作を行うようになっている。すなわち、
操舵輪の舵角などを演算し、演算内容に応じてアクチュ
エータ２０の動作を制御するための制御信号を同様に発
生するようになっている。

【００１６】第１および第２のＣＰＵ１，２は、割り込
み周期に応じたウォッチドッグパルスをそれぞれライン
１１，１２に出力するように構成されており、ライン１
１，１２に導出されるウォッチドッグパルスを互いに監
視することによって、各他方のＣＰＵ１，２の動作に異
常が生じているか否かを監視し合っている。また、第１
および第２のＣＰＵ１，２は、データ通信ライン１３，
１４を介して相互接続されていて、互いにデータのやり
とりを行うことができる。さらに、第１のＣＰＵ１は、
ライン１５を介して第２のＣＰＵ２をリセットすること
ができるようになっており、第２のＣＰＵ２は、ライン
１６を介して第１のＣＰＵ１をリセットすることができ
るようになっている。

【００１７】第１および第２のＣＰＵ１，２には、各種
の周辺回路１７が接続されている。この周辺回路１７に
は、車両電子制御ユニット３０との通信のための通信イ
ンタフェース（Ｉ／Ｆ）、各種の監視回路およびアクチ
ュエータ２０を駆動するためのドライバなどが含まれて
いる。周辺回路１７のうち通信インタフェース部は、車
両電子制御ユニット３０に通信ライン３１を介して接続
されている。また、周辺回路１７のなかの監視回路に
は、各種のセンサ類３２が接続されている。このセンサ
類３２には、たとえば、操舵輪の相対舵角を検出する舵
角センサなどが含まれている。

【００１８】第１および第２のＣＰＵ１，２は、周辺回
路１７から与えられる舵角指令データや相対舵角データ
に基づいて、各種の演算を行い、それぞれ、ライン２
１，２２に、アクチュエータ２０を制御するための制御
データを出力する。ライン２１，２２は、切換え手段と
してのデータセレクタ２５に接続されている。このデー
タセレクタ２５は、切換え制御回路４０からの出力信号
に基づいて、ライン２１からの制御データまたはライン
２２からの制御データを選択し、選択された制御データ
をライン２３から周辺回路１７に入力する。この制御デ
ータに基づいて周辺回路１７のなかのアクチュエータ２
０のドライバの動作が制御され、その結果、アクチュエ
ータ２０の動作が制御される。

【００１９】図２は、切換え制御回路４０の詳細な構成
を示すブロック図である。切換え制御回路４０は、第１
および第２のＣＰＵ１，２が出力する状態信号Ｓ１，Ｓ
２に基づいて、「Ｈ」レベルまたは「Ｌ」レベルの切換
え制御信号を出力するように構成されている。切換え制
御回路４０は、「Ｈ」レベルの切換え制御信号が与えら
れた場合には、ライン２１を介する第１のＣＰＵ１から
の制御データを選択して出力し、「Ｌ」レベルの切換え
制御信号が与えられた場合には、ライン２２を介する第
２のＣＰＵ２からの制御データを選択して出力する。

【００２０】切換え制御回路４０は、ＣＰＵ１からの状
態信号Ｓ１が導出されるライン４１と、第２のＣＰＵ２
からの状態信号Ｓ２が導出されるライン４２と、ライン
４２に導出された信号を反転して状態信号Ｓ２の反転信
号／Ｓ２（記号「／」は、明細書中においては反転信号
を表すものとし、図面中ではオーバーラインで示す。）
を出力する反転回路４３と、反転回路４３が出力する反
転状態信号／Ｓ２が導出されるライン４４と、ライン４
１に導出された状態信号Ｓ１およびライン４４に導出さ
れた反転状態信号／Ｓ２とが入力される排他的論理和回
路４５とを有しており、この排他的論理和回路４５の出
力が、切換え制御信号としてデータセレクタ２５に入力
されている。

【００２１】切換え制御回路４０は、さらに、ライン４
１に導出された状態信号Ｓ１を第２のＣＰＵ２に入力す
るためのライン４６（第２状態信号入力手段）と、ライ
ン４４に導出された反転状態信号／Ｓ２を第１のＣＰＵ
１に入力するためのライン４７（第１状態信号入力手
段）とを備えている。下記表１には、第１および第２の
ＣＰＵ１，２がそれぞれ出力する状態信号Ｓ１，Ｓ２の
例が示されている。

【００２２】

【表１】

【００２３】第１および第２のＣＰＵ１，２が、ライン
１１，１２を介してウォッチドッグパルスを互いに監視
し合っているのは、上述のとおりである。ウォッチドッ
グパルスは、図３に示すように、ＣＰＵが正常に動作し
ている場合には一定の周期のパルスであるが、ＣＰＵの
暴走が生じると、周期に乱れが生じる。したがって、た
とえば、ウォッチドッグパルスの周期が所定値よりも長
くなったことに基づいて、ＣＰＵの暴走を検出すること
ができる。

【００２４】第１および第２のＣＰＵ１，２は、各他方
のＣＰＵのウォッチドッグパルスに異常がなければ（す
なわち、各他方のＣＰＵが正常動作しているならば）、
入力される状態信号／Ｓ２，Ｓ１に無関係に、「Ｈ」レ
ベルの信号を出力する。その結果、ライン４１には、
「Ｈ」レベルの信号が導出され、ライン４４には「Ｌ」
レベルの信号が導出されるので、排他的論理和回路４５
の出力信号は「Ｈ」レベルとなる。よって、第１および
第２のＣＰＵ１，２のいずれもが正常に動作していれ
ば、第１のＣＰＵ１が出力する制御データがデータセレ
クタ２５によって選択されることになる。

【００２５】一方、第１および第２のＣＰＵ１，２は、
各他方のＣＰＵのウォッチドッグパルスに異常が生じた
ならば（すなわち、各他方のＣＰＵが暴走状態となった
ならば）、入力される状態信号／Ｓ２，Ｓ１の反転信号
をライン４１，４２に導出する。すなわち、たとえば、
第１のＣＰＵ１が暴走した場合には、第２のＣＰＵ２
は、状態信号Ｓ１の反転信号／Ｓ１を状態信号Ｓ２とし
てライン４２に出力する。したがって、ライン４４に
は、結局、信号Ｓ１が導出されることになる。よって、
排他的論理和回路４５の出力信号は「Ｌ」レベルとな
り、データセレクタ２５は、ライン２２から与えられる
第２のＣＰＵ２（すなわち、正常動作しているＣＰＵ）
が出力する制御データを選択して出力することになる。

【００２６】一方、第２のＣＰＵ２が暴走した場合に
は、第１のＣＰＵ１は、反転状態信号／Ｓ２の反転信号
である信号Ｓ２を状態信号Ｓ１として出力する。そのた
め、排他的論理和回路４５には、ライン４１から信号Ｓ
２が与えられ、ライン４４からは反転状態信号／Ｓ２が
入力される。よって、排他的論理和回路４５の出力信号
は、「Ｈ」レベルとなり、データセレクタ２５は、正常
動作しているＣＰＵである第１のＣＰＵ１からの制御デ
ータを選択して出力することになる。

【００２７】このようにして、第１および第２のＣＰＵ
１，２は、ライン４７，４６から入力される状態信号お
よびライン１１，１２からのウォッチドッグパルスに対
して全く同様に動作し、切換え制御回路４０の働きによ
って、一方のＣＰＵが暴走した場合には正常なＣＰＵの
制御データが確実に選択されることになる。第１のＣＰ
Ｕ１に暴走が生じると、第２のＣＰＵ２は状態信号Ｓ２
を上述のように制御するとともに、ライン１６（図１参
照）を介して第１のＣＰＵ１にリセット信号を与え、こ
の第１のＣＰＵ１をリセットする。その後、第２のＣＰ
Ｕ２は、さらに、第１のＣＰＵ１による制御動作を継続
させるために必要な設定値（すなわち、正常動作復帰の
ための設定値）をライン１４（図１参照）を介して第１
のＣＰＵ１に送信する。このような設定値には、たとえ
ば、相対舵角を積算して得られる絶対舵角データなどが
ある。

【００２８】また、第２のＣＰＵ２に暴走が生じた場合
も同様に、第１のＣＰＵは状態信号Ｓ１を上述のように
制御するとともに、ライン１５（図１参照）を介して第
２のＣＰＵ２にリセット信号を与え、この第２のＣＰＵ
２をリセットする。その後、第１のＣＰＵ１は、第２の
ＣＰＵ２による制御動作を継続させるために必要な設定
値をライン１３（図１参照）を介して第２のＣＰＵ２に
送信する。

【００２９】こうして、暴走が生じたＣＰＵは、リセッ
トされた後に、その後の制御動作を継続するために必要
な設定値が正常なＣＰＵから与えられる。この設定値が
与えられた後は、２つのＣＰＵ１，２は、再び、両方と
もが同じ制御および演算処理を行う正常な状態に復帰す
ることになる。以上のようにこの実施形態によれば、一
対のＣＰＵ１，２のうちのいずれかの動作に異常が生じ
た場合には、正常なＣＰＵの制御データを用いて、アク
チュエータ２０の制御が継続される。そして、正常なＣ
ＰＵは、異常が生じたＣＰＵをリセットし、さらに、正
常な状態への復帰のために必要な設定値をリセット後の
ＣＰＵに与える。これにより、一対のＣＰＵ１，２が同
じ動作を行う状態に復帰することができるから、制御の
連続性が損なわれることがなく、半永久的にアクチュエ
ータ２０の動作を適切に制御することができる。これに
より、安全性の高い操向装置を構成することが可能にな
る。

【００３０】この発明の一実施形態について説明した
が、この発明は他の形態でも実施することが可能であ
る。たとえば、上記の実施形態では、ステアリング機構
の制御を行う構成を例にとって説明したが、この発明
は、ＣＰＵを二重系にする必要のある車両用制御装置に
対して広く適用することができ、制御対象はステアリン
グ機構に限定されるものではない。

【００３１】その他、特許請求の範囲に記載された事項
の範囲で種々の設計変更を施すことが可能である。

【図面の簡単な説明】

【図１】この発明の一実施形態に係る電子制御ユニット
の構成を説明するためのブロック図である。

【図２】切換え制御回路の構成を示すブロック図であ
る。

【図３】ウォッチドッグパルスの監視によるＣＰＵの暴
走検知の原理を説明するための波形図である。

【符号の説明】

１第１のＣＰＵ２第２のＣＰＵ１０電子制御ユニット２０アクチュエータ２５データセレクタ４０切換え制御回路４３反転回路４５排他的論理和回路

Claims

【特許請求の範囲】

【請求項１】相互に異常監視する第１のＣＰＵおよび第
２のＣＰＵと、この第１および第２のＣＰＵのうちのいずれか一方の演
算結果を選択して、アクチュエータ駆動用の制御信号を
出力する切換え手段と、上記第１および第２のＣＰＵのうち一方のＣＰＵに異常
が生じたことに応答して、この一方のＣＰＵをリセット
し、その後、正常動作復帰のための設定値を他方のＣＰ
Ｕから上記一方のＣＰＵに送信する正常復帰制御手段
と、上記第１および第２のＣＰＵのうち一方のＣＰＵに異常
が生じたことに応答して、上記切換え手段により他方の
ＣＰＵの演算結果を選択させる切換え制御手段とを含む
ことを特徴とする車両用制御装置。
【請求項２】上記正常復帰制御手段は、上記第１のＣＰ
Ｕおよび第２のＣＰＵのうち、正常動作を継続している
上記他方のＣＰＵを含むものであることを特徴とする請
求項１記載の車両用制御装置。
【請求項３】上記第１および第２のＣＰＵは、第１レベ
ルまたは第２レベルの状態信号を出力するものであり、上記切換え制御手段は、上記第２のＣＰＵからの状態信号を第１レベルと第２レ
ベルとの間で反転して反転状態信号を出力する反転回路
と、上記第１のＣＰＵからの状態信号と、上記反転回路が出
力する反転状態信号とを入力として、上記切換え手段を
制御するための切換え制御信号を発生する排他的論理和
回路と、上記第１のＣＰＵに上記反転回路が出力する反転状態信
号を入力する第１状態信号入力手段と、上記第２のＣＰＵに上記第１のＣＰＵが出力する状態信
号を入力する第２状態信号入力手段とを含み、上記第１のＣＰＵは、上記第２のＣＰＵの異常を検知し
たことに応答して、上記第１状態信号入力手段から入力
される反転状態信号の反転信号を出力するものであり、上記第２のＣＰＵは、上記第１のＣＰＵの異常を検知し
たことに応答して、上記第２状態信号入力手段から入力
される状態信号の反転信号を出力するものであることを
特徴とする請求項１または２に記載の車両用制御装置。