JP3638901B2 - 半導体装置用パッケージ - Google Patents
半導体装置用パッケージ Download PDFInfo
- Publication number
- JP3638901B2 JP3638901B2 JP2001387503A JP2001387503A JP3638901B2 JP 3638901 B2 JP3638901 B2 JP 3638901B2 JP 2001387503 A JP2001387503 A JP 2001387503A JP 2001387503 A JP2001387503 A JP 2001387503A JP 3638901 B2 JP3638901 B2 JP 3638901B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- substrate
- semiconductor substrate
- metal frame
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置用パッケージに関し、特に、半導体装置の耐湿性を向上させるための半導体装置用パッケージに関するものである。
【０００２】
【従来の技術】
従来、半導体装置用パッケージは、内接される半導体素子の特性や実装される電子機器の要望に応じて種々のものが提案されている。
この種の半導体装置用パッケージとして例えば、特開平５−２９９５２５号等には、ベース基板上に半導体チップを面実装し、このベース基板と封止用キャップとの間を気密封止するハーメチック封止型の半導体装置用パッケージが示されている。
【０００３】
【発明が解決しようとする課題】
ところが、このようなハーメチック封止型の半導体装置用パッケージの場合、ある程度耐湿性の高い構造とすることができるが、高価なハーメチックパッケージを使用する必要があり、安価な製品に対しては適用できないという問題点があった。
【０００４】
この発明は、このような従来の問題点を解決するためになされたものであり、半導体装置の耐湿性を高め、安価な製品にも適用できる汎用性のある半導体装置用パッケージを提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１の発明に係る半導体装置用パッケージは、半導体基板と、該半導体基板上にその周囲を囲むように形成された金属フレームと、該金属フレームを介して上記半導体基板に対向して設けられたパッケージ基板とを備え、上記半導体基板をキャップとして上記パッケージ基板に実装し、上記半導体基板の外部への配線の取り出しを、上記半導体基板側に形成されたビアホールを用いて行うものである。
【０００６】
請求項２の発明に係る半導体装置用パッケージは、上記半導体基板は電極を有し、上記パッケージ基板は上記電極に対向して設けられた基板電極と、上記金属フレームに対向して設けられた金属フレーム受けプレートとを有し、上記電極と上記基板電極、および上記金属フレームと上記金属フレーム受けプレートをそれぞれ半田接合して上記半導体基板を上記パッケージ基板に向かい合わせで連結実装するものである。
【０００７】
請求項３の発明に係る半導体装置用パッケージは、上記半導体基板の外部への配線の取り出しを、上記パッケージ基板側に形成されたスルーホールを介して行うものである。
【０００９】
請求項４の発明に係る半導体装置用パッケージは、上記半導体基板の外部への配線の取り出しを、上記パッケージ基板の代わりに多層配線基板を用いたものである。
【００１１】
請求項５の発明に係る半導体装置用パッケージは、上記金属フレームを、ソース電極で兼用するものである。
【００２２】
【発明の実施の形態】
以下、この発明の実施の形態を、図に基づいて説明する。
実施の形態１．
図１は、この発明の実施の形態１による半導体装置用パッケージを示す構成図である。
図１において、１は半導体基板、２は金属フレーム、３は電極、４はパッケージ基板、５は基板電極、６は金属フレーム受けプレート、７は半田材、８はスルーホールである。
【００２３】
次に、その製造方法を説明する。
図１に示すように、半導体装置（図示せず）の搭載された半導体基板１の周囲を囲む形状で金属フレーム２を形成する。半導体基板１にはメッキ法などによりＡｕを厚く積み上げて金属フレーム２および電極３を形成し、さらにその表面には蒸着などの方法でＡｕ／Ｓｎなどの半田材７を形成する。半導体基板１に対向するパッケージ基板４には、半導体基板１の各電極３に対応する位置に基板電極５を設け、また、金属フレーム２に対応する位置に金属フレーム受けプレート６を設ける。
【００２４】
これらを向かい合わせてその表面の半田材７を加熱溶融することにより半田接合させ、半導体基板１とパッケージ基板４とを連結実装する。こうすることで、周囲を取り囲む金属フレーム２により気密封止されるので、高耐湿性を確保することが可能となり、かつ中空パッケージとなることから高周波特性に対しても有利な構造となる。パッケージ内部からの配線の取り出し、つまり、半導体基板１の外部への配線の取り出しは、パッケージ基板４側に形成したスルーホール８から行う。
このようにして、本実施の形態では、半導体基板を実質的にキャップとしてパッケージ基板に連結実装することで、周囲を取り囲む金属フレームにより気密封止されるので、半導体装置の高耐湿性を確保することが可能となる。
【００２５】
実施の形態２．
図２は、この発明の実施の形態２による半導体装置用パッケージを示す構成図である。なお、図２において、図１と対応する部分には同一符号を付し、その説明を省略する。
図２において、９は金属フレーム受けプレート６に形成されたエッジである。その他の構成は、図１と同様である。
【００２６】
図２に示すように、パッケージ基板４側の金属フレーム受けプレート６に、鋭利なエッジ９を形成することによって、金属フレーム受けプレート６に塑性変形を生じさせ、これにより気密性を向上することができる。
【００２７】
実施の形態３．
図３は、この発明の実施の形態３による半導体装置用パッケージを示す構成図である。なお、図３において、図１と対応する部分には同一符号を付し、その説明を省略する。
図３において、１０は多層配線基板である。その他の構成は、図１と同様である。
上記実施の形態１では、パッケージ内部からの配線の取り出しをスルーホール８としたが、図３に示すように、多層配線基板１０を用いてもよい。
【００２８】
実施の形態４．
図４は、この発明の実施の形態４による半導体装置用パッケージを示す構成図である。なお、図４において、図１と対応する部分には同一符号を付し、その説明を省略する。
図４において、１１は半導体基板１側に形成されたビアホール、１２は半導体基板１の上に設けられた裏面電極である。その他の構成は、図１と同様である。上記実施の形態１では、外部への配線の取り出しをパッケージ基板４側に形成したスルーホール８によって行っていたが、図４に示すように、半導体基板１側に形成したビアホール１１によって行ってもよい。このビアホール１１を介して半導体基板１の上に設けられた裏面電極１２にパッケージ内部の電極即ち半導体基板１が有する電極３が接続される。
【００２９】
実施の形態５．
図５は、この発明の実施の形態５による半導体装置用パッケージを示す構成図である。なお、図５において、図１〜図４と対応する部分には同一符号を付し、その説明を省略する。
また、上記実施の形態１〜４では、気密性を高めるために金属フレーム２を用いていたが、図５に示すように、ソースなどの電極３で周囲を囲い、気密性を確保してもよい。
【００３０】
実施の形態６．
図６は、この発明の実施の形態６による半導体装置用パッケージの一部を示す構成図である。
図において、１３はソース電極、１４はドレイン電極、１５はゲート電極、１６は絶縁膜、１７は金属膜、１８はリセス、１９は半導体基板である。なお、金属膜１７は、電気的にフローティングとする、つまりどこにも電気的に接続されていないものとする。
【００３１】
通常、半導体装置の耐湿性は、リセス１８の部分が大きく影響している。このため、絶縁膜１６を介してリセス１８およびゲート電極１５を覆う形で金属膜１７を形成する。これにより、水分の侵入を防ぎ、耐湿性を高めることができる。金属膜１７には、Ａｕなどの化学的に安定なものを用いることにより、ストレスの変化など半導体装置に特性変化をもたらす影響を低減できる。
【００３２】
また、金属膜１７は、直流的には電極と絶縁されているが、高周波的にはゲート抵抗を低減する効果もある。つまり、金属膜１７は電気的にフローティングとされているが、高周波動作させたときに、実質的に通電状態となり、ゲート抵抗を低減する効果もある。
【００３３】
【発明の効果】
以上、説明したように、請求項１の発明によれば、半導体基板と、該半導体基板上にその周囲を囲むように形成された金属フレームと、該金属フレームを介して上記半導体基板に対向して設けられたパッケージ基板とを備え、上記半導体基板をキャップとして上記パッケージ基板に実装し、上記半導体基板の外部への配線の取り出しを、上記半導体基板側に形成されたビアホールを用いて行うので、半導体装置の耐湿性を向上し、安価な製品にも適用できる汎用性のある半導体装置用パッケージが得られるという効果がある。
【００３４】
また、請求項２の発明によれば、上記半導体基板は電極を有し、上記パッケージ基板は上記電極に対向して設けられた基板電極と、上記金属フレームに対向して設けられた金属フレーム受けプレートとを有し、上記電極と上記基板電極、および上記金属フレームと上記金属フレーム受けプレートをそれぞれ半田接合して上記半導体基板を上記パッケージ基板に向かい合わせで連結実装するので、半導体装置の耐湿性の向上を図ることができるという効果がある。
【００３５】
また、請求項３の発明によれば、上記半導体基板の外部への配線の取り出しを、上記パッケージ基板側に形成されたスルーホールを介して行うので、半導体装置の耐湿性の向上に寄与できるという効果がある。
【００３７】
また、請求項４の発明によれば、上記半導体基板の外部への配線の取り出しを、上記パッケージ基板の代わりに多層配線基板を用いたので、半導体装置の耐湿性の向上に寄与できるという効果がある。
【００３９】
また、請求項５の発明によれば、上記金属フレームを、ソース電極で兼用するので、コストの低廉化を図ることができるという効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による半導体装置用パッケージを示す断面図である。
【図２】 この発明の実施の形態２による半導体装置を示す断面図である。
【図３】 この発明の実施の形態３による半導体装置半導体装置用パッケージを示す断面図である。
【図４】 この発明の実施の形態４による半導体装置用パッケージを示す断面図である。
【図５】 この発明の実施の形態５による半導体装置用パッケージを示す断面図である。
【図６】 この発明の実施の形態６による半導体装置用パッケージの一部を示す断面図である。
【符号の説明】
１，１９ 半導体基板、 ２ 金属フレーム、 ３ 電極、 ４ パッケージ基板、 ５ 基板電極、 ６ 金属フレーム受けプレート、 ７ 半田材、 ８スルーホール、 ９ エッジ、 １０ 多層配線基板、 １１ ビアホール、１２ 裏面電極、 １３ ソース電極、 １４ ドレイン電極、 １５ ゲート電極、 １６ 絶縁膜、 １７ 金属膜、 １８ リセス。
【発明の属する技術分野】
この発明は、半導体装置用パッケージに関し、特に、半導体装置の耐湿性を向上させるための半導体装置用パッケージに関するものである。
【０００２】
【従来の技術】
従来、半導体装置用パッケージは、内接される半導体素子の特性や実装される電子機器の要望に応じて種々のものが提案されている。
この種の半導体装置用パッケージとして例えば、特開平５−２９９５２５号等には、ベース基板上に半導体チップを面実装し、このベース基板と封止用キャップとの間を気密封止するハーメチック封止型の半導体装置用パッケージが示されている。
【０００３】
【発明が解決しようとする課題】
ところが、このようなハーメチック封止型の半導体装置用パッケージの場合、ある程度耐湿性の高い構造とすることができるが、高価なハーメチックパッケージを使用する必要があり、安価な製品に対しては適用できないという問題点があった。
【０００４】
この発明は、このような従来の問題点を解決するためになされたものであり、半導体装置の耐湿性を高め、安価な製品にも適用できる汎用性のある半導体装置用パッケージを提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１の発明に係る半導体装置用パッケージは、半導体基板と、該半導体基板上にその周囲を囲むように形成された金属フレームと、該金属フレームを介して上記半導体基板に対向して設けられたパッケージ基板とを備え、上記半導体基板をキャップとして上記パッケージ基板に実装し、上記半導体基板の外部への配線の取り出しを、上記半導体基板側に形成されたビアホールを用いて行うものである。
【０００６】
請求項２の発明に係る半導体装置用パッケージは、上記半導体基板は電極を有し、上記パッケージ基板は上記電極に対向して設けられた基板電極と、上記金属フレームに対向して設けられた金属フレーム受けプレートとを有し、上記電極と上記基板電極、および上記金属フレームと上記金属フレーム受けプレートをそれぞれ半田接合して上記半導体基板を上記パッケージ基板に向かい合わせで連結実装するものである。
【０００７】
請求項３の発明に係る半導体装置用パッケージは、上記半導体基板の外部への配線の取り出しを、上記パッケージ基板側に形成されたスルーホールを介して行うものである。
【０００９】
請求項４の発明に係る半導体装置用パッケージは、上記半導体基板の外部への配線の取り出しを、上記パッケージ基板の代わりに多層配線基板を用いたものである。
【００１１】
請求項５の発明に係る半導体装置用パッケージは、上記金属フレームを、ソース電極で兼用するものである。
【００２２】
【発明の実施の形態】
以下、この発明の実施の形態を、図に基づいて説明する。
実施の形態１．
図１は、この発明の実施の形態１による半導体装置用パッケージを示す構成図である。
図１において、１は半導体基板、２は金属フレーム、３は電極、４はパッケージ基板、５は基板電極、６は金属フレーム受けプレート、７は半田材、８はスルーホールである。
【００２３】
次に、その製造方法を説明する。
図１に示すように、半導体装置（図示せず）の搭載された半導体基板１の周囲を囲む形状で金属フレーム２を形成する。半導体基板１にはメッキ法などによりＡｕを厚く積み上げて金属フレーム２および電極３を形成し、さらにその表面には蒸着などの方法でＡｕ／Ｓｎなどの半田材７を形成する。半導体基板１に対向するパッケージ基板４には、半導体基板１の各電極３に対応する位置に基板電極５を設け、また、金属フレーム２に対応する位置に金属フレーム受けプレート６を設ける。
【００２４】
これらを向かい合わせてその表面の半田材７を加熱溶融することにより半田接合させ、半導体基板１とパッケージ基板４とを連結実装する。こうすることで、周囲を取り囲む金属フレーム２により気密封止されるので、高耐湿性を確保することが可能となり、かつ中空パッケージとなることから高周波特性に対しても有利な構造となる。パッケージ内部からの配線の取り出し、つまり、半導体基板１の外部への配線の取り出しは、パッケージ基板４側に形成したスルーホール８から行う。
このようにして、本実施の形態では、半導体基板を実質的にキャップとしてパッケージ基板に連結実装することで、周囲を取り囲む金属フレームにより気密封止されるので、半導体装置の高耐湿性を確保することが可能となる。
【００２５】
実施の形態２．
図２は、この発明の実施の形態２による半導体装置用パッケージを示す構成図である。なお、図２において、図１と対応する部分には同一符号を付し、その説明を省略する。
図２において、９は金属フレーム受けプレート６に形成されたエッジである。その他の構成は、図１と同様である。
【００２６】
図２に示すように、パッケージ基板４側の金属フレーム受けプレート６に、鋭利なエッジ９を形成することによって、金属フレーム受けプレート６に塑性変形を生じさせ、これにより気密性を向上することができる。
【００２７】
実施の形態３．
図３は、この発明の実施の形態３による半導体装置用パッケージを示す構成図である。なお、図３において、図１と対応する部分には同一符号を付し、その説明を省略する。
図３において、１０は多層配線基板である。その他の構成は、図１と同様である。
上記実施の形態１では、パッケージ内部からの配線の取り出しをスルーホール８としたが、図３に示すように、多層配線基板１０を用いてもよい。
【００２８】
実施の形態４．
図４は、この発明の実施の形態４による半導体装置用パッケージを示す構成図である。なお、図４において、図１と対応する部分には同一符号を付し、その説明を省略する。
図４において、１１は半導体基板１側に形成されたビアホール、１２は半導体基板１の上に設けられた裏面電極である。その他の構成は、図１と同様である。上記実施の形態１では、外部への配線の取り出しをパッケージ基板４側に形成したスルーホール８によって行っていたが、図４に示すように、半導体基板１側に形成したビアホール１１によって行ってもよい。このビアホール１１を介して半導体基板１の上に設けられた裏面電極１２にパッケージ内部の電極即ち半導体基板１が有する電極３が接続される。
【００２９】
実施の形態５．
図５は、この発明の実施の形態５による半導体装置用パッケージを示す構成図である。なお、図５において、図１〜図４と対応する部分には同一符号を付し、その説明を省略する。
また、上記実施の形態１〜４では、気密性を高めるために金属フレーム２を用いていたが、図５に示すように、ソースなどの電極３で周囲を囲い、気密性を確保してもよい。
【００３０】
実施の形態６．
図６は、この発明の実施の形態６による半導体装置用パッケージの一部を示す構成図である。
図において、１３はソース電極、１４はドレイン電極、１５はゲート電極、１６は絶縁膜、１７は金属膜、１８はリセス、１９は半導体基板である。なお、金属膜１７は、電気的にフローティングとする、つまりどこにも電気的に接続されていないものとする。
【００３１】
通常、半導体装置の耐湿性は、リセス１８の部分が大きく影響している。このため、絶縁膜１６を介してリセス１８およびゲート電極１５を覆う形で金属膜１７を形成する。これにより、水分の侵入を防ぎ、耐湿性を高めることができる。金属膜１７には、Ａｕなどの化学的に安定なものを用いることにより、ストレスの変化など半導体装置に特性変化をもたらす影響を低減できる。
【００３２】
また、金属膜１７は、直流的には電極と絶縁されているが、高周波的にはゲート抵抗を低減する効果もある。つまり、金属膜１７は電気的にフローティングとされているが、高周波動作させたときに、実質的に通電状態となり、ゲート抵抗を低減する効果もある。
【００３３】
【発明の効果】
以上、説明したように、請求項１の発明によれば、半導体基板と、該半導体基板上にその周囲を囲むように形成された金属フレームと、該金属フレームを介して上記半導体基板に対向して設けられたパッケージ基板とを備え、上記半導体基板をキャップとして上記パッケージ基板に実装し、上記半導体基板の外部への配線の取り出しを、上記半導体基板側に形成されたビアホールを用いて行うので、半導体装置の耐湿性を向上し、安価な製品にも適用できる汎用性のある半導体装置用パッケージが得られるという効果がある。
【００３４】
また、請求項２の発明によれば、上記半導体基板は電極を有し、上記パッケージ基板は上記電極に対向して設けられた基板電極と、上記金属フレームに対向して設けられた金属フレーム受けプレートとを有し、上記電極と上記基板電極、および上記金属フレームと上記金属フレーム受けプレートをそれぞれ半田接合して上記半導体基板を上記パッケージ基板に向かい合わせで連結実装するので、半導体装置の耐湿性の向上を図ることができるという効果がある。
【００３５】
また、請求項３の発明によれば、上記半導体基板の外部への配線の取り出しを、上記パッケージ基板側に形成されたスルーホールを介して行うので、半導体装置の耐湿性の向上に寄与できるという効果がある。
【００３７】
また、請求項４の発明によれば、上記半導体基板の外部への配線の取り出しを、上記パッケージ基板の代わりに多層配線基板を用いたので、半導体装置の耐湿性の向上に寄与できるという効果がある。
【００３９】
また、請求項５の発明によれば、上記金属フレームを、ソース電極で兼用するので、コストの低廉化を図ることができるという効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による半導体装置用パッケージを示す断面図である。
【図２】 この発明の実施の形態２による半導体装置を示す断面図である。
【図３】 この発明の実施の形態３による半導体装置半導体装置用パッケージを示す断面図である。
【図４】 この発明の実施の形態４による半導体装置用パッケージを示す断面図である。
【図５】 この発明の実施の形態５による半導体装置用パッケージを示す断面図である。
【図６】 この発明の実施の形態６による半導体装置用パッケージの一部を示す断面図である。
【符号の説明】
１，１９ 半導体基板、 ２ 金属フレーム、 ３ 電極、 ４ パッケージ基板、 ５ 基板電極、 ６ 金属フレーム受けプレート、 ７ 半田材、 ８スルーホール、 ９ エッジ、 １０ 多層配線基板、 １１ ビアホール、１２ 裏面電極、 １３ ソース電極、 １４ ドレイン電極、 １５ ゲート電極、 １６ 絶縁膜、 １７ 金属膜、 １８ リセス。
Claims (5)
- 半導体基板と、該半導体基板上にその周囲を囲むように形成された金属フレームと、該金属フレームを介して上記半導体基板に対向して設けられたパッケージ基板とを備え、上記半導体基板をキャップとして上記パッケージ基板に実装し、上記半導体基板の外部への配線の取り出しを、上記半導体基板側に形成されたビアホールを用いて行うことを特徴とする半導体装置用パッケージ。
- 上記半導体基板は電極を有し、上記パッケージ基板は上記電極に対向して設けられた基板電極と、上記金属フレームに対向して設けられた金属フレーム受けプレートとを有し、上記電極と上記基板電極、および上記金属フレームと上記金属フレーム受けプレートをそれぞれ半田接合して上記半導体基板を上記パッケージ基板に向かい合わせで連結実装するようにしたことを特徴とする請求項１記載の半導体装置用パッケージ。
- 上記半導体基板の外部への配線の取り出しを、上記パッケージ基板側に形成されたスルーホールを介して行うことを特徴とする請求項１または２記載の半導体装置用パッケージ。
- 上記半導体基板の外部への配線の取り出しを、上記パッケージ基板の代わりに多層配線基板を用いたことを特徴とする請求項１〜３のいずれかに記載の半導体装置用パッケージ。
- 上記金属フレームを、ソース電極で兼用するようにしたことを特徴とする請求項１〜４のいずれかに記載の半導体装置用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001387503A JP3638901B2 (ja) | 2001-12-20 | 2001-12-20 | 半導体装置用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001387503A JP3638901B2 (ja) | 2001-12-20 | 2001-12-20 | 半導体装置用パッケージ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003188206A JP2003188206A (ja) | 2003-07-04 |
| JP2003188206A5 JP2003188206A5 (ja) | 2004-11-11 |
| JP3638901B2 true JP3638901B2 (ja) | 2005-04-13 |
Family
ID=27596310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001387503A Expired - Fee Related JP3638901B2 (ja) | 2001-12-20 | 2001-12-20 | 半導体装置用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3638901B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10950567B2 (en) * | 2017-03-29 | 2021-03-16 | Mitsubishi Electric Corporation | Hollow sealed device and manufacturing method therefor |
-
2001
- 2001-12-20 JP JP2001387503A patent/JP3638901B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003188206A (ja) | 2003-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11398436B2 (en) | Module having sealing layer with recess | |
| JP2005167129A (ja) | 電子素子パッケージおよび電子素子パッケージの製造方法 | |
| JP3638901B2 (ja) | 半導体装置用パッケージ | |
| JP2003179456A (ja) | 水晶製品用表面実装容器及びこれを用いた水晶製品 | |
| JP2000058692A (ja) | 電子部品用パッケージ | |
| JP2849479B2 (ja) | 半導体装置のパッケージ構造 | |
| JP3538774B2 (ja) | 配線基板 | |
| JPH0196952A (ja) | 気密封止チツプキヤリア | |
| JP2000124350A (ja) | 半導体装置及びその製造方法 | |
| JP2002184890A (ja) | 表面実装型半導体装置 | |
| JP4873980B2 (ja) | 気密パッケージ | |
| JP2004047897A (ja) | 電子部品および電子部品の製造方法 | |
| JPH11186465A (ja) | 半導体装置およびその製造方法 | |
| JP5005429B2 (ja) | 圧電発振器の製造方法 | |
| JPH0341475Y2 (ja) | ||
| JPH0341473Y2 (ja) | ||
| JPS6236290Y2 (ja) | ||
| JPH06132445A (ja) | 電子部品のパッケージ | |
| JPH05335871A (ja) | 電子部品 | |
| JPS6336688Y2 (ja) | ||
| JP2000133911A (ja) | 電子部品搭載装置 | |
| JPH0794670A (ja) | 混成集積回路装置 | |
| JPH0669375A (ja) | 気密封止パッケージ電子部品 | |
| JP2003303910A (ja) | 配線基板 | |
| JPS6393136A (ja) | トランジスタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050112 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |