JPH06132445A - 電子部品のパッケージ - Google Patents
電子部品のパッケージInfo
- Publication number
- JPH06132445A JPH06132445A JP30446892A JP30446892A JPH06132445A JP H06132445 A JPH06132445 A JP H06132445A JP 30446892 A JP30446892 A JP 30446892A JP 30446892 A JP30446892 A JP 30446892A JP H06132445 A JPH06132445 A JP H06132445A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- sealed
- substrates
- package
- lead terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＳＩＰ型のハイブリッドＩＣなどの電子部品
を封止する場合に、厚さを増やすことなく実装可能な電
子部品の数を増やすことができ、リード端子の数も大幅
に増やすことができる電子部品のパッケージを提供す
る。 【構成】 １つの辺にリード端子を配列した複数の基板
の電子部品実装面を、リード端子のある辺を互いに平行
にして対向させ、両基板の対向する面の間に両基板上の
電子部品を囲むように枠型の封止カバーを挟み、電子部
品を気密封止した。
を封止する場合に、厚さを増やすことなく実装可能な電
子部品の数を増やすことができ、リード端子の数も大幅
に増やすことができる電子部品のパッケージを提供す
る。 【構成】 １つの辺にリード端子を配列した複数の基板
の電子部品実装面を、リード端子のある辺を互いに平行
にして対向させ、両基板の対向する面の間に両基板上の
電子部品を囲むように枠型の封止カバーを挟み、電子部
品を気密封止した。
Description
【０００１】
【産業上の利用分野】本発明は、ＳＩＰ型のハイブリッ
ドＩＣなどの電子部品を封止するパッケージに関するも
のである。
ドＩＣなどの電子部品を封止するパッケージに関するも
のである。
【０００２】
【従来の技術】プリント配線板は近年高密度実装化が著
しく進みつつあり、これに伴い実装部品の小型化に対す
る要求もますます大きくなっている。
しく進みつつあり、これに伴い実装部品の小型化に対す
る要求もますます大きくなっている。
【０００３】一方ハイブリッドＩＣにおいては、ＳＩＰ
（シングル・インライン・パッケージ）やＤＩＰ（デュ
アル・インライン・パッケージ）などのパッケージがあ
る。ＳＩＰは基板の１の辺に沿ってリード端子を配列
し、基板をプリント配線板の上に立てて実装するもので
ある。従ってプリント配線板上での占有面積が極めて小
さくなるが高さは高くなる。ＤＩＰは基板の対向する２
辺に沿ってリード端子を配列したもので、この基板はプ
リント配線板と平行にして実装するため、高さは低くな
るがプリント配線板上での占有面積が大きくなる。
（シングル・インライン・パッケージ）やＤＩＰ（デュ
アル・インライン・パッケージ）などのパッケージがあ
る。ＳＩＰは基板の１の辺に沿ってリード端子を配列
し、基板をプリント配線板の上に立てて実装するもので
ある。従ってプリント配線板上での占有面積が極めて小
さくなるが高さは高くなる。ＤＩＰは基板の対向する２
辺に沿ってリード端子を配列したもので、この基板はプ
リント配線板と平行にして実装するため、高さは低くな
るがプリント配線板上での占有面積が大きくなる。
【０００４】ＳＩＰ型の封止パッケージは図６、図７に
示す基板１０の片面（図７の（Ａ））または両面（図７
の（Ｂ））に電子部品１２を実装し、これらの電子部品
１２を囲むようにキャップ１４を基板１０に封着するも
のである。１６は基板１０の１つの片に突設されたリー
ド端子である。
示す基板１０の片面（図７の（Ａ））または両面（図７
の（Ｂ））に電子部品１２を実装し、これらの電子部品
１２を囲むようにキャップ１４を基板１０に封着するも
のである。１６は基板１０の１つの片に突設されたリー
ド端子である。
【０００５】例えば基板１０はセラミック板や金属板や
プリント配線板で作られ、セラミック板の基板１０に対
しては金属製のキャップ１４をはんだ（Ｐb ／Ｓn な
ど）、銀ろう（Ａg ／Ｓn 、Ａg ／Ｓi など）などで基
板１０に封着する。この場合、キャップ１４を金属製と
して低融点ガラスや銀ろうや樹脂などを用いて基板１０
に封着することもある。また金属製の基板１０に対して
は金属製のキャップ１４をプロジェクション溶接やシー
ム溶接あるいはレーザ溶接などの電気溶接により封着す
る。セラミック基板１０に金属のシールリングを接着
し、このシールリングに金属製キャップ１４を電気溶接
することもある。
プリント配線板で作られ、セラミック板の基板１０に対
しては金属製のキャップ１４をはんだ（Ｐb ／Ｓn な
ど）、銀ろう（Ａg ／Ｓn 、Ａg ／Ｓi など）などで基
板１０に封着する。この場合、キャップ１４を金属製と
して低融点ガラスや銀ろうや樹脂などを用いて基板１０
に封着することもある。また金属製の基板１０に対して
は金属製のキャップ１４をプロジェクション溶接やシー
ム溶接あるいはレーザ溶接などの電気溶接により封着す
る。セラミック基板１０に金属のシールリングを接着
し、このシールリングに金属製キャップ１４を電気溶接
することもある。
【０００６】
【従来技術の問題点】基板１０の片面だけに電子部品１
２を実装する図７の（Ａ）に示す構造のものでは、パッ
ケージの寸法が小型化の要求により制限されている場合
には、実装可能な電子部品１２の数が制限されるという
問題がある。
２を実装する図７の（Ａ）に示す構造のものでは、パッ
ケージの寸法が小型化の要求により制限されている場合
には、実装可能な電子部品１２の数が制限されるという
問題がある。
【０００７】また基板１０の両面に電子部品１２を実装
した図７の（Ｂ）に示す構造のものでは、基板１０の両
面にキャップ１４を封止しなければならない。このため
パッケージの厚さが増えると共に、リード端子１６を基
板１０の１つの辺にのみ設けるためにリード端子１６の
数に制約がある、という問題がある。
した図７の（Ｂ）に示す構造のものでは、基板１０の両
面にキャップ１４を封止しなければならない。このため
パッケージの厚さが増えると共に、リード端子１６を基
板１０の１つの辺にのみ設けるためにリード端子１６の
数に制約がある、という問題がある。
【０００８】
【発明の目的】本発明はこのような事情に鑑みなされた
ものであり、厚さを増やすことなく実装可能な電子部品
の数を増やすことができ、リード端子の数も大幅に増や
すことができる電子部品のパッケージを提供することを
目的とする。
ものであり、厚さを増やすことなく実装可能な電子部品
の数を増やすことができ、リード端子の数も大幅に増や
すことができる電子部品のパッケージを提供することを
目的とする。
【０００９】
【発明の構成】本発明によればこの目的は、１つの辺に
リード端子を配列した複数の基板の電子部品実装面を、
前記リード端子のある辺を互いに平行にして対向させ、
両基板の対向する面の間に両基板上の前記電子部品を囲
むように枠型の封止カバーを挟み、前記電子部品を気密
封止したことを特徴とする電子部品のパッケージにより
達成される。
リード端子を配列した複数の基板の電子部品実装面を、
前記リード端子のある辺を互いに平行にして対向させ、
両基板の対向する面の間に両基板上の前記電子部品を囲
むように枠型の封止カバーを挟み、前記電子部品を気密
封止したことを特徴とする電子部品のパッケージにより
達成される。
【００１０】
【実施例】図１は本発明をハイブリッドＩＣに適用した
一実施例の外観を示す斜視図、図２はその側断面図であ
る。
一実施例の外観を示す斜視図、図２はその側断面図であ
る。
【００１１】これらの図において１０Ａ、１０Ａは同一
寸法の基板であり、これらは前記図６、７において説明
した基板１０と基本的に同一のものである。これらの基
板１０Ａ、１０Ａは、それぞれ片面に電子部品１２が実
装されている。
寸法の基板であり、これらは前記図６、７において説明
した基板１０と基本的に同一のものである。これらの基
板１０Ａ、１０Ａは、それぞれ片面に電子部品１２が実
装されている。
【００１２】両基板１０Ａ、１０Ａは、この電子部品１
２を実装した面（電子部品実装面）が対向しかつリード
端子１６、１６を有する辺が平行に対向するように保持
される。１４Ａは枠型の封止カバーである。この封止カ
バー１４Ａは前記図６、７で説明したキャップ１４と同
様な材料を用いて枠型に作られ、基板１０Ａ、１０Ａの
外形寸法より僅かに小さい開口部を両側に有する。
２を実装した面（電子部品実装面）が対向しかつリード
端子１６、１６を有する辺が平行に対向するように保持
される。１４Ａは枠型の封止カバーである。この封止カ
バー１４Ａは前記図６、７で説明したキャップ１４と同
様な材料を用いて枠型に作られ、基板１０Ａ、１０Ａの
外形寸法より僅かに小さい開口部を両側に有する。
【００１３】この枠型カバー１４Ａは両基板１０Ａ、１
０Ａの間に挟まれ、両基板１０Ａ、１０Ａに封着され
る。例えば基板１０Ａ、１０Ａがセラミック製であり、
枠型カバー１４Ａが金属製である時には、はんだや銀ろ
うなどを用いて封着される。
０Ａの間に挟まれ、両基板１０Ａ、１０Ａに封着され
る。例えば基板１０Ａ、１０Ａがセラミック製であり、
枠型カバー１４Ａが金属製である時には、はんだや銀ろ
うなどを用いて封着される。
【００１４】図３は、銀ろうを用いる場合の溶接部の構
造を説明するための拡大図である。まずセラミックの基
板１０Ａ、１０Ａには銀ろう１８、１８を用いてシール
リング（ウェルドリング）２０、２０が溶接される。こ
れらシールリング２０、２０間に挟むように金属製の枠
型カバー１４Ａが保持される。シールリング２０、２０
やこの枠型カバー１４Ａは、基板１０Ａ、１０Ａのセラ
ミックと熱膨張係数がほぼ等しいコバールあるいはＦe
／Ｎi ４２アロイなどで作られている。
造を説明するための拡大図である。まずセラミックの基
板１０Ａ、１０Ａには銀ろう１８、１８を用いてシール
リング（ウェルドリング）２０、２０が溶接される。こ
れらシールリング２０、２０間に挟むように金属製の枠
型カバー１４Ａが保持される。シールリング２０、２０
やこの枠型カバー１４Ａは、基板１０Ａ、１０Ａのセラ
ミックと熱膨張係数がほぼ等しいコバールあるいはＦe
／Ｎi ４２アロイなどで作られている。
【００１５】そしてこの枠型カバー１４Ａの開口縁はシ
ールリング２０、２０に溶接されるが、この場合には図
３に示すようにこの溶接部分にレーザ光２２を照射しレ
ーザ溶接法を用いることができる。
ールリング２０、２０に溶接されるが、この場合には図
３に示すようにこの溶接部分にレーザ光２２を照射しレ
ーザ溶接法を用いることができる。
【００１６】はんだを用いて枠型カバー１４Ａを溶接す
る場合には、基板１０Ａ、１０Ａに予めはんだを供給し
ておき、枠型カバー１４Ａをこのはんだに押圧した状態
で全体を加熱しはんだを溶融させる。
る場合には、基板１０Ａ、１０Ａに予めはんだを供給し
ておき、枠型カバー１４Ａをこのはんだに押圧した状態
で全体を加熱しはんだを溶融させる。
【００１７】基板１０Ａ、１０Ａ、枠型カバー１４Ａの
材質は前記実施例に限定されるものでないことは勿論で
あり、使用する材料に応じて溶接法も適宜変更すべきで
ある。
材質は前記実施例に限定されるものでないことは勿論で
あり、使用する材料に応じて溶接法も適宜変更すべきで
ある。
【００１８】図４は本発明をハイブリッドＩＣに適用し
た他の実施例の断面図である。この実施例は両面を電子
部品実装面とした基板１０Ｂ、１０Ｂを対向させ、両基
板１０Ｂ、１０Ｂの間を枠型カバー１４Ａにより封止す
ると共に、両基板１０Ｂ、１０Ｂが対向しない外側の面
には、前記図６、７で説明したキャップ１４と同一構造
の蓋状のキャップ１４Ｂ、１４Ｂを被せて気密封止し
た。
た他の実施例の断面図である。この実施例は両面を電子
部品実装面とした基板１０Ｂ、１０Ｂを対向させ、両基
板１０Ｂ、１０Ｂの間を枠型カバー１４Ａにより封止す
ると共に、両基板１０Ｂ、１０Ｂが対向しない外側の面
には、前記図６、７で説明したキャップ１４と同一構造
の蓋状のキャップ１４Ｂ、１４Ｂを被せて気密封止し
た。
【００１９】図５はさらに他の実施例の断面図である。
この実施例は片面実装の２枚の基板１０Ａ、１０Ａの間
に、両面実装の１枚の基板１０Ｂを配置し、各基板１０
Ａ、１０Ｂ、１０Ａの間を、枠型カバー１４Ａ、１４Ａ
で封止した。なお図３、４、５においては図１、２と同
一部分に同一符号を付したからその説明は繰り返えさな
い。
この実施例は片面実装の２枚の基板１０Ａ、１０Ａの間
に、両面実装の１枚の基板１０Ｂを配置し、各基板１０
Ａ、１０Ｂ、１０Ａの間を、枠型カバー１４Ａ、１４Ａ
で封止した。なお図３、４、５においては図１、２と同
一部分に同一符号を付したからその説明は繰り返えさな
い。
【００２０】図４の実施例においては２枚の両面実装の
基板１０Ｂ、１０Ｂを用いているが、一方を片面実装の
基板１０Ａとしてもよい。図５の実施例において、基板
１０Ａの数を３枚以上に増やしてもよく、外側に両面実
装の基板１０Ｂが配置される時には図４の実施例のよう
に、この外側に表れた実装面をキャップ１４で封止す
る。
基板１０Ｂ、１０Ｂを用いているが、一方を片面実装の
基板１０Ａとしてもよい。図５の実施例において、基板
１０Ａの数を３枚以上に増やしてもよく、外側に両面実
装の基板１０Ｂが配置される時には図４の実施例のよう
に、この外側に表れた実装面をキャップ１４で封止す
る。
【００２１】また以上の実施例はハイブリッドＩＣに本
発明を適用したものであるが、本発明のパッケージで封
止される電子部品はこれに限定されるものではない。例
えば半導体素子のみからなるＩＣ、チップ型コンデンサ
などのみからなる電子部品、トランジスタアレーなどの
電子部品を封止するものであってもよい。
発明を適用したものであるが、本発明のパッケージで封
止される電子部品はこれに限定されるものではない。例
えば半導体素子のみからなるＩＣ、チップ型コンデンサ
などのみからなる電子部品、トランジスタアレーなどの
電子部品を封止するものであってもよい。
【００２２】
【発明の効果】請求項１の発明は以上のように、一辺に
リード端子を持つ基板の電子部品実装面を、リード端子
のある辺を平行にして対向させ、対向する面の間に枠型
の封止カバーを挟み封止するものであるから、従来のＳ
ＩＰ型のハイブリッドＩＣなどのパッケージに比べてパ
ッケージの厚さを増やすことなく実装可能な電子部品の
数を増やすことができる。また各基板ごとにリード端子
を持つから、リード端子数も大幅に増やすことができ
る。
リード端子を持つ基板の電子部品実装面を、リード端子
のある辺を平行にして対向させ、対向する面の間に枠型
の封止カバーを挟み封止するものであるから、従来のＳ
ＩＰ型のハイブリッドＩＣなどのパッケージに比べてパ
ッケージの厚さを増やすことなく実装可能な電子部品の
数を増やすことができる。また各基板ごとにリード端子
を持つから、リード端子数も大幅に増やすことができ
る。
【００２３】ここに片面実装の基板を２枚対向させて、
両基板の間を枠型カバーで封止するものであってもよい
（請求項２）。しかし基板の数を３枚以上に増やして各
基板間を同様に枠型カバーで封止したり（請求項３）、
そのうち少くとも１枚の両面実装基板を外側に配置して
外側になる実装面にはこの面の電子部品を覆うキャップ
を被せて封止することができる（請求項４）。
両基板の間を枠型カバーで封止するものであってもよい
（請求項２）。しかし基板の数を３枚以上に増やして各
基板間を同様に枠型カバーで封止したり（請求項３）、
そのうち少くとも１枚の両面実装基板を外側に配置して
外側になる実装面にはこの面の電子部品を覆うキャップ
を被せて封止することができる（請求項４）。
【図１】本発明の一実施例の斜視図
【図２】その断面図
【図３】他の実施例の断面図
【図４】他の実施例の断面図
【図５】他の実施例の断面図
【図６】従来のＳＩＰ型ハイブリッドＩＣの斜視図
【図７】同じく断面図
１０Ａ 片面実装の基板 １０Ｂ 両面実装の基板 １２ 電子部品 １４Ａ 枠型カバー １４Ｂ キャップ １６ リード端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/18
Claims (4)
- 【請求項１】 １つの辺にリード端子を配列した複数の
基板の電子部品実装面を、前記リード端子のある辺を互
いに平行にして対向させ、両基板の対向する面の間に両
基板上の前記電子部品を囲むように枠型の封止カバーを
挟み、前記電子部品を封止したことを特徴とする電子部
品のパッケージ。 - 【請求項２】 片面だけを電子部品実装面とした２枚の
基板を対向させ、両基板間に封止カバーを挟み封止した
請求項１の電子部品のパッケージ。 - 【請求項３】 ３枚以上の基板の間にそれぞれ枠型カバ
ーを挟み各基板の間を封止した請求項１の電子部品のパ
ッケージ。 - 【請求項４】 少くとも１枚の基板には両面に電子部品
が実装され、他の基板に対向しない電子部品実装面に
は、この電子部品実装面を覆うキャップを被せ封止した
請求項１または３の電子部品のパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30446892A JPH06132445A (ja) | 1992-10-19 | 1992-10-19 | 電子部品のパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30446892A JPH06132445A (ja) | 1992-10-19 | 1992-10-19 | 電子部品のパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06132445A true JPH06132445A (ja) | 1994-05-13 |
Family
ID=17933385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30446892A Pending JPH06132445A (ja) | 1992-10-19 | 1992-10-19 | 電子部品のパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06132445A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5623395A (en) * | 1995-12-15 | 1997-04-22 | Mitsubishi Semiconductor America, Inc. | Integrated circuit package assembly |
| US5790381A (en) * | 1995-12-15 | 1998-08-04 | Mitsubishi Semiconductor America, Inc. | Integrated circuit package assembly |
| JP2009009979A (ja) * | 2007-06-26 | 2009-01-15 | Isahaya Electronics Corp | 半導体装置 |
-
1992
- 1992-10-19 JP JP30446892A patent/JPH06132445A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5623395A (en) * | 1995-12-15 | 1997-04-22 | Mitsubishi Semiconductor America, Inc. | Integrated circuit package assembly |
| US5790381A (en) * | 1995-12-15 | 1998-08-04 | Mitsubishi Semiconductor America, Inc. | Integrated circuit package assembly |
| JP2009009979A (ja) * | 2007-06-26 | 2009-01-15 | Isahaya Electronics Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0594395B1 (en) | Semiconductor power module | |
| US5637828A (en) | High density semiconductor package | |
| US4748538A (en) | Semiconductor module | |
| US3681513A (en) | Hermetic power package | |
| JPH10335580A (ja) | 半導体パッケージおよびこれを用いた半導体モジュール | |
| US4272644A (en) | Electronic hybrid circuit package | |
| JPH0621257A (ja) | 半導体装置、ｃｏｂ基板、ｔａｂ基板及びリードフレーム | |
| JPH06132445A (ja) | 電子部品のパッケージ | |
| JP2534881B2 (ja) | 気密封止回路装置 | |
| JPH0730215A (ja) | 混成集積回路装置 | |
| JP2849479B2 (ja) | 半導体装置のパッケージ構造 | |
| JP2000058692A (ja) | 電子部品用パッケージ | |
| JPH05259739A (ja) | 発振ユニット | |
| EP0525651B1 (en) | Package structure for one or more IC chips | |
| JP2668995B2 (ja) | 半導体装置 | |
| JP2977049B2 (ja) | 面実装用電子機能回路装置 | |
| WO2011108051A1 (ja) | 半導体装置 | |
| EP0081419A2 (en) | High lead count hermetic mass bond integrated circuit carrier | |
| JP2721748B2 (ja) | Ｉｃ用メタルパッケージ | |
| JP3201893B2 (ja) | 半導体レーザ装置 | |
| JPH0196952A (ja) | 気密封止チツプキヤリア | |
| JP2782640B2 (ja) | 半導体装置の内部接続構造 | |
| JP3434406B2 (ja) | パッケージの製造方法 | |
| JPH0347585B2 (ja) | ||
| JPH0794670A (ja) | 混成集積回路装置 |