JPH06132445A - 電子部品のパッケージ - Google Patents
電子部品のパッケージInfo
- Publication number
- JPH06132445A JPH06132445A JP30446892A JP30446892A JPH06132445A JP H06132445 A JPH06132445 A JP H06132445A JP 30446892 A JP30446892 A JP 30446892A JP 30446892 A JP30446892 A JP 30446892A JP H06132445 A JPH06132445 A JP H06132445A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- sealed
- substrates
- package
- lead terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 SIP型のハイブリッドICなどの電子部品
を封止する場合に、厚さを増やすことなく実装可能な電
子部品の数を増やすことができ、リード端子の数も大幅
に増やすことができる電子部品のパッケージを提供す
る。 【構成】 1つの辺にリード端子を配列した複数の基板
の電子部品実装面を、リード端子のある辺を互いに平行
にして対向させ、両基板の対向する面の間に両基板上の
電子部品を囲むように枠型の封止カバーを挟み、電子部
品を気密封止した。
を封止する場合に、厚さを増やすことなく実装可能な電
子部品の数を増やすことができ、リード端子の数も大幅
に増やすことができる電子部品のパッケージを提供す
る。 【構成】 1つの辺にリード端子を配列した複数の基板
の電子部品実装面を、リード端子のある辺を互いに平行
にして対向させ、両基板の対向する面の間に両基板上の
電子部品を囲むように枠型の封止カバーを挟み、電子部
品を気密封止した。
Description
【0001】
【産業上の利用分野】本発明は、SIP型のハイブリッ
ドICなどの電子部品を封止するパッケージに関するも
のである。
ドICなどの電子部品を封止するパッケージに関するも
のである。
【0002】
【従来の技術】プリント配線板は近年高密度実装化が著
しく進みつつあり、これに伴い実装部品の小型化に対す
る要求もますます大きくなっている。
しく進みつつあり、これに伴い実装部品の小型化に対す
る要求もますます大きくなっている。
【0003】一方ハイブリッドICにおいては、SIP
(シングル・インライン・パッケージ)やDIP(デュ
アル・インライン・パッケージ)などのパッケージがあ
る。SIPは基板の1の辺に沿ってリード端子を配列
し、基板をプリント配線板の上に立てて実装するもので
ある。従ってプリント配線板上での占有面積が極めて小
さくなるが高さは高くなる。DIPは基板の対向する2
辺に沿ってリード端子を配列したもので、この基板はプ
リント配線板と平行にして実装するため、高さは低くな
るがプリント配線板上での占有面積が大きくなる。
(シングル・インライン・パッケージ)やDIP(デュ
アル・インライン・パッケージ)などのパッケージがあ
る。SIPは基板の1の辺に沿ってリード端子を配列
し、基板をプリント配線板の上に立てて実装するもので
ある。従ってプリント配線板上での占有面積が極めて小
さくなるが高さは高くなる。DIPは基板の対向する2
辺に沿ってリード端子を配列したもので、この基板はプ
リント配線板と平行にして実装するため、高さは低くな
るがプリント配線板上での占有面積が大きくなる。
【0004】SIP型の封止パッケージは図6、図7に
示す基板10の片面(図7の(A))または両面(図7
の(B))に電子部品12を実装し、これらの電子部品
12を囲むようにキャップ14を基板10に封着するも
のである。16は基板10の1つの片に突設されたリー
ド端子である。
示す基板10の片面(図7の(A))または両面(図7
の(B))に電子部品12を実装し、これらの電子部品
12を囲むようにキャップ14を基板10に封着するも
のである。16は基板10の1つの片に突設されたリー
ド端子である。
【0005】例えば基板10はセラミック板や金属板や
プリント配線板で作られ、セラミック板の基板10に対
しては金属製のキャップ14をはんだ(Pb /Sn な
ど)、銀ろう(Ag /Sn 、Ag /Si など)などで基
板10に封着する。この場合、キャップ14を金属製と
して低融点ガラスや銀ろうや樹脂などを用いて基板10
に封着することもある。また金属製の基板10に対して
は金属製のキャップ14をプロジェクション溶接やシー
ム溶接あるいはレーザ溶接などの電気溶接により封着す
る。セラミック基板10に金属のシールリングを接着
し、このシールリングに金属製キャップ14を電気溶接
することもある。
プリント配線板で作られ、セラミック板の基板10に対
しては金属製のキャップ14をはんだ(Pb /Sn な
ど)、銀ろう(Ag /Sn 、Ag /Si など)などで基
板10に封着する。この場合、キャップ14を金属製と
して低融点ガラスや銀ろうや樹脂などを用いて基板10
に封着することもある。また金属製の基板10に対して
は金属製のキャップ14をプロジェクション溶接やシー
ム溶接あるいはレーザ溶接などの電気溶接により封着す
る。セラミック基板10に金属のシールリングを接着
し、このシールリングに金属製キャップ14を電気溶接
することもある。
【0006】
【従来技術の問題点】基板10の片面だけに電子部品1
2を実装する図7の(A)に示す構造のものでは、パッ
ケージの寸法が小型化の要求により制限されている場合
には、実装可能な電子部品12の数が制限されるという
問題がある。
2を実装する図7の(A)に示す構造のものでは、パッ
ケージの寸法が小型化の要求により制限されている場合
には、実装可能な電子部品12の数が制限されるという
問題がある。
【0007】また基板10の両面に電子部品12を実装
した図7の(B)に示す構造のものでは、基板10の両
面にキャップ14を封止しなければならない。このため
パッケージの厚さが増えると共に、リード端子16を基
板10の1つの辺にのみ設けるためにリード端子16の
数に制約がある、という問題がある。
した図7の(B)に示す構造のものでは、基板10の両
面にキャップ14を封止しなければならない。このため
パッケージの厚さが増えると共に、リード端子16を基
板10の1つの辺にのみ設けるためにリード端子16の
数に制約がある、という問題がある。
【0008】
【発明の目的】本発明はこのような事情に鑑みなされた
ものであり、厚さを増やすことなく実装可能な電子部品
の数を増やすことができ、リード端子の数も大幅に増や
すことができる電子部品のパッケージを提供することを
目的とする。
ものであり、厚さを増やすことなく実装可能な電子部品
の数を増やすことができ、リード端子の数も大幅に増や
すことができる電子部品のパッケージを提供することを
目的とする。
【0009】
【発明の構成】本発明によればこの目的は、1つの辺に
リード端子を配列した複数の基板の電子部品実装面を、
前記リード端子のある辺を互いに平行にして対向させ、
両基板の対向する面の間に両基板上の前記電子部品を囲
むように枠型の封止カバーを挟み、前記電子部品を気密
封止したことを特徴とする電子部品のパッケージにより
達成される。
リード端子を配列した複数の基板の電子部品実装面を、
前記リード端子のある辺を互いに平行にして対向させ、
両基板の対向する面の間に両基板上の前記電子部品を囲
むように枠型の封止カバーを挟み、前記電子部品を気密
封止したことを特徴とする電子部品のパッケージにより
達成される。
【0010】
【実施例】図1は本発明をハイブリッドICに適用した
一実施例の外観を示す斜視図、図2はその側断面図であ
る。
一実施例の外観を示す斜視図、図2はその側断面図であ
る。
【0011】これらの図において10A、10Aは同一
寸法の基板であり、これらは前記図6、7において説明
した基板10と基本的に同一のものである。これらの基
板10A、10Aは、それぞれ片面に電子部品12が実
装されている。
寸法の基板であり、これらは前記図6、7において説明
した基板10と基本的に同一のものである。これらの基
板10A、10Aは、それぞれ片面に電子部品12が実
装されている。
【0012】両基板10A、10Aは、この電子部品1
2を実装した面(電子部品実装面)が対向しかつリード
端子16、16を有する辺が平行に対向するように保持
される。14Aは枠型の封止カバーである。この封止カ
バー14Aは前記図6、7で説明したキャップ14と同
様な材料を用いて枠型に作られ、基板10A、10Aの
外形寸法より僅かに小さい開口部を両側に有する。
2を実装した面(電子部品実装面)が対向しかつリード
端子16、16を有する辺が平行に対向するように保持
される。14Aは枠型の封止カバーである。この封止カ
バー14Aは前記図6、7で説明したキャップ14と同
様な材料を用いて枠型に作られ、基板10A、10Aの
外形寸法より僅かに小さい開口部を両側に有する。
【0013】この枠型カバー14Aは両基板10A、1
0Aの間に挟まれ、両基板10A、10Aに封着され
る。例えば基板10A、10Aがセラミック製であり、
枠型カバー14Aが金属製である時には、はんだや銀ろ
うなどを用いて封着される。
0Aの間に挟まれ、両基板10A、10Aに封着され
る。例えば基板10A、10Aがセラミック製であり、
枠型カバー14Aが金属製である時には、はんだや銀ろ
うなどを用いて封着される。
【0014】図3は、銀ろうを用いる場合の溶接部の構
造を説明するための拡大図である。まずセラミックの基
板10A、10Aには銀ろう18、18を用いてシール
リング(ウェルドリング)20、20が溶接される。こ
れらシールリング20、20間に挟むように金属製の枠
型カバー14Aが保持される。シールリング20、20
やこの枠型カバー14Aは、基板10A、10Aのセラ
ミックと熱膨張係数がほぼ等しいコバールあるいはFe
/Ni 42アロイなどで作られている。
造を説明するための拡大図である。まずセラミックの基
板10A、10Aには銀ろう18、18を用いてシール
リング(ウェルドリング)20、20が溶接される。こ
れらシールリング20、20間に挟むように金属製の枠
型カバー14Aが保持される。シールリング20、20
やこの枠型カバー14Aは、基板10A、10Aのセラ
ミックと熱膨張係数がほぼ等しいコバールあるいはFe
/Ni 42アロイなどで作られている。
【0015】そしてこの枠型カバー14Aの開口縁はシ
ールリング20、20に溶接されるが、この場合には図
3に示すようにこの溶接部分にレーザ光22を照射しレ
ーザ溶接法を用いることができる。
ールリング20、20に溶接されるが、この場合には図
3に示すようにこの溶接部分にレーザ光22を照射しレ
ーザ溶接法を用いることができる。
【0016】はんだを用いて枠型カバー14Aを溶接す
る場合には、基板10A、10Aに予めはんだを供給し
ておき、枠型カバー14Aをこのはんだに押圧した状態
で全体を加熱しはんだを溶融させる。
る場合には、基板10A、10Aに予めはんだを供給し
ておき、枠型カバー14Aをこのはんだに押圧した状態
で全体を加熱しはんだを溶融させる。
【0017】基板10A、10A、枠型カバー14Aの
材質は前記実施例に限定されるものでないことは勿論で
あり、使用する材料に応じて溶接法も適宜変更すべきで
ある。
材質は前記実施例に限定されるものでないことは勿論で
あり、使用する材料に応じて溶接法も適宜変更すべきで
ある。
【0018】図4は本発明をハイブリッドICに適用し
た他の実施例の断面図である。この実施例は両面を電子
部品実装面とした基板10B、10Bを対向させ、両基
板10B、10Bの間を枠型カバー14Aにより封止す
ると共に、両基板10B、10Bが対向しない外側の面
には、前記図6、7で説明したキャップ14と同一構造
の蓋状のキャップ14B、14Bを被せて気密封止し
た。
た他の実施例の断面図である。この実施例は両面を電子
部品実装面とした基板10B、10Bを対向させ、両基
板10B、10Bの間を枠型カバー14Aにより封止す
ると共に、両基板10B、10Bが対向しない外側の面
には、前記図6、7で説明したキャップ14と同一構造
の蓋状のキャップ14B、14Bを被せて気密封止し
た。
【0019】図5はさらに他の実施例の断面図である。
この実施例は片面実装の2枚の基板10A、10Aの間
に、両面実装の1枚の基板10Bを配置し、各基板10
A、10B、10Aの間を、枠型カバー14A、14A
で封止した。なお図3、4、5においては図1、2と同
一部分に同一符号を付したからその説明は繰り返えさな
い。
この実施例は片面実装の2枚の基板10A、10Aの間
に、両面実装の1枚の基板10Bを配置し、各基板10
A、10B、10Aの間を、枠型カバー14A、14A
で封止した。なお図3、4、5においては図1、2と同
一部分に同一符号を付したからその説明は繰り返えさな
い。
【0020】図4の実施例においては2枚の両面実装の
基板10B、10Bを用いているが、一方を片面実装の
基板10Aとしてもよい。図5の実施例において、基板
10Aの数を3枚以上に増やしてもよく、外側に両面実
装の基板10Bが配置される時には図4の実施例のよう
に、この外側に表れた実装面をキャップ14で封止す
る。
基板10B、10Bを用いているが、一方を片面実装の
基板10Aとしてもよい。図5の実施例において、基板
10Aの数を3枚以上に増やしてもよく、外側に両面実
装の基板10Bが配置される時には図4の実施例のよう
に、この外側に表れた実装面をキャップ14で封止す
る。
【0021】また以上の実施例はハイブリッドICに本
発明を適用したものであるが、本発明のパッケージで封
止される電子部品はこれに限定されるものではない。例
えば半導体素子のみからなるIC、チップ型コンデンサ
などのみからなる電子部品、トランジスタアレーなどの
電子部品を封止するものであってもよい。
発明を適用したものであるが、本発明のパッケージで封
止される電子部品はこれに限定されるものではない。例
えば半導体素子のみからなるIC、チップ型コンデンサ
などのみからなる電子部品、トランジスタアレーなどの
電子部品を封止するものであってもよい。
【0022】
【発明の効果】請求項1の発明は以上のように、一辺に
リード端子を持つ基板の電子部品実装面を、リード端子
のある辺を平行にして対向させ、対向する面の間に枠型
の封止カバーを挟み封止するものであるから、従来のS
IP型のハイブリッドICなどのパッケージに比べてパ
ッケージの厚さを増やすことなく実装可能な電子部品の
数を増やすことができる。また各基板ごとにリード端子
を持つから、リード端子数も大幅に増やすことができ
る。
リード端子を持つ基板の電子部品実装面を、リード端子
のある辺を平行にして対向させ、対向する面の間に枠型
の封止カバーを挟み封止するものであるから、従来のS
IP型のハイブリッドICなどのパッケージに比べてパ
ッケージの厚さを増やすことなく実装可能な電子部品の
数を増やすことができる。また各基板ごとにリード端子
を持つから、リード端子数も大幅に増やすことができ
る。
【0023】ここに片面実装の基板を2枚対向させて、
両基板の間を枠型カバーで封止するものであってもよい
(請求項2)。しかし基板の数を3枚以上に増やして各
基板間を同様に枠型カバーで封止したり(請求項3)、
そのうち少くとも1枚の両面実装基板を外側に配置して
外側になる実装面にはこの面の電子部品を覆うキャップ
を被せて封止することができる(請求項4)。
両基板の間を枠型カバーで封止するものであってもよい
(請求項2)。しかし基板の数を3枚以上に増やして各
基板間を同様に枠型カバーで封止したり(請求項3)、
そのうち少くとも1枚の両面実装基板を外側に配置して
外側になる実装面にはこの面の電子部品を覆うキャップ
を被せて封止することができる(請求項4)。
【図1】本発明の一実施例の斜視図
【図2】その断面図
【図3】他の実施例の断面図
【図4】他の実施例の断面図
【図5】他の実施例の断面図
【図6】従来のSIP型ハイブリッドICの斜視図
【図7】同じく断面図
10A 片面実装の基板 10B 両面実装の基板 12 電子部品 14A 枠型カバー 14B キャップ 16 リード端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 25/18
Claims (4)
- 【請求項1】 1つの辺にリード端子を配列した複数の
基板の電子部品実装面を、前記リード端子のある辺を互
いに平行にして対向させ、両基板の対向する面の間に両
基板上の前記電子部品を囲むように枠型の封止カバーを
挟み、前記電子部品を封止したことを特徴とする電子部
品のパッケージ。 - 【請求項2】 片面だけを電子部品実装面とした2枚の
基板を対向させ、両基板間に封止カバーを挟み封止した
請求項1の電子部品のパッケージ。 - 【請求項3】 3枚以上の基板の間にそれぞれ枠型カバ
ーを挟み各基板の間を封止した請求項1の電子部品のパ
ッケージ。 - 【請求項4】 少くとも1枚の基板には両面に電子部品
が実装され、他の基板に対向しない電子部品実装面に
は、この電子部品実装面を覆うキャップを被せ封止した
請求項1または3の電子部品のパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30446892A JPH06132445A (ja) | 1992-10-19 | 1992-10-19 | 電子部品のパッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30446892A JPH06132445A (ja) | 1992-10-19 | 1992-10-19 | 電子部品のパッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06132445A true JPH06132445A (ja) | 1994-05-13 |
Family
ID=17933385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30446892A Pending JPH06132445A (ja) | 1992-10-19 | 1992-10-19 | 電子部品のパッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06132445A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5623395A (en) * | 1995-12-15 | 1997-04-22 | Mitsubishi Semiconductor America, Inc. | Integrated circuit package assembly |
US5790381A (en) * | 1995-12-15 | 1998-08-04 | Mitsubishi Semiconductor America, Inc. | Integrated circuit package assembly |
JP2009009979A (ja) * | 2007-06-26 | 2009-01-15 | Isahaya Electronics Corp | 半導体装置 |
-
1992
- 1992-10-19 JP JP30446892A patent/JPH06132445A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5623395A (en) * | 1995-12-15 | 1997-04-22 | Mitsubishi Semiconductor America, Inc. | Integrated circuit package assembly |
US5790381A (en) * | 1995-12-15 | 1998-08-04 | Mitsubishi Semiconductor America, Inc. | Integrated circuit package assembly |
JP2009009979A (ja) * | 2007-06-26 | 2009-01-15 | Isahaya Electronics Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0594395B1 (en) | Semiconductor power module | |
US5637828A (en) | High density semiconductor package | |
US4748538A (en) | Semiconductor module | |
US3681513A (en) | Hermetic power package | |
JPH10335580A (ja) | 半導体パッケージおよびこれを用いた半導体モジュール | |
US4272644A (en) | Electronic hybrid circuit package | |
JPH0621257A (ja) | 半導体装置、cob基板、tab基板及びリードフレーム | |
JPH06132445A (ja) | 電子部品のパッケージ | |
JP2534881B2 (ja) | 気密封止回路装置 | |
JPH0730215A (ja) | 混成集積回路装置 | |
JP2849479B2 (ja) | 半導体装置のパッケージ構造 | |
JP2000058692A (ja) | 電子部品用パッケージ | |
JPH05259739A (ja) | 発振ユニット | |
EP0525651B1 (en) | Package structure for one or more IC chips | |
JP2668995B2 (ja) | 半導体装置 | |
JP2977049B2 (ja) | 面実装用電子機能回路装置 | |
WO2011108051A1 (ja) | 半導体装置 | |
EP0081419A2 (en) | High lead count hermetic mass bond integrated circuit carrier | |
JP2721748B2 (ja) | Ic用メタルパッケージ | |
JP3201893B2 (ja) | 半導体レーザ装置 | |
JPH0196952A (ja) | 気密封止チツプキヤリア | |
JP2782640B2 (ja) | 半導体装置の内部接続構造 | |
JP3434406B2 (ja) | パッケージの製造方法 | |
JPH0347585B2 (ja) | ||
JPH0794670A (ja) | 混成集積回路装置 |