JP3512296B2 - フェージング等化器 - Google Patents
フェージング等化器Info
- Publication number
- JP3512296B2 JP3512296B2 JP05135896A JP5135896A JP3512296B2 JP 3512296 B2 JP3512296 B2 JP 3512296B2 JP 05135896 A JP05135896 A JP 05135896A JP 5135896 A JP5135896 A JP 5135896A JP 3512296 B2 JP3512296 B2 JP 3512296B2
- Authority
- JP
- Japan
- Prior art keywords
- fading
- symbol
- signal
- equalizer
- symbol sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/005—Control of transmission; Equalising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
- H04L2025/03375—Passband transmission
- H04L2025/03401—PSK
Description
【０００１】
【発明の属する技術分野】本発明は、フェージング等化
器に関する。特に、移動体通信などのレイリー（一様）
フェージング環境で通信を行う受信器の復調器部に用い
られるフェージング等化器に関する。
器に関する。特に、移動体通信などのレイリー（一様）
フェージング環境で通信を行う受信器の復調器部に用い
られるフェージング等化器に関する。
【０００２】
【従来の技術】近年、移動体通信の普及にともないデー
タ通信などの高品質（小さな誤り率）伝送が要求されて
いる。しかしながら移動しながらの通信においては、ド
ップラーシフトによる一様フェージングの影響を受け
る。したがって、たとえ平均受信信号レベル（Ｓ／Ｎ）
の高い通信においても、回線品質が向上せず、データ伝
送効率は改善しなかった。
タ通信などの高品質（小さな誤り率）伝送が要求されて
いる。しかしながら移動しながらの通信においては、ド
ップラーシフトによる一様フェージングの影響を受け
る。したがって、たとえ平均受信信号レベル（Ｓ／Ｎ）
の高い通信においても、回線品質が向上せず、データ伝
送効率は改善しなかった。
【０００３】いま直交検波出力であるシンボル系列をＩ
（ｎ）、Ｑ（ｎ）〔ｎ、自然数〕とし、このシンボル系
列と同期したシンボルレートＲS の整数倍の周波数のク
ロックをＳCLK とし、想定する最大フェージング周波数
( またはドップラー周波数とも呼ぶ) をＦmax として考
える。
（ｎ）、Ｑ（ｎ）〔ｎ、自然数〕とし、このシンボル系
列と同期したシンボルレートＲS の整数倍の周波数のク
ロックをＳCLK とし、想定する最大フェージング周波数
( またはドップラー周波数とも呼ぶ) をＦmax として考
える。
【０００４】従来の復調器においては、一様フェージン
グに比較的強い遅延検波方式が採用されてきた。送信側
で１／（２Ｆmax ）以下の間隔で既知信号を挿入し、受
信側でこの既知信号を利用してフェージング補償を行う
方式が存在していた。
グに比較的強い遅延検波方式が採用されてきた。送信側
で１／（２Ｆmax ）以下の間隔で既知信号を挿入し、受
信側でこの既知信号を利用してフェージング補償を行う
方式が存在していた。
【０００５】
【発明が解決しようとする課題】しかしながら、遅延検
波方式を用いた場合には平均受信レベルが高くても回線
品質（ビット誤り率）が向上しない（誤り率のフロア現
象）という問題があった。
波方式を用いた場合には平均受信レベルが高くても回線
品質（ビット誤り率）が向上しない（誤り率のフロア現
象）という問題があった。
【０００６】また既知信号を挿入するフェージング補償
方式では、誤り率のフロア現象は回避できるが、既知信
号の分だけ伝送効率が減少するという問題があった。
方式では、誤り率のフロア現象は回避できるが、既知信
号の分だけ伝送効率が減少するという問題があった。
【０００７】したがって、本発明の目的は、既知信号の
挿入なしに誤り率のフロア現象を回避するフェージング
等化器を提供することにある。
挿入なしに誤り率のフロア現象を回避するフェージング
等化器を提供することにある。
【０００８】
【課題を解決するための手段】上記本発明の課題を解決
する請求項１のフェージング等化器は、直交検波出力で
あるシンボル系列をＩ（ｎ），Ｑ（ｎ）（ｎ：自然
数）、想定最大フェージング周波数をＦmax とし、無線
周波数の搬送波の位相、振幅またはその両方に情報をの
せて伝送される変調波を復調するフェージング等化器に
おいて、１／（２Ｆmax ）以下の時間間隔でシンボル系
列より信号をサンプルするシンボル抽出器と、仮定した
送信信号、尤度判定された信号及び抽出したシンボルか
らフェージングベクトル系列Ｆv （ｎ）を計算するＮ個
（全ての送信信号の組み合わせ数に対応）のフェージン
ング推定器と、該フェージンング推定器により推定した
フェージングを用いてシンボル系列のフェージング補償
を行うＮ個の補償器と、Ｎ個のフェージング補償された
シンボル系列より１個の系列を選択する選択器を有す
る。
する請求項１のフェージング等化器は、直交検波出力で
あるシンボル系列をＩ（ｎ），Ｑ（ｎ）（ｎ：自然
数）、想定最大フェージング周波数をＦmax とし、無線
周波数の搬送波の位相、振幅またはその両方に情報をの
せて伝送される変調波を復調するフェージング等化器に
おいて、１／（２Ｆmax ）以下の時間間隔でシンボル系
列より信号をサンプルするシンボル抽出器と、仮定した
送信信号、尤度判定された信号及び抽出したシンボルか
らフェージングベクトル系列Ｆv （ｎ）を計算するＮ個
（全ての送信信号の組み合わせ数に対応）のフェージン
ング推定器と、該フェージンング推定器により推定した
フェージングを用いてシンボル系列のフェージング補償
を行うＮ個の補償器と、Ｎ個のフェージング補償された
シンボル系列より１個の系列を選択する選択器を有す
る。
【０００９】更に請求項２のフェージング等化器は、直
交検波出力であるシンボル系列をＩ（ｎ），Ｑ（ｎ）
（ｎ：自然数）、想定最大フェージング周波数をＦmax
とし、無線周波数の搬送波の位相、振幅またはその両方
に情報をのせて伝送される変調波を復調するフェージン
グ等化器において、１／（２Ｆmax ）以下の時間間隔で
シンボル系列より信号をサンプルするシンボル抽出器
と、仮定した送信信号、尤度判定された信号及び抽出し
たシンボルからフェージングベクトル系列Ｆv （ｎ）を
計算するＮ個（全ての送信信号の組み合わせ数に対応）
のフェージンング推定器と、該フェージンング推定器に
より推定したフェージングを用いてシンボル系列のフェ
ージング補償を行うＮ個の補償器と、該尤度判定された
信号を元にフェージング推定を行う第二のフェージング
推定器と、該第二のフェージング推定器からの推定デー
タから該直交検波出力であるシンボル系列に対し、フェ
ージング補償を行う第二の補償器とを有する。
交検波出力であるシンボル系列をＩ（ｎ），Ｑ（ｎ）
（ｎ：自然数）、想定最大フェージング周波数をＦmax
とし、無線周波数の搬送波の位相、振幅またはその両方
に情報をのせて伝送される変調波を復調するフェージン
グ等化器において、１／（２Ｆmax ）以下の時間間隔で
シンボル系列より信号をサンプルするシンボル抽出器
と、仮定した送信信号、尤度判定された信号及び抽出し
たシンボルからフェージングベクトル系列Ｆv （ｎ）を
計算するＮ個（全ての送信信号の組み合わせ数に対応）
のフェージンング推定器と、該フェージンング推定器に
より推定したフェージングを用いてシンボル系列のフェ
ージング補償を行うＮ個の補償器と、該尤度判定された
信号を元にフェージング推定を行う第二のフェージング
推定器と、該第二のフェージング推定器からの推定デー
タから該直交検波出力であるシンボル系列に対し、フェ
ージング補償を行う第二の補償器とを有する。
【００１０】請求項３のフェージング等化器は、請求項
１のフェージング等化器において、更に、受信信号レベ
ルを測定する信号レベル検出器と、該検出信号レベルと
設定値とを比較する第一の比較器と、フェージング周波
数を検出するフェージング検出器と、該検出したフェー
ジング周波数と設定値とを比較する第二の比較器と、前
記選択器からのフェージング補償シンボル系列と、直交
検波出力のシンボル系列とを選択出力する第二の選択器
を有する。
１のフェージング等化器において、更に、受信信号レベ
ルを測定する信号レベル検出器と、該検出信号レベルと
設定値とを比較する第一の比較器と、フェージング周波
数を検出するフェージング検出器と、該検出したフェー
ジング周波数と設定値とを比較する第二の比較器と、前
記選択器からのフェージング補償シンボル系列と、直交
検波出力のシンボル系列とを選択出力する第二の選択器
を有する。
【００１１】請求項４のフェージング等化器は、請求項
２のフェージング等化器において、更に、受信信号レベ
ルを測定する信号レベル検出器と、該検出信号レベルと
設定値とを比較する第一の比較器と、フェージング周波
数を検出するフェージング検出器と、該検出したフェー
ジング周波数と設定値とを比較する第二の比較器と、前
記第二の補償器からのフェージング補償シンボル系列
と、直交検波出力のシンボル系列とを選択出力する第二
の選択器を有する。
２のフェージング等化器において、更に、受信信号レベ
ルを測定する信号レベル検出器と、該検出信号レベルと
設定値とを比較する第一の比較器と、フェージング周波
数を検出するフェージング検出器と、該検出したフェー
ジング周波数と設定値とを比較する第二の比較器と、前
記第二の補償器からのフェージング補償シンボル系列
と、直交検波出力のシンボル系列とを選択出力する第二
の選択器を有する。
【００１２】請求項５のフェージング等化器は、直交検
波出力であるシンボル系列をＩ（ｎ），Ｑ（ｎ）（ｎ：
然数）、想定最大フェージング周波数をＦmax とし、無
線周波数の搬送波の位相、振幅またはその両方に情報を
のせて伝送される変調波を復調するフェージング等化器
において、１／（２Ｆmax ）以下の時間間隔でシンボル
系列より信号をサンプルするシンボル抽出器と、仮定し
た送信信号、尤度判定された信号及び抽出したシンボル
からフェージングベクトル系列Ｆv （ｎ）を計算するＮ
個（全ての送信信号の組み合わせ数に対応）のフェージ
ンング推定器と、該フェージンング推定器により推定し
たフェージングを用いてシンボル系列のフェージング補
償を行うＮ個の補償器と、該補償器に入力するＩ
（ｎ），Ｑ（ｎ）のタイミングを合わせる第一の遅延器
と、Ｎ個のフェージング補償されたシンボル系列より１
個の系列を選択する選択器と、該Ｎ個のフェージング補
償されたシンボル系列と該選択器に対する選択信号との
タイミングを合わせるＮ個の第二の遅延器と、該選択器
に対する選択信号を発生させる最尤判定器とを有する。
波出力であるシンボル系列をＩ（ｎ），Ｑ（ｎ）（ｎ：
然数）、想定最大フェージング周波数をＦmax とし、無
線周波数の搬送波の位相、振幅またはその両方に情報を
のせて伝送される変調波を復調するフェージング等化器
において、１／（２Ｆmax ）以下の時間間隔でシンボル
系列より信号をサンプルするシンボル抽出器と、仮定し
た送信信号、尤度判定された信号及び抽出したシンボル
からフェージングベクトル系列Ｆv （ｎ）を計算するＮ
個（全ての送信信号の組み合わせ数に対応）のフェージ
ンング推定器と、該フェージンング推定器により推定し
たフェージングを用いてシンボル系列のフェージング補
償を行うＮ個の補償器と、該補償器に入力するＩ
（ｎ），Ｑ（ｎ）のタイミングを合わせる第一の遅延器
と、Ｎ個のフェージング補償されたシンボル系列より１
個の系列を選択する選択器と、該Ｎ個のフェージング補
償されたシンボル系列と該選択器に対する選択信号との
タイミングを合わせるＮ個の第二の遅延器と、該選択器
に対する選択信号を発生させる最尤判定器とを有する。
【００１３】請求項６のフェージング等化器は、請求項
１、２、３または５のフェージング等化器において、前
記シンボル抽出器は、複数段のＤ−ＦＦで構成される。
１、２、３または５のフェージング等化器において、前
記シンボル抽出器は、複数段のＤ−ＦＦで構成される。
【００１４】請求項７のフェージング等化器は、請求項
６において、前記Ｎ個のフェージンング推定器の各々
は、前記複数段のＤ−ＦＦの各々の出力と、前記シンボ
ル系列のサンプリング信号との割り算を求める割り算回
路と、フィルタのインパルス応答を格納するＲＯＭと、
該割り算回路の出力と該ＲＯＭからのインパルス応答と
を掛け算する掛け算回路とを有する。
６において、前記Ｎ個のフェージンング推定器の各々
は、前記複数段のＤ−ＦＦの各々の出力と、前記シンボ
ル系列のサンプリング信号との割り算を求める割り算回
路と、フィルタのインパルス応答を格納するＲＯＭと、
該割り算回路の出力と該ＲＯＭからのインパルス応答と
を掛け算する掛け算回路とを有する。
【００１５】請求項８のフェージング等化器は、請求項
７のフェージング等化器において、前記Ｎ個のフェージ
ンング推定器に対し、１つの共通な前記ＲＯＭが設けら
れる。
７のフェージング等化器において、前記Ｎ個のフェージ
ンング推定器に対し、１つの共通な前記ＲＯＭが設けら
れる。
【００１６】請求項９のフェージング等化器は、請求項
７のフェージング等化器において、前記割り算回路と前
記掛け算回路が共通な乗除算回路で構成される。
７のフェージング等化器において、前記割り算回路と前
記掛け算回路が共通な乗除算回路で構成される。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。尚、図において同一または
類似のものには、同一の参照番号及び参照記号を付して
説明する。
て図面を参照して説明する。尚、図において同一または
類似のものには、同一の参照番号及び参照記号を付して
説明する。
【００１８】ここで、本発明の実施の形態の説明に先立
って、本発明の理解の為に、従来技術において、まず誤
り率のフロア現象が発生する理由をＱＰＳＫ（Qurdratu
re Phase Shift Keying ) 変調方式を例にして説明す
る。次に既知信号が挿入されていれば誤り率のフロア現
象を回避できる理由も同様に説明する。 〔誤り率のフロア現象の発生理由〕フェージングがなか
った場合のＱＰＳＫ復調器の直交検波器出力のシンボル
系列をｉ（ｎ）、ｑ（ｎ）とし、フェージングベクトル
をｆv （ｎ）〔但し、ｎは自然数〕とすると、Ｉ
（ｎ），Ｑ（ｎ）は以下の式(1) 〜(3) のように記述で
きる。ここでは雑音はない（Ｓ／Ｎは十分に大きい）と
仮定する。
って、本発明の理解の為に、従来技術において、まず誤
り率のフロア現象が発生する理由をＱＰＳＫ（Qurdratu
re Phase Shift Keying ) 変調方式を例にして説明す
る。次に既知信号が挿入されていれば誤り率のフロア現
象を回避できる理由も同様に説明する。 〔誤り率のフロア現象の発生理由〕フェージングがなか
った場合のＱＰＳＫ復調器の直交検波器出力のシンボル
系列をｉ（ｎ）、ｑ（ｎ）とし、フェージングベクトル
をｆv （ｎ）〔但し、ｎは自然数〕とすると、Ｉ
（ｎ），Ｑ（ｎ）は以下の式(1) 〜(3) のように記述で
きる。ここでは雑音はない（Ｓ／Ｎは十分に大きい）と
仮定する。
【００１９】
【数１】
【００２０】次に、遅延検波出力Ｉd （ｎ）、Ｑ
d （ｎ）は次の式(4) 、(5) に示すように記述できる。
d （ｎ）は次の式(4) 、(5) に示すように記述できる。
【００２１】
【数２】
【００２２】ここで、式(4) 、(5) に式(2) 、(3) を代
入すると、以下の式(6) 、(7) を得る。
入すると、以下の式(6) 、(7) を得る。
【００２３】
【数３】
【００２４】上記式(6) 、(7) から、雑音なしと仮定し
てもｆv （ｎ）／ｆv （ｎ−１）の位相成分が±π／４
の範囲になければ、Ｉd （ｎ），Ｑd （ｎ）両方もしく
は、どちらか一方が誤る。したがって、Ｓ／Ｎを向上さ
せても誤り率が改善されない現象（誤り率のフロア現
象）が説明できる。 〔既知信号挿入により誤り率のフロア現象が回避できる
理由〕まず、１／（２Ｆmax ）以下の間隔で既知信号が
挿入されているとする。つぎに、説明を簡単にするため
に既知信号が等間隔で挿入されているとする。したがっ
て、送信系列内の既知信号は式(8)のように記述でき
る。
てもｆv （ｎ）／ｆv （ｎ−１）の位相成分が±π／４
の範囲になければ、Ｉd （ｎ），Ｑd （ｎ）両方もしく
は、どちらか一方が誤る。したがって、Ｓ／Ｎを向上さ
せても誤り率が改善されない現象（誤り率のフロア現
象）が説明できる。 〔既知信号挿入により誤り率のフロア現象が回避できる
理由〕まず、１／（２Ｆmax ）以下の間隔で既知信号が
挿入されているとする。つぎに、説明を簡単にするため
に既知信号が等間隔で挿入されているとする。したがっ
て、送信系列内の既知信号は式(8)のように記述でき
る。
【００２５】
ｉ（ｍｋ）＋ｊｑ（ｍｋ）＝Ｕi ＋ｊＵq (8)
ここで、ｍは既知信号の挿入間隔であり、ｋは自然数で
ある。これよりフェージングｆv （ｍｋ）が確定でき
る。
ある。これよりフェージングｆv （ｍｋ）が確定でき
る。
【００２６】
ｆv （ｍｋ）＝（Ｉ（ｍｋ）＋ｊＱ（ｍｋ））／（Ｕi ＋ｊＵq ） (9)
式(9) により、ｆv （ｍｋ）が確定できればナイキスト
の定理より、このｆv（ｍｋ）を式(10)で示すように、
適当な低域フィルタに入力することによって、全てのｆ
v （ｎ）が求まる。
の定理より、このｆv（ｍｋ）を式(10)で示すように、
適当な低域フィルタに入力することによって、全てのｆ
v （ｎ）が求まる。
【００２７】
【数４】
【００２８】ここでｇはｍ以下の自然数であり、ａ（
）は低域のフィルタのインパルス応答である。式(10)
は無限大の積和回数（フェージング推定に必要なサンプ
ル数ｒ＝∞）が必要であるが、無視できる程度で演算を
打ち切れば良い。
）は低域のフィルタのインパルス応答である。式(10)
は無限大の積和回数（フェージング推定に必要なサンプ
ル数ｒ＝∞）が必要であるが、無視できる程度で演算を
打ち切れば良い。
【００２９】したがって、このようにして求めたｆ
v （ｎ）を式(2)、(3)に代入すればｉ（ｎ），ｑ（ｎ）
を得ることができ、誤り率のフロア現象を回避できる。
ただし、実際には雑音があるため、上述の議論で求める
ことが可能になったｆv （ｎ）は真のＦv （ｎ）の推定
値である。 〔既知信号なしで誤り率のフロア現象を回避できる理
由〕本発明により、既知信号なしで誤り率のフロア現象
を回避できる理由は説明を簡単にするために、式(10)に
必要な積和回数を３回（ｒ＝３、−１＜ｈ＜１）と仮定
する。したがって、式(10)は次の式(11)のようになる。
v （ｎ）を式(2)、(3)に代入すればｉ（ｎ），ｑ（ｎ）
を得ることができ、誤り率のフロア現象を回避できる。
ただし、実際には雑音があるため、上述の議論で求める
ことが可能になったｆv （ｎ）は真のＦv （ｎ）の推定
値である。 〔既知信号なしで誤り率のフロア現象を回避できる理
由〕本発明により、既知信号なしで誤り率のフロア現象
を回避できる理由は説明を簡単にするために、式(10)に
必要な積和回数を３回（ｒ＝３、−１＜ｈ＜１）と仮定
する。したがって、式(10)は次の式(11)のようになる。
【００３０】
【数５】
【００３１】ここで、既知信号が挿入されていない場合
は、ｆv （ｍｋ）は未知である。したがって、本発明で
は最初に、送信可能なすべての信号パターンに対してｆ
v （ｍｋ）を求める。ＱＰＳＫ変調の場合は送信可能な
信号は（１＋ｊ），（−１＋ｊ），（−１−ｊ），（１
−ｊ）の４種類であるから、これらを用いて算出したｆ
v （ｍｋ）をそれぞれｆv （０，ｍｋ），ｆv （１，ｍ
ｋ），ｆv （２，ｍｋ），ｆv （３，ｍｋ）とする。
は、ｆv （ｍｋ）は未知である。したがって、本発明で
は最初に、送信可能なすべての信号パターンに対してｆ
v （ｍｋ）を求める。ＱＰＳＫ変調の場合は送信可能な
信号は（１＋ｊ），（−１＋ｊ），（−１−ｊ），（１
−ｊ）の４種類であるから、これらを用いて算出したｆ
v （ｍｋ）をそれぞれｆv （０，ｍｋ），ｆv （１，ｍ
ｋ），ｆv （２，ｍｋ），ｆv （３，ｍｋ）とする。
【００３２】式(11)に上述の４種類のｆv の全ての組み
合わせを代入すると４3 通りのｆvが計算できる。ここ
で、ｆv （ｖ０，ｍ（ｋ−１），ｆv （ｖ１，ｍｋ），
ｆv（ｖ２，ｍ（ｋ＋１））を用いて計算したｆ
v （ｎ）をｆv （ｖ０，ｖ１，ｖ２，ｎ）（但し、ｖ
０，ｖ１，ｖ２，ｖ３は、それぞれ０ｏｒ１ｏｒ２ｏｒ
３）と記述する。
合わせを代入すると４3 通りのｆvが計算できる。ここ
で、ｆv （ｖ０，ｍ（ｋ−１），ｆv （ｖ１，ｍｋ），
ｆv（ｖ２，ｍ（ｋ＋１））を用いて計算したｆ
v （ｎ）をｆv （ｖ０，ｖ１，ｖ２，ｎ）（但し、ｖ
０，ｖ１，ｖ２，ｖ３は、それぞれ０ｏｒ１ｏｒ２ｏｒ
３）と記述する。
【００３３】これらのｆv （ｖ０，ｖ１，ｖ２，ｎ）を
式(1)に代入すればｍ（ｋ−１）＜ｎ＜ｍｋ−１のｉ
（ｎ），ｑ（ｎ）が算出できる。それらを、それぞれｉ
（ｖ０，ｖ１，ｖ２，ｎ），ｑ（ｖ０，ｖ１，ｖ２，
ｎ）と記述する。したがって、最も尤度を大きくするｖ
０，ｖ１，ｖ２（これをｖ０’，ｖ１’，ｖ２’とす
る）が決定できれば、最も尤度の大きいｉ（ｎ），ｑ
（ｎ）（＝ｉ（ｖ０’，ｖ１’，ｖ２’，ｎ），ｑ（ｖ
０’，ｖ１’，ｖ２’，ｎ））が選択できることにな
る。
式(1)に代入すればｍ（ｋ−１）＜ｎ＜ｍｋ−１のｉ
（ｎ），ｑ（ｎ）が算出できる。それらを、それぞれｉ
（ｖ０，ｖ１，ｖ２，ｎ），ｑ（ｖ０，ｖ１，ｖ２，
ｎ）と記述する。したがって、最も尤度を大きくするｖ
０，ｖ１，ｖ２（これをｖ０’，ｖ１’，ｖ２’とす
る）が決定できれば、最も尤度の大きいｉ（ｎ），ｑ
（ｎ）（＝ｉ（ｖ０’，ｖ１’，ｖ２’，ｎ），ｑ（ｖ
０’，ｖ１’，ｖ２’，ｎ））が選択できることにな
る。
【００３４】次にｖ０’，ｖ１’，ｖ２’を求めるた
め、信号点ｉ（ｖ０，ｖ１，ｖ２，ｎ），ｑ（ｖ０，ｖ
１，ｖ２，ｎ）から最も近いＱＰＳＫの信号点までの距
離ｄ（ｖ０，ｖ１，ｖ２，ｎ）を以下の式(12)のように
計算する。
め、信号点ｉ（ｖ０，ｖ１，ｖ２，ｎ），ｑ（ｖ０，ｖ
１，ｖ２，ｎ）から最も近いＱＰＳＫの信号点までの距
離ｄ（ｖ０，ｖ１，ｖ２，ｎ）を以下の式(12)のように
計算する。
【００３５】
【数６】
【００３６】尚、上記式(12)の代わりに、下記式(13)を
利用してもほぼ同等の特性を得ることを本発明者等は確
認した。
利用してもほぼ同等の特性を得ることを本発明者等は確
認した。
【００３７】
【数７】
【００３８】この距離を１区間（ｍ個）積算した値〔区
間内距離Ｍb （ｖ０，ｖ１，ｖ２，ｋ）〕を以下の式(1
4)のように求める。
間内距離Ｍb （ｖ０，ｖ１，ｖ２，ｋ）〕を以下の式(1
4)のように求める。
【００３９】
【数８】
【００４０】この距離関数Ｍb の値が小さい方が尤度が
大きいので、最小のＭb を与えるｖ０，ｖ１，ｖ２がｖ
０’，ｖ１’，ｖ２’となる。したがって（ｖ０’，ｖ
１’，ｖ２’，ｎ），ｑ（ｖ０’，ｖ１’，ｖ２’，
ｎ）をｍ（ｋ−１）＜ｎ＜ｍｋ−１の範囲で出力として
選択すれば、誤り率のフロア現象を回避できる。
大きいので、最小のＭb を与えるｖ０，ｖ１，ｖ２がｖ
０’，ｖ１’，ｖ２’となる。したがって（ｖ０’，ｖ
１’，ｖ２’，ｎ），ｑ（ｖ０’，ｖ１’，ｖ２’，
ｎ）をｍ（ｋ−１）＜ｎ＜ｍｋ−１の範囲で出力として
選択すれば、誤り率のフロア現象を回避できる。
【００４１】ただし、多くのデジタル変調方式では９０
度や１８０度の位相不確定性を有している。（例えばＱ
ＰＳＫの場合は９０度の位相不確定性がある）ので、式
(11)より以下の式(15)の関係を得る。
度や１８０度の位相不確定性を有している。（例えばＱ
ＰＳＫの場合は９０度の位相不確定性がある）ので、式
(11)より以下の式(15)の関係を得る。
【００４２】
【数９】
【００４３】したがって、式(1) 、(12)、(14)、(15)よ
り以下の式(16)の関係を得る。
り以下の式(16)の関係を得る。
【００４４】
【数１０】
【００４５】よって、式(15)により６４通りあった計算
が１６通りとなる。そのため及びデータの連続性により
ｖ０としては、前時点のｖ１’を使用すればよい。
が１６通りとなる。そのため及びデータの連続性により
ｖ０としては、前時点のｖ１’を使用すればよい。
【００４６】さらに尤度の精度を上げるためには、デー
タの長い連続性を利用する。具体的には区間内距離Ｍb
を積算した経路内距離Ｍp を定義し、Ｍp が最小となる
経路（最大尤度経路）を決定すれば良い。経路内距離は
以下の式(17)で求める。
タの長い連続性を利用する。具体的には区間内距離Ｍb
を積算した経路内距離Ｍp を定義し、Ｍp が最小となる
経路（最大尤度経路）を決定すれば良い。経路内距離は
以下の式(17)で求める。
【００４７】
【数１１】
【００４８】この経路内距離Ｍp の最小値を与える経路
が最大尤度経路となり、その場合のｉ（ｎ），ｑ（ｎ）
をｍ（ｉ−ｃ−１）＜ｎ＜ｍ（ｉ−ｃ）−１の範囲で出
力として選択すれば良い。ただしｃはｃ＝∞（ｉ＝∞）
の時に最尤となるが、実用上は適当な大きさでほぼ同じ
特性が得られる。
が最大尤度経路となり、その場合のｉ（ｎ），ｑ（ｎ）
をｍ（ｉ−ｃ−１）＜ｎ＜ｍ（ｉ−ｃ）−１の範囲で出
力として選択すれば良い。ただしｃはｃ＝∞（ｉ＝∞）
の時に最尤となるが、実用上は適当な大きさでほぼ同じ
特性が得られる。
【００４９】また、まともに最小経路内距離を求めるの
には多くの計算量を必要とするので、ビタビアルゴリス
ム（トレリス線図）を適用する。次にビタビアルゴリス
ムの本発明への応用について述べる。
には多くの計算量を必要とするので、ビタビアルゴリス
ム（トレリス線図）を適用する。次にビタビアルゴリス
ムの本発明への応用について述べる。
【００５０】いま、まともにｍｉｎ（ＭP ）を計算する
にはＤi-1 ＝４i-1 の経路内距離を求め、最小値を探さ
なければならない。これは現実には実現不可能である。
そこで以下に説明するようにしてビタビアルゴリズムを
応用する。
にはＤi-1 ＝４i-1 の経路内距離を求め、最小値を探さ
なければならない。これは現実には実現不可能である。
そこで以下に説明するようにしてビタビアルゴリズムを
応用する。
【００５１】まず最初の３サンプルの時点を考える。
【００５２】ｍｉｎ｛Ｍp (*0,*1,*2)｝（ｍｉｎ｛ｆｕ
ｎｃｔｉｏｎ（＊）｝は＊に可能な全ての値を挿入した
ときの最小値を示す）は式(14)、(16)で１６通りの区間
内距離を計算し最小値を求めることと同じである。した
がって以下に示す（ｉ）〜（iii）の順序で求められ
る。 （ｉ）各経路内距離を式(18)のように求める。ただしＭ
min(w0,w1)＝０とする。
ｎｃｔｉｏｎ（＊）｝は＊に可能な全ての値を挿入した
ときの最小値を示す）は式(14)、(16)で１６通りの区間
内距離を計算し最小値を求めることと同じである。した
がって以下に示す（ｉ）〜（iii）の順序で求められ
る。 （ｉ）各経路内距離を式(18)のように求める。ただしＭ
min(w0,w1)＝０とする。
【００５３】
【数１２】
【００５４】（ii）４通りの小グループに分け、それぞ
れの最小値ｍｉｎ｛Ｍp (*,0,0) ｝、ｍｉｎ｛Ｍp (*,
0,1) ｝、ｍｉｎ｛Ｍp (*,0,2) ｝、ｍｉｎ｛Ｍp (*,0,
3) ｝を算出し、次式(19)のようにＭmin を更新する。
れの最小値ｍｉｎ｛Ｍp (*,0,0) ｝、ｍｉｎ｛Ｍp (*,
0,1) ｝、ｍｉｎ｛Ｍp (*,0,2) ｝、ｍｉｎ｛Ｍp (*,0,
3) ｝を算出し、次式(19)のようにＭmin を更新する。
【００５５】
【数１３】
【００５６】（iii）４通りの小グループ最小値の中か
ら最小値 ｍｉｎ｛Ｍp (*0,*1,*2)｝＝ｍｉｎ｛Ｍmin (0,*3)｝を
求める。
ら最小値 ｍｉｎ｛Ｍp (*0,*1,*2)｝＝ｍｉｎ｛Ｍmin (0,*3)｝を
求める。
【００５７】同様に４サンプル時点を考える。
【００５８】式(1) 、式(14)及び式(19)より各経路内距
離を次の式(20)、(21)のように求める。
離を次の式(20)、(21)のように求める。
【００５９】
【数１４】
【００６０】
【数１５】
【００６１】３サンプル時点と同様にＭｍｉｎを次式(2
2)のように更新する。
2)のように更新する。
【００６２】
【数１６】
【００６３】（iii）ｍｉｎ｛Ｍp (*0,*1,*2,*3) ｝＝
ｍｉｎ｛Ｍmin(0,*4) ｝を求める。
ｍｉｎ｛Ｍmin(0,*4) ｝を求める。
【００６４】したがって、４サンプル時点の経路内最小
距離は式(20)、(22)が示すように４通りの中からの選択
となる。即ち４サンプル時点においても、３サンプル時
点と同様に１６通りの区間内距離を求めるだけで、最小
経路内距離が計算できる。
距離は式(20)、(22)が示すように４通りの中からの選択
となる。即ち４サンプル時点においても、３サンプル時
点と同様に１６通りの区間内距離を求めるだけで、最小
経路内距離が計算できる。
【００６５】ここで式(20)が式(18)と式(19)が式(22)と
同型なことに着目すれば、５サンプル時点の最小経路内
距離を求める計算もそれ以降の時点での計算も同様に行
える。
同型なことに着目すれば、５サンプル時点の最小経路内
距離を求める計算もそれ以降の時点での計算も同様に行
える。
【００６６】よって１６通りの区間距離の計算と、１６
通りの経路内距離の計算だけを行えば何時でも最小経路
内距離が算出できる。以下に一般形で示す。 （ｉ）ｉ＋１サンプル時点を考え、(1) 式、(14)と(19)
より各経路内距離を次式(23)、(24)のように求める。
通りの経路内距離の計算だけを行えば何時でも最小経路
内距離が算出できる。以下に一般形で示す。 （ｉ）ｉ＋１サンプル時点を考え、(1) 式、(14)と(19)
より各経路内距離を次式(23)、(24)のように求める。
【００６７】
【数１７】
【００６８】（ii）Ｍmin を次式(25)のように更新す
る。
る。
【００６９】
【数１８】
【００７０】（iii）最小経路内距離を次式(26)のよう
に求める。
に求める。
【００７１】
ｍｉｎ｛ＭP (*0,*1, …,*i ) ｝= ｍｉｎ｛Ｍmin(* i+1,* i+2)｝・・ (26)
ここで式(23)、(25)の作業は、加算を行い比較をして最
小値を選択することからＡＣＳ（Add Compare Select）
と呼ばれる。しかし式(26)で算出できるのは最小経路内
距離とその経路のｗｉだけであり、ｗi-C-1, ｗi-c ,
ｗi-c+1 ではない。そこで式(25)を求めた時に Ｐm （ｗi-1, ｗi , i-2)= ｗi-2 ・・(27) のように小グループ内での選択の経過を記憶しておく必
要がある。そしてこのＰｍ（パスメモリ）をｃ回過去に
逆上る（トレースバック）ことにより、最尤経路のｗ
i-c-1,ｗi-c , ｗi-c+1 を求め、最尤経路（最小経路内
距離を持つ経路）の出力｛i(ｗi-c-1,ｗi-c ，ｗi-c+1,
ｎ),ｑ（ｗi-c-1,ｗi-c ，ｗi-c+1,ｎ）；ｍ(i-c-1) ＜
ｎ＜ｍ（ｉ−ｃ）−１｝が決定できる。ただし、式(25)
はｗi-1=0の場合であるから、 Ｐｍ（０，ｗi ，ｉ−２）＝ｗi-2 ・・(28) だけしか求まらないので、ｗi-1 ≠０の場合は、以下の
式(29)で求める。
小値を選択することからＡＣＳ（Add Compare Select）
と呼ばれる。しかし式(26)で算出できるのは最小経路内
距離とその経路のｗｉだけであり、ｗi-C-1, ｗi-c ,
ｗi-c+1 ではない。そこで式(25)を求めた時に Ｐm （ｗi-1, ｗi , i-2)= ｗi-2 ・・(27) のように小グループ内での選択の経過を記憶しておく必
要がある。そしてこのＰｍ（パスメモリ）をｃ回過去に
逆上る（トレースバック）ことにより、最尤経路のｗ
i-c-1,ｗi-c , ｗi-c+1 を求め、最尤経路（最小経路内
距離を持つ経路）の出力｛i(ｗi-c-1,ｗi-c ，ｗi-c+1,
ｎ),ｑ（ｗi-c-1,ｗi-c ，ｗi-c+1,ｎ）；ｍ(i-c-1) ＜
ｎ＜ｍ（ｉ−ｃ）−１｝が決定できる。ただし、式(25)
はｗi-1=0の場合であるから、 Ｐｍ（０，ｗi ，ｉ−２）＝ｗi-2 ・・(28) だけしか求まらないので、ｗi-1 ≠０の場合は、以下の
式(29)で求める。
【００７２】
【数１９】
【００７３】次に、本発明の上記の処理手順を実行する
ためのフェージング等化器の第１の構成例について説明
する。図１は、その第１の構成例である。
ためのフェージング等化器の第１の構成例について説明
する。図１は、その第１の構成例である。
【００７４】基本的構成として、Ｎ個の（具体的には上
記の説明より明らかな如く、全ての送信信号の組合わせ
として１６通りの演算が必要であり、したがってＮ＝１
６である。）フェージング演算回路０〜（Ｎ−１）を有
し、その出力の内、１の出力を尤度判定器３の出力によ
り選択出力する選択器４を有する。
記の説明より明らかな如く、全ての送信信号の組合わせ
として１６通りの演算が必要であり、したがってＮ＝１
６である。）フェージング演算回路０〜（Ｎ−１）を有
し、その出力の内、１の出力を尤度判定器３の出力によ
り選択出力する選択器４を有する。
【００７５】Ｎ個のフェージング演算回路００〜０（Ｎ
−１）の構成は同じであり、フェージング等化器の入力
端に、図示しない直交検波器からの出力であるシンボル
系列Ｉ（ｎ），Ｑ（ｎ）が入力される。このシンボル系
列Ｉ（ｎ），Ｑ（ｎ）から抽出器１によってＩ（ｍ
ｋ）、Ｑ（ｍｋ）をサンプルする。このサンプルデータ
から同一構成のＮ個のフェージング推定器２０〜２（Ｎ
−１）によって、全てのｆv （ｖ0,ｖ1,ｖ2,ｎ）を計算
する。
−１）の構成は同じであり、フェージング等化器の入力
端に、図示しない直交検波器からの出力であるシンボル
系列Ｉ（ｎ），Ｑ（ｎ）が入力される。このシンボル系
列Ｉ（ｎ），Ｑ（ｎ）から抽出器１によってＩ（ｍ
ｋ）、Ｑ（ｍｋ）をサンプルする。このサンプルデータ
から同一構成のＮ個のフェージング推定器２０〜２（Ｎ
−１）によって、全てのｆv （ｖ0,ｖ1,ｖ2,ｎ）を計算
する。
【００７６】ただし、ｖ0 として前時点でのｖ1'を用い
る。したがって、以下の説明文中のｖ0 は前時点のｖ1'
に等しい。ここでｖ0 (=ｖ1') の初期値は任意である。
る。したがって、以下の説明文中のｖ0 は前時点のｖ1'
に等しい。ここでｖ0 (=ｖ1') の初期値は任意である。
【００７７】次にこれらｆv （ｖ0,ｖ1,ｖ2,ｎ）Ｑ
（ｎ）〔ｍ（ｋ−１）＜n ＜ｍｋ−１〕と、式(2) 、
(3) からｉ（ｖ0,ｖ1,ｖ2,ｎ），ｑ（ｖ0,ｖ1,ｖ2,ｎ）
をＮ個の補償器３０〜３（Ｎ−１）でそれぞれ算出す
る。
（ｎ）〔ｍ（ｋ−１）＜n ＜ｍｋ−１〕と、式(2) 、
(3) からｉ（ｖ0,ｖ1,ｖ2,ｎ），ｑ（ｖ0,ｖ1,ｖ2,ｎ）
をＮ個の補償器３０〜３（Ｎ−１）でそれぞれ算出す
る。
【００７８】この時フェージングを推定する演算時間が
必要なので、第一の遅延器（ａ）２でＩ（ｎ）、Ｑ
（ｎ）を遅らせることにより、ｆv （ｖ0,ｖ1,ｖ2,ｎ）
との補償器３０〜３（Ｎ−１）の入力タイミングを合わ
せる。
必要なので、第一の遅延器（ａ）２でＩ（ｎ）、Ｑ
（ｎ）を遅らせることにより、ｆv （ｖ0,ｖ1,ｖ2,ｎ）
との補償器３０〜３（Ｎ−１）の入力タイミングを合わ
せる。
【００７９】また、尤度判定器３において、Ｎ個の補償
器３０〜３（Ｎ−１）からの出力ｉ（ｖ0,ｖ1,ｖ2,
ｎ），ｑ（ｖ0,ｖ1,ｖ2,ｎ）と式(12)、(14)、(17)から
ｖ1'、ｖ2'を決定する。決定されたｖ1'、ｖ2'を有する
ｉ（ｖ0,ｖ1', ｖ2'，ｎ），ｑ（ｖ0,ｖ1', ｖ2'，ｎ）
を最後に選択器４によって選択出力する。
器３０〜３（Ｎ−１）からの出力ｉ（ｖ0,ｖ1,ｖ2,
ｎ），ｑ（ｖ0,ｖ1,ｖ2,ｎ）と式(12)、(14)、(17)から
ｖ1'、ｖ2'を決定する。決定されたｖ1'、ｖ2'を有する
ｉ（ｖ0,ｖ1', ｖ2'，ｎ），ｑ（ｖ0,ｖ1', ｖ2'，ｎ）
を最後に選択器４によって選択出力する。
【００８０】この時、最大尤度を求める演算時間が必要
なので、補償器３０〜３（Ｎ−１）のそれぞれに接続さ
れる遅延器（ｂ）４０〜４（Ｎ−１）でｉ（ｖ0,ｖ1,ｖ
2,ｎ），ｑ（ｖ0,ｖ1,ｖ2,ｎ）を遅らせ、尤度判定器３
が出力する選択信号との選択器４の入力タイミングを合
わせる。
なので、補償器３０〜３（Ｎ−１）のそれぞれに接続さ
れる遅延器（ｂ）４０〜４（Ｎ−１）でｉ（ｖ0,ｖ1,ｖ
2,ｎ），ｑ（ｖ0,ｖ1,ｖ2,ｎ）を遅らせ、尤度判定器３
が出力する選択信号との選択器４の入力タイミングを合
わせる。
【００８１】尚、図１において、制御器５は、システム
クロックＳCLK 及びリセット信号Ｒesetに基づき、上記
各部に対する動作クロック及びタイミング信号を生成す
る回路である。
クロックＳCLK 及びリセット信号Ｒesetに基づき、上記
各部に対する動作クロック及びタイミング信号を生成す
る回路である。
【００８２】図２、図３、図４は、図１に対応する詳細
な一実施例であり、図２は抽出器１とフェージング推定
器２０〜２（Ｎ−１）と補償器３０〜３（Ｎ−１）と選
択器４及び遅延器（ａ）２、（ｂ）４０〜４（Ｎ−１）
の実施例ブロック図である。尚、ここでＮは、上記演算
が１６通りであることよりＮ＝１６として考える。
な一実施例であり、図２は抽出器１とフェージング推定
器２０〜２（Ｎ−１）と補償器３０〜３（Ｎ−１）と選
択器４及び遅延器（ａ）２、（ｂ）４０〜４（Ｎ−１）
の実施例ブロック図である。尚、ここでＮは、上記演算
が１６通りであることよりＮ＝１６として考える。
【００８３】図３は、図１の最尤判定器３の実施例ブロ
ック図である。これは、区間内距離Ｍb を用いるもので
あり、経路内距離Ｍp を用いた尤度判定器については後
に説明する。図４は制御器５の実施例ブロック図であ
る。図５はこれらの動作タイムチャートであり、同じ参
照番号及び参照記号は図２〜図４と対応する部位のタイ
ムチャートを示す。
ック図である。これは、区間内距離Ｍb を用いるもので
あり、経路内距離Ｍp を用いた尤度判定器については後
に説明する。図４は制御器５の実施例ブロック図であ
る。図５はこれらの動作タイムチャートであり、同じ参
照番号及び参照記号は図２〜図４と対応する部位のタイ
ムチャートを示す。
【００８４】本実施例ではサンプル間隔ｍ＝３２であ
り、フェージング推定に必要なサンプル数ｒ＝３であ
り、シンボル信号点数Ｄ＝４（ＱＰＳＫを想定）であ
り、Ｓclk＝２Ｒs である。また図中Ｉ（ｎ）＋ｊＱ
（Ｎ）と表現している信号は実回路上では、受信信号の
実軸成分Ｉ（ｎ）の値をとるバスと虚軸成分Ｑ（ｎ）の
値をとるバスの２種類からなる。
り、フェージング推定に必要なサンプル数ｒ＝３であ
り、シンボル信号点数Ｄ＝４（ＱＰＳＫを想定）であ
り、Ｓclk＝２Ｒs である。また図中Ｉ（ｎ）＋ｊＱ
（Ｎ）と表現している信号は実回路上では、受信信号の
実軸成分Ｉ（ｎ）の値をとるバスと虚軸成分Ｑ（ｎ）の
値をとるバスの２種類からなる。
【００８５】図２において、抽出器１は３段のＤ−ＦＦ
１１〜１３で構成されており、制御器５で作成したクロ
ック(clk/32)によりＤ−ＦＦ１０でラッチされた入力デ
ータＩ（ｎ）＋ｊＱ（ｎ）をサンプリングする。
１１〜１３で構成されており、制御器５で作成したクロ
ック(clk/32)によりＤ−ＦＦ１０でラッチされた入力デ
ータＩ（ｎ）＋ｊＱ（ｎ）をサンプリングする。
【００８６】フェージング推定器２０〜２（Ｎ─１）
は、３段のＤ−ＦＦ１１〜１３の出力がそれぞれ入力さ
れる割算器２０１〜２０３、割算器２０１〜２０３の出
力がそれぞれ入力されるかけ算器２１１〜２１３、かけ
算器２１１〜２１３の出力を加算する加算器２００、フ
ィルタのインパルス応答が格納され、それぞれの出力が
かけ算器２１１〜２１３に入力されるＲＯＭ２２１〜２
２３及び、加算器２００の出力をリタイミングするＤ−
ＦＦ２３０を有して構成される。
は、３段のＤ−ＦＦ１１〜１３の出力がそれぞれ入力さ
れる割算器２０１〜２０３、割算器２０１〜２０３の出
力がそれぞれ入力されるかけ算器２１１〜２１３、かけ
算器２１１〜２１３の出力を加算する加算器２００、フ
ィルタのインパルス応答が格納され、それぞれの出力が
かけ算器２１１〜２１３に入力されるＲＯＭ２２１〜２
２３及び、加算器２００の出力をリタイミングするＤ−
ＦＦ２３０を有して構成される。
【００８７】図中記載したものは２個のサンプリング信
号がともに１＋ｊである場合である。まず割算器２０
１、２０２、２０３で式(9) の計算を行い、ｆv (mk)を
出力している。次に、この出力とＲＯＭ２０１、２０
２、２０３の出力｛ａ（）｝との積和演算｛式(10)｝
を、かけ算器２１１〜２１３および加算器２００で行
う。
号がともに１＋ｊである場合である。まず割算器２０
１、２０２、２０３で式(9) の計算を行い、ｆv (mk)を
出力している。次に、この出力とＲＯＭ２０１、２０
２、２０３の出力｛ａ（）｝との積和演算｛式(10)｝
を、かけ算器２１１〜２１３および加算器２００で行
う。
【００８８】この結果ｆv （ｖ1'，０，０，ｎ) が出力
される。同様に残りのＮ−１＝１５個の同じ構成のフェ
ージング推定器２１〜２（Ｎ−１）によりｆv （ｖ1'，
０，１，ｎ) 〜ｆv （ｖ1'，３，３，ｎ) が出力され
る。
される。同様に残りのＮ−１＝１５個の同じ構成のフェ
ージング推定器２１〜２（Ｎ−１）によりｆv （ｖ1'，
０，１，ｎ) 〜ｆv （ｖ1'，３，３，ｎ) が出力され
る。
【００８９】ここでＲＯＭ２２１〜２２３出力は、Ｎ
（＝１６）個のフェージング推定器で同じ値を使用する
ので、図６に示す実施例構成のように、どれか１個に搭
載しておけば良い。また図６の例では、割算回路２０１
〜２０３とかけ算回路２１１〜２１３を共有化した構成
２３１〜２３３を有している。
（＝１６）個のフェージング推定器で同じ値を使用する
ので、図６に示す実施例構成のように、どれか１個に搭
載しておけば良い。また図６の例では、割算回路２０１
〜２０３とかけ算回路２１１〜２１３を共有化した構成
２３１〜２３３を有している。
【００９０】図２に戻り説明すると、補償器３０は割算
器で構成されている。この割算で｛Ｉ（ｎ）＋ｊＱ
（ｎ）｝／ｆV （ｖ1'，ｖ1', ｖ2 ，ｎ）｛式 (1)｝の
計算を行う。ついで、ｉ（ｖ1'，ｖ1,ｖ2 ，ｎ）＋ｊｑ
（ｖ1'，ｖ1,ｖ2 ，ｎ）を出力する。選択器４は、１６
入力１出力の選択機能を有する。この選択器４によっ
て、１６個のｉ（ｖ1'，ｖ1,ｖ2 ，ｎ）＋ｊｑ（ｖ1'，
ｖ1,ｖ2 ，ｎ）の中から最尤の1 個を選択出力する。
器で構成されている。この割算で｛Ｉ（ｎ）＋ｊＱ
（ｎ）｝／ｆV （ｖ1'，ｖ1', ｖ2 ，ｎ）｛式 (1)｝の
計算を行う。ついで、ｉ（ｖ1'，ｖ1,ｖ2 ，ｎ）＋ｊｑ
（ｖ1'，ｖ1,ｖ2 ，ｎ）を出力する。選択器４は、１６
入力１出力の選択機能を有する。この選択器４によっ
て、１６個のｉ（ｖ1'，ｖ1,ｖ2 ，ｎ）＋ｊｑ（ｖ1'，
ｖ1,ｖ2 ，ｎ）の中から最尤の1 個を選択出力する。
【００９１】選択器４への入力番号は、それぞれ４×ｖ
１＋ｖ２となっている。選択信号は尤度判定器３より０
〜１５の値で送られる。同様にこの選択信号の値（０〜
１５）はそれぞれ４×ｖ１’＋ｖ２’と対応している。
１＋ｖ２となっている。選択信号は尤度判定器３より０
〜１５の値で送られる。同様にこの選択信号の値（０〜
１５）はそれぞれ４×ｖ１’＋ｖ２’と対応している。
【００９２】次に図３に示す最尤判定器３について説明
する。補償器３０〜３（Ｎ−１）に対応してＮ個の同じ
構成の最尤判定回路３００〜３０（Ｎ−１）を有する。
最尤判定回路３００を例に取り説明すると、補償器３０
の出力ｉ（ｖ1'，ｖ1,ｖ2 ，ｎ）＋ｊｑ（ｖ1'，ｖ1,ｖ
2 ，ｎ）は、Ｄ−ＦＦ３１１でリタイミングされ、判定
器３１２への入力となる。この判定器３１２は最近傍の
信号点を出力するものである。
する。補償器３０〜３（Ｎ−１）に対応してＮ個の同じ
構成の最尤判定回路３００〜３０（Ｎ−１）を有する。
最尤判定回路３００を例に取り説明すると、補償器３０
の出力ｉ（ｖ1'，ｖ1,ｖ2 ，ｎ）＋ｊｑ（ｖ1'，ｖ1,ｖ
2 ，ｎ）は、Ｄ−ＦＦ３１１でリタイミングされ、判定
器３１２への入力となる。この判定器３１２は最近傍の
信号点を出力するものである。
【００９３】したがって、ＱＰＳＫの場合は±１±ｊの
４信号点のうちの１点である。これは次の表１に示すよ
うにｉ（ｖ1'，ｖ1,ｖ2 ，ｎ）＋ｊｑ（ｖ1'，ｖ1,ｖ2
，ｎ）のそれぞれの成分〔実軸Ｉ（ｎ），虚軸Ｑ
（ｎ）〕の符号だけで決まる。
４信号点のうちの１点である。これは次の表１に示すよ
うにｉ（ｖ1'，ｖ1,ｖ2 ，ｎ）＋ｊｑ（ｖ1'，ｖ1,ｖ2
，ｎ）のそれぞれの成分〔実軸Ｉ（ｎ），虚軸Ｑ
（ｎ）〕の符号だけで決まる。
【００９４】
【表１】
【００９５】つぎに演算器によってｄ（ｖ1'，ｖ1,ｖ2
，ｎ）｛式 (12) ｝を出力する。この値を積算器で１
区間（ｍ個）積算することにより区間内距離Ｍb （ｖ0
，ｖ1,ｖ2 ，ｋ）｛式(14)｝を出力する。積算器は加
算器３１４と選択器３１５と２個のＤ−ＦＦ３１６、３
１８で構成されている。この積算器は図５のタイムチャ
ートの対応する参照番号または記号を付して示されるよ
うに動作する。
，ｎ）｛式 (12) ｝を出力する。この値を積算器で１
区間（ｍ個）積算することにより区間内距離Ｍb （ｖ0
，ｖ1,ｖ2 ，ｋ）｛式(14)｝を出力する。積算器は加
算器３１４と選択器３１５と２個のＤ−ＦＦ３１６、３
１８で構成されている。この積算器は図５のタイムチャ
ートの対応する参照番号または記号を付して示されるよ
うに動作する。
【００９６】最後に比較器３１９によって、１６種類の
Ｍb （ｖ1'，ｖ1,ｖ2 ，ｋ）の中から最小値を持つもの
を選びだし、その入力番号４×ｖ1'＋ｖ2 ' （ｖ1'は更
新したものである）を出力する。
Ｍb （ｖ1'，ｖ1,ｖ2 ，ｋ）の中から最小値を持つもの
を選びだし、その入力番号４×ｖ1'＋ｖ2 ' （ｖ1'は更
新したものである）を出力する。
【００９７】更に、ｖ1'に相当する信号点Ｖs を算術回
路３２０及びＤ−ＦＦ３２１により計算し出力する。ま
た、出力値は図１４のタイムイチャートの如くリタイミ
ングされ、Ｄ−ＦＦ３２からの、最尤出力の選択信号(s
el out)となる。
路３２０及びＤ−ＦＦ３２１により計算し出力する。ま
た、出力値は図１４のタイムイチャートの如くリタイミ
ングされ、Ｄ−ＦＦ３２からの、最尤出力の選択信号(s
el out)となる。
【００９８】図４は、制御器５の実施例ブロック図であ
る。システムクロックＳclk をマスタクロックとしてタ
イミングを生成するものである。まず分周器５１により
システムクロックＳclk から同期している２種類のクロ
ックを出力する。１つは２分周したシンボル周波数〔Ｉ
（ｎ）＋ｊＱ（ｎ）と同期している〕のクロック(clk)
であり、他は６４分周した抽出器１用のサンプル周波数
のクロック(clk/32)である。
る。システムクロックＳclk をマスタクロックとしてタ
イミングを生成するものである。まず分周器５１により
システムクロックＳclk から同期している２種類のクロ
ックを出力する。１つは２分周したシンボル周波数〔Ｉ
（ｎ）＋ｊＱ（ｎ）と同期している〕のクロック(clk)
であり、他は６４分周した抽出器１用のサンプル周波数
のクロック(clk/32)である。
【００９９】またクロック(clk) でカウンタ５２を動作
させ、カウント値をタイミングＲＯＭ５３のアドレスと
する。これにより１サンプル区間内のタイミングを生成
する。２個のＮＡＮＤ回路５５、５６はクロック(clk/3
2 2) 及び、(clk/32 3)の立ち上がりをクロック(c
lk), (clk/32) と一致させるものである。これらは図５
のタイムチャートの如く動作する。
させ、カウント値をタイミングＲＯＭ５３のアドレスと
する。これにより１サンプル区間内のタイミングを生成
する。２個のＮＡＮＤ回路５５、５６はクロック(clk/3
2 2) 及び、(clk/32 3)の立ち上がりをクロック(c
lk), (clk/32) と一致させるものである。これらは図５
のタイムチャートの如く動作する。
【０１００】図７〜図９は経路内距離Ｍp を用いた尤度
判定器３を利用する実施例であり、ｃ＝３の場合であ
る。図１０は動作タイミングチャートである。
判定器３を利用する実施例であり、ｃ＝３の場合であ
る。図１０は動作タイミングチャートである。
【０１０１】図７は、すでに説明した図２の実施例構成
と大部分の構成は同じである。相違点は選択器４の出力
と尤度判定器３の出力（Ｒv ）を掛け算器６で掛け合わ
せ最終出力を決定する点にある。これは経路内距離の場
合には、第１の実施例のようにｖ1'がすぐに求まらない
ためｖ0 が決定できないからである。
と大部分の構成は同じである。相違点は選択器４の出力
と尤度判定器３の出力（Ｒv ）を掛け算器６で掛け合わ
せ最終出力を決定する点にある。これは経路内距離の場
合には、第１の実施例のようにｖ1'がすぐに求まらない
ためｖ0 が決定できないからである。
【０１０２】したがって、後に説明する図９に示すの如
くＶS ＝１＋ｊ（ｖ0 ＝０）の固定値となっている。
くＶS ＝１＋ｊ（ｖ0 ＝０）の固定値となっている。
【０１０３】図８、図９により第２の実施例としての経
路内距離Ｍp を用いた尤度判定器３が構成される。そし
て図８は、既に説明した図３における区間内距離Ｍb を
計算する部分のみを抜き出して示したものである。図９
の回路は、ビタビアルゴリズムにおけるＡＣＳ部９０と
パスメモリとトレースバック部からなっている。ＡＣＳ
部９０は最初の加算器９００〜９０３と、次の比較及び
選択器９０４と、比較及び選択器９０４の出力をリタイ
ミングするＤ−ＦＦ９０５、９０６から構成される。
路内距離Ｍp を用いた尤度判定器３が構成される。そし
て図８は、既に説明した図３における区間内距離Ｍb を
計算する部分のみを抜き出して示したものである。図９
の回路は、ビタビアルゴリズムにおけるＡＣＳ部９０と
パスメモリとトレースバック部からなっている。ＡＣＳ
部９０は最初の加算器９００〜９０３と、次の比較及び
選択器９０４と、比較及び選択器９０４の出力をリタイ
ミングするＤ−ＦＦ９０５、９０６から構成される。
【０１０４】パスメモリは、選択番号を記憶させるデュ
アルポート（Dual−Port) ＲＡＭ９１とその書き込みア
ドレスを出力するカウンタ９２から構成される。トレー
スバック部は、比較器９３、選択器９４、デュアルポー
ト（Dual−Port) ＲＡＭ９１の読み出しカウンタ９３、
Ｄ−ＦＦ９５、９６を含むシフトレジスタ及び、最終出
力(sel out)をリタイミングするＤ−ＦＦ９７等で構成
される。
アルポート（Dual−Port) ＲＡＭ９１とその書き込みア
ドレスを出力するカウンタ９２から構成される。トレー
スバック部は、比較器９３、選択器９４、デュアルポー
ト（Dual−Port) ＲＡＭ９１の読み出しカウンタ９３、
Ｄ−ＦＦ９５、９６を含むシフトレジスタ及び、最終出
力(sel out)をリタイミングするＤ−ＦＦ９７等で構成
される。
【０１０５】上記ＡＣＳ部９０は、先ず図８の区間内距
離Ｍb を計算する部分からの出力を最初の４個の加算器
９００〜９０３に入力し、式(23)の４通りの値を求め
る。次にの比較及び選択器９０４において、式(25)の右
辺ｍｉｎ関数を計算し、その値とその時のｗi-2 を出力
する。最後にこれら出力をＤ−ＦＦ９０６でリタイミン
グする。
離Ｍb を計算する部分からの出力を最初の４個の加算器
９００〜９０３に入力し、式(23)の４通りの値を求め
る。次にの比較及び選択器９０４において、式(25)の右
辺ｍｉｎ関数を計算し、その値とその時のｗi-2 を出力
する。最後にこれら出力をＤ−ＦＦ９０６でリタイミン
グする。
【０１０６】パスメモリ部は、式(28)を格納するデュア
ルポート（Dual−Port) ＲＡＭ９１を主体とする。本実
施例ではｃ＝３であるからｗi-4 までが記憶されていれ
ば良いので、式(28)は以下のように書き換えられる。
ルポート（Dual−Port) ＲＡＭ９１を主体とする。本実
施例ではｃ＝３であるからｗi-4 までが記憶されていれ
ば良いので、式(28)は以下のように書き換えられる。
【０１０７】
Ｐm ｛0,ｗi ,(i-2+α).mod.3 ｝＝ｗi-2 ・・(30)
ここでαは書き込み番地の初期値(0,1,2のどれでも良
い) である。したがって、｛(i-2+ α).mod.3 ｝は書き
込みカウンタの値となる。デュアルポート（Dual−Por
t) ＲＡＭ９１の入出力ポート(data0〜data3)はｗi を
示している。
い) である。したがって、｛(i-2+ α).mod.3 ｝は書き
込みカウンタの値となる。デュアルポート（Dual−Por
t) ＲＡＭ９１の入出力ポート(data0〜data3)はｗi を
示している。
【０１０８】ここでｗi-1 ≠0 の場合は式(29)より、次
式(31)となる。
式(31)となる。
【０１０９】
【数２０】
【０１１０】したがって、デュアルポート（Dual−Por
t) ＲＡＭ９１の読み出し値（２ｂｉｔ）にｗi-1 （２
ｂｉｔ）を加算回路９５で加算する。
t) ＲＡＭ９１の読み出し値（２ｂｉｔ）にｗi-1 （２
ｂｉｔ）を加算回路９５で加算する。
【０１１１】トレースバック部の比較器９３は、式(26)
の最小値を与えるｗi-1,ｗi を出力する。この値を元に
してデュアルポート（Dual−Port) ＲＡＭ９１に接続さ
れた選択器９４が、図１１のタイムチャートに示す如
く、最小経路内距離を実現するｗi-4,ｗi-3,ｗi-2 を出
力する。
の最小値を与えるｗi-1,ｗi を出力する。この値を元に
してデュアルポート（Dual−Port) ＲＡＭ９１に接続さ
れた選択器９４が、図１１のタイムチャートに示す如
く、最小経路内距離を実現するｗi-4,ｗi-3,ｗi-2 を出
力する。
【０１１２】また、既に説明したように位相不確定性が
あるので、経路は１６通りしかないので、最終的にｗ
i-3 −ｗi-4 ｗi-2 −ｗi-4 が sel＿out となり、Ｒv
が回転ベクトルとなる。
あるので、経路は１６通りしかないので、最終的にｗ
i-3 −ｗi-4 ｗi-2 −ｗi-4 が sel＿out となり、Ｒv
が回転ベクトルとなる。
【０１１３】図１０は、図９の実施例に対応する制御部
５の構成例であり、図４の制御部５の構成と比較する
時、図９のＤ−ＦＦ９０５、９０６、９７に供給される
クロックCLK/32＿4,CLK/32＿5 等のＮＡＮＤ回路５７、
５８が追加されている。
５の構成例であり、図４の制御部５の構成と比較する
時、図９のＤ−ＦＦ９０５、９０６、９７に供給される
クロックCLK/32＿4,CLK/32＿5 等のＮＡＮＤ回路５７、
５８が追加されている。
【０１１４】ここで、上記式(14)は、全ての信号につい
て距離の和をとっているが、ｍが大きい場合は間引き計
算をしても特性は余り劣化しない。ここでは実施例とし
て、１シンボルおきに距離を求める場合を考える。する
と式(14)は、以下の式(32)のように書換えられる。
て距離の和をとっているが、ｍが大きい場合は間引き計
算をしても特性は余り劣化しない。ここでは実施例とし
て、１シンボルおきに距離を求める場合を考える。する
と式(14)は、以下の式(32)のように書換えられる。
【０１１５】
【数２１】
【０１１６】したがって、最尤判定器３の回路構成は、
図３の構成と比較すると、図１２に示す構成では、２個
のＤ−ＦＦ３１１及び３１６のクロック周波数が半分に
出来る。
図３の構成と比較すると、図１２に示す構成では、２個
のＤ−ＦＦ３１１及び３１６のクロック周波数が半分に
出来る。
【０１１７】図１３は、本発明のフェージング等化器の
第２の構成例である。図１の第１の構成例との相違は次
の点にある。即ち、尤度判定器３の入力となるＮ個の補
償器３０〜３（Ｎ−１）の出力を遅延器４０〜４（Ｎ−
１）を用いて保存しない。
第２の構成例である。図１の第１の構成例との相違は次
の点にある。即ち、尤度判定器３の入力となるＮ個の補
償器３０〜３（Ｎ−１）の出力を遅延器４０〜４（Ｎ−
１）を用いて保存しない。
【０１１８】したがって、図１の如く最終出力の選択器
４による選択処理は行えない。その代わり図１３に示す
如く尤度判定器３の出力ｖ0', ｖ1', ｖ2'をフェージン
グ推定器１６に入力して、ｆv （ｖ0', ｖ1', ｖ2',
ｎ) を計算する。
４による選択処理は行えない。その代わり図１３に示す
如く尤度判定器３の出力ｖ0', ｖ1', ｖ2'をフェージン
グ推定器１６に入力して、ｆv （ｖ0', ｖ1', ｖ2',
ｎ) を計算する。
【０１１９】この時、尤度判定器３がｖ0', ｖ1', ｖ2'
を求める時間が必要である。このために抽出器１の出力
を遅延器１５で遅らせ、フェージング推定器１６の入力
タイミングを合わせる。そして、このフェージング推定
器１６の出力を補償器１７に入力することによりｉ（ｖ
0', ｖ1', ｖ2', ｎ), ｑ( ｖ0', ｖ1', ｖ2'，ｎ)を
得る。
を求める時間が必要である。このために抽出器１の出力
を遅延器１５で遅らせ、フェージング推定器１６の入力
タイミングを合わせる。そして、このフェージング推定
器１６の出力を補償器１７に入力することによりｉ（ｖ
0', ｖ1', ｖ2', ｎ), ｑ( ｖ0', ｖ1', ｖ2'，ｎ)を
得る。
【０１２０】この時、フェージング推定器１６がｆ
v （ｖ0', ｖ1', ｖ2'，ｎ) を求める時間が必要なの
で、遅延器２の出力をさらに遅延器１４で遅延させ、補
償器１７の入力タイミングを合わせる様にしている。
v （ｖ0', ｖ1', ｖ2'，ｎ) を求める時間が必要なの
で、遅延器２の出力をさらに遅延器１４で遅延させ、補
償器１７の入力タイミングを合わせる様にしている。
【０１２１】図１４は、図１３の実施例の詳細構成のブ
ロック図である。図２と略同様の構成であるが、補償器
３０〜３（Ｎ−１）の出力を記憶しておく遅延器４０〜
４（Ｎ−１）とそれに接続される選択器４がない。
ロック図である。図２と略同様の構成であるが、補償器
３０〜３（Ｎ−１）の出力を記憶しておく遅延器４０〜
４（Ｎ−１）とそれに接続される選択器４がない。
【０１２２】更に、図１４に示すように、抽出器１の出
力と補償器３０〜３（Ｎ−１）の入力をそれぞれ遅延器
７、８により記憶し、(pdata,rdata) として出力する。
力と補償器３０〜３（Ｎ−１）の入力をそれぞれ遅延器
７、８により記憶し、(pdata,rdata) として出力する。
【０１２３】図１５は、図３と略同じであるが比較器３
１９の後段の構成が異なる。図１５に示す如く、ｖ1',
ｖ2'は第１の実施例の図３と同じであるが、ｖ1'を２段
のＤ−ＦＦ３２０、３２１で遅延させた信号をｖ0'とし
て出力する。
１９の後段の構成が異なる。図１５に示す如く、ｖ1',
ｖ2'は第１の実施例の図３と同じであるが、ｖ1'を２段
のＤ−ＦＦ３２０、３２１で遅延させた信号をｖ0'とし
て出力する。
【０１２４】このｖ0'は、図１４のフェージング推定に
用いたＶs と本質的に同じものである。したがって、こ
のｖ0', ｖ1', ｖ2'によりフェージング推定と補償を行
えば、図２のｉ（ｎ）＋ｊｑ（ｎ）と同じものが算出で
きる。
用いたＶs と本質的に同じものである。したがって、こ
のｖ0', ｖ1', ｖ2'によりフェージング推定と補償を行
えば、図２のｉ（ｎ）＋ｊｑ（ｎ）と同じものが算出で
きる。
【０１２５】図１６は、図１５からのｖ0', ｖ1', ｖ2'
と図１４からの（pdata,rdata ）を用いて、フェージン
グ推定と補償を行い図２のｉ（ｎ）＋ｊｑ（ｎ）と同じ
ものを算出する。
と図１４からの（pdata,rdata ）を用いて、フェージン
グ推定と補償を行い図２のｉ（ｎ）＋ｊｑ（ｎ）と同じ
ものを算出する。
【０１２６】次に、本発明によるフェージング等化器の
第３の構成例を図１７に示す。図１の構成例とを比較す
ると、フェージング等化器の出力とフェージング補償を
していない信号｛Ｉ（ｎ）＋ｊＱ（ｊｎ）｝とを最後に
選択器９によって選択する。選択信号は以下に示す３条
件の論理加算をとり、真のときに｛Ｉ（ｎ）＋ｊＱ
（ｎ）｝を選択する。またこの選択器９への入力信号
（図中ａ，ｂ）のタイミングを遅延器９１で合わせ、選
択信号（図中ｓｅｌ）のタイミングを遅延器９８で合わ
せている。
第３の構成例を図１７に示す。図１の構成例とを比較す
ると、フェージング等化器の出力とフェージング補償を
していない信号｛Ｉ（ｎ）＋ｊＱ（ｊｎ）｝とを最後に
選択器９によって選択する。選択信号は以下に示す３条
件の論理加算をとり、真のときに｛Ｉ（ｎ）＋ｊＱ
（ｎ）｝を選択する。またこの選択器９への入力信号
（図中ａ，ｂ）のタイミングを遅延器９１で合わせ、選
択信号（図中ｓｅｌ）のタイミングを遅延器９８で合わ
せている。
【０１２７】即ち、第１の条件は、推定フェージング周
波数が設定した周波数の範囲外にある（フェージング周
波数が小さい場合は、フェージング補償の有無の差がほ
とんどない、またフェージング周波数が大きすぎると補
償しきれない場合がある。）ことである。
波数が設定した周波数の範囲外にある（フェージング周
波数が小さい場合は、フェージング補償の有無の差がほ
とんどない、またフェージング周波数が大きすぎると補
償しきれない場合がある。）ことである。
【０１２８】第２の条件は、推定平均受信レベルが設定
したレベルより小さい（平均受信レベルが小さい場合は
フェージング補償の有無の差がほとんどなく、ときには
フェージング補償しない方が少し良い特性となる。）こ
とである。
したレベルより小さい（平均受信レベルが小さい場合は
フェージング補償の有無の差がほとんどなく、ときには
フェージング補償しない方が少し良い特性となる。）こ
とである。
【０１２９】また、第３の条件は、手動スイッチでの切
り替えとする（使用者が利用環境を考慮し、使用者の判
断で切り替える。）ことである。
り替えとする（使用者が利用環境を考慮し、使用者の判
断で切り替える。）ことである。
【０１３０】この第３の実施例構成と、第１の実施例構
成との相違は、上記３条件によるフェージング周波数
と、受信レベルと、手動スイッチだけであるから、フェ
ージング等化器自体の構成は、第１の実施例構成と同じ
である。したがって、ここでは、フェージング周波数検
出器９３と受信レベル検出器９４について説明する。
成との相違は、上記３条件によるフェージング周波数
と、受信レベルと、手動スイッチだけであるから、フェ
ージング等化器自体の構成は、第１の実施例構成と同じ
である。したがって、ここでは、フェージング周波数検
出器９３と受信レベル検出器９４について説明する。
【０１３１】フェージング周波数は移動速度と強い相関
があるので、移動速度を観測データとして利用すればフ
ェージング周波数検出器が構成できる。受信レベル検出
器は中間周波数帯のアンプが出力するＲＳＳＩ(Radio S
igal Stregth Indicator) を利用すれば実現できる。ま
た他の実施例として図１７で示したＯＲ回路９７の出力
が高いレベルにある時、補償器４０〜４（Ｎ−１）の出
力が選択されないので、その電源またはクロックを停止
する構成も可能である。
があるので、移動速度を観測データとして利用すればフ
ェージング周波数検出器が構成できる。受信レベル検出
器は中間周波数帯のアンプが出力するＲＳＳＩ(Radio S
igal Stregth Indicator) を利用すれば実現できる。ま
た他の実施例として図１７で示したＯＲ回路９７の出力
が高いレベルにある時、補償器４０〜４（Ｎ−１）の出
力が選択されないので、その電源またはクロックを停止
する構成も可能である。
【０１３２】
【発明の効果】以上説明したように、本発明にしたがう
フェージング等化器によれば伝送効率を犠牲にすること
なく、フェージングを推定することが可能となる効果を
有し、これを用いてフェージング補償が出来る。また、
ビット誤り率（ＢＥＲ）のフロア現象を回避出来、かか
るフェージング等化器を用いて受信装置の性能向上が図
られる。
フェージング等化器によれば伝送効率を犠牲にすること
なく、フェージングを推定することが可能となる効果を
有し、これを用いてフェージング補償が出来る。また、
ビット誤り率（ＢＥＲ）のフロア現象を回避出来、かか
るフェージング等化器を用いて受信装置の性能向上が図
られる。
【０１３３】又、上記実施例の説明は、本発明の理解の
ためのものであり、したがって、本発明はこれら実施例
に限定されるものではない。本発明の保護の範囲は、特
許請求の範囲の記載によって定められ、特許請求の範囲
と均等の範囲にあるものも本発明の保護の範囲に含まれ
る。
ためのものであり、したがって、本発明はこれら実施例
に限定されるものではない。本発明の保護の範囲は、特
許請求の範囲の記載によって定められ、特許請求の範囲
と均等の範囲にあるものも本発明の保護の範囲に含まれ
る。
【図１】本発明のフェージング等化器の第１の構成例ブ
ロック図である。
ロック図である。
【図２】図１の構成に対する詳細な第１の実施例ブロッ
ク図（最尤判定器及び制御器を除く）である。
ク図（最尤判定器及び制御器を除く）である。
【図３】図１における最尤判定器の詳細な第１の実施例
ブロック図である。
ブロック図である。
【図４】図１における制御部の詳細な第１の実施例ブロ
ック図である。
ック図である。
【図５】第１の構成例の各部の動作タイムチャートであ
る。
る。
【図６】図１の構成の変形例である。
【図７】図１の詳細な第２の実施例ブロック図（最尤判
定器及び制御器を除く）である。
定器及び制御器を除く）である。
【図８】図１における最尤判定器の詳細な第２の実施例
ブロック図である。
ブロック図である。
【図９】ビタビアルゴリズムに用いた最尤判定器の詳細
な実施例ブロック図である。
な実施例ブロック図である。
【図１０】図１における制御部の詳細な第２の実施例ブ
ロック図である。
ロック図である。
【図１１】図８の実施例の各部の動作タイムチャートで
ある。
ある。
【図１２】図１における最尤判定器の詳細な第３の実施
例ブロック図である。
例ブロック図である。
【図１３】本発明のフェージング等化器の第２の構成例
である。
である。
【図１４】図１３の構成に対する詳細な第１の実施例ブ
ロック図（最尤判定器及び制御器を除く）である。
ロック図（最尤判定器及び制御器を除く）である。
【図１５】図１３における最尤判定器の詳細な第１の実
施例ブロック図である。
施例ブロック図である。
【図１６】図１３における制御部の詳細な第１の実施例
ブロック図である。
ブロック図である。
【図１７】本発明のフェージング等化器の第３の構成例
である。
である。
１ 抽出器
２、４０〜４（Ｎ─１） 遅延器
３ 尤度判定器
４ 選択器
５ 制御器
２０〜２（Ｎ─１） フェージング推定器
３０〜３（Ｎ─１） 補償部
フロントページの続き
(56)参考文献 特開 平９−233006（ＪＰ，Ａ)
特開 平８−213933（ＪＰ，Ａ)
特開 平７−58677（ＪＰ，Ａ)
特開 平６−284052（ＪＰ，Ａ)
特開 平５−335893（ＪＰ，Ａ)
特開 昭61−167229（ＪＰ，Ａ)
特開 平７−15379（ＪＰ，Ａ)
特開 平８−8795（ＪＰ，Ａ)
特開 平６−268540（ＪＰ，Ａ)
特開 平８−8787（ＪＰ，Ａ)
浜田 一， 内島 誠， 福田 英
輔，“一様フェージング環境下でのパイ
ロット信号最尤推定方式の一検討”,
1996年電子情報通信学会総合大会講演論
文集 通信１，1996年 ３月11日，ｐ.
475，（Ｂ−475)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04B 1/00
H04B 3/00
H04B 7/00
H04L 27/00
ＩＮＳＰＥＣ（ＤＩＡＬＯＧ)
ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (9)
- 【請求項１】直交検波出力であるシンボル系列をＩ
（ｎ），Ｑ（ｎ）（ｎ：自然数）、想定最大フェージン
グ周波数をＦmax とし、無線周波数の搬送波の位相、振
幅またはその両方に情報をのせて伝送される変調波を復
調するフェージング等化器において、 １／（２Ｆmax ）以下の時間間隔でシンボル系列より信
号をサンプルするシンボル抽出器と、 仮定した送信信号、尤度判定された信号及び抽出したシ
ンボルからフェージングベクトル系列Ｆv （ｎ）を計算
するＮ個（全ての送信信号の組み合わせ数に対応）のフ
ェージンング推定器と、 該フェージンング推定器により推定したフェージングを
用いてシンボル系列のフェージング補償を行うＮ個の補
償器と、 Ｎ個のフェージング補償されたシンボル系列より１個の
系列を選択する選択器を有することを特徴とするフェー
ジング等化器。 - 【請求項２】直交検波出力であるシンボル系列をＩ
（ｎ），Ｑ（ｎ）（ｎ：自然数）、想定最大フェージン
グ周波数をＦmax とし、無線周波数の搬送波の位相、振
幅またはその両方に情報をのせて伝送される変調波を復
調するフェージング等化器において、 １／（２Ｆmax ）以下の時間間隔でシンボル系列より信
号をサンプルするシンボル抽出器と、 仮定した送信信号、尤度判定された信号及び抽出したシ
ンボルからフェージングベクトル系列Ｆv （ｎ）を計算
するＮ個（全ての送信信号の組み合わせ数に対応）のフ
ェージンング推定器と、 該フェージンング推定器により推定したフェージングを
用いてシンボル系列のフェージング補償を行うＮ個の補
償器と、 該尤度判定された信号を元にフェージング推定を行う第
二のフェージング推定器と、 該第二のフェージング推定器からの推定データから該直
交検波出力であるシンボル系列に対し、フェージング補
償を行う第二の補償器とを有することを特徴とするフェ
ージング等化器。 - 【請求項３】請求項１において、更に、 受信信号レベルを測定する信号レベル検出器と、 該検出信号レベルと設定値とを比較する第一の比較器
と、 フェージング周波数を検出するフェージング検出器と、 該検出したフェージング周波数と設定値とを比較する第
二の比較器と、 前記選択器からのフェージング補償シンボル系列と、直
交検波出力のシンボル系列とを選択出力する第二の選択
器を有することを特徴とするフェージング等化器。 - 【請求項４】請求項２において、更に受信信号レベルを
測定する信号レベル検出器と、 該検出信号レベルと設定値とを比較する第一の比較器
と、 フェージング周波数を検出するフェージング検出器と、 該検出したフェージング周波数と設定値とを比較する第
二の比較器と、 前記第二の補償器からのフェージング補償シンボル系列
と、直交検波出力のシンボル系列とを選択出力する第二
の選択器を有することを特徴とするフェージング等化
器。 - 【請求項５】直交検波出力であるシンボル系列をＩ
（ｎ），Ｑ（ｎ）（ｎ：然数）、想定最大フェージング
周波数をＦmax とし、無線周波数の搬送波の位相、振幅
またはその両方に情報をのせて伝送される変調波を復調
するフェージング等化器において、 １／（２Ｆmax ）以下の時間間隔でシンボル系列より信
号をサンプルするシンボル抽出器と、 仮定した送信信号、尤度判定された信号及び抽出したシ
ンボルからフェージングベクトル系列Ｆv （ｎ）を計算
するＮ個（全ての送信信号の組み合わせ数に対応）のフ
ェージンング推定器と、 該フェージンング推定器により推定したフェージングを
用いてシンボル系列のフェージング補償を行うＮ個の補
償器と、 該補償器に入力するＩ（ｎ），Ｑ（ｎ）のタイミングを
合わせる第一の遅延器と、 Ｎ個のフェージング補償されたシンボル系列より１個の
系列を選択する選択器と、 該Ｎ個のフェージング補償されたシンボル系列と該選択
器に対する選択信号とのタイミングを合わせるＮ個の第
二の遅延器と、 該選択器に対する選択信号を発生させる最尤判定器と、 を有することを特徴とするフェージング等化器。 - 【請求項６】請求項１、２、３または５において、 前記シンボル抽出器は、複数段のＤ−ＦＦで構成される
ことを特徴とするフェージング等化器。 - 【請求項７】請求項６において、前記Ｎ個のフェージン
ング推定器の各々は、 前記複数段のＤ−ＦＦの各々の出力と、前記シンボル系
列のサンプリング信号との割り算を求める割り算回路
と、 フィルタのインパルス応答を格納するＲＯＭと、 該割り算回路の出力と該ＲＯＭからのインパルス応答と
を掛け算する掛け算回路とを有することを特徴とするフ
ェージング等化器。 - 【請求項８】請求項７において、 前記Ｎ個のフェージンング推定器に対し、１つの共通な
前記ＲＯＭが設けられることを特徴とするフェージング
等化器。 - 【請求項９】請求項７において、 前記割り算回路と前記掛け算回路が共通な乗除算回路で
構成されることを特徴とするフェージング等化器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05135896A JP3512296B2 (ja) | 1996-03-08 | 1996-03-08 | フェージング等化器 |
| US08/745,085 US5999579A (en) | 1996-03-08 | 1996-11-07 | Fading equalizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05135896A JP3512296B2 (ja) | 1996-03-08 | 1996-03-08 | フェージング等化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09247059A JPH09247059A (ja) | 1997-09-19 |
| JP3512296B2 true JP3512296B2 (ja) | 2004-03-29 |
Family
ID=12884721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05135896A Expired - Fee Related JP3512296B2 (ja) | 1996-03-08 | 1996-03-08 | フェージング等化器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5999579A (ja) |
| JP (1) | JP3512296B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3475066B2 (ja) | 1998-02-02 | 2003-12-08 | 三菱電機株式会社 | 復調装置 |
| US6563861B1 (en) * | 1999-03-22 | 2003-05-13 | Ericsson, Inc. | Doppler spread estimation system |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3633107A (en) * | 1970-06-04 | 1972-01-04 | Bell Telephone Labor Inc | Adaptive signal processor for diversity radio receivers |
| US4733402A (en) * | 1987-04-23 | 1988-03-22 | Signatron, Inc. | Adaptive filter equalizer systems |
| JP2643614B2 (ja) * | 1991-02-22 | 1997-08-20 | 日本電気株式会社 | ディジタル移動通信端末装置 |
| US5465271A (en) * | 1993-08-20 | 1995-11-07 | General Electric Company | Post detection weighted vector combining diversity receivers using phase metrics for mobile and indoor radio channels |
| US5481572A (en) * | 1994-08-02 | 1996-01-02 | Ericsson Inc. | Method of and apparatus for reducing the complexitiy of a diversity combining and sequence estimation receiver |
| US5648983A (en) * | 1995-04-24 | 1997-07-15 | Lucent Technologies Inc. | CDMA rake receiver with sub-chip resolution |
| US5671221A (en) * | 1995-06-14 | 1997-09-23 | Sharp Microelectronics Technology, Inc. | Receiving method and apparatus for use in a spread-spectrum communication system |
-
1996
- 1996-03-08 JP JP05135896A patent/JP3512296B2/ja not_active Expired - Fee Related
- 1996-11-07 US US08/745,085 patent/US5999579A/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 浜田 一， 内島 誠， 福田 英輔，"一様フェージング環境下でのパイロット信号最尤推定方式の一検討"，１９９６年電子情報通信学会総合大会講演論文集 通信１，１９９６年 ３月１１日，ｐ．４７５，（Ｂ−４７５） |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09247059A (ja) | 1997-09-19 |
| US5999579A (en) | 1999-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2556179B2 (ja) | ダイバーシティ受信方式 | |
| JP2637222B2 (ja) | 等化器 | |
| EP0602249B1 (en) | Maximum likelihood sequence estimating device and method therefor | |
| NO163120B (no) | Fremgangsmaate ved demodulasjon i digitale kommunikasjonssystemer med flerbane-propagasjon. | |
| WO2001020831A1 (fr) | Dispositif de communication ofdm et procede de detection | |
| JP2850942B2 (ja) | 復調器 | |
| WO2000044108A1 (fr) | Egalisateur adaptatif et procede d'egalisation adaptative | |
| JP3148834B2 (ja) | ディジタル変調信号用キャリヤ再生方法および装置 | |
| US7017104B1 (en) | Method and system for decoding block codes by calculating a path metric according to a decision feedback sequence estimation algorithm | |
| JP3512296B2 (ja) | フェージング等化器 | |
| US7609615B2 (en) | Method and apparatus for performing channel compensation and symbol demodulation for coherent demodulation in an OFDM system | |
| JP3424723B2 (ja) | 適応等化器 | |
| JPH05152894A (ja) | 適応等化器 | |
| JP2600970B2 (ja) | ダイバーシティ受信装置 | |
| JP2000022771A (ja) | フォールバックモードにおける受信方法および受信器 | |
| JPH05292139A (ja) | 最尤系列推定受信機 | |
| JP3629059B2 (ja) | Ｍｌｓｅ型等化器を用いた復調装置 | |
| JPH0818492A (ja) | 遅延量推定型ｍｌｓｅ等化装置 | |
| JP2966673B2 (ja) | ダイバーシチ形同期検波回路 | |
| JP2690196B2 (ja) | 最尤系列推定器及び最尤系列推定方法 | |
| JP3957110B2 (ja) | 周波数誤差推定回路 | |
| JP4438914B2 (ja) | 無線通信波の復調装置 | |
| JP2001111462A (ja) | 遅延判定帰還型系列推定ダイバーシティ受信装置 | |
| JP2786335B2 (ja) | 軟判定値推定器および最尤系列推定器 | |
| JPH1056442A (ja) | スペクトル拡散通信のパスダイバシティ受信方式および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040106 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140116 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |