JP3475757B2 - 面実装型光電変換装置作製用基板 - Google Patents
面実装型光電変換装置作製用基板Info
- Publication number
- JP3475757B2 JP3475757B2 JP32997697A JP32997697A JP3475757B2 JP 3475757 B2 JP3475757 B2 JP 3475757B2 JP 32997697 A JP32997697 A JP 32997697A JP 32997697 A JP32997697 A JP 32997697A JP 3475757 B2 JP3475757 B2 JP 3475757B2
- Authority
- JP
- Japan
- Prior art keywords
- surface electrode
- photoelectric conversion
- substrate
- slit
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、複数の光電変換素
子を有する面実装型光電変換装置作製用基板に関する。
子を有する面実装型光電変換装置作製用基板に関する。
【０００２】
【従来の技術】２個以上の発光素子を有する面実装型Ｌ
ＥＤを製造する場合、特開昭６２−１１２３３３号公報
に開示されているように、プリント基板上に搭載した発
光素子のアノード、カソードそれぞれに対応して、基板
上の表裏両面の電極のそれぞれの電気的導通を行うため
に一対のスルーホールを設け、それら各スルーホールを
その列に沿った方向と、封止樹脂に直角に交わる方向と
の２方向で、前記面実装型ＬＥＤ個体に分離分割するた
めの加工を施している。
ＥＤを製造する場合、特開昭６２−１１２３３３号公報
に開示されているように、プリント基板上に搭載した発
光素子のアノード、カソードそれぞれに対応して、基板
上の表裏両面の電極のそれぞれの電気的導通を行うため
に一対のスルーホールを設け、それら各スルーホールを
その列に沿った方向と、封止樹脂に直角に交わる方向と
の２方向で、前記面実装型ＬＥＤ個体に分離分割するた
めの加工を施している。
【０００３】
【発明が解決しようとする課題】前記従来技術による
と、スルーホール部上を切断するため、スルーホール周
辺に集中して金属バリが発生し易くなる。前記面実装型
ＬＥＤ個体として分断加工した後、パーツフィーダーな
る部品整列器を介して整列する際や、エンボスキャリア
ーなる包装容器に当該ＬＥＤを収納する際に、前記金属
バリにより、所定部の接触部分に対し摩擦抵抗を増大さ
せるため、機器の稼働低下や、当該ＬＥＤの実装使用時
の実装率低下などの問題が発生する。
と、スルーホール部上を切断するため、スルーホール周
辺に集中して金属バリが発生し易くなる。前記面実装型
ＬＥＤ個体として分断加工した後、パーツフィーダーな
る部品整列器を介して整列する際や、エンボスキャリア
ーなる包装容器に当該ＬＥＤを収納する際に、前記金属
バリにより、所定部の接触部分に対し摩擦抵抗を増大さ
せるため、機器の稼働低下や、当該ＬＥＤの実装使用時
の実装率低下などの問題が発生する。
【０００４】また、前記従来技術によると、２方向の切
断加工に伴う加工工数ロスだけでなく、加工ライン数が
多いことによる、加工精度の低下や加工ずれによるばら
つきにより、加工により残されたスルーホール部側面の
金属層の面積にばらつきが生じ、前記面実装型ＬＥＤを
部品として所望の電子機器内に実装する場合、半田吸い
上がりの差などにより実装精度が低下する。
断加工に伴う加工工数ロスだけでなく、加工ライン数が
多いことによる、加工精度の低下や加工ずれによるばら
つきにより、加工により残されたスルーホール部側面の
金属層の面積にばらつきが生じ、前記面実装型ＬＥＤを
部品として所望の電子機器内に実装する場合、半田吸い
上がりの差などにより実装精度が低下する。
【０００５】さらに、従来技術によると、表裏面電極の
電気的導通をスルーホールを介して行うため、基板製造
工程での穴加工工数がかかり、コストアップとなる。
電気的導通をスルーホールを介して行うため、基板製造
工程での穴加工工数がかかり、コストアップとなる。
【０００６】
【課題を解決するための手段】本発明は、絶縁基板上の
表面電極パターンと裏面電極パターンとの電気的導通
を、発光素子のアノード、カソードの両側に平行して、
前記絶縁基板に予めスリット状の開口部を設けておき、
その開口部の側面に形成せしめた金属層を介して行い、
かつ、各素子間の分離を、前記開口部の側面の所定の位
置に設けた加工分断部により、隣接素子間の電極を絶縁
分離することにより実現するもので、これにより、一方
向がスリット状となって予め分断されているので、切断
分離のための切断加工ライン、すなわち、加工軸が封止
樹脂に垂直な方向のみの一方向で済むため、加工工数が
軽減されるだけでなく、加工時の金属バリが１つの加工
軸方向にのみ発生するだけであり、したがって前記金属
バリも電極部の被加工部分を小さくするようなレイアウ
トで低減することが可能であり、よって、従来技術の課
題を容易に解決することができる。また、基板製造工程
においても加工工数が少なくて済むため、高い生産性の
面実装型光電変換装置を提供することができる。
表面電極パターンと裏面電極パターンとの電気的導通
を、発光素子のアノード、カソードの両側に平行して、
前記絶縁基板に予めスリット状の開口部を設けておき、
その開口部の側面に形成せしめた金属層を介して行い、
かつ、各素子間の分離を、前記開口部の側面の所定の位
置に設けた加工分断部により、隣接素子間の電極を絶縁
分離することにより実現するもので、これにより、一方
向がスリット状となって予め分断されているので、切断
分離のための切断加工ライン、すなわち、加工軸が封止
樹脂に垂直な方向のみの一方向で済むため、加工工数が
軽減されるだけでなく、加工時の金属バリが１つの加工
軸方向にのみ発生するだけであり、したがって前記金属
バリも電極部の被加工部分を小さくするようなレイアウ
トで低減することが可能であり、よって、従来技術の課
題を容易に解決することができる。また、基板製造工程
においても加工工数が少なくて済むため、高い生産性の
面実装型光電変換装置を提供することができる。
【０００７】すなわち、本発明の面実装型光電変換装置
作製用基板は、絶縁基板上に複数の光電変換素子を有
し、前記絶縁基板の表裏面及び側面に金属層を形成し
て、表面電極、裏面電極及び側面電極となし、かつ、前
記表面電極と前記裏面電極との電気的導通をとる前記側
面の金属層に対して、前記複数の光電変換素子の各素子
ごとの電極間を電気的絶縁するための加工分断部を備え
たものであり、基板側面金属層で表裏面電極の電気的導
通をとり、かつ、基板側面金属層の所定部分に設けた加
工分断部により同一基板内の各光電変換素子の電極間を
電気的絶縁する作用を有する。
作製用基板は、絶縁基板上に複数の光電変換素子を有
し、前記絶縁基板の表裏面及び側面に金属層を形成し
て、表面電極、裏面電極及び側面電極となし、かつ、前
記表面電極と前記裏面電極との電気的導通をとる前記側
面の金属層に対して、前記複数の光電変換素子の各素子
ごとの電極間を電気的絶縁するための加工分断部を備え
たものであり、基板側面金属層で表裏面電極の電気的導
通をとり、かつ、基板側面金属層の所定部分に設けた加
工分断部により同一基板内の各光電変換素子の電極間を
電気的絶縁する作用を有する。
【０００８】また、本発明の面実装型光電変換装置作製
用基板は、前記絶縁基板側面の加工分断部によって絶縁
された前記絶縁基板の表裏面各電極のパターンは、カッ
トラインに対して、交差する接続導体を設け、かつ、各
光電変換素子の載置及び電気的接続後、樹脂封止して前
記絶縁基板を前記切断部位で切断加工した後に、各光電
変換素子間を電気的に絶縁できるように電極のレイアウ
トを有するものであり、基板製造工程で前記分断部の設
置により絶縁された電極部を、同一電極パターン形成工
程で設けた特定レイアウトの電極パターンの配線で接続
することにより、前記基板製造工程で金属層を形成し、
かつ、その後に、所定位置の切断加工により、容易に各
素子間が絶縁分離される作用を有する。
用基板は、前記絶縁基板側面の加工分断部によって絶縁
された前記絶縁基板の表裏面各電極のパターンは、カッ
トラインに対して、交差する接続導体を設け、かつ、各
光電変換素子の載置及び電気的接続後、樹脂封止して前
記絶縁基板を前記切断部位で切断加工した後に、各光電
変換素子間を電気的に絶縁できるように電極のレイアウ
トを有するものであり、基板製造工程で前記分断部の設
置により絶縁された電極部を、同一電極パターン形成工
程で設けた特定レイアウトの電極パターンの配線で接続
することにより、前記基板製造工程で金属層を形成し、
かつ、その後に、所定位置の切断加工により、容易に各
素子間が絶縁分離される作用を有する。
【０００９】さらに、本発明の面実装型光電変換装置の
製造方法は、予めスリット状に開口した絶縁基板に、表
裏各面の電極パターンの金属層及び、前記スリット状の
開口部に側面金属層を形成した後に、前記側面金属層の
所定部分を分断加工により除去する工程を備えたもので
あり、分断部形成を、パネルめっき法のうちの、ドライ
フィルムを用いたテンティング法なるプリント配線板製
造方法でルーターなどの機械加工を経て容易に行うこと
のできる作用を有する。
製造方法は、予めスリット状に開口した絶縁基板に、表
裏各面の電極パターンの金属層及び、前記スリット状の
開口部に側面金属層を形成した後に、前記側面金属層の
所定部分を分断加工により除去する工程を備えたもので
あり、分断部形成を、パネルめっき法のうちの、ドライ
フィルムを用いたテンティング法なるプリント配線板製
造方法でルーターなどの機械加工を経て容易に行うこと
のできる作用を有する。
【００１０】さらにまた、本発明の面実装型光電変換装
置の製造方法は、予めスリット状に開口した絶縁基板
に、表裏各面の電極パターンの金属層及び前記スリット
状の開口部に側面金属層を形成する無電解めっきを実施
した後に、前記側面金属層の所定部分を機械加工もしく
は化学エッチング加工で分断除去する工程を備えたもの
であり、分断部形成を、機械加工あるいは化学エッチン
グなどを用いて容易に行うことのできる作用を有する。
置の製造方法は、予めスリット状に開口した絶縁基板
に、表裏各面の電極パターンの金属層及び前記スリット
状の開口部に側面金属層を形成する無電解めっきを実施
した後に、前記側面金属層の所定部分を機械加工もしく
は化学エッチング加工で分断除去する工程を備えたもの
であり、分断部形成を、機械加工あるいは化学エッチン
グなどを用いて容易に行うことのできる作用を有する。
【００１１】
【発明の実施の形態】本発明の実施の形態を、以下に、
実施例により、図面を用いながら詳しく説明する。
実施例により、図面を用いながら詳しく説明する。
【００１２】
【実施例】（実施例１）図１は、本発明実施例であっ
て、２個の発光素子を有する面実装型ＬＥＤを実現する
場合の組み立て工程での基板表面外観図、図２はその基
板裏面外観図、図３は、単位の面実装型ＬＥＤを個体分
離した外観斜視図、図４はテンティング法と呼ばれるプ
リント基板製造方法によって本発明を実現する場合の製
造工程の流れ図及び要部の断面概要図、図５はテンティ
ング法以外の、いわゆる穴埋め方法、図６は半田めっき
方法、図７はエレクトロデポジション法（以下、ＥＤ
法）と呼ばれるプリント基板製造方法で、それぞれ、本
発明を実現する場合の各製造工程途上での概要断面図で
ある。
て、２個の発光素子を有する面実装型ＬＥＤを実現する
場合の組み立て工程での基板表面外観図、図２はその基
板裏面外観図、図３は、単位の面実装型ＬＥＤを個体分
離した外観斜視図、図４はテンティング法と呼ばれるプ
リント基板製造方法によって本発明を実現する場合の製
造工程の流れ図及び要部の断面概要図、図５はテンティ
ング法以外の、いわゆる穴埋め方法、図６は半田めっき
方法、図７はエレクトロデポジション法（以下、ＥＤ
法）と呼ばれるプリント基板製造方法で、それぞれ、本
発明を実現する場合の各製造工程途上での概要断面図で
ある。
【００１３】図１において、絶縁基板１に、パターン形
成された表面電極２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ
と、これに対向した表面電極３ａ，３ｂ，３ｃ，３ｄ，
３ｅ，３ｆとに対して、発光素子４が表面電極３ａ〜３
ｆのそれぞれに、個別に搭載され、金属ワイヤー５を介
して、それぞれ表面電極２ａ〜２ｆと電気的に接続され
ることにより、各発光素子４がダイオードとして動作可
能になる。そして、封止樹脂６によりモールドされた絶
縁基板１は、切断部位、いわゆるカットライン７により
面実装型ＬＥＤ個体８ａ，８ｂ，８ｃに切断分割され
る。また、表面電極２ａ〜２ｆと３ａ〜３ｆは、それぞ
れ、固体の央部で二分されているが、加えて、基板側面
でもあるスリット状の開口部の側面に分断部９が設けら
れることにより、切断分割後、前記面実装型ＬＥＤの各
個体８ａ〜８ｃは各発光素子毎に電気的に絶縁される。
成された表面電極２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ
と、これに対向した表面電極３ａ，３ｂ，３ｃ，３ｄ，
３ｅ，３ｆとに対して、発光素子４が表面電極３ａ〜３
ｆのそれぞれに、個別に搭載され、金属ワイヤー５を介
して、それぞれ表面電極２ａ〜２ｆと電気的に接続され
ることにより、各発光素子４がダイオードとして動作可
能になる。そして、封止樹脂６によりモールドされた絶
縁基板１は、切断部位、いわゆるカットライン７により
面実装型ＬＥＤ個体８ａ，８ｂ，８ｃに切断分割され
る。また、表面電極２ａ〜２ｆと３ａ〜３ｆは、それぞ
れ、固体の央部で二分されているが、加えて、基板側面
でもあるスリット状の開口部の側面に分断部９が設けら
れることにより、切断分割後、前記面実装型ＬＥＤの各
個体８ａ〜８ｃは各発光素子毎に電気的に絶縁される。
【００１４】本実施例では、面実装型ＬＥＤを実現する
基板製造工程において、各表面電極２ａ〜２ｆと、同３
ａ〜３ｆとの間に、電極パターン形成時に、基板表面側
に配線パターン１０及び基板裏面側に配線パターン１１
を、各々、接続導体として設けることにより、電気的導
通が確保され、電解めっきを行うことができる。さら
に、切断加工時、カットライン７上を交差するそれぞれ
の配線パターン１０，１１はカットライン７に沿って切
断加工されて分離されるため、再びそれぞれの表裏両面
の各電極間は電気的絶縁が確保され、最終的には図３に
示すような面実装型ＬＥＤ個体を製造することができ
る。
基板製造工程において、各表面電極２ａ〜２ｆと、同３
ａ〜３ｆとの間に、電極パターン形成時に、基板表面側
に配線パターン１０及び基板裏面側に配線パターン１１
を、各々、接続導体として設けることにより、電気的導
通が確保され、電解めっきを行うことができる。さら
に、切断加工時、カットライン７上を交差するそれぞれ
の配線パターン１０，１１はカットライン７に沿って切
断加工されて分離されるため、再びそれぞれの表裏両面
の各電極間は電気的絶縁が確保され、最終的には図３に
示すような面実装型ＬＥＤ個体を製造することができ
る。
【００１５】なお、図４のように、テンティング法と呼
ばれるプリント基板製造方法による場合、出発基板材料
である両面Ｃｕ貼基板に対して、スリット加工、無電解
Ｃｕめっき形成、電解Ｃｕめっき形成、電極パターン形
成（ドライフィルム保護〜エッチング）、分断部加工、
整面処理、Ｎｉめっき及びＡｕめっき形成の各工程を経
て、基板上の電極パターン配線体を製造する。そして、
電極パターン形成後に基板側面の所定部分に対して、図
１で示したような分断部９を、例えばルーターと呼ばれ
る回転削工機などの機械加工手段を使って、スリット部
側面の金属層を除去することにより、図３に示す面実装
型ＬＥＤ個体を実現することができる。
ばれるプリント基板製造方法による場合、出発基板材料
である両面Ｃｕ貼基板に対して、スリット加工、無電解
Ｃｕめっき形成、電解Ｃｕめっき形成、電極パターン形
成（ドライフィルム保護〜エッチング）、分断部加工、
整面処理、Ｎｉめっき及びＡｕめっき形成の各工程を経
て、基板上の電極パターン配線体を製造する。そして、
電極パターン形成後に基板側面の所定部分に対して、図
１で示したような分断部９を、例えばルーターと呼ばれ
る回転削工機などの機械加工手段を使って、スリット部
側面の金属層を除去することにより、図３に示す面実装
型ＬＥＤ個体を実現することができる。
【００１６】更に、図５におけるテンティング法以外の
穴埋め方法、図６における半田めっき方法、及び図７に
おけるＥＤ法と呼ばれるプリント基板製造方法で本実施
例を実現する場合、出発基板材料である両面Ｃｕ貼基板
に対して、スリット加工、無電解Ｃｕめっき形成、電解
Ｃｕめっき形成、電極パターン形成（レジスト塗布〜保
護層形成）、分断部加工、整面処理、Ｎｉめっき及びＡ
ｕめっき形成の各工程を経て製造する。ここで、分断部
加工に際して、前述のテンティング法での製造方法と異
なる点は、ルーターなどの機械加工に留まらず、化学エ
ッチングなどを併用する点であり、穴埋め方法の場合
は、基板側面の所定部分に対して、予め穴埋めされた穴
埋め材を機械加工手段などを使って除去し、更に化学エ
ッチングを実施することにより分断部９を形成すること
ができる。半田めっき方法の場合は、スリット状の開口
部の側面、すなわち基板側面の所定部分に対して、電極
パターン上に形成された半田めっきの部分をレーザーや
ハロゲン光などを使って部分的に溶融せしめて、半田め
っきを除去し、更に化学エッチングを実施することによ
り分断部９を形成することができる。ＥＤ法の場合は、
側面基板に対して被覆性の良好な電着レジストによる保
護を行うため、レジスト現像前の基板側面の所定の部分
に対して、露光・現像してレジストを除去し、開口し
て、更に化学エッチングを実施して分断部９を形成する
ことができる。また、前記ＥＤ法の場合、露光条件や基
板厚さの影響で、所定部分の基板側面のレジスト除去が
困難な場合は、レジスト現像後、機械加工、レーザー溶
融などの加工手法で所定部分のレジスト除去を行って化
学エッチングを行うか、あるいは、電極パターン形成後
の機械加工により、分断部９を形成することができる。
穴埋め方法、図６における半田めっき方法、及び図７に
おけるＥＤ法と呼ばれるプリント基板製造方法で本実施
例を実現する場合、出発基板材料である両面Ｃｕ貼基板
に対して、スリット加工、無電解Ｃｕめっき形成、電解
Ｃｕめっき形成、電極パターン形成（レジスト塗布〜保
護層形成）、分断部加工、整面処理、Ｎｉめっき及びＡ
ｕめっき形成の各工程を経て製造する。ここで、分断部
加工に際して、前述のテンティング法での製造方法と異
なる点は、ルーターなどの機械加工に留まらず、化学エ
ッチングなどを併用する点であり、穴埋め方法の場合
は、基板側面の所定部分に対して、予め穴埋めされた穴
埋め材を機械加工手段などを使って除去し、更に化学エ
ッチングを実施することにより分断部９を形成すること
ができる。半田めっき方法の場合は、スリット状の開口
部の側面、すなわち基板側面の所定部分に対して、電極
パターン上に形成された半田めっきの部分をレーザーや
ハロゲン光などを使って部分的に溶融せしめて、半田め
っきを除去し、更に化学エッチングを実施することによ
り分断部９を形成することができる。ＥＤ法の場合は、
側面基板に対して被覆性の良好な電着レジストによる保
護を行うため、レジスト現像前の基板側面の所定の部分
に対して、露光・現像してレジストを除去し、開口し
て、更に化学エッチングを実施して分断部９を形成する
ことができる。また、前記ＥＤ法の場合、露光条件や基
板厚さの影響で、所定部分の基板側面のレジスト除去が
困難な場合は、レジスト現像後、機械加工、レーザー溶
融などの加工手法で所定部分のレジスト除去を行って化
学エッチングを行うか、あるいは、電極パターン形成後
の機械加工により、分断部９を形成することができる。
【００１７】（実施例２）以下、本発明の実施の形態
を、他の実施例により、図面を用い詳しく説明する。
を、他の実施例により、図面を用い詳しく説明する。
【００１８】図８は本実施例により実現された赤色、青
色、緑色発光の３個の発光素子を有する面実装型ＬＥＤ
の基板表面外観図、図９は本実施例に用いた前記面実装
型ＬＥＤの基板裏面外観図、図１０は前記面実装型ＬＥ
Ｄを個体分離した外観斜視図である。
色、緑色発光の３個の発光素子を有する面実装型ＬＥＤ
の基板表面外観図、図９は本実施例に用いた前記面実装
型ＬＥＤの基板裏面外観図、図１０は前記面実装型ＬＥ
Ｄを個体分離した外観斜視図である。
【００１９】図８において、絶縁基板１２に、パターン
形成された表面電極１３ａ，１３ｂ，１３ｃ，１３ｄ，
１３ｅ，１３ｆと、これに対向した表面電極１４ａ，１
４ｂ，１４ｃ，１４ｄ，１４ｅ，１４ｆに対して、赤色
発光素子１５、青色発光素子１６、緑色発光素子１７が
所定の位置に搭載され、それぞれ金属ワイヤー１８を介
して、表面電極１３ａ〜１３ｆと表面電極１４ａ〜１４
ｆのそれぞれの所定位置に対して電気的に接続され、封
止樹脂１９によりモールドされた基板は、カットライン
２０により面実装型ＬＥＤ個体２１ａ，２１ｂ，２１ｃ
に分離分割される。また、表面電極１３ａ〜１３ｆと１
４ａ〜１４ｆは、それぞれ電気的絶縁のため、基板側面
に分断部２２が設けられ、切断分割後、前記面実装型Ｌ
ＥＤ個体２１ａ〜２１ｃは各発光素子毎に個別に電気的
に駆動可能にされる。
形成された表面電極１３ａ，１３ｂ，１３ｃ，１３ｄ，
１３ｅ，１３ｆと、これに対向した表面電極１４ａ，１
４ｂ，１４ｃ，１４ｄ，１４ｅ，１４ｆに対して、赤色
発光素子１５、青色発光素子１６、緑色発光素子１７が
所定の位置に搭載され、それぞれ金属ワイヤー１８を介
して、表面電極１３ａ〜１３ｆと表面電極１４ａ〜１４
ｆのそれぞれの所定位置に対して電気的に接続され、封
止樹脂１９によりモールドされた基板は、カットライン
２０により面実装型ＬＥＤ個体２１ａ，２１ｂ，２１ｃ
に分離分割される。また、表面電極１３ａ〜１３ｆと１
４ａ〜１４ｆは、それぞれ電気的絶縁のため、基板側面
に分断部２２が設けられ、切断分割後、前記面実装型Ｌ
ＥＤ個体２１ａ〜２１ｃは各発光素子毎に個別に電気的
に駆動可能にされる。
【００２０】本実施例では、前述の実施例１で説明した
ように、面実装型ＬＥＤを実現する基板製造工程におい
て表面電極１３ａ〜１３ｆ、１４ａ〜１４ｆについては
分断部２２で電気的に絶縁されており、パターン形成
後、電解めっきを単位工程で行うため、基板表面電極に
追加した配線パターン２３と図９に示す基板裏面側の配
線パターン２４を電極の交互に設けることにより、電気
的導通を確保し、電解めっきを行うことができる。さら
に、切断加工時、カットライン２０上を交差する配線パ
ターンは、カットライン２０に沿って分離されるため、
再び各電極間の電気的絶縁が確保され、図１０に示すよ
うな面実装型ＬＥＤ個体を製造することができる。
ように、面実装型ＬＥＤを実現する基板製造工程におい
て表面電極１３ａ〜１３ｆ、１４ａ〜１４ｆについては
分断部２２で電気的に絶縁されており、パターン形成
後、電解めっきを単位工程で行うため、基板表面電極に
追加した配線パターン２３と図９に示す基板裏面側の配
線パターン２４を電極の交互に設けることにより、電気
的導通を確保し、電解めっきを行うことができる。さら
に、切断加工時、カットライン２０上を交差する配線パ
ターンは、カットライン２０に沿って分離されるため、
再び各電極間の電気的絶縁が確保され、図１０に示すよ
うな面実装型ＬＥＤ個体を製造することができる。
【００２１】なお、以上の説明では発光素子を搭載した
面実装型ＬＥＤで説明したが、発光素子を受光素子に置
き換えた構成においても、同様に実施可能である。
面実装型ＬＥＤで説明したが、発光素子を受光素子に置
き換えた構成においても、同様に実施可能である。
【００２２】
【発明の効果】本発明によると、以下のような効果を得
ることができる。 （１）複数の光電変換素子を有する面実装型光電変換装
置を、同一集合基板上に多数実装し、１方向のみの切断
加工のみで分離分割することで製造することができ、製
造工数を従来技術より大幅に低減することができるた
め、量産性が向上する。 （２）スルーホールを形成せずに従来構造が実現できる
ため加工費用が軽減し、従来技術より基板コストが軽減
できる。 （３）切断加工後の金属バリが低減し、加工仕上がりも
向上するので、特性検査・包装などのハンドリング性、
部品として使用する際の実装率が向上する。
ることができる。 （１）複数の光電変換素子を有する面実装型光電変換装
置を、同一集合基板上に多数実装し、１方向のみの切断
加工のみで分離分割することで製造することができ、製
造工数を従来技術より大幅に低減することができるた
め、量産性が向上する。 （２）スルーホールを形成せずに従来構造が実現できる
ため加工費用が軽減し、従来技術より基板コストが軽減
できる。 （３）切断加工後の金属バリが低減し、加工仕上がりも
向上するので、特性検査・包装などのハンドリング性、
部品として使用する際の実装率が向上する。
【図面の簡単な説明】
【図１】本発明の実施例における基板表面を示す外観図
【図２】本発明の実施例における基板裏面を示す外観図
【図３】本発明の実施例における単位の面実装型ＬＥＤ
を示す外観斜視図
を示す外観斜視図
【図４】本発明の実施例における製造工程流れ図及び要
部の断面概要図
部の断面概要図
【図５】本発明の実施例における製造工程流れ図及び要
部の断面概要図
部の断面概要図
【図６】本発明の実施例における製造工程流れ図及び要
部の断面概要図
部の断面概要図
【図７】本発明の実施例における製造工程流れ図及び要
部の断面概要図
部の断面概要図
【図８】本発明の実施例における基板表面を示す外観図
【図９】本発明の実施例における基板裏面を示す外観図
【図１０】本発明の実施例における単位の面実装型ＬＥ
Ｄを示す外観斜視図
Ｄを示す外観斜視図
１ 絶縁基板
２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ 表面電極
３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ 表面電極
４ 発光素子
５ 金属ワイヤー
６ 封止樹脂
７ カットライン
８ａ，８ｂ，８ｃ 単位の面実装型ＬＥＤ個体
９ 分断部
１０ 配線パターン
１１ 配線パターン
１２ 絶縁基板
１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ，１３ｆ 表
面電極 １４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｅ，１４ｆ 表
面電極 １５ 赤色発光素子 １６ 青色発光素子 １７ 緑色発光素子 １８ 金属ワイヤー １９ 封止樹脂 ２０ カットライン ２１ａ，２１ｂ，２１ｃ 単位の面実装型ＬＥＤ個体 ２２ 分断部 ２３ 配線パターン ２４ 配線パターン
面電極 １４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｅ，１４ｆ 表
面電極 １５ 赤色発光素子 １６ 青色発光素子 １７ 緑色発光素子 １８ 金属ワイヤー １９ 封止樹脂 ２０ カットライン ２１ａ，２１ｂ，２１ｃ 単位の面実装型ＬＥＤ個体 ２２ 分断部 ２３ 配線パターン ２４ 配線パターン
フロントページの続き
(56)参考文献 特開 平７−202271（ＪＰ，Ａ)
特開 平８−78732（ＪＰ，Ａ)
特開 平１−283883（ＪＰ，Ａ)
特開 平10−150138（ＪＰ，Ａ)
特開 昭62−112333（ＪＰ，Ａ)
特開 平９−321345（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 33/00
H01S 5/00 - 5/50
Claims (3)
- 【請求項１】 絶縁基板の表裏面及び側面に電解めっき
で金属層を形成して表面電極、裏面電極及び側面電極と
なし、前記側面電極は前記表面電極と前記裏面電極との
電気的導通をとり、前記表面電極上に複数の光電変換素
子を有し、前記光電変換素子を樹脂封止した後、前記絶
縁基板を所定のカットラインで切断加工して複数の面実
装型光電変換装置を作製する面実装型光電変換装置作製
用基板であって、前記絶縁基板は複数のスリット状の開
口部を備え、前記スリット状の開口部に側面電極を形成
し、前記側面電極には複数の光電変換素子の各素子ごと
の電極間を電気的絶縁するための加工分断部を設け、前
記複数のスリット状の開口部に挟まれた絶縁基板の表面
に一方のスリット状の開口部に接する第１の表面電極
と、第１の表面電極に対向して他方のスリット状の開口
部に接する第２の表面電極を設け、かつ、前記スリット
状の開口部に挟まれた絶縁基板の裏面に一方のスリット
状の開口部に接する第１の裏面電極と、第１の裏面電極
に対向して他方のスリット状の開口部に接する第２の裏
面電極を設け、前記第１及び第２の表面電極と第１及び
第２の裏面電極に光電変換素子の各素子ごとの電極間を
電気的絶縁し、かつ、前記加工分断部と接続する隙間を
形成し、第１の表面電極と対向する第２の表面電極との
電気的導通をとる接続導体を前記カットライン上を交差
するように設け、かつ、第１の裏面電極と、第２の裏面
電極のうち対向する第２の裏面電極と前記加工分断部を
挟んで隣接する第２の裏面電極との電気的導通をとる接
続導体を前記カットライン上を交差するように設け、前
記カットラインで切断加工前は前記各光電変換素子間が
電気的に導通し、切断加工後は各光電変換素子間が電気
的に絶縁される電極のレイアウトを有することを特徴と
する面実装型光電変換装置作製用基板。 - 【請求項２】 前記表面電極は電極パターンを形成した
後、前記加工分断部を設け、電解めっきにて形成される
ことを特徴とする請求項１に記載の面実装型光電変換装
置作製用基板。 - 【請求項３】 前記光電変換素子が発光素子であり、前
記第１の表面電極と第２の表面電極のうち、いずれか一
方が発光素子を搭載する表面電極であり、他方が発光素
子と金属ワイヤーを介して電気的に接続される表面電極
であることを特 徴とする請求項１または２に記載の面実
装型光電変換装置作製用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32997697A JP3475757B2 (ja) | 1997-12-01 | 1997-12-01 | 面実装型光電変換装置作製用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32997697A JP3475757B2 (ja) | 1997-12-01 | 1997-12-01 | 面実装型光電変換装置作製用基板 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003159262A Division JP2003318450A (ja) | 2003-06-04 | 2003-06-04 | 面実装型光電変換装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11163416A JPH11163416A (ja) | 1999-06-18 |
| JP3475757B2 true JP3475757B2 (ja) | 2003-12-08 |
Family
ID=18227384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32997697A Expired - Fee Related JP3475757B2 (ja) | 1997-12-01 | 1997-12-01 | 面実装型光電変換装置作製用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3475757B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100421688B1 (ko) * | 1999-11-11 | 2004-03-10 | 도요다 고세이 가부시키가이샤 | 풀컬러 광원 유니트 |
| JP4731696B2 (ja) * | 2001-02-01 | 2011-07-27 | 三菱電機株式会社 | 光半導体装置、光半導体素子への給電方法 |
| JP2003037296A (ja) * | 2001-07-25 | 2003-02-07 | Sanyo Electric Co Ltd | 照明装置とその製造方法 |
| US6833563B2 (en) * | 2001-09-25 | 2004-12-21 | Intel Corporation | Multi-stack surface mount light emitting diodes |
| JP2008153698A (ja) * | 2008-03-07 | 2008-07-03 | Matsushita Electric Ind Co Ltd | 面実装型光電変換装置 |
| JP5359045B2 (ja) * | 2008-06-18 | 2013-12-04 | 日亜化学工業株式会社 | 半導体装置およびその製造方法 |
| JP2011146735A (ja) * | 2011-03-22 | 2011-07-28 | Rohm Co Ltd | 半導体発光装置の製造方法 |
| JP7307874B2 (ja) | 2019-04-26 | 2023-07-13 | 日亜化学工業株式会社 | 発光装置及び発光モジュール |
-
1997
- 1997-12-01 JP JP32997697A patent/JP3475757B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11163416A (ja) | 1999-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3990962B2 (ja) | 配線基板の製造方法 | |
| EP1942711B1 (en) | Method of manufacturing a wiring board including electroplating | |
| JP2007095927A (ja) | 配線基板およびその製造方法 | |
| WO2006112337A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3475757B2 (ja) | 面実装型光電変換装置作製用基板 | |
| JPH0922963A (ja) | 半導体回路素子搭載基板フレームの製造方法 | |
| JP2008153698A (ja) | 面実装型光電変換装置 | |
| JP3770895B2 (ja) | 電解めっきを利用した配線基板の製造方法 | |
| JPH11340609A (ja) | プリント配線板、および単位配線板の製造方法 | |
| JP2003318450A (ja) | 面実装型光電変換装置の製造方法 | |
| JP2717200B2 (ja) | 電子部品搭載用基板におけるオーバーレイめっきの形成方法 | |
| JP4126764B2 (ja) | 面実装型光電変換装置の製造方法 | |
| KR100934678B1 (ko) | 회로 기판과 그 제조 방법 | |
| US6518672B2 (en) | Multi-layer wiring board substrate and semiconductor device using the multi-layer wiring substrate | |
| JPH08139220A (ja) | リードレスチップキャリア及びその製造方法 | |
| JP3453318B2 (ja) | 半導体装置用基板の製造方法 | |
| JP2002016332A (ja) | スルーホールを有する積層板およびその製造方法 | |
| JPH0695591B2 (ja) | Ｉｃ搭載用可撓性回路基板及びその製造法 | |
| JPH07122831A (ja) | 回路基板及びその製造方法 | |
| JPH087649Y2 (ja) | プリント配線板 | |
| JP2882085B2 (ja) | フィルムキャリア回路基板及びその製造方法 | |
| JP2002016330A (ja) | 部品実装用基板およびその製造方法 | |
| JP3929302B2 (ja) | 大型回路基板 | |
| JP2020155694A (ja) | 両面配線基板 | |
| JP2006302957A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |