JP4731696B2 - 光半導体装置、光半導体素子への給電方法 - Google Patents
光半導体装置、光半導体素子への給電方法 Download PDFInfo
- Publication number
- JP4731696B2 JP4731696B2 JP2001025596A JP2001025596A JP4731696B2 JP 4731696 B2 JP4731696 B2 JP 4731696B2 JP 2001025596 A JP2001025596 A JP 2001025596A JP 2001025596 A JP2001025596 A JP 2001025596A JP 4731696 B2 JP4731696 B2 JP 4731696B2
- Authority
- JP
- Japan
- Prior art keywords
- optical semiconductor
- semiconductor element
- mounting surface
- sides
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は給電ライン付き基板およびこれを用いた光半導体装置、光半導体素子への給電方法に関し、例えば半導体光変調器、半導体光増幅器、半導体レーザアレイなど、素子の表面に複数の電極を有する光半導体素子を実装する給電ライン付きサブマウントおよびこれを用いた光半導体装置に用いて好適なものである。
【０００２】
【従来の技術】
図５に、従来の光半導体装置の構成を示す。図５において、５１はアルミナから成るサブマウント、５２はサブマウント５１上に搭載された光半導体素子である。サブマウント５１の厚さＨは、通常１００〜３００ミクロンである。サブマウント５１には、チタン、白金、金が順次積層されてパターン化した複数の電極５３〜６０が形成されている。
【０００３】
５３は第１の信号線、５４は第２の信号線、５５は第１のグラウンド、５６は第２のグラウンド、５７は第３のグラウンド、５８は第３の信号線、５９は第４の信号線、６０は第４のグラウンドである。これらの給電ライン５３〜６０は、サブマウント５１上の光半導体素子５２が搭載される面と同じ面に並行して配線されている。
【０００４】
次いで、６１は第１の終端抵抗であり、第３の信号線５８の終端に接続されている。また、６２は第２の終端抵抗であり、第４の信号線５９の終端に接続されている。６３はサブマウント５１の側面のメタライズ領域、６４は光半導体素子５２が有する第１の電極パッド、６５は第２の電極パッドである。光半導体素子５２の電極パッド６４，６５とサブマウント５１の電極５３，５４，５８，５９との間は金ワイヤ６６で接続されており、これによって光半導体素子５２に電気信号が供給されるようになっている。
【０００５】
このように実装されたサブマウント５１と光半導体素子５２は、図示しない光学系を用いて図示しない光ファイバと結合される。光半導体素子５２は、その両端から光ファイバを通じて光を入力および出力する。
【０００６】
【発明が解決しようとする課題】
このように、サブマウント５１の上面に複数の電極５３〜６０を配線すると、サブマウント５１の幅Ｗを大きくする必要が生じる。並列に配置する信号線が１本の場合は、サブマウント５１の幅Ｗは３００ミクロン程度で形成することができる。しかしながら、並列に配置する信号線が図５のように２本となる場合には、２倍の６００ミクロンの幅Ｗが必要となる。
【０００７】
一般に、光半導体素子５２への光の入射、および光半導体素子５２からの出射光の取り出しを効率よく行うためには、サブマウント５１によって光が遮られるのを防ぐことが必要となる。そのためには、光半導体素子５２の光進行方向の長さをサブマウント５１の幅Ｗとほぼ同じ程度にする必要がある。これにより、サブマウント５１の幅Ｗが大きい場合には、光半導体素子５２の長さも長くなってコストが高くなってしまうという問題があった。
【０００８】
本発明は、このような問題を解決するために成されたものであり、光半導体素子を搭載するサブマウントに複数の信号線を配線しても、光半導体素子の長さが長くならないようにしてコストを低減できるようにすることを目的とする。
【０００９】
【課題を解決するための手段】
この発明の請求項１に係る光半導体装置は、
対向する第１の端面と第２の端面、および電極パッドを有し、前記第１、２の端面から光の入力および出力を行う光半導体素子と、
対向する２つの辺を含む輪郭を有し当該２つの辺の距離が前記第１、２の端面の間の距離と実質的に等しく前記第１の端面が前記２つの辺の一方を向きかつ前記第２の端面が前記２つの辺の他方を向くように前記光半導体素子が搭載された面である搭載面と、前記搭載面とは異なる面であって前記搭載面よりも大きい面である少なくとも１つの側面と、前記側面に設けられ前記光半導体素子に電気信号の供給を行うための複数の給電ラインと、を備えた基板と、
前記電極パッドと前記給電ラインとを接続する配線と、
を備えるものである。
【００１０】
この発明の請求項２に係る光半導体装置は、請求項１において、前記基板は、前記搭載面の前記２つの辺の一方と接続し前記搭載面とは異なる面であって前記搭載面よりも大きい面である第１の側面と、前記搭載面の前記２つの辺の他方と接続し前記搭載面とは異なる面であって前記搭載面よりも大きい面である第２の側面とを、前記少なくとも１つの側面として備え、
前記複数の給電ラインは、前記第１の側面に設けられ前記光半導体素子に電気信号の供給を行うための複数の給電ラインと、前記第２の側面に設けられ前記光半導体素子に電気信号の供給を行うための複数の給電ラインと、を含むものである。
【００１１】
この発明の請求項３に係る光半導体装置は、請求項１または２において、
前記光半導体素子は、前記電極パッドを複数個備え、
前記複数個の前記電極パッドのそれぞれを前記複数の給電ラインに接続する複数の配線を備えることを特徴とするものである。
【００１２】
この発明の請求項４に係る光半導体装置は、
対向する第１の端面と第２の端面、および電極パッドを有し、前記第１、２の端面から光の入力および出力を行う光半導体素子と、
対向する２つの辺を含む輪郭を有し当該２つの辺の距離が前記第１、２の端面の間の距離と実質的に等しく前記第１の端面が前記２つの辺の一方を向きかつ前記第２の端面が前記２つの辺の他方を向くように前記光半導体素子が搭載された面である搭載面と、前記搭載面とは異なる面であって前記搭載面よりも大きい面である少なくとも１つの側面と、前記光半導体素子に電気信号の供給を行うための給電ラインと、前記給電ラインに接続されかつ前記側面に設けられた終端抵抗と、を備えた基板と、
前記電極パッドと前記給電ラインとを接続する配線と、
を備えることを特徴とするものである。
【００１３】
この発明の請求項５に係る光半導体装置は、請求項４において、
前記基板は、前記搭載面の前記２つの辺の一方と接続し前記搭載面とは異なる面であって前記搭載面よりも大きい面である第１の側面と、前記搭載面の前記２つの辺の他方と接続し前記搭載面とは異なる面であって前記搭載面よりも大きい面である第２の側面とを、前記少なくとも１つの側面として備え、
前記基板は、前記第１の側面に設けられ前記給電ラインと接続する第１の終端抵抗と前記第２の側面に設けられ前記給電ラインと接続する第２の終端抵抗とを、前記終端抵抗として備えることを特徴とするものである。
【００１６】
この発明の請求項６に係る光半導体素子への給電方法は、
対向する第１の端面と第２の端面および電極パッドを有し前記第１、２の端面から光の入力および出力を行う光半導体素子を、前記光半導体素子を搭載するための基板が有する面のうち対向する２つの辺を含む輪郭を有し当該２つの辺の距離が前記第１、２の端面の間の距離と実質的に等しい搭載面に対して、前記第１の端面が前記２つの辺の一方を向きかつ前記第２の端面が前記２つの辺の他方を向くように搭載し、前記基板の前記搭載面とは異なる面であって前記搭載面よりも大きい面に複数の給電ラインを設け、前記電極パッドと前記給電ラインとを接続する配線を介して前記光半導体素子に電気信号の供給を行うようにしたことを特徴とするものである。
【００１９】
【発明の実施の形態】
実施の形態１．
本実施の形態１は、光半導体素子の両端から光の入力および出力を行う光半導体装置において、光半導体素子の接着面と異なる側面に給電ラインが配置されたサブマウントを用いて光半導体素子の接着および電気信号の供給を行うものである。
【００２０】
図１は、本実施の形態に係る光半導体装置の構成を示す斜視図である。図１において、１はアルミナから成るサブマウント（基板）、２はサブマウント１上に搭載された光半導体素子である。サブマウント１には、チタン、白金、金が順次積層されてパターン化した複数の電極３〜９が形成されている。３は第１の信号線、４は第２の信号線、５は第１のグラウンド、６は第２のグラウンド、７は第３のグラウンド、８は第３の信号線、９は第４の信号線である。
【００２１】
１０は光半導体素子２が有する第１の電極パッド、１１は第２の電極パッドである。光半導体素子２の電極パッド１０，１１とサブマウント１の電極３，４，８，９との間は金ワイヤ１２で接続されており、これによって光半導体素子２に電気信号が供給されるようになっている。
【００２２】
このように実装されたサブマウント１と光半導体素子２は、図４に示すようなレンズ１６，１７を有する光学系を用いて光ファイバ１８と結合される。図４において、レンズ１６，１７と光半導体素子２とは、１ｍｍ程度の間隔で近接している。光半導体素子２は、その両端から光ファイバ１８を通じて光を入力および出力する。
【００２３】
本実施の形態では、大きな面積を必要とする給電ライン３〜９を、光半導体素子２の接着面とは異なるサブマウント１の側面に配置している。これにより、サブマウント１の幅Ｗを例えば３００ミクロン以下に小さくすることが可能となる。一方、サブマウント１の厚さＨは約６００ミクロンであり、２本の信号線３，４あるいは８，９を並行して配置するのに十分な厚さを有している。
【００２４】
これにより、光半導体素子２の光進行方向の長さをサブマウント１の幅Ｗと同等の３００ミクロン以下と短くしても、サブマウント１による光結合の損失はほとんど生じない。したがって、光半導体素子２を小型化することができるため、ウエハあたりの理論チップ数を多くとることができ、光半導体素子２およびこれを用いた光半導体装置のコストを低減することができる。
【００２５】
実施の形態２．
本実施の形態２は、光半導体素子の両端から光の入力および出力を行う光半導体装置において、光半導体素子の接着面とは異なる側面に終端抵抗が配置されたサブマウントを用いて光半導体素子の接着および電気信号の供給を行うものである。
【００２６】
図２は、本実施の形態に係る光半導体装置の構成を示す斜視図である。図２において、２１はアルミナから成るサブマウント（基板）、２２はサブマウント２１上に搭載された光半導体素子である。サブマウント２１には、チタン、白金、金が順次積層されてパターン化した複数の電極８，９，２０および窒化タンタルを蒸着して作成された終端抵抗２３，２４が形成されている。
【００２７】
８は第３の信号線、９は第４の信号線、２０は第４のグラウンドである。これらの給電ライン８，９，２０が配置されたサブマウント２１の反対側面には、図１に示したのと同様に第１の信号線３、第２の信号線４が配置されている。また、第１の終端抵抗２３、第２の終端抵抗２４は、それぞれ第３の信号線８、第４の信号線９の終端に接続されている。
【００２８】
１０は光半導体素子２２が有する第１の電極パッド、１１は第２の電極パッドである。光半導体素子２２の電極パッド１０，１１とサブマウント２１の電極３，４，８，９との間は金ワイヤ１２で接続されており、これによって光半導体素子２２に電気信号が供給されるようになっている。
【００２９】
このように実装されたサブマウント２１と光半導体素子２２も図４と同様に、レンズ１６，１７の光学系を用いて光ファイバ１８と結合される。光半導体素子２２は、その両端から光ファイバ１８を通じて光を入力および出力する。
【００３０】
本実施の形態では、大きな面積を必要とする終端抵抗２３，２４を、光半導体素子２２の接着面とは異なるサブマウント２１の側面に配置している。これにより、サブマウント２１の幅Ｗを例えば３００ミクロン以下に小さくすることが可能となる。
【００３１】
そのため、光半導体素子２２の光進行方向の長さをサブマウント２１の幅Ｗと同等の３００ミクロン以下と短くしても、サブマウント２１による光結合の損失はほとんど生じない。したがって、光半導体素子２２を小型化することができるため、ウエハあたりの理論チップ数を多くとることができ、光半導体素子２２およびこれを用いた光半導体装置のコストを低減することができる。
【００３２】
実施の形態３．
本実施の形態３は、半導体レーザアレイ、多電極分布帰還型半導体レーザなど、光半導体素子の上面に複数の給電パッドを有する光半導体装置において、光半導体素子の接着面と異なる側面に給電ラインが配置されたサブマウントを用いて光半導体素子の接着および電気信号の供給を行うものである。
【００３３】
図３は、本実施の形態に係る光半導体装置の構成を示す斜視図である。図３において、３１はアルミナから成るサブマウント（基板）、３２はサブマウント３１上に搭載された光半導体素子である。サブマウント３１には、チタン、白金、金が順次積層されてパターン化した複数の給電ライン３３〜３６が形成されている。３３は第１の信号線、３４は第２の信号線、３５は第３の信号線、３６は第４の信号線である。
【００３４】
３７は光半導体素子３２が有する第１の給電パッド、３８は第２の給電パッド、３９は第３の給電パッド、４０は第４の給電パッドである。光半導体素子３２の給電パッド３７〜４０とサブマウント３１の電極３３〜３６との間は金ワイヤ４１で接続されており、これによって光半導体素子３２に電気信号が供給されるようになっている。
【００３５】
本実施の形態では、大きな面積を必要とする複数の給電ライン３３〜３６を、光半導体素子３２の接着面とは異なるサブマウント３１の一方の側面に配置している。これにより、サブマウント３１の幅Ｗを例えば３００ミクロン以下に小さくすることが可能となる。
【００３６】
そのため、光半導体素子３２の光進行方向の長さをサブマウント３１の幅Ｗと同等の３００ミクロン以下と短くしても、サブマウント３１に光が遮られることによる光半導体素子３２の前面および後面での光結合の損失はほとんど生じない。したがって、光半導体素子３２を小型化することができるため、ウエハあたりの理論チップ数を多くとることができ、光半導体素子３２およびこれを用いた光半導体装置のコストを低減することができる。
【００３７】
なお、以上に説明した各実施の形態は、何れも本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【００３８】
例えば、以上の実施の形態では、給電ラインあるいは終端抵抗の何れかをサブマウントの側面に配置する例について説明したが、両方をサブマウントの側面に配置するようにしても良い。
また、上記実施の形態１，２において図１と図２の構成を別に説明したが、サブマウントの２つの側面をそれぞれ図１、図２のように形成しても良い。
また、図３の例では、サブマウント３１の一方の側面に給電ライン３３〜３６を配置したが、反対側の側面を含む両側面に給電ライン３３〜３６を分散して配置しても良い。
【００３９】
【発明の効果】
この発明は、大きな面積を必要とする給電ラインあるいは終端抵抗を、光半導体素子の搭載面とは異なる基板側面に配置することにより、複数の給電ラインを配置する場合でも基板の幅を小さくすることができる。これにより、基板の上面に搭載される光半導体素子の長さを基板の幅と同等程度に短くすることができ、光半導体素子を小型化することができる。したががって、ウエハあたりの理論チップ数を多くとることができ、光半導体素子およびこれを用いた光半導体装置のコストを低減することができる。
【図面の簡単な説明】
【図１】 実施の形態１による光半導体装置の構成を示す斜視図である。
【図２】 実施の形態２による光半導体装置の構成を示す斜視図である。
【図３】 実施の形態３による光半導体装置の構成を示す斜視図である。
【図４】 実施の形態１および実施の形態２による光半導体装置の元結合方法を示す模式図である。
【図５】 従来の光半導体装置の構成を示す斜視図である。
【符号の説明】
１ サブマウント（基板）、 ２ 光半導体素子、 ３ 第１の信号線、４ 第２の信号線、 ５ 第１のグラウンド、 ６ 第２のグラウンド、 ７ 第３のグラウンド、 ８ 第３の信号線、 ９ 第４の信号線、１０ 第１の電極パッド、 １１ 第２の電極パッド、 １２ 金ワイヤ、 １６ レンズ、 １７ レンズ、 １８ 光ファイバ、 ２０ 第４のグラウンド、 ２１ サブマウント（基板）、 ２２ 光半導体素子、 ２３ 第１の終端抵抗、 ２４ 第２の終端抵抗、 ３１ サブマウント（基板）、 ３２ 光半導体素子、 ３３ 第１の信号線、 ３４ 第２の信号線、 ３５ 第３の信号線、 ３６ 第４の信号線、 ３７ 第１の給電パッド、 ３８ 第２の給電パッド、 ３９ 第３の給電パッド、 ４０ 第４の給電パッド、 ４１ 金ワイヤ。
【発明の属する技術分野】
本発明は給電ライン付き基板およびこれを用いた光半導体装置、光半導体素子への給電方法に関し、例えば半導体光変調器、半導体光増幅器、半導体レーザアレイなど、素子の表面に複数の電極を有する光半導体素子を実装する給電ライン付きサブマウントおよびこれを用いた光半導体装置に用いて好適なものである。
【０００２】
【従来の技術】
図５に、従来の光半導体装置の構成を示す。図５において、５１はアルミナから成るサブマウント、５２はサブマウント５１上に搭載された光半導体素子である。サブマウント５１の厚さＨは、通常１００〜３００ミクロンである。サブマウント５１には、チタン、白金、金が順次積層されてパターン化した複数の電極５３〜６０が形成されている。
【０００３】
５３は第１の信号線、５４は第２の信号線、５５は第１のグラウンド、５６は第２のグラウンド、５７は第３のグラウンド、５８は第３の信号線、５９は第４の信号線、６０は第４のグラウンドである。これらの給電ライン５３〜６０は、サブマウント５１上の光半導体素子５２が搭載される面と同じ面に並行して配線されている。
【０００４】
次いで、６１は第１の終端抵抗であり、第３の信号線５８の終端に接続されている。また、６２は第２の終端抵抗であり、第４の信号線５９の終端に接続されている。６３はサブマウント５１の側面のメタライズ領域、６４は光半導体素子５２が有する第１の電極パッド、６５は第２の電極パッドである。光半導体素子５２の電極パッド６４，６５とサブマウント５１の電極５３，５４，５８，５９との間は金ワイヤ６６で接続されており、これによって光半導体素子５２に電気信号が供給されるようになっている。
【０００５】
このように実装されたサブマウント５１と光半導体素子５２は、図示しない光学系を用いて図示しない光ファイバと結合される。光半導体素子５２は、その両端から光ファイバを通じて光を入力および出力する。
【０００６】
【発明が解決しようとする課題】
このように、サブマウント５１の上面に複数の電極５３〜６０を配線すると、サブマウント５１の幅Ｗを大きくする必要が生じる。並列に配置する信号線が１本の場合は、サブマウント５１の幅Ｗは３００ミクロン程度で形成することができる。しかしながら、並列に配置する信号線が図５のように２本となる場合には、２倍の６００ミクロンの幅Ｗが必要となる。
【０００７】
一般に、光半導体素子５２への光の入射、および光半導体素子５２からの出射光の取り出しを効率よく行うためには、サブマウント５１によって光が遮られるのを防ぐことが必要となる。そのためには、光半導体素子５２の光進行方向の長さをサブマウント５１の幅Ｗとほぼ同じ程度にする必要がある。これにより、サブマウント５１の幅Ｗが大きい場合には、光半導体素子５２の長さも長くなってコストが高くなってしまうという問題があった。
【０００８】
本発明は、このような問題を解決するために成されたものであり、光半導体素子を搭載するサブマウントに複数の信号線を配線しても、光半導体素子の長さが長くならないようにしてコストを低減できるようにすることを目的とする。
【０００９】
【課題を解決するための手段】
この発明の請求項１に係る光半導体装置は、
対向する第１の端面と第２の端面、および電極パッドを有し、前記第１、２の端面から光の入力および出力を行う光半導体素子と、
対向する２つの辺を含む輪郭を有し当該２つの辺の距離が前記第１、２の端面の間の距離と実質的に等しく前記第１の端面が前記２つの辺の一方を向きかつ前記第２の端面が前記２つの辺の他方を向くように前記光半導体素子が搭載された面である搭載面と、前記搭載面とは異なる面であって前記搭載面よりも大きい面である少なくとも１つの側面と、前記側面に設けられ前記光半導体素子に電気信号の供給を行うための複数の給電ラインと、を備えた基板と、
前記電極パッドと前記給電ラインとを接続する配線と、
を備えるものである。
【００１０】
この発明の請求項２に係る光半導体装置は、請求項１において、前記基板は、前記搭載面の前記２つの辺の一方と接続し前記搭載面とは異なる面であって前記搭載面よりも大きい面である第１の側面と、前記搭載面の前記２つの辺の他方と接続し前記搭載面とは異なる面であって前記搭載面よりも大きい面である第２の側面とを、前記少なくとも１つの側面として備え、
前記複数の給電ラインは、前記第１の側面に設けられ前記光半導体素子に電気信号の供給を行うための複数の給電ラインと、前記第２の側面に設けられ前記光半導体素子に電気信号の供給を行うための複数の給電ラインと、を含むものである。
【００１１】
この発明の請求項３に係る光半導体装置は、請求項１または２において、
前記光半導体素子は、前記電極パッドを複数個備え、
前記複数個の前記電極パッドのそれぞれを前記複数の給電ラインに接続する複数の配線を備えることを特徴とするものである。
【００１２】
この発明の請求項４に係る光半導体装置は、
対向する第１の端面と第２の端面、および電極パッドを有し、前記第１、２の端面から光の入力および出力を行う光半導体素子と、
対向する２つの辺を含む輪郭を有し当該２つの辺の距離が前記第１、２の端面の間の距離と実質的に等しく前記第１の端面が前記２つの辺の一方を向きかつ前記第２の端面が前記２つの辺の他方を向くように前記光半導体素子が搭載された面である搭載面と、前記搭載面とは異なる面であって前記搭載面よりも大きい面である少なくとも１つの側面と、前記光半導体素子に電気信号の供給を行うための給電ラインと、前記給電ラインに接続されかつ前記側面に設けられた終端抵抗と、を備えた基板と、
前記電極パッドと前記給電ラインとを接続する配線と、
を備えることを特徴とするものである。
【００１３】
この発明の請求項５に係る光半導体装置は、請求項４において、
前記基板は、前記搭載面の前記２つの辺の一方と接続し前記搭載面とは異なる面であって前記搭載面よりも大きい面である第１の側面と、前記搭載面の前記２つの辺の他方と接続し前記搭載面とは異なる面であって前記搭載面よりも大きい面である第２の側面とを、前記少なくとも１つの側面として備え、
前記基板は、前記第１の側面に設けられ前記給電ラインと接続する第１の終端抵抗と前記第２の側面に設けられ前記給電ラインと接続する第２の終端抵抗とを、前記終端抵抗として備えることを特徴とするものである。
【００１６】
この発明の請求項６に係る光半導体素子への給電方法は、
対向する第１の端面と第２の端面および電極パッドを有し前記第１、２の端面から光の入力および出力を行う光半導体素子を、前記光半導体素子を搭載するための基板が有する面のうち対向する２つの辺を含む輪郭を有し当該２つの辺の距離が前記第１、２の端面の間の距離と実質的に等しい搭載面に対して、前記第１の端面が前記２つの辺の一方を向きかつ前記第２の端面が前記２つの辺の他方を向くように搭載し、前記基板の前記搭載面とは異なる面であって前記搭載面よりも大きい面に複数の給電ラインを設け、前記電極パッドと前記給電ラインとを接続する配線を介して前記光半導体素子に電気信号の供給を行うようにしたことを特徴とするものである。
【００１９】
【発明の実施の形態】
実施の形態１．
本実施の形態１は、光半導体素子の両端から光の入力および出力を行う光半導体装置において、光半導体素子の接着面と異なる側面に給電ラインが配置されたサブマウントを用いて光半導体素子の接着および電気信号の供給を行うものである。
【００２０】
図１は、本実施の形態に係る光半導体装置の構成を示す斜視図である。図１において、１はアルミナから成るサブマウント（基板）、２はサブマウント１上に搭載された光半導体素子である。サブマウント１には、チタン、白金、金が順次積層されてパターン化した複数の電極３〜９が形成されている。３は第１の信号線、４は第２の信号線、５は第１のグラウンド、６は第２のグラウンド、７は第３のグラウンド、８は第３の信号線、９は第４の信号線である。
【００２１】
１０は光半導体素子２が有する第１の電極パッド、１１は第２の電極パッドである。光半導体素子２の電極パッド１０，１１とサブマウント１の電極３，４，８，９との間は金ワイヤ１２で接続されており、これによって光半導体素子２に電気信号が供給されるようになっている。
【００２２】
このように実装されたサブマウント１と光半導体素子２は、図４に示すようなレンズ１６，１７を有する光学系を用いて光ファイバ１８と結合される。図４において、レンズ１６，１７と光半導体素子２とは、１ｍｍ程度の間隔で近接している。光半導体素子２は、その両端から光ファイバ１８を通じて光を入力および出力する。
【００２３】
本実施の形態では、大きな面積を必要とする給電ライン３〜９を、光半導体素子２の接着面とは異なるサブマウント１の側面に配置している。これにより、サブマウント１の幅Ｗを例えば３００ミクロン以下に小さくすることが可能となる。一方、サブマウント１の厚さＨは約６００ミクロンであり、２本の信号線３，４あるいは８，９を並行して配置するのに十分な厚さを有している。
【００２４】
これにより、光半導体素子２の光進行方向の長さをサブマウント１の幅Ｗと同等の３００ミクロン以下と短くしても、サブマウント１による光結合の損失はほとんど生じない。したがって、光半導体素子２を小型化することができるため、ウエハあたりの理論チップ数を多くとることができ、光半導体素子２およびこれを用いた光半導体装置のコストを低減することができる。
【００２５】
実施の形態２．
本実施の形態２は、光半導体素子の両端から光の入力および出力を行う光半導体装置において、光半導体素子の接着面とは異なる側面に終端抵抗が配置されたサブマウントを用いて光半導体素子の接着および電気信号の供給を行うものである。
【００２６】
図２は、本実施の形態に係る光半導体装置の構成を示す斜視図である。図２において、２１はアルミナから成るサブマウント（基板）、２２はサブマウント２１上に搭載された光半導体素子である。サブマウント２１には、チタン、白金、金が順次積層されてパターン化した複数の電極８，９，２０および窒化タンタルを蒸着して作成された終端抵抗２３，２４が形成されている。
【００２７】
８は第３の信号線、９は第４の信号線、２０は第４のグラウンドである。これらの給電ライン８，９，２０が配置されたサブマウント２１の反対側面には、図１に示したのと同様に第１の信号線３、第２の信号線４が配置されている。また、第１の終端抵抗２３、第２の終端抵抗２４は、それぞれ第３の信号線８、第４の信号線９の終端に接続されている。
【００２８】
１０は光半導体素子２２が有する第１の電極パッド、１１は第２の電極パッドである。光半導体素子２２の電極パッド１０，１１とサブマウント２１の電極３，４，８，９との間は金ワイヤ１２で接続されており、これによって光半導体素子２２に電気信号が供給されるようになっている。
【００２９】
このように実装されたサブマウント２１と光半導体素子２２も図４と同様に、レンズ１６，１７の光学系を用いて光ファイバ１８と結合される。光半導体素子２２は、その両端から光ファイバ１８を通じて光を入力および出力する。
【００３０】
本実施の形態では、大きな面積を必要とする終端抵抗２３，２４を、光半導体素子２２の接着面とは異なるサブマウント２１の側面に配置している。これにより、サブマウント２１の幅Ｗを例えば３００ミクロン以下に小さくすることが可能となる。
【００３１】
そのため、光半導体素子２２の光進行方向の長さをサブマウント２１の幅Ｗと同等の３００ミクロン以下と短くしても、サブマウント２１による光結合の損失はほとんど生じない。したがって、光半導体素子２２を小型化することができるため、ウエハあたりの理論チップ数を多くとることができ、光半導体素子２２およびこれを用いた光半導体装置のコストを低減することができる。
【００３２】
実施の形態３．
本実施の形態３は、半導体レーザアレイ、多電極分布帰還型半導体レーザなど、光半導体素子の上面に複数の給電パッドを有する光半導体装置において、光半導体素子の接着面と異なる側面に給電ラインが配置されたサブマウントを用いて光半導体素子の接着および電気信号の供給を行うものである。
【００３３】
図３は、本実施の形態に係る光半導体装置の構成を示す斜視図である。図３において、３１はアルミナから成るサブマウント（基板）、３２はサブマウント３１上に搭載された光半導体素子である。サブマウント３１には、チタン、白金、金が順次積層されてパターン化した複数の給電ライン３３〜３６が形成されている。３３は第１の信号線、３４は第２の信号線、３５は第３の信号線、３６は第４の信号線である。
【００３４】
３７は光半導体素子３２が有する第１の給電パッド、３８は第２の給電パッド、３９は第３の給電パッド、４０は第４の給電パッドである。光半導体素子３２の給電パッド３７〜４０とサブマウント３１の電極３３〜３６との間は金ワイヤ４１で接続されており、これによって光半導体素子３２に電気信号が供給されるようになっている。
【００３５】
本実施の形態では、大きな面積を必要とする複数の給電ライン３３〜３６を、光半導体素子３２の接着面とは異なるサブマウント３１の一方の側面に配置している。これにより、サブマウント３１の幅Ｗを例えば３００ミクロン以下に小さくすることが可能となる。
【００３６】
そのため、光半導体素子３２の光進行方向の長さをサブマウント３１の幅Ｗと同等の３００ミクロン以下と短くしても、サブマウント３１に光が遮られることによる光半導体素子３２の前面および後面での光結合の損失はほとんど生じない。したがって、光半導体素子３２を小型化することができるため、ウエハあたりの理論チップ数を多くとることができ、光半導体素子３２およびこれを用いた光半導体装置のコストを低減することができる。
【００３７】
なお、以上に説明した各実施の形態は、何れも本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【００３８】
例えば、以上の実施の形態では、給電ラインあるいは終端抵抗の何れかをサブマウントの側面に配置する例について説明したが、両方をサブマウントの側面に配置するようにしても良い。
また、上記実施の形態１，２において図１と図２の構成を別に説明したが、サブマウントの２つの側面をそれぞれ図１、図２のように形成しても良い。
また、図３の例では、サブマウント３１の一方の側面に給電ライン３３〜３６を配置したが、反対側の側面を含む両側面に給電ライン３３〜３６を分散して配置しても良い。
【００３９】
【発明の効果】
この発明は、大きな面積を必要とする給電ラインあるいは終端抵抗を、光半導体素子の搭載面とは異なる基板側面に配置することにより、複数の給電ラインを配置する場合でも基板の幅を小さくすることができる。これにより、基板の上面に搭載される光半導体素子の長さを基板の幅と同等程度に短くすることができ、光半導体素子を小型化することができる。したががって、ウエハあたりの理論チップ数を多くとることができ、光半導体素子およびこれを用いた光半導体装置のコストを低減することができる。
【図面の簡単な説明】
【図１】 実施の形態１による光半導体装置の構成を示す斜視図である。
【図２】 実施の形態２による光半導体装置の構成を示す斜視図である。
【図３】 実施の形態３による光半導体装置の構成を示す斜視図である。
【図４】 実施の形態１および実施の形態２による光半導体装置の元結合方法を示す模式図である。
【図５】 従来の光半導体装置の構成を示す斜視図である。
【符号の説明】
１ サブマウント（基板）、 ２ 光半導体素子、 ３ 第１の信号線、４ 第２の信号線、 ５ 第１のグラウンド、 ６ 第２のグラウンド、 ７ 第３のグラウンド、 ８ 第３の信号線、 ９ 第４の信号線、１０ 第１の電極パッド、 １１ 第２の電極パッド、 １２ 金ワイヤ、 １６ レンズ、 １７ レンズ、 １８ 光ファイバ、 ２０ 第４のグラウンド、 ２１ サブマウント（基板）、 ２２ 光半導体素子、 ２３ 第１の終端抵抗、 ２４ 第２の終端抵抗、 ３１ サブマウント（基板）、 ３２ 光半導体素子、 ３３ 第１の信号線、 ３４ 第２の信号線、 ３５ 第３の信号線、 ３６ 第４の信号線、 ３７ 第１の給電パッド、 ３８ 第２の給電パッド、 ３９ 第３の給電パッド、 ４０ 第４の給電パッド、 ４１ 金ワイヤ。
Claims (6)
- 対向する第１の端面と第２の端面、および電極パッドを有し、前記第１、２の端面から光の入力および出力を行う光半導体素子と、
対向する２つの辺を含む輪郭を有し当該２つの辺の距離が前記第１、２の端面の間の距離と実質的に等しく前記第１の端面が前記２つの辺の一方を向きかつ前記第２の端面が前記２つの辺の他方を向くように前記光半導体素子が搭載された面である搭載面と、前記搭載面とは異なる面であって前記搭載面よりも大きい面である少なくとも１つの側面と、前記側面に設けられ前記光半導体素子に電気信号の供給を行うための複数の給電ラインと、を備えた基板と、
前記電極パッドと前記給電ラインとを接続する配線と、
を備えることを特徴とする光半導体装置。 - 前記基板は、前記搭載面の前記２つの辺の一方と接続し前記搭載面とは異なる面であって前記搭載面よりも大きい面である第１の側面と、前記搭載面の前記２つの辺の他方と接続し前記搭載面とは異なる面であって前記搭載面よりも大きい面である第２の側面とを、前記少なくとも１つの側面として備え、
前記複数の給電ラインは、前記第１の側面に設けられ前記光半導体素子に電気信号の供給を行うための複数の給電ラインと、前記第２の側面に設けられ前記光半導体素子に電気信号の供給を行うための複数の給電ラインと、を含むことを特徴とする請求項１に記載の光半導体装置。 - 前記光半導体素子は、前記電極パッドを複数個備え、
前記複数個の前記電極パッドのそれぞれを前記複数の給電ラインに接続する複数の配線を備えることを特徴とする請求項１または２に記載の光半導体装置。 - 対向する第１の端面と第２の端面、および電極パッドを有し、前記第１、２の端面から光の入力および出力を行う光半導体素子と、
対向する２つの辺を含む輪郭を有し当該２つの辺の距離が前記第１、２の端面の間の距離と実質的に等しく前記第１の端面が前記２つの辺の一方を向きかつ前記第２の端面が前記２つの辺の他方を向くように前記光半導体素子が搭載された面である搭載面と、前記搭載面とは異なる面であって前記搭載面よりも大きい面である少なくとも１つの側面と、前記光半導体素子に電気信号の供給を行うための給電ラインと、前記給電ラインに接続されかつ前記側面に設けられた終端抵抗と、を備えた基板と、
前記電極パッドと前記給電ラインとを接続する配線と、
を備えることを特徴とする光半導体装置。 - 前記基板は、前記搭載面の前記２つの辺の一方と接続し前記搭載面とは異なる面であって前記搭載面よりも大きい面である第１の側面と、前記搭載面の前記２つの辺の他方と接続し前記搭載面とは異なる面であって前記搭載面よりも大きい面である第２の側面とを、前記少なくとも１つの側面として備え、
前記基板は、前記第１の側面に設けられ前記給電ラインと接続する第１の終端抵抗と前記第２の側面に設けられ前記給電ラインと接続する第２の終端抵抗とを、前記終端抵抗として備えることを特徴とする請求項４に記載の光半導体装置。 - 対向する第１の端面と第２の端面および電極パッドを有し前記第１、２の端面から光の入力および出力を行う光半導体素子を、前記光半導体素子を搭載するための基板が有する面のうち対向する２つの辺を含む輪郭を有し当該２つの辺の距離が前記第１、２の端面の間の距離と実質的に等しい搭載面に対して、前記第１の端面が前記２つの辺の一方を向きかつ前記第２の端面が前記２つの辺の他方を向くように搭載し、前記基板の前記搭載面とは異なる面であって前記搭載面よりも大きい面に複数の給電ラインを設け、前記電極パッドと前記給電ラインとを接続する配線を介して前記光半導体素子に電気信号の供給を行うようにしたことを特徴とする光半導体素子への給電方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001025596A JP4731696B2 (ja) | 2001-02-01 | 2001-02-01 | 光半導体装置、光半導体素子への給電方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001025596A JP4731696B2 (ja) | 2001-02-01 | 2001-02-01 | 光半導体装置、光半導体素子への給電方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002232060A JP2002232060A (ja) | 2002-08-16 |
| JP4731696B2 true JP4731696B2 (ja) | 2011-07-27 |
Family
ID=18890555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001025596A Expired - Fee Related JP4731696B2 (ja) | 2001-02-01 | 2001-02-01 | 光半導体装置、光半導体素子への給電方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4731696B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6217243B2 (ja) | 2013-08-29 | 2017-10-25 | 富士通オプティカルコンポーネンツ株式会社 | 光モジュールおよび光送信機 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49128745A (ja) * | 1973-04-11 | 1974-12-10 | ||
| JPH01181490A (ja) * | 1988-01-11 | 1989-07-19 | Canon Inc | 半導体レーザー装置 |
| JPH01287952A (ja) * | 1988-05-13 | 1989-11-20 | Shinko Electric Ind Co Ltd | 高周波素子用パッケージとその製造方法 |
| JPH0428687U (ja) * | 1990-07-02 | 1992-03-06 | ||
| JPH1146004A (ja) * | 1997-07-25 | 1999-02-16 | Oki Electric Ind Co Ltd | 光伝送モジュール |
| JPH11177136A (ja) * | 1997-12-15 | 1999-07-02 | Nichia Chem Ind Ltd | チップタイプｌｅｄ |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6489441A (en) * | 1987-09-30 | 1989-04-03 | Toshiba Corp | Semiconductor integrated circuit device |
| JPH0428687A (ja) * | 1990-05-21 | 1992-01-31 | Toshiba Corp | エレベータのテールコード配線構造 |
| JPH10261820A (ja) * | 1997-03-21 | 1998-09-29 | Ngk Insulators Ltd | サブマウント、サブマウントを使用した光素子及びその配線部作製方法 |
| JPH10322028A (ja) * | 1997-05-19 | 1998-12-04 | Oki Electric Ind Co Ltd | 高周波電気配線用基板およびそれを用いた半導体光制御素子の実装構造 |
| JP3475757B2 (ja) * | 1997-12-01 | 2003-12-08 | 松下電器産業株式会社 | 面実装型光電変換装置作製用基板 |
| JP4122577B2 (ja) * | 1998-07-06 | 2008-07-23 | 沖電気工業株式会社 | 光モジュールの実装構造 |
| JP2000031582A (ja) * | 1998-07-09 | 2000-01-28 | Sumitomo Electric Ind Ltd | 光モジュール |
| JP2002107582A (ja) * | 2000-09-28 | 2002-04-10 | Kyocera Corp | 光モジュール |
-
2001
- 2001-02-01 JP JP2001025596A patent/JP4731696B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49128745A (ja) * | 1973-04-11 | 1974-12-10 | ||
| JPH01181490A (ja) * | 1988-01-11 | 1989-07-19 | Canon Inc | 半導体レーザー装置 |
| JPH01287952A (ja) * | 1988-05-13 | 1989-11-20 | Shinko Electric Ind Co Ltd | 高周波素子用パッケージとその製造方法 |
| JPH0428687U (ja) * | 1990-07-02 | 1992-03-06 | ||
| JPH1146004A (ja) * | 1997-07-25 | 1999-02-16 | Oki Electric Ind Co Ltd | 光伝送モジュール |
| JPH11177136A (ja) * | 1997-12-15 | 1999-07-02 | Nichia Chem Ind Ltd | チップタイプｌｅｄ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002232060A (ja) | 2002-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2535651B2 (ja) | 半導体装置 | |
| US5784258A (en) | Wiring board for supporting an array of imaging chips | |
| JP2011243646A (ja) | プリント配線板及びプリント配線板を備えたデバイス | |
| JPH05268535A (ja) | 視覚センサー | |
| JP4731696B2 (ja) | 光半導体装置、光半導体素子への給電方法 | |
| US7335052B2 (en) | Method and system for determining and controlling a contrast opacification in an ultrasonic examination | |
| JP7502983B2 (ja) | 光モジュール | |
| US20100142581A1 (en) | Contact pads on arrays of optical devices | |
| US6634802B2 (en) | Optical-electronic array module and method therefore | |
| US6327408B1 (en) | Electrical interconnection of planar lightwave circuits | |
| JP2000269545A (ja) | 光電子集積回路装置 | |
| CN109752804A (zh) | 光模块构造体 | |
| JPS6216535A (ja) | 電子装置 | |
| JPS62232987A (ja) | 光・電子集積回路アレイ | |
| WO2003007041A2 (en) | Parallel electro-optic interface assembly | |
| US6882044B2 (en) | High speed electronic interconnection using a detachable substrate | |
| JP2001147386A (ja) | 光学信号処理装置 | |
| JPS59100550A (ja) | 半導体装置 | |
| JP2000200937A (ja) | 光並列伝送用送信器 | |
| JP2001007352A (ja) | 光・電気混載モジュール | |
| JP2982816B2 (ja) | 光配線構造体および光配線の実装方法 | |
| JP2900498B2 (ja) | 集積化受発光素子 | |
| JPH06278313A (ja) | 画像装置 | |
| JP2006526929A (ja) | 振動子の信頼性を増加するための冗長ワイヤボンド | |
| JP3194300B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110419 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110420 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |