JP2002232060A - 給電ライン付き基板およびこれを用いた光半導体装置、光半導体素子への給電方法 - Google Patents

給電ライン付き基板およびこれを用いた光半導体装置、光半導体素子への給電方法

Info

Publication number
JP2002232060A
JP2002232060A JP2001025596A JP2001025596A JP2002232060A JP 2002232060 A JP2002232060 A JP 2002232060A JP 2001025596 A JP2001025596 A JP 2001025596A JP 2001025596 A JP2001025596 A JP 2001025596A JP 2002232060 A JP2002232060 A JP 2002232060A
Authority
JP
Japan
Prior art keywords
optical semiconductor
substrate
power supply
semiconductor element
supply line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001025596A
Other languages
English (en)
Other versions
JP4731696B2 (ja
Inventor
和久 ▲たか▼木
Kazuhisa Takagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001025596A priority Critical patent/JP4731696B2/ja
Publication of JP2002232060A publication Critical patent/JP2002232060A/ja
Application granted granted Critical
Publication of JP4731696B2 publication Critical patent/JP4731696B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 サブマウントに複数の信号線を配線しても、
光半導体素子の長さが長くならないようにしてコストを
低減できるようにする。 【解決手段】 大きな面積を必要とする給電ライン3〜
9を、光半導体素子2の搭載面とは異なるサブマウント
1の側面に配置することにより、複数の給電ライン3〜
9を配置する場合でもサブマウント1の幅Wを小さくす
ることができるようにして、サブマウント1の上面に搭
載される光半導体素子2の長さをサブマウント1の幅W
と同等程度に短くして光半導体素子2を小型化すること
ができるようにする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は給電ライン付き基板
およびこれを用いた光半導体装置、光半導体素子への給
電方法に関し、例えば半導体光変調器、半導体光増幅
器、半導体レーザアレイなど、素子の表面に複数の電極
を有する光半導体素子を実装する給電ライン付きサブマ
ウントおよびこれを用いた光半導体装置に用いて好適な
ものである。
【0002】
【従来の技術】図5に、従来の光半導体装置の構成を示
す。図5において、51はアルミナから成るサブマウン
ト、52はサブマウント51上に搭載された光半導体素
子である。サブマウント51の厚さHは、通常100〜
300ミクロンである。サブマウント51には、チタ
ン、白金、金が順次積層されてパターン化した複数の電
極53〜60が形成されている。
【0003】53は第1の信号線、54は第2の信号
線、55は第1のグラウンド、56は第2のグラウン
ド、57は第3のグラウンド、58は第3の信号線、5
9は第4の信号線、60は第4のグラウンドである。こ
れらの給電ライン53〜60は、サブマウント51上の
光半導体素子52が搭載される面と同じ面に並行して配
線されている。
【0004】次いで、61は第1の終端抵抗であり、第
3の信号線58の終端に接続されている。また、62は
第2の終端抵抗であり、第4の信号線59の終端に接続
されている。63はサブマウント51の側面のメタライ
ズ領域、64は光半導体素子52が有する第1の電極パ
ッド、65は第2の電極パッドである。光半導体素子5
2の電極パッド64,65とサブマウント51の電極5
3,54,58,59との間は金ワイヤ66で接続され
ており、これによって光半導体素子52に電気信号が供
給されるようになっている。
【0005】このように実装されたサブマウント51と
光半導体素子52は、図示しない光学系を用いて図示し
ない光ファイバと結合される。光半導体素子52は、そ
の両端から光ファイバを通じて光を入力および出力す
る。
【0006】
【発明が解決しようとする課題】このように、サブマウ
ント51の上面に複数の電極53〜60を配線すると、
サブマウント51の幅Wを大きくする必要が生じる。並
列に配置する信号線が1本の場合は、サブマウント51
の幅Wは300ミクロン程度で形成することができる。
しかしながら、並列に配置する信号線が図5のように2
本となる場合には、2倍の600ミクロンの幅Wが必要
となる。
【0007】一般に、光半導体素子52への光の入射、
および光半導体素子52からの出射光の取り出しを効率
よく行うためには、サブマウント51によって光が遮ら
れるのを防ぐことが必要となる。そのためには、光半導
体素子52の光進行方向の長さをサブマウント51の幅
Wとほぼ同じ程度にする必要がある。これにより、サブ
マウント51の幅Wが大きい場合には、光半導体素子5
2の長さも長くなってコストが高くなってしまうという
問題があった。
【0008】本発明は、このような問題を解決するため
に成されたものであり、光半導体素子を搭載するサブマ
ウントに複数の信号線を配線しても、光半導体素子の長
さが長くならないようにしてコストを低減できるように
することを目的とする。
【0009】
【課題を解決するための手段】この発明の請求項1に係
る給電ライン付き基板は、光の入力および出力を行う光
半導体素子に電気信号の供給を行うための給電ラインを
備えた基板であって、電気信号の供給を行うための給電
ラインを、基板上の光半導体素子の搭載面と異なる側面
に配置したものである。
【0010】この発明の請求項2に係る給電ライン付き
基板は、請求項1において、給電ラインを基板の2つの
側面に配置したものである。この発明の請求項3に係る
給電ライン付き基板は、請求項2において、基板の2つ
の側面にそれぞれ複数の給電ラインを配置したものであ
る。
【0011】この発明の請求項4に係る給電ライン付き
基板は、光の入力および出力を行う光半導体素子に電気
信号の供給を行うための給電ラインを備えた基板であっ
て、電気信号の供給を行うための給電ラインに接続され
る終端抵抗を、基板上の光半導体素子の搭載面と異なる
側面に配置したものである。この発明の請求項5に係る
給電ライン付き基板は、請求項4において、基板の側面
に複数の終端抵抗を配置したものである。
【0012】この発明の請求項6に係る給電ライン付き
基板は、上面に複数の給電パッドを有する光半導体素子
に電気信号の供給を行うための給電ラインを備えた基板
であって、電気信号の供給を行うための給電ラインを、
基板上の光半導体素子の搭載面と異なる側面に配置した
ものである。この発明の請求項7に係る給電ライン付き
基板は、請求項6において、基板の1つの側面に複数の
給電ラインを配置したものである。
【0013】この発明の請求項8に係る光半導体装置
は、両端から光の入力および出力を行う光半導体素子
と、光半導体素子の搭載面を上面とする部材の側面に給
電ラインが配置された基板と、給電ラインから光半導体
素子へと電気信号の供給を行うための配線とを備えたも
のである。
【0014】この発明の請求項9に係る光半導体装置
は、両端から光の入力および出力を行う光半導体素子
と、光半導体素子の搭載面を上面とする部材の側面に、
給電ラインに接続される終端抵抗が配置された基板と、
給電ラインから光半導体素子へと電気信号の供給を行う
ための配線とを備えたものである。
【0015】この発明の請求項10に係る光半導体装置
は、上面に複数の給電パッドを有する光半導体素子と、
光半導体素子の搭載面を上面とする部材の側面に給電ラ
インが配置された基板と、給電ラインから光半導体素子
の上面の給電パッドへと電気信号の供給を行うための配
線とを備えたものである。
【0016】この発明の請求項11に係る光半導体素子
への給電方法は、基板上に光半導体素子を搭載した光半
導体装置において、基板の側面に配置された給電ライン
から、基板の上面に搭載された光半導体素子へ電気信号
の供給を行うようにしたものである。
【0017】この発明の請求項12に係る光半導体素子
への給電方法は、基板上に光半導体素子を搭載した光半
導体装置において、基板の側面に終端抵抗が配置された
給電ラインから、基板の上面に搭載された光半導体素子
へ電気信号の供給を行うようにしたものである。
【0018】この発明の請求項13に係る光半導体素子
への給電方法は、基板上に光半導体素子を搭載した光半
導体装置において、基板の側面に配置された給電ライン
から、基板の上面に搭載された光半導体素子の上面に存
在する複数の給電パッドへ電気信号の供給を行うように
したものである。
【0019】
【発明の実施の形態】実施の形態1.本実施の形態1
は、光半導体素子の両端から光の入力および出力を行う
光半導体装置において、光半導体素子の接着面と異なる
側面に給電ラインが配置されたサブマウントを用いて光
半導体素子の接着および電気信号の供給を行うものであ
る。
【0020】図1は、本実施の形態に係る光半導体装置
の構成を示す斜視図である。図1において、1はアルミ
ナから成るサブマウント(基板)、2はサブマウント1
上に搭載された光半導体素子である。サブマウント1に
は、チタン、白金、金が順次積層されてパターン化した
複数の電極3〜9が形成されている。3は第1の信号
線、4は第2の信号線、5は第1のグラウンド、6は第
2のグラウンド、7は第3のグラウンド、8は第3の信
号線、9は第4の信号線である。
【0021】10は光半導体素子2が有する第1の電極
パッド、11は第2の電極パッドである。光半導体素子
2の電極パッド10,11とサブマウント1の電極3,
4,8,9との間は金ワイヤ12で接続されており、こ
れによって光半導体素子2に電気信号が供給されるよう
になっている。
【0022】このように実装されたサブマウント1と光
半導体素子2は、図4に示すようなレンズ16,17を
有する光学系を用いて光ファイバ18と結合される。図
4において、レンズ16,17と光半導体素子2とは、
1mm程度の間隔で近接している。光半導体素子2は、
その両端から光ファイバ18を通じて光を入力および出
力する。
【0023】本実施の形態では、大きな面積を必要とす
る給電ライン3〜9を、光半導体素子2の接着面とは異
なるサブマウント1の側面に配置している。これによ
り、サブマウント1の幅Wを例えば300ミクロン以下
に小さくすることが可能となる。一方、サブマウント1
の厚さHは約600ミクロンであり、2本の信号線3,
4あるいは8,9を並行して配置するのに十分な厚さを
有している。
【0024】これにより、光半導体素子2の光進行方向
の長さをサブマウント1の幅Wと同等の300ミクロン
以下と短くしても、サブマウント1による光結合の損失
はほとんど生じない。したがって、光半導体素子2を小
型化することができるため、ウエハあたりの理論チップ
数を多くとることができ、光半導体素子2およびこれを
用いた光半導体装置のコストを低減することができる。
【0025】実施の形態2.本実施の形態2は、光半導
体素子の両端から光の入力および出力を行う光半導体装
置において、光半導体素子の接着面とは異なる側面に終
端抵抗が配置されたサブマウントを用いて光半導体素子
の接着および電気信号の供給を行うものである。
【0026】図2は、本実施の形態に係る光半導体装置
の構成を示す斜視図である。図2において、21はアル
ミナから成るサブマウント(基板)、22はサブマウン
ト21上に搭載された光半導体素子である。サブマウン
ト21には、チタン、白金、金が順次積層されてパター
ン化した複数の電極8,9,20および窒化タンタルを
蒸着して作成された終端抵抗23,24が形成されてい
る。
【0027】8は第3の信号線、9は第4の信号線、2
0は第4のグラウンドである。これらの給電ライン8,
9,20が配置されたサブマウント21の反対側面に
は、図1に示したのと同様に第1の信号線3、第2の信
号線4が配置されている。また、第1の終端抵抗23、
第2の終端抵抗24は、それぞれ第3の信号線8、第4
の信号線9の終端に接続されている。
【0028】10は光半導体素子22が有する第1の電
極パッド、11は第2の電極パッドである。光半導体素
子22の電極パッド10,11とサブマウント21の電
極3,4,8,9との間は金ワイヤ12で接続されてお
り、これによって光半導体素子22に電気信号が供給さ
れるようになっている。
【0029】このように実装されたサブマウント21と
光半導体素子22も図4と同様に、レンズ16,17の
光学系を用いて光ファイバ18と結合される。光半導体
素子22は、その両端から光ファイバ18を通じて光を
入力および出力する。
【0030】本実施の形態では、大きな面積を必要とす
る終端抵抗23,24を、光半導体素子22の接着面と
は異なるサブマウント21の側面に配置している。これ
により、サブマウント21の幅Wを例えば300ミクロ
ン以下に小さくすることが可能となる。
【0031】そのため、光半導体素子22の光進行方向
の長さをサブマウント21の幅Wと同等の300ミクロ
ン以下と短くしても、サブマウント21による光結合の
損失はほとんど生じない。したがって、光半導体素子2
2を小型化することができるため、ウエハあたりの理論
チップ数を多くとることができ、光半導体素子22およ
びこれを用いた光半導体装置のコストを低減することが
できる。
【0032】実施の形態3.本実施の形態3は、半導体
レーザアレイ、多電極分布帰還型半導体レーザなど、光
半導体素子の上面に複数の給電パッドを有する光半導体
装置において、光半導体素子の接着面と異なる側面に給
電ラインが配置されたサブマウントを用いて光半導体素
子の接着および電気信号の供給を行うものである。
【0033】図3は、本実施の形態に係る光半導体装置
の構成を示す斜視図である。図3において、31はアル
ミナから成るサブマウント(基板)、32はサブマウン
ト31上に搭載された光半導体素子である。サブマウン
ト31には、チタン、白金、金が順次積層されてパター
ン化した複数の給電ライン33〜36が形成されてい
る。33は第1の信号線、34は第2の信号線、35は
第3の信号線、36は第4の信号線である。
【0034】37は光半導体素子32が有する第1の給
電パッド、38は第2の給電パッド、39は第3の給電
パッド、40は第4の給電パッドである。光半導体素子
32の給電パッド37〜40とサブマウント31の電極
33〜36との間は金ワイヤ41で接続されており、こ
れによって光半導体素子32に電気信号が供給されるよ
うになっている。
【0035】本実施の形態では、大きな面積を必要とす
る複数の給電ライン33〜36を、光半導体素子32の
接着面とは異なるサブマウント31の一方の側面に配置
している。これにより、サブマウント31の幅Wを例え
ば300ミクロン以下に小さくすることが可能となる。
【0036】そのため、光半導体素子32の光進行方向
の長さをサブマウント31の幅Wと同等の300ミクロ
ン以下と短くしても、サブマウント31に光が遮られる
ことによる光半導体素子32の前面および後面での光結
合の損失はほとんど生じない。したがって、光半導体素
子32を小型化することができるため、ウエハあたりの
理論チップ数を多くとることができ、光半導体素子32
およびこれを用いた光半導体装置のコストを低減するこ
とができる。
【0037】なお、以上に説明した各実施の形態は、何
れも本発明を実施するにあたっての具体化の一例を示し
たものに過ぎず、これらによって本発明の技術的範囲が
限定的に解釈されてはならないものである。すなわち、
本発明はその精神、またはその主要な特徴から逸脱する
ことなく、様々な形で実施することができる。
【0038】例えば、以上の実施の形態では、給電ライ
ンあるいは終端抵抗の何れかをサブマウントの側面に配
置する例について説明したが、両方をサブマウントの側
面に配置するようにしても良い。また、上記実施の形態
1,2において図1と図2の構成を別に説明したが、サ
ブマウントの2つの側面をそれぞれ図1、図2のように
形成しても良い。また、図3の例では、サブマウント3
1の一方の側面に給電ライン33〜36を配置したが、
反対側の側面を含む両側面に給電ライン33〜36を分
散して配置しても良い。
【0039】
【発明の効果】この発明は、大きな面積を必要とする給
電ラインあるいは終端抵抗を、光半導体素子の搭載面と
は異なる基板側面に配置することにより、複数の給電ラ
インを配置する場合でも基板の幅を小さくすることがで
きる。これにより、基板の上面に搭載される光半導体素
子の長さを基板の幅と同等程度に短くすることができ、
光半導体素子を小型化することができる。したががっ
て、ウエハあたりの理論チップ数を多くとることがで
き、光半導体素子およびこれを用いた光半導体装置のコ
ストを低減することができる。
【図面の簡単な説明】
【図1】 実施の形態1による光半導体装置の構成を示
す斜視図である。
【図2】 実施の形態2による光半導体装置の構成を示
す斜視図である。
【図3】 実施の形態3による光半導体装置の構成を示
す斜視図である。
【図4】 実施の形態1および実施の形態2による光半
導体装置の元結合方法を示す模式図である。
【図5】 従来の光半導体装置の構成を示す斜視図であ
る。
【符号の説明】
1 サブマウント(基板)、 2 光半導体素子、
3 第1の信号線、4 第2の信号線、 5 第1
のグラウンド、 6 第2のグラウンド、 7 第
3のグラウンド、 8 第3の信号線、 9 第4
の信号線、10 第1の電極パッド、 11 第2の
電極パッド、 12 金ワイヤ、 16 レンズ、
17 レンズ、 18 光ファイバ、 20第
4のグラウンド、 21 サブマウント(基板)、
22 光半導体素子、 23 第1の終端抵抗、
24 第2の終端抵抗、 31 サブマウント(基
板)、 32 光半導体素子、 33 第1の信号
線、 34第2の信号線、 35 第3の信号線、
36 第4の信号線、 37第1の給電パッド、
38 第2の給電パッド、 39 第3の給電パ
ッド、 40 第4の給電パッド、 41 金ワイ
ヤ。

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 光の入力および出力を行う光半導体素子
    に電気信号の供給を行うための給電ラインを備えた基板
    であって、 前記電気信号の供給を行うための給電ラインを、前記基
    板上の前記光半導体素子の搭載面と異なる側面に配置し
    たことを特徴とする給電ライン付き基板。
  2. 【請求項2】 前記給電ラインを前記基板の2つの側面
    に配置したことを特徴とする請求項1に記載の給電ライ
    ン付き基板。
  3. 【請求項3】 前記基板の2つの側面にそれぞれ複数の
    給電ラインを配置したことを特徴とする請求項2に記載
    の給電ライン付き基板。
  4. 【請求項4】 光の入力および出力を行う光半導体素子
    に電気信号の供給を行うための給電ラインを備えた基板
    であって、 前記電気信号の供給を行うための給電ラインに接続され
    る終端抵抗を、前記基板上の前記光半導体素子の搭載面
    と異なる側面に配置したことを特徴とする給電ライン付
    き基板。
  5. 【請求項5】 前記基板の側面に複数の終端抵抗を配置
    したことを特徴とする請求項4に記載の給電ライン付き
    基板。
  6. 【請求項6】 上面に複数の給電パッドを有する光半導
    体素子に電気信号の供給を行うための給電ラインを備え
    た基板であって、 前記電気信号の供給を行うための給電ラインを、前記基
    板上の前記光半導体素子の搭載面と異なる側面に配置し
    たことを特徴とする給電ライン付き基板。
  7. 【請求項7】 前記基板の1つの側面に複数の給電ライ
    ンを配置したことを特徴とする請求項6に記載の給電ラ
    イン付き基板。
  8. 【請求項8】 両端から光の入力および出力を行う光半
    導体素子と、 前記光半導体素子の搭載面を上面とする部材の側面に給
    電ラインが配置された基板と、 前記給電ラインから前記光半導体素子へと電気信号の供
    給を行うための配線とを備えたことを特徴とする光半導
    体装置。
  9. 【請求項9】 両端から光の入力および出力を行う光半
    導体素子と、 前記光半導体素子の搭載面を上面とする部材の側面に、
    給電ラインに接続される終端抵抗が配置された基板と、 前記給電ラインから前記光半導体素子へと電気信号の供
    給を行うための配線とを備えたことを特徴とする光半導
    体装置。
  10. 【請求項10】 上面に複数の給電パッドを有する光半
    導体素子と、 前記光半導体素子の搭載面を上面とする部材の側面に給
    電ラインが配置された基板と、 前記給電ラインから前記光半導体素子の上面の給電パッ
    ドへと電気信号の供給を行うための配線とを備えたこと
    を特徴とする光半導体装置。
  11. 【請求項11】 基板上に光半導体素子を搭載した光半
    導体装置において、前記基板の側面に配置された給電ラ
    インから、前記基板の上面に搭載された前記光半導体素
    子へ電気信号の供給を行うようにしたことを特徴とする
    光半導体素子への給電方法。
  12. 【請求項12】 基板上に光半導体素子を搭載した光半
    導体装置において、前記基板の側面に終端抵抗が配置さ
    れた給電ラインから、前記基板の上面に搭載された前記
    光半導体素子へ電気信号の供給を行うようにしたことを
    特徴とする光半導体素子への給電方法。
  13. 【請求項13】 基板上に光半導体素子を搭載した光半
    導体装置において、前記基板の側面に配置された給電ラ
    インから、前記基板の上面に搭載された前記光半導体素
    子の上面に存在する複数の給電パッドへ電気信号の供給
    を行うようにしたことを特徴とする光半導体素子への給
    電方法。
JP2001025596A 2001-02-01 2001-02-01 光半導体装置、光半導体素子への給電方法 Expired - Fee Related JP4731696B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001025596A JP4731696B2 (ja) 2001-02-01 2001-02-01 光半導体装置、光半導体素子への給電方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001025596A JP4731696B2 (ja) 2001-02-01 2001-02-01 光半導体装置、光半導体素子への給電方法

Publications (2)

Publication Number Publication Date
JP2002232060A true JP2002232060A (ja) 2002-08-16
JP4731696B2 JP4731696B2 (ja) 2011-07-27

Family

ID=18890555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001025596A Expired - Fee Related JP4731696B2 (ja) 2001-02-01 2001-02-01 光半導体装置、光半導体素子への給電方法

Country Status (1)

Country Link
JP (1) JP4731696B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231728B2 (en) 2013-08-29 2016-01-05 Fujitsu Optical Components Limited Optical module and optical transmitter

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49128745A (ja) * 1973-04-11 1974-12-10
JPS6489441A (en) * 1987-09-30 1989-04-03 Toshiba Corp Semiconductor integrated circuit device
JPH01181490A (ja) * 1988-01-11 1989-07-19 Canon Inc 半導体レーザー装置
JPH01287952A (ja) * 1988-05-13 1989-11-20 Shinko Electric Ind Co Ltd 高周波素子用パッケージとその製造方法
JPH0428687A (ja) * 1990-05-21 1992-01-31 Toshiba Corp エレベータのテールコード配線構造
JPH10261820A (ja) * 1997-03-21 1998-09-29 Ngk Insulators Ltd サブマウント、サブマウントを使用した光素子及びその配線部作製方法
JPH10322028A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 高周波電気配線用基板およびそれを用いた半導体光制御素子の実装構造
JPH1146004A (ja) * 1997-07-25 1999-02-16 Oki Electric Ind Co Ltd 光伝送モジュール
JPH11163416A (ja) * 1997-12-01 1999-06-18 Matsushita Electron Corp 面実装型光電変換装置およびその製造方法
JPH11177136A (ja) * 1997-12-15 1999-07-02 Nichia Chem Ind Ltd チップタイプled
JP2000019473A (ja) * 1998-07-06 2000-01-21 Oki Electric Ind Co Ltd 光モジュールの実装構造
JP2000031582A (ja) * 1998-07-09 2000-01-28 Sumitomo Electric Ind Ltd 光モジュール
JP2002107582A (ja) * 2000-09-28 2002-04-10 Kyocera Corp 光モジュール

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2506452Y2 (ja) * 1990-07-02 1996-08-07 シャープ株式会社 側面発光表示装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49128745A (ja) * 1973-04-11 1974-12-10
JPS6489441A (en) * 1987-09-30 1989-04-03 Toshiba Corp Semiconductor integrated circuit device
JPH01181490A (ja) * 1988-01-11 1989-07-19 Canon Inc 半導体レーザー装置
JPH01287952A (ja) * 1988-05-13 1989-11-20 Shinko Electric Ind Co Ltd 高周波素子用パッケージとその製造方法
JPH0428687A (ja) * 1990-05-21 1992-01-31 Toshiba Corp エレベータのテールコード配線構造
JPH10261820A (ja) * 1997-03-21 1998-09-29 Ngk Insulators Ltd サブマウント、サブマウントを使用した光素子及びその配線部作製方法
JPH10322028A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 高周波電気配線用基板およびそれを用いた半導体光制御素子の実装構造
JPH1146004A (ja) * 1997-07-25 1999-02-16 Oki Electric Ind Co Ltd 光伝送モジュール
JPH11163416A (ja) * 1997-12-01 1999-06-18 Matsushita Electron Corp 面実装型光電変換装置およびその製造方法
JPH11177136A (ja) * 1997-12-15 1999-07-02 Nichia Chem Ind Ltd チップタイプled
JP2000019473A (ja) * 1998-07-06 2000-01-21 Oki Electric Ind Co Ltd 光モジュールの実装構造
JP2000031582A (ja) * 1998-07-09 2000-01-28 Sumitomo Electric Ind Ltd 光モジュール
JP2002107582A (ja) * 2000-09-28 2002-04-10 Kyocera Corp 光モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231728B2 (en) 2013-08-29 2016-01-05 Fujitsu Optical Components Limited Optical module and optical transmitter

Also Published As

Publication number Publication date
JP4731696B2 (ja) 2011-07-27

Similar Documents

Publication Publication Date Title
JP6720378B2 (ja) 電子/フォトニックチップの集積化及びボンディング
US6798931B2 (en) Separating of optical integrated modules and structures formed thereby
JPH05268535A (ja) 視覚センサー
JP2003309312A (ja) 光モジュール
JP2002232060A (ja) 給電ライン付き基板およびこれを用いた光半導体装置、光半導体素子への給電方法
JP2000269545A (ja) 光電子集積回路装置
US20050201668A1 (en) Method of connecting an optical element at a slope
JP4106335B2 (ja) フリップチップ光電回路
JP2003512644A (ja) 平面光波回路の電気的相互接続
JP7141880B2 (ja) 光受信サブアセンブリ及び光モジュール
JPH03184384A (ja) 光モジュール用サブマウント及びその製造方法
JPS62232987A (ja) 光・電子集積回路アレイ
WO2000009340A1 (fr) Tete thermique et ensemble tete thermique
CN107209335B (zh) 电子/光子芯片集成和接合
JP2004254125A (ja) 光受信モジュール
JPS5939085A (ja) 光集積回路実装
TWI578052B (zh) 光纖連接器電路板及光纖連接器
TWI539871B (zh) 光纖連接器電路基板
JPH0198285A (ja) モニタ付半導体発光素子
JP3194300B2 (ja) 半導体装置
JP3201791B2 (ja) 光出力デバイスの実装構造およびその実装方法
JP2004260007A (ja) 光受信モジュール及びその製造方法
JP2004031432A (ja) 半導体装置
JPH1154769A (ja) 光実装部品およびその製造方法
JPH04369873A (ja) 光電子icモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees