JP2002232060A - 給電ライン付き基板およびこれを用いた光半導体装置、光半導体素子への給電方法 - Google Patents

給電ライン付き基板およびこれを用いた光半導体装置、光半導体素子への給電方法

Info

Publication number
JP2002232060A
JP2002232060A JP2001025596A JP2001025596A JP2002232060A JP 2002232060 A JP2002232060 A JP 2002232060A JP 2001025596 A JP2001025596 A JP 2001025596A JP 2001025596 A JP2001025596 A JP 2001025596A JP 2002232060 A JP2002232060 A JP 2002232060A
Authority
JP
Japan
Prior art keywords
optical semiconductor
substrate
power supply
semiconductor element
supply line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001025596A
Other languages
English (en)
Other versions
JP4731696B2 (ja
Inventor
和久 ▲たか▼木
Kazuhisa Takagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001025596A priority Critical patent/JP4731696B2/ja
Publication of JP2002232060A publication Critical patent/JP2002232060A/ja
Application granted granted Critical
Publication of JP4731696B2 publication Critical patent/JP4731696B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 サブマウントに複数の信号線を配線しても、
光半導体素子の長さが長くならないようにしてコストを
低減できるようにする。 【解決手段】 大きな面積を必要とする給電ライン３〜
９を、光半導体素子２の搭載面とは異なるサブマウント
１の側面に配置することにより、複数の給電ライン３〜
９を配置する場合でもサブマウント１の幅Ｗを小さくす
ることができるようにして、サブマウント１の上面に搭
載される光半導体素子２の長さをサブマウント１の幅Ｗ
と同等程度に短くして光半導体素子２を小型化すること
ができるようにする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は給電ライン付き基板
およびこれを用いた光半導体装置、光半導体素子への給
電方法に関し、例えば半導体光変調器、半導体光増幅
器、半導体レーザアレイなど、素子の表面に複数の電極
を有する光半導体素子を実装する給電ライン付きサブマ
ウントおよびこれを用いた光半導体装置に用いて好適な
ものである。
【０００２】
【従来の技術】図５に、従来の光半導体装置の構成を示
す。図５において、５１はアルミナから成るサブマウン
ト、５２はサブマウント５１上に搭載された光半導体素
子である。サブマウント５１の厚さＨは、通常１００〜
３００ミクロンである。サブマウント５１には、チタ
ン、白金、金が順次積層されてパターン化した複数の電
極５３〜６０が形成されている。
【０００３】５３は第１の信号線、５４は第２の信号
線、５５は第１のグラウンド、５６は第２のグラウン
ド、５７は第３のグラウンド、５８は第３の信号線、５
９は第４の信号線、６０は第４のグラウンドである。こ
れらの給電ライン５３〜６０は、サブマウント５１上の
光半導体素子５２が搭載される面と同じ面に並行して配
線されている。
【０００４】次いで、６１は第１の終端抵抗であり、第
３の信号線５８の終端に接続されている。また、６２は
第２の終端抵抗であり、第４の信号線５９の終端に接続
されている。６３はサブマウント５１の側面のメタライ
ズ領域、６４は光半導体素子５２が有する第１の電極パ
ッド、６５は第２の電極パッドである。光半導体素子５
２の電極パッド６４，６５とサブマウント５１の電極５
３，５４，５８，５９との間は金ワイヤ６６で接続され
ており、これによって光半導体素子５２に電気信号が供
給されるようになっている。
【０００５】このように実装されたサブマウント５１と
光半導体素子５２は、図示しない光学系を用いて図示し
ない光ファイバと結合される。光半導体素子５２は、そ
の両端から光ファイバを通じて光を入力および出力す
る。
【０００６】
【発明が解決しようとする課題】このように、サブマウ
ント５１の上面に複数の電極５３〜６０を配線すると、
サブマウント５１の幅Ｗを大きくする必要が生じる。並
列に配置する信号線が１本の場合は、サブマウント５１
の幅Ｗは３００ミクロン程度で形成することができる。
しかしながら、並列に配置する信号線が図５のように２
本となる場合には、２倍の６００ミクロンの幅Ｗが必要
となる。
【０００７】一般に、光半導体素子５２への光の入射、
および光半導体素子５２からの出射光の取り出しを効率
よく行うためには、サブマウント５１によって光が遮ら
れるのを防ぐことが必要となる。そのためには、光半導
体素子５２の光進行方向の長さをサブマウント５１の幅
Ｗとほぼ同じ程度にする必要がある。これにより、サブ
マウント５１の幅Ｗが大きい場合には、光半導体素子５
２の長さも長くなってコストが高くなってしまうという
問題があった。
【０００８】本発明は、このような問題を解決するため
に成されたものであり、光半導体素子を搭載するサブマ
ウントに複数の信号線を配線しても、光半導体素子の長
さが長くならないようにしてコストを低減できるように
することを目的とする。
【０００９】
【課題を解決するための手段】この発明の請求項１に係
る給電ライン付き基板は、光の入力および出力を行う光
半導体素子に電気信号の供給を行うための給電ラインを
備えた基板であって、電気信号の供給を行うための給電
ラインを、基板上の光半導体素子の搭載面と異なる側面
に配置したものである。
【００１０】この発明の請求項２に係る給電ライン付き
基板は、請求項１において、給電ラインを基板の２つの
側面に配置したものである。この発明の請求項３に係る
給電ライン付き基板は、請求項２において、基板の２つ
の側面にそれぞれ複数の給電ラインを配置したものであ
る。
【００１１】この発明の請求項４に係る給電ライン付き
基板は、光の入力および出力を行う光半導体素子に電気
信号の供給を行うための給電ラインを備えた基板であっ
て、電気信号の供給を行うための給電ラインに接続され
る終端抵抗を、基板上の光半導体素子の搭載面と異なる
側面に配置したものである。この発明の請求項５に係る
給電ライン付き基板は、請求項４において、基板の側面
に複数の終端抵抗を配置したものである。
【００１２】この発明の請求項６に係る給電ライン付き
基板は、上面に複数の給電パッドを有する光半導体素子
に電気信号の供給を行うための給電ラインを備えた基板
であって、電気信号の供給を行うための給電ラインを、
基板上の光半導体素子の搭載面と異なる側面に配置した
ものである。この発明の請求項７に係る給電ライン付き
基板は、請求項６において、基板の１つの側面に複数の
給電ラインを配置したものである。
【００１３】この発明の請求項８に係る光半導体装置
は、両端から光の入力および出力を行う光半導体素子
と、光半導体素子の搭載面を上面とする部材の側面に給
電ラインが配置された基板と、給電ラインから光半導体
素子へと電気信号の供給を行うための配線とを備えたも
のである。
【００１４】この発明の請求項９に係る光半導体装置
は、両端から光の入力および出力を行う光半導体素子
と、光半導体素子の搭載面を上面とする部材の側面に、
給電ラインに接続される終端抵抗が配置された基板と、
給電ラインから光半導体素子へと電気信号の供給を行う
ための配線とを備えたものである。
【００１５】この発明の請求項１０に係る光半導体装置
は、上面に複数の給電パッドを有する光半導体素子と、
光半導体素子の搭載面を上面とする部材の側面に給電ラ
インが配置された基板と、給電ラインから光半導体素子
の上面の給電パッドへと電気信号の供給を行うための配
線とを備えたものである。
【００１６】この発明の請求項１１に係る光半導体素子
への給電方法は、基板上に光半導体素子を搭載した光半
導体装置において、基板の側面に配置された給電ライン
から、基板の上面に搭載された光半導体素子へ電気信号
の供給を行うようにしたものである。
【００１７】この発明の請求項１２に係る光半導体素子
への給電方法は、基板上に光半導体素子を搭載した光半
導体装置において、基板の側面に終端抵抗が配置された
給電ラインから、基板の上面に搭載された光半導体素子
へ電気信号の供給を行うようにしたものである。
【００１８】この発明の請求項１３に係る光半導体素子
への給電方法は、基板上に光半導体素子を搭載した光半
導体装置において、基板の側面に配置された給電ライン
から、基板の上面に搭載された光半導体素子の上面に存
在する複数の給電パッドへ電気信号の供給を行うように
したものである。
【００１９】
【発明の実施の形態】実施の形態１．本実施の形態１
は、光半導体素子の両端から光の入力および出力を行う
光半導体装置において、光半導体素子の接着面と異なる
側面に給電ラインが配置されたサブマウントを用いて光
半導体素子の接着および電気信号の供給を行うものであ
る。
【００２０】図１は、本実施の形態に係る光半導体装置
の構成を示す斜視図である。図１において、１はアルミ
ナから成るサブマウント（基板）、２はサブマウント１
上に搭載された光半導体素子である。サブマウント１に
は、チタン、白金、金が順次積層されてパターン化した
複数の電極３〜９が形成されている。３は第１の信号
線、４は第２の信号線、５は第１のグラウンド、６は第
２のグラウンド、７は第３のグラウンド、８は第３の信
号線、９は第４の信号線である。
【００２１】１０は光半導体素子２が有する第１の電極
パッド、１１は第２の電極パッドである。光半導体素子
２の電極パッド１０，１１とサブマウント１の電極３，
４，８，９との間は金ワイヤ１２で接続されており、こ
れによって光半導体素子２に電気信号が供給されるよう
になっている。
【００２２】このように実装されたサブマウント１と光
半導体素子２は、図４に示すようなレンズ１６，１７を
有する光学系を用いて光ファイバ１８と結合される。図
４において、レンズ１６，１７と光半導体素子２とは、
１ｍｍ程度の間隔で近接している。光半導体素子２は、
その両端から光ファイバ１８を通じて光を入力および出
力する。
【００２３】本実施の形態では、大きな面積を必要とす
る給電ライン３〜９を、光半導体素子２の接着面とは異
なるサブマウント１の側面に配置している。これによ
り、サブマウント１の幅Ｗを例えば３００ミクロン以下
に小さくすることが可能となる。一方、サブマウント１
の厚さＨは約６００ミクロンであり、２本の信号線３，
４あるいは８，９を並行して配置するのに十分な厚さを
有している。
【００２４】これにより、光半導体素子２の光進行方向
の長さをサブマウント１の幅Ｗと同等の３００ミクロン
以下と短くしても、サブマウント１による光結合の損失
はほとんど生じない。したがって、光半導体素子２を小
型化することができるため、ウエハあたりの理論チップ
数を多くとることができ、光半導体素子２およびこれを
用いた光半導体装置のコストを低減することができる。
【００２５】実施の形態２．本実施の形態２は、光半導
体素子の両端から光の入力および出力を行う光半導体装
置において、光半導体素子の接着面とは異なる側面に終
端抵抗が配置されたサブマウントを用いて光半導体素子
の接着および電気信号の供給を行うものである。
【００２６】図２は、本実施の形態に係る光半導体装置
の構成を示す斜視図である。図２において、２１はアル
ミナから成るサブマウント（基板）、２２はサブマウン
ト２１上に搭載された光半導体素子である。サブマウン
ト２１には、チタン、白金、金が順次積層されてパター
ン化した複数の電極８，９，２０および窒化タンタルを
蒸着して作成された終端抵抗２３，２４が形成されてい
る。
【００２７】８は第３の信号線、９は第４の信号線、２
０は第４のグラウンドである。これらの給電ライン８，
９，２０が配置されたサブマウント２１の反対側面に
は、図１に示したのと同様に第１の信号線３、第２の信
号線４が配置されている。また、第１の終端抵抗２３、
第２の終端抵抗２４は、それぞれ第３の信号線８、第４
の信号線９の終端に接続されている。
【００２８】１０は光半導体素子２２が有する第１の電
極パッド、１１は第２の電極パッドである。光半導体素
子２２の電極パッド１０，１１とサブマウント２１の電
極３，４，８，９との間は金ワイヤ１２で接続されてお
り、これによって光半導体素子２２に電気信号が供給さ
れるようになっている。
【００２９】このように実装されたサブマウント２１と
光半導体素子２２も図４と同様に、レンズ１６，１７の
光学系を用いて光ファイバ１８と結合される。光半導体
素子２２は、その両端から光ファイバ１８を通じて光を
入力および出力する。
【００３０】本実施の形態では、大きな面積を必要とす
る終端抵抗２３，２４を、光半導体素子２２の接着面と
は異なるサブマウント２１の側面に配置している。これ
により、サブマウント２１の幅Ｗを例えば３００ミクロ
ン以下に小さくすることが可能となる。
【００３１】そのため、光半導体素子２２の光進行方向
の長さをサブマウント２１の幅Ｗと同等の３００ミクロ
ン以下と短くしても、サブマウント２１による光結合の
損失はほとんど生じない。したがって、光半導体素子２
２を小型化することができるため、ウエハあたりの理論
チップ数を多くとることができ、光半導体素子２２およ
びこれを用いた光半導体装置のコストを低減することが
できる。
【００３２】実施の形態３．本実施の形態３は、半導体
レーザアレイ、多電極分布帰還型半導体レーザなど、光
半導体素子の上面に複数の給電パッドを有する光半導体
装置において、光半導体素子の接着面と異なる側面に給
電ラインが配置されたサブマウントを用いて光半導体素
子の接着および電気信号の供給を行うものである。
【００３３】図３は、本実施の形態に係る光半導体装置
の構成を示す斜視図である。図３において、３１はアル
ミナから成るサブマウント（基板）、３２はサブマウン
ト３１上に搭載された光半導体素子である。サブマウン
ト３１には、チタン、白金、金が順次積層されてパター
ン化した複数の給電ライン３３〜３６が形成されてい
る。３３は第１の信号線、３４は第２の信号線、３５は
第３の信号線、３６は第４の信号線である。
【００３４】３７は光半導体素子３２が有する第１の給
電パッド、３８は第２の給電パッド、３９は第３の給電
パッド、４０は第４の給電パッドである。光半導体素子
３２の給電パッド３７〜４０とサブマウント３１の電極
３３〜３６との間は金ワイヤ４１で接続されており、こ
れによって光半導体素子３２に電気信号が供給されるよ
うになっている。
【００３５】本実施の形態では、大きな面積を必要とす
る複数の給電ライン３３〜３６を、光半導体素子３２の
接着面とは異なるサブマウント３１の一方の側面に配置
している。これにより、サブマウント３１の幅Ｗを例え
ば３００ミクロン以下に小さくすることが可能となる。
【００３６】そのため、光半導体素子３２の光進行方向
の長さをサブマウント３１の幅Ｗと同等の３００ミクロ
ン以下と短くしても、サブマウント３１に光が遮られる
ことによる光半導体素子３２の前面および後面での光結
合の損失はほとんど生じない。したがって、光半導体素
子３２を小型化することができるため、ウエハあたりの
理論チップ数を多くとることができ、光半導体素子３２
およびこれを用いた光半導体装置のコストを低減するこ
とができる。
【００３７】なお、以上に説明した各実施の形態は、何
れも本発明を実施するにあたっての具体化の一例を示し
たものに過ぎず、これらによって本発明の技術的範囲が
限定的に解釈されてはならないものである。すなわち、
本発明はその精神、またはその主要な特徴から逸脱する
ことなく、様々な形で実施することができる。
【００３８】例えば、以上の実施の形態では、給電ライ
ンあるいは終端抵抗の何れかをサブマウントの側面に配
置する例について説明したが、両方をサブマウントの側
面に配置するようにしても良い。また、上記実施の形態
１，２において図１と図２の構成を別に説明したが、サ
ブマウントの２つの側面をそれぞれ図１、図２のように
形成しても良い。また、図３の例では、サブマウント３
１の一方の側面に給電ライン３３〜３６を配置したが、
反対側の側面を含む両側面に給電ライン３３〜３６を分
散して配置しても良い。
【００３９】
【発明の効果】この発明は、大きな面積を必要とする給
電ラインあるいは終端抵抗を、光半導体素子の搭載面と
は異なる基板側面に配置することにより、複数の給電ラ
インを配置する場合でも基板の幅を小さくすることがで
きる。これにより、基板の上面に搭載される光半導体素
子の長さを基板の幅と同等程度に短くすることができ、
光半導体素子を小型化することができる。したががっ
て、ウエハあたりの理論チップ数を多くとることがで
き、光半導体素子およびこれを用いた光半導体装置のコ
ストを低減することができる。
【図面の簡単な説明】
【図１】 実施の形態１による光半導体装置の構成を示
す斜視図である。
【図２】 実施の形態２による光半導体装置の構成を示
す斜視図である。
【図３】 実施の形態３による光半導体装置の構成を示
す斜視図である。
【図４】 実施の形態１および実施の形態２による光半
導体装置の元結合方法を示す模式図である。
【図５】 従来の光半導体装置の構成を示す斜視図であ
る。
【符号の説明】
１ サブマウント（基板）、 ２ 光半導体素子、
３ 第１の信号線、４ 第２の信号線、 ５ 第１
のグラウンド、 ６ 第２のグラウンド、 ７ 第
３のグラウンド、 ８ 第３の信号線、 ９ 第４
の信号線、１０ 第１の電極パッド、 １１ 第２の
電極パッド、 １２ 金ワイヤ、 １６ レンズ、
１７ レンズ、 １８ 光ファイバ、 ２０第
４のグラウンド、 ２１ サブマウント（基板）、
２２ 光半導体素子、 ２３ 第１の終端抵抗、
２４ 第２の終端抵抗、 ３１ サブマウント（基
板）、 ３２ 光半導体素子、 ３３ 第１の信号
線、 ３４第２の信号線、 ３５ 第３の信号線、
３６ 第４の信号線、 ３７第１の給電パッド、
３８ 第２の給電パッド、 ３９ 第３の給電パ
ッド、 ４０ 第４の給電パッド、 ４１ 金ワイ
ヤ。

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 光の入力および出力を行う光半導体素子
    に電気信号の供給を行うための給電ラインを備えた基板
    であって、 前記電気信号の供給を行うための給電ラインを、前記基
    板上の前記光半導体素子の搭載面と異なる側面に配置し
    たことを特徴とする給電ライン付き基板。
  2. 【請求項２】 前記給電ラインを前記基板の２つの側面
    に配置したことを特徴とする請求項１に記載の給電ライ
    ン付き基板。
  3. 【請求項３】 前記基板の２つの側面にそれぞれ複数の
    給電ラインを配置したことを特徴とする請求項２に記載
    の給電ライン付き基板。
  4. 【請求項４】 光の入力および出力を行う光半導体素子
    に電気信号の供給を行うための給電ラインを備えた基板
    であって、 前記電気信号の供給を行うための給電ラインに接続され
    る終端抵抗を、前記基板上の前記光半導体素子の搭載面
    と異なる側面に配置したことを特徴とする給電ライン付
    き基板。
  5. 【請求項５】 前記基板の側面に複数の終端抵抗を配置
    したことを特徴とする請求項４に記載の給電ライン付き
    基板。
  6. 【請求項６】 上面に複数の給電パッドを有する光半導
    体素子に電気信号の供給を行うための給電ラインを備え
    た基板であって、 前記電気信号の供給を行うための給電ラインを、前記基
    板上の前記光半導体素子の搭載面と異なる側面に配置し
    たことを特徴とする給電ライン付き基板。
  7. 【請求項７】 前記基板の１つの側面に複数の給電ライ
    ンを配置したことを特徴とする請求項６に記載の給電ラ
    イン付き基板。
  8. 【請求項８】 両端から光の入力および出力を行う光半
    導体素子と、 前記光半導体素子の搭載面を上面とする部材の側面に給
    電ラインが配置された基板と、 前記給電ラインから前記光半導体素子へと電気信号の供
    給を行うための配線とを備えたことを特徴とする光半導
    体装置。
  9. 【請求項９】 両端から光の入力および出力を行う光半
    導体素子と、 前記光半導体素子の搭載面を上面とする部材の側面に、
    給電ラインに接続される終端抵抗が配置された基板と、 前記給電ラインから前記光半導体素子へと電気信号の供
    給を行うための配線とを備えたことを特徴とする光半導
    体装置。
  10. 【請求項１０】 上面に複数の給電パッドを有する光半
    導体素子と、 前記光半導体素子の搭載面を上面とする部材の側面に給
    電ラインが配置された基板と、 前記給電ラインから前記光半導体素子の上面の給電パッ
    ドへと電気信号の供給を行うための配線とを備えたこと
    を特徴とする光半導体装置。
  11. 【請求項１１】 基板上に光半導体素子を搭載した光半
    導体装置において、前記基板の側面に配置された給電ラ
    インから、前記基板の上面に搭載された前記光半導体素
    子へ電気信号の供給を行うようにしたことを特徴とする
    光半導体素子への給電方法。
  12. 【請求項１２】 基板上に光半導体素子を搭載した光半
    導体装置において、前記基板の側面に終端抵抗が配置さ
    れた給電ラインから、前記基板の上面に搭載された前記
    光半導体素子へ電気信号の供給を行うようにしたことを
    特徴とする光半導体素子への給電方法。
  13. 【請求項１３】 基板上に光半導体素子を搭載した光半
    導体装置において、前記基板の側面に配置された給電ラ
    インから、前記基板の上面に搭載された前記光半導体素
    子の上面に存在する複数の給電パッドへ電気信号の供給
    を行うようにしたことを特徴とする光半導体素子への給
    電方法。
JP2001025596A 2001-02-01 2001-02-01 光半導体装置、光半導体素子への給電方法 Expired - Fee Related JP4731696B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001025596A JP4731696B2 (ja) 2001-02-01 2001-02-01 光半導体装置、光半導体素子への給電方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001025596A JP4731696B2 (ja) 2001-02-01 2001-02-01 光半導体装置、光半導体素子への給電方法

Publications (2)

Publication Number Publication Date
JP2002232060A true JP2002232060A (ja) 2002-08-16
JP4731696B2 JP4731696B2 (ja) 2011-07-27

Family

ID=18890555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001025596A Expired - Fee Related JP4731696B2 (ja) 2001-02-01 2001-02-01 光半導体装置、光半導体素子への給電方法

Country Status (1)

Country Link
JP (1) JP4731696B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231728B2 (en) 2013-08-29 2016-01-05 Fujitsu Optical Components Limited Optical module and optical transmitter

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49128745A (ja) * 1973-04-11 1974-12-10
JPS6489441A (en) * 1987-09-30 1989-04-03 Toshiba Corp Semiconductor integrated circuit device
JPH01181490A (ja) * 1988-01-11 1989-07-19 Canon Inc 半導体レーザー装置
JPH01287952A (ja) * 1988-05-13 1989-11-20 Shinko Electric Ind Co Ltd 高周波素子用パッケージとその製造方法
JPH0428687A (ja) * 1990-05-21 1992-01-31 Toshiba Corp エレベータのテールコード配線構造
JPH10261820A (ja) * 1997-03-21 1998-09-29 Ngk Insulators Ltd サブマウント、サブマウントを使用した光素子及びその配線部作製方法
JPH10322028A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 高周波電気配線用基板およびそれを用いた半導体光制御素子の実装構造
JPH1146004A (ja) * 1997-07-25 1999-02-16 Oki Electric Ind Co Ltd 光伝送モジュール
JPH11163416A (ja) * 1997-12-01 1999-06-18 Matsushita Electron Corp 面実装型光電変換装置およびその製造方法
JPH11177136A (ja) * 1997-12-15 1999-07-02 Nichia Chem Ind Ltd チップタイプｌｅｄ
JP2000019473A (ja) * 1998-07-06 2000-01-21 Oki Electric Ind Co Ltd 光モジュールの実装構造
JP2000031582A (ja) * 1998-07-09 2000-01-28 Sumitomo Electric Ind Ltd 光モジュール
JP2002107582A (ja) * 2000-09-28 2002-04-10 Kyocera Corp 光モジュール

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2506452Y2 (ja) * 1990-07-02 1996-08-07 シャープ株式会社 側面発光表示装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49128745A (ja) * 1973-04-11 1974-12-10
JPS6489441A (en) * 1987-09-30 1989-04-03 Toshiba Corp Semiconductor integrated circuit device
JPH01181490A (ja) * 1988-01-11 1989-07-19 Canon Inc 半導体レーザー装置
JPH01287952A (ja) * 1988-05-13 1989-11-20 Shinko Electric Ind Co Ltd 高周波素子用パッケージとその製造方法
JPH0428687A (ja) * 1990-05-21 1992-01-31 Toshiba Corp エレベータのテールコード配線構造
JPH10261820A (ja) * 1997-03-21 1998-09-29 Ngk Insulators Ltd サブマウント、サブマウントを使用した光素子及びその配線部作製方法
JPH10322028A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 高周波電気配線用基板およびそれを用いた半導体光制御素子の実装構造
JPH1146004A (ja) * 1997-07-25 1999-02-16 Oki Electric Ind Co Ltd 光伝送モジュール
JPH11163416A (ja) * 1997-12-01 1999-06-18 Matsushita Electron Corp 面実装型光電変換装置およびその製造方法
JPH11177136A (ja) * 1997-12-15 1999-07-02 Nichia Chem Ind Ltd チップタイプｌｅｄ
JP2000019473A (ja) * 1998-07-06 2000-01-21 Oki Electric Ind Co Ltd 光モジュールの実装構造
JP2000031582A (ja) * 1998-07-09 2000-01-28 Sumitomo Electric Ind Ltd 光モジュール
JP2002107582A (ja) * 2000-09-28 2002-04-10 Kyocera Corp 光モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231728B2 (en) 2013-08-29 2016-01-05 Fujitsu Optical Components Limited Optical module and optical transmitter

Also Published As

Publication number Publication date
JP4731696B2 (ja) 2011-07-27

Similar Documents

Publication Publication Date Title
JP6720378B2 (ja) 電子／フォトニックチップの集積化及びボンディング
US6798931B2 (en) Separating of optical integrated modules and structures formed thereby
JPH05268535A (ja) 視覚センサー
JP2003309312A (ja) 光モジュール
JP2002232060A (ja) 給電ライン付き基板およびこれを用いた光半導体装置、光半導体素子への給電方法
JP2000269545A (ja) 光電子集積回路装置
US20050201668A1 (en) Method of connecting an optical element at a slope
JP4106335B2 (ja) フリップチップ光電回路
JP2003512644A (ja) 平面光波回路の電気的相互接続
JP7141880B2 (ja) 光受信サブアセンブリ及び光モジュール
JPH03184384A (ja) 光モジュール用サブマウント及びその製造方法
JPS62232987A (ja) 光・電子集積回路アレイ
WO2000009340A1 (fr) Tete thermique et ensemble tete thermique
CN107209335B (zh) 电子/光子芯片集成和接合
JP2004254125A (ja) 光受信モジュール
JPS5939085A (ja) 光集積回路実装
TWI578052B (zh) 光纖連接器電路板及光纖連接器
TWI539871B (zh) 光纖連接器電路基板
JPH0198285A (ja) モニタ付半導体発光素子
JP3194300B2 (ja) 半導体装置
JP3201791B2 (ja) 光出力デバイスの実装構造およびその実装方法
JP2004260007A (ja) 光受信モジュール及びその製造方法
JP2004031432A (ja) 半導体装置
JPH1154769A (ja) 光実装部品およびその製造方法
JPH04369873A (ja) 光電子ｉｃモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees