JPH1187607A - 光モジュール - Google Patents
光モジュールInfo
- Publication number
- JPH1187607A JPH1187607A JP9235812A JP23581297A JPH1187607A JP H1187607 A JPH1187607 A JP H1187607A JP 9235812 A JP9235812 A JP 9235812A JP 23581297 A JP23581297 A JP 23581297A JP H1187607 A JPH1187607 A JP H1187607A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- signal
- optical
- die pad
- optical module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Light Receiving Elements (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】
【課題】 受光素子とプリアンプを同一リードフレーム
上に実装する際に、外部から侵入する雑音を遮断できる
と共に、受光素子のための光信号の通過経路を確保でき
る光モジュールを提供する。 【解決手段】 受光素子2と、受光素子2と電気的に結
合されるプリアンプ4と、受光素子2およびプリアンプ
4がダイパッド12上に配置されるリードフレーム6
と、このリードフレーム6上に配置されプリアンプ4を
覆うと共に、受光素子2の光信号の通過経路に信号光が
透過できる光透過部10を有する金属製シールド板8を
備える。シールド板8は、ダイパッド12上に配置され
ダイパッド12とシールド板8を電気的に接続する金属
製ステム40と、電源用リード等16、18上に配置さ
れたダイキャップ50、60とによって支持される。受
光素子2とプリアンプ4はダイパッド12とシールド板
8により上下面から挟まれる。
上に実装する際に、外部から侵入する雑音を遮断できる
と共に、受光素子のための光信号の通過経路を確保でき
る光モジュールを提供する。 【解決手段】 受光素子2と、受光素子2と電気的に結
合されるプリアンプ4と、受光素子2およびプリアンプ
4がダイパッド12上に配置されるリードフレーム6
と、このリードフレーム6上に配置されプリアンプ4を
覆うと共に、受光素子2の光信号の通過経路に信号光が
透過できる光透過部10を有する金属製シールド板8を
備える。シールド板8は、ダイパッド12上に配置され
ダイパッド12とシールド板8を電気的に接続する金属
製ステム40と、電源用リード等16、18上に配置さ
れたダイキャップ50、60とによって支持される。受
光素子2とプリアンプ4はダイパッド12とシールド板
8により上下面から挟まれる。
Description
【0001】
【発明の属する技術分野】本発明は、光モジュールに関
し、特に発光機能および受光機能の一方を有する光半導
体チップおよびこの装置と電気的に接続された回路半導
体チップを同一の搭載部材に搭載した光リンク、光モジ
ュール用半導体装置のシールド構造に関する。
し、特に発光機能および受光機能の一方を有する光半導
体チップおよびこの装置と電気的に接続された回路半導
体チップを同一の搭載部材に搭載した光リンク、光モジ
ュール用半導体装置のシールド構造に関する。
【0002】
【従来の技術】光リンク、光モジュール用半導体装置等
では、受光素子によって信号光を信号電流に変換(O/
E変換)し、次いでこの信号電流をプリアンプで電流/
電圧変換して電圧信号として取り出している。このよう
な信号処理回路で使用するプリアンプは、電流雑音を抑
制するために非常に高い入力インピーダンスを有してい
る。また、受光素子に入力される信号光の強度も微弱で
ある。このため、光リンク、光モジュール用半導体装置
は輻射等により外部から侵入する雑音によって影響を受
けやすい。そこで、信号に雑音が混入することを防止す
るためにこれらの半導体装置をシールドする。
では、受光素子によって信号光を信号電流に変換(O/
E変換)し、次いでこの信号電流をプリアンプで電流/
電圧変換して電圧信号として取り出している。このよう
な信号処理回路で使用するプリアンプは、電流雑音を抑
制するために非常に高い入力インピーダンスを有してい
る。また、受光素子に入力される信号光の強度も微弱で
ある。このため、光リンク、光モジュール用半導体装置
は輻射等により外部から侵入する雑音によって影響を受
けやすい。そこで、信号に雑音が混入することを防止す
るためにこれらの半導体装置をシールドする。
【0003】このような半導体装置をかかる雑音からシ
ールドする構造としては、例えば特開昭58−1273
38号(特公昭63−64899号)公報(以下、文献
1という)、特開平6−252327号公報(以下、文
献2という)に開示されているものがある。
ールドする構造としては、例えば特開昭58−1273
38号(特公昭63−64899号)公報(以下、文献
1という)、特開平6−252327号公報(以下、文
献2という)に開示されているものがある。
【0004】図6に、文献1に開示された構造を示す。
図6によれば、導電性パターン82が設けられたLSI
チップ実装用基板81上に接地用電極パターン88を備
えている。LSIチップ84はLSIチップ実装用基板
81上にフリップチップ実装され、バンプ電極83を介
して導電性パターン82と接続されている。接地用電極
パターン88は、LSIチップ84と対向する基板81
上の領域まで延在して設けられ、またLSIチップの実
装基板面を覆うよう形成されると共に、LSIチップ8
4の接地リード87へ電気的に接続されている。
図6によれば、導電性パターン82が設けられたLSI
チップ実装用基板81上に接地用電極パターン88を備
えている。LSIチップ84はLSIチップ実装用基板
81上にフリップチップ実装され、バンプ電極83を介
して導電性パターン82と接続されている。接地用電極
パターン88は、LSIチップ84と対向する基板81
上の領域まで延在して設けられ、またLSIチップの実
装基板面を覆うよう形成されると共に、LSIチップ8
4の接地リード87へ電気的に接続されている。
【0005】図7に、文献2に開示された構成を示す。
図7によれば、まずリードフレーム92上に半導体チッ
プ93を載置しボンディング用ワイヤ94で接続した
後、モールド樹脂95を用いてこれらを封止する。次い
で、半導体チップ93を搭載した面側にリードフレーム
92のリード配線92aを略直角に曲げて、モールド封
止半導体装置90を形成する。その後に、リードフレー
ム92に載置された半導体チップ93を配線基板96に
対面する向きにして封止半導体装置90を実装する。配
線基板96は、封止半導体装置90が配線基板96に実
装されるとき、これと対面する配線基板96上の領域に
接地電位へ接続される導電層96aを有している。
図7によれば、まずリードフレーム92上に半導体チッ
プ93を載置しボンディング用ワイヤ94で接続した
後、モールド樹脂95を用いてこれらを封止する。次い
で、半導体チップ93を搭載した面側にリードフレーム
92のリード配線92aを略直角に曲げて、モールド封
止半導体装置90を形成する。その後に、リードフレー
ム92に載置された半導体チップ93を配線基板96に
対面する向きにして封止半導体装置90を実装する。配
線基板96は、封止半導体装置90が配線基板96に実
装されるとき、これと対面する配線基板96上の領域に
接地電位へ接続される導電層96aを有している。
【0006】
【発明が解決しようとする課題】しかしながら、文献1
に開示された構造では、フリップチップ実装を前提とし
ているので、LSIチップ84をバンプ電極83および
実装用基板81上の配線パターン82と目合わせする等
の工程が必要である。このため、製造工程の簡便さに欠
ける。また、実装用基板81上に接地用電極パターン8
8を有しているために、チップ裏面から侵入する雑音の
混入は防止できない。
に開示された構造では、フリップチップ実装を前提とし
ているので、LSIチップ84をバンプ電極83および
実装用基板81上の配線パターン82と目合わせする等
の工程が必要である。このため、製造工程の簡便さに欠
ける。また、実装用基板81上に接地用電極パターン8
8を有しているために、チップ裏面から侵入する雑音の
混入は防止できない。
【0007】文献2に開示された構造は、配線基板96
に対してフェイスダウン方式で封止半導体装置90を実
装する構成である。このため、リードフレーム92上に
マウントされている半導体チップ93はリードフレーム
と配線基板とによって上下から挟まれている。したがっ
て、光半導体チップと半導体チップを同一リードフレー
ム上に一体に搭載する装置、例えば光モジュールでは、
光半導体チップのための光信号が通過する経路を確保す
る必要がある。
に対してフェイスダウン方式で封止半導体装置90を実
装する構成である。このため、リードフレーム92上に
マウントされている半導体チップ93はリードフレーム
と配線基板とによって上下から挟まれている。したがっ
て、光半導体チップと半導体チップを同一リードフレー
ム上に一体に搭載する装置、例えば光モジュールでは、
光半導体チップのための光信号が通過する経路を確保す
る必要がある。
【0008】したがって、本発明の目的は、受光素子お
よび発光素子の一方からなる光半導体チップとこの光半
導体チップが電気的に結合している回路半導体チップと
を同一の搭載部材に実装する際に、外部から侵入する雑
音を遮断できると共に、光半導体チップのための光信号
の通過経路を有する光モジュールを提供することにあ
る。
よび発光素子の一方からなる光半導体チップとこの光半
導体チップが電気的に結合している回路半導体チップと
を同一の搭載部材に実装する際に、外部から侵入する雑
音を遮断できると共に、光半導体チップのための光信号
の通過経路を有する光モジュールを提供することにあ
る。
【0009】
【課題を解決するための手段】そこで、本発明は次のよ
うな構成とした。
うな構成とした。
【0010】本発明に係わる光モジュールでは、電気信
号を受けてこれを光信号へ変換して出力する発光素子お
よび光信号を受けてこれを電気信号へ変換して出力する
受光素子の一方からなる光半導体チップと、この光半導
体チップと電気的に結合され電気信号を処理する回路を
有する回路半導体チップと、光半導体チップおよび回路
半導体チップへ電源を供給するための給電導電層、光半
導体チップおよび回路半導体チップがその上に配置され
るダイパッド、を有する搭載部材と、を備えるの光モジ
ュールにおいて、光信号の通過経路に光信号の信号光が
透過できる光透過部を有し、回路半導体チップおよび光
半導体チップを覆って搭載部材上にダイパッドおよび給
電導電層と対向して配置され、回路半導体チップが配置
されたダイパッドと電気的に接続される導電性を有する
平板状のシールド部材を備える。
号を受けてこれを光信号へ変換して出力する発光素子お
よび光信号を受けてこれを電気信号へ変換して出力する
受光素子の一方からなる光半導体チップと、この光半導
体チップと電気的に結合され電気信号を処理する回路を
有する回路半導体チップと、光半導体チップおよび回路
半導体チップへ電源を供給するための給電導電層、光半
導体チップおよび回路半導体チップがその上に配置され
るダイパッド、を有する搭載部材と、を備えるの光モジ
ュールにおいて、光信号の通過経路に光信号の信号光が
透過できる光透過部を有し、回路半導体チップおよび光
半導体チップを覆って搭載部材上にダイパッドおよび給
電導電層と対向して配置され、回路半導体チップが配置
されたダイパッドと電気的に接続される導電性を有する
平板状のシールド部材を備える。
【0011】このように、ダイパッド上に光半導体チッ
プおよび回路半導体チップを配置し、光半導体チップの
ための光信号の通過経路に光信号の信号光が透過できる
光透過部を有するシールド部材を搭載部材上に備えて、
これらの半導体装置を覆うようにした。このため、光信
号の通過経路を確保しつつ、且つ電気的に接続された搭
載部材上のダイパッドと導電性のシールド部材とによっ
て光半導体チップおよび回路半導体チップを上下から挾
むことができる。したがって、光半導体チップおよび回
路半導体チップに外部から侵入する雑音を遮断できる。
プおよび回路半導体チップを配置し、光半導体チップの
ための光信号の通過経路に光信号の信号光が透過できる
光透過部を有するシールド部材を搭載部材上に備えて、
これらの半導体装置を覆うようにした。このため、光信
号の通過経路を確保しつつ、且つ電気的に接続された搭
載部材上のダイパッドと導電性のシールド部材とによっ
て光半導体チップおよび回路半導体チップを上下から挾
むことができる。したがって、光半導体チップおよび回
路半導体チップに外部から侵入する雑音を遮断できる。
【0012】本発明に係わる光モジュールでは、シール
ド部材は、ダイパッド上に配置されダイパッドとシール
ド部材とを電気的に接続する導電性の柱状部材と、給電
導電層上に配置され給電導電層とシールド部材とを電気
的に絶縁する絶縁性の柱状部材と、によって支持されて
いるようにしてもよい。
ド部材は、ダイパッド上に配置されダイパッドとシール
ド部材とを電気的に接続する導電性の柱状部材と、給電
導電層上に配置され給電導電層とシールド部材とを電気
的に絶縁する絶縁性の柱状部材と、によって支持されて
いるようにしてもよい。
【0013】このように、導電性の柱状部材と絶縁性の
柱状部材を用いれば、導電性のシールド部材を複数の位
置で支持できると共に、ダイパッドとシールド部材とを
同電位にすることができる。このため、微弱な信号を扱
う光半導体チップおよび回路半導体チップを同電位の導
電体によって上下から挾むことができる。したがって、
光半導体チップおよび回路半導体チップに外部から侵入
する雑音の遮断性能を向上できる。
柱状部材を用いれば、導電性のシールド部材を複数の位
置で支持できると共に、ダイパッドとシールド部材とを
同電位にすることができる。このため、微弱な信号を扱
う光半導体チップおよび回路半導体チップを同電位の導
電体によって上下から挾むことができる。したがって、
光半導体チップおよび回路半導体チップに外部から侵入
する雑音の遮断性能を向上できる。
【0014】本発明に係わる光モジュールでは、シール
ド部材は金属製シールド板であるようにしてもよい。
ド部材は金属製シールド板であるようにしてもよい。
【0015】このように、シールド部材として金属製シ
ールド板を採用すれば、シールド部材のインピーダンス
を低くできるので、充分なシールド効果が達成される。
加えて、集光性のよくない信号光が光モジュールに照射
される場合でも、この雑音光から金属製シールド板によ
って回路半導体チップは遮光される。このため、回路半
導体チップにおいて雑音光に起因する電気的な雑音の発
生を防止できる。
ールド板を採用すれば、シールド部材のインピーダンス
を低くできるので、充分なシールド効果が達成される。
加えて、集光性のよくない信号光が光モジュールに照射
される場合でも、この雑音光から金属製シールド板によ
って回路半導体チップは遮光される。このため、回路半
導体チップにおいて雑音光に起因する電気的な雑音の発
生を防止できる。
【0016】本発明に係わる光モジュールでは、シール
ド部材は金属製シールド網であるようにしてもよい。
ド部材は金属製シールド網であるようにしてもよい。
【0017】このようにシールド部材として金属製シー
ルド網を採用すれば、本発明を適用した場合においても
搭載部材とシールド部材の間に従来とほぼ同様にして封
止用樹脂を導入できる。
ルド網を採用すれば、本発明を適用した場合においても
搭載部材とシールド部材の間に従来とほぼ同様にして封
止用樹脂を導入できる。
【0018】本発明に係わる光モジュールでは、搭載部
材は、給電導電層、ダイパッドを主面上に有する絶縁性
基板、および給電導電層となる内部リード、ダイパッド
となるアイランドを有するリードフレーム、の一方であ
るようにしてもよい。
材は、給電導電層、ダイパッドを主面上に有する絶縁性
基板、および給電導電層となる内部リード、ダイパッド
となるアイランドを有するリードフレーム、の一方であ
るようにしてもよい。
【0019】このように、搭載部材として絶縁性基板、
またはリードフレームを採用すれば、現在の組立技術を
用いて高密度の実装を可能としつつ、本発明を適用でき
る。
またはリードフレームを採用すれば、現在の組立技術を
用いて高密度の実装を可能としつつ、本発明を適用でき
る。
【0020】本発明に係わる光モジュールでは、シール
ド部材は金属製シールド板であり、金属製シールド板と
絶縁性基板との間隔が0.5[mm]以上5[mm]以
下であるようにしてもよい。
ド部材は金属製シールド板であり、金属製シールド板と
絶縁性基板との間隔が0.5[mm]以上5[mm]以
下であるようにしてもよい。
【0021】このように、配線基板と金属製シールド板
との間隔をかかる値にすれば、封止用樹脂を用いて当該
光モジュールを封止する場合においても、シールド作用
を低下させることなく、絶縁性基板と金属製シールド板
の間に従来と同じく封止用樹脂を導入できる。
との間隔をかかる値にすれば、封止用樹脂を用いて当該
光モジュールを封止する場合においても、シールド作用
を低下させることなく、絶縁性基板と金属製シールド板
の間に従来と同じく封止用樹脂を導入できる。
【0022】
【発明の実施の形態】以下、添付図面を参照しながら本
発明を説明する。また、同一の部分には同一の符号を付
して、重複する説明は省略する。
発明を説明する。また、同一の部分には同一の符号を付
して、重複する説明は省略する。
【0023】(第1の実施の形態)図1は、搭載部材と
してリードフレーム6を用い、また導電性のシールド部
材としてシールド用金属板8を用いて構成した光モジュ
ールの平面図である。図2は、受光素子2がダイキャパ
シタ20上にマウントされている様子を示す斜視図であ
る。図3は、図1の光モジュールの斜視図である。な
お、図3においては、リードフレーム上の様子のわかり
やすいようにシールド用金属板8の一部を省略して描い
ている。
してリードフレーム6を用い、また導電性のシールド部
材としてシールド用金属板8を用いて構成した光モジュ
ールの平面図である。図2は、受光素子2がダイキャパ
シタ20上にマウントされている様子を示す斜視図であ
る。図3は、図1の光モジュールの斜視図である。な
お、図3においては、リードフレーム上の様子のわかり
やすいようにシールド用金属板8の一部を省略して描い
ている。
【0024】図1および図3に示した光モジュール1
は、光半導体チップ2、回路半導体チップ4、リードフ
レーム6、およびシールド用金属板8を備える。光半導
体チップ2および回路半導体チップ4は、リードフレー
ム6が有する平板状のダイパッド12の主面上に搭載さ
れている。また、シールド用金属板8がリードフレーム
6の主面側に配置され光半導体チップ2および回路半導
体チップ4を覆っている。したがって、光半導体チップ
2および回路半導体チップ4は下面からリードフレーム
6、主にダイパッド12によって、そして上面からシー
ルド用金属板8によって挟まれて、電気的にシールドさ
れる。光半導体チップ2および回路半導体チップ4を充
分にシールドするために、シールド用金属板8の外形は
リードフレーム6の外周形と略同一の形状、例えば矩
形、正方形とすることが好ましい。また、シールド用金
属板8は、光半導体チップ2のための光信号の通過経路
に光信号の信号光が透過できる光透過部10を有してい
る。図1に示す本実施の形態では、光透過部はシールド
用金属板8の所定部の形成された開口部10である。シ
ールド用金属板8は、リードフレーム上の様子が明らか
になるように、その外形とシールド用金属板8が有する
開口部10とを破線で描いている。
は、光半導体チップ2、回路半導体チップ4、リードフ
レーム6、およびシールド用金属板8を備える。光半導
体チップ2および回路半導体チップ4は、リードフレー
ム6が有する平板状のダイパッド12の主面上に搭載さ
れている。また、シールド用金属板8がリードフレーム
6の主面側に配置され光半導体チップ2および回路半導
体チップ4を覆っている。したがって、光半導体チップ
2および回路半導体チップ4は下面からリードフレーム
6、主にダイパッド12によって、そして上面からシー
ルド用金属板8によって挟まれて、電気的にシールドさ
れる。光半導体チップ2および回路半導体チップ4を充
分にシールドするために、シールド用金属板8の外形は
リードフレーム6の外周形と略同一の形状、例えば矩
形、正方形とすることが好ましい。また、シールド用金
属板8は、光半導体チップ2のための光信号の通過経路
に光信号の信号光が透過できる光透過部10を有してい
る。図1に示す本実施の形態では、光透過部はシールド
用金属板8の所定部の形成された開口部10である。シ
ールド用金属板8は、リードフレーム上の様子が明らか
になるように、その外形とシールド用金属板8が有する
開口部10とを破線で描いている。
【0025】光半導体チップ2としては、発光素子およ
び受光素子のいずれか一方である。受光素子2は矩形ま
たは正方形の形状を成し、光信号を受けてこれを電気信
号へ変換して出力する。このような受光素子2を例示す
れば、フォトダイオード等がある。発光素子は矩形また
は正方形の形状を成し、電気信号を受けてこれを光信号
へ変換して出力する。このような発光素子を例示すれ
ば、半導体レーザ(LD)、発光ダイオード(LED)
等がある。なお、本実施の形態においては、面発光素子
であることが好ましい。本実施の形態においては、以
下、受光素子を用いる場合について説明する。
び受光素子のいずれか一方である。受光素子2は矩形ま
たは正方形の形状を成し、光信号を受けてこれを電気信
号へ変換して出力する。このような受光素子2を例示す
れば、フォトダイオード等がある。発光素子は矩形また
は正方形の形状を成し、電気信号を受けてこれを光信号
へ変換して出力する。このような発光素子を例示すれ
ば、半導体レーザ(LD)、発光ダイオード(LED)
等がある。なお、本実施の形態においては、面発光素子
であることが好ましい。本実施の形態においては、以
下、受光素子を用いる場合について説明する。
【0026】回路半導体チップ4は矩形または正方形の
形状を成し、光半導体チップ2と電気的に結合し、光半
導体チップ2のための電気信号を処理する回路を有す
る。本実施の形態のように光半導体チップ2が受光素子
である場合には、回路半導体チップ4はプリアンプを有
する。プリアンプは、受光素子2からの電流信号を電流
/電圧変換して電圧信号を出力する。一方、光半導体チ
ップ2が発光素子である場合には、回路半導体チップ4
は駆動回路を有する。駆動回路は、外部から受けた電気
信号を増幅し発光素子を駆動し、発光素子は外部からの
信号に応じて変調された光信号を送出する。
形状を成し、光半導体チップ2と電気的に結合し、光半
導体チップ2のための電気信号を処理する回路を有す
る。本実施の形態のように光半導体チップ2が受光素子
である場合には、回路半導体チップ4はプリアンプを有
する。プリアンプは、受光素子2からの電流信号を電流
/電圧変換して電圧信号を出力する。一方、光半導体チ
ップ2が発光素子である場合には、回路半導体チップ4
は駆動回路を有する。駆動回路は、外部から受けた電気
信号を増幅し発光素子を駆動し、発光素子は外部からの
信号に応じて変調された光信号を送出する。
【0027】図2に示すように、受光素子2はダイキャ
パシタ20上にマウントされている。ダイキャパシタ2
0は、形状が直方体である強誘電体28を挟んで上面に
電極22、24、下面に電極26をそれぞれ有する平行
平板型のキャパシタである。上面電極が2個(電極2
2、電極24)あるため、ダイキャパシタ20は2個の
キャパシタが並んで配置され、一方の電極が分離され他
方の電極が共通に接続されている等価回路を有する。受
光素子2はダイキャパシタ20上面の一方の電極22上
にマウントされている。なお、ダイキャパシタ20は、
上面電極22、24をそれぞれ個別に有する単電極タイ
プのダイキャパシタ、つまり上面と下面に単一の電極を
それぞれ有するダイキャパシタ、2個を代わりに使用し
てもよい。
パシタ20上にマウントされている。ダイキャパシタ2
0は、形状が直方体である強誘電体28を挟んで上面に
電極22、24、下面に電極26をそれぞれ有する平行
平板型のキャパシタである。上面電極が2個(電極2
2、電極24)あるため、ダイキャパシタ20は2個の
キャパシタが並んで配置され、一方の電極が分離され他
方の電極が共通に接続されている等価回路を有する。受
光素子2はダイキャパシタ20上面の一方の電極22上
にマウントされている。なお、ダイキャパシタ20は、
上面電極22、24をそれぞれ個別に有する単電極タイ
プのダイキャパシタ、つまり上面と下面に単一の電極を
それぞれ有するダイキャパシタ、2個を代わりに使用し
てもよい。
【0028】図1および図3によれば、リードフレーム
6は、導電性を有する平板状の形状であって、複数に分
割され電気的に絶縁された島状の導電片12、14、1
6、18を有する。リードフレーム6は、一般には金属
で形成されている。各導電片はその機能に応じて、ダイ
パッド(アイランド)12、信号用内部リード14、V
cc内部リード16、Vpd内部リード18と呼ばれ
る。信号用内部リード12、Vcc用内部リード16、
およびVpd用内部リード18は、ダイパッド12上に
配置された受光素子2および回路半導体チップ4に電気
的な接続をとるために、ダイパッド12の側面に面して
配置されている。
6は、導電性を有する平板状の形状であって、複数に分
割され電気的に絶縁された島状の導電片12、14、1
6、18を有する。リードフレーム6は、一般には金属
で形成されている。各導電片はその機能に応じて、ダイ
パッド(アイランド)12、信号用内部リード14、V
cc内部リード16、Vpd内部リード18と呼ばれ
る。信号用内部リード12、Vcc用内部リード16、
およびVpd用内部リード18は、ダイパッド12上に
配置された受光素子2および回路半導体チップ4に電気
的な接続をとるために、ダイパッド12の側面に面して
配置されている。
【0029】ダイパッド12上の中央部には、受光素子
がマウントされたダイキャパシタ20(図2)とプリア
ンプ4とがマウントされている。ダイキャパシタ20は
ダイパッド12上にマウントされているので、ダイパッ
ド12とは直流的には接触しない。つまり、受光素子2
の裏面はダイパッド12とは電気的に絶縁されている。
また、ダイパッド12は、プリアンプ4の接地パッド5
aと導電性のボンディングワイヤ30によって複数の部
位において電気的に接続されている。ダイパッド12は
通常は接地電位が与えられるので、プリアンプ4に接地
電位の供給が可能となる。
がマウントされたダイキャパシタ20(図2)とプリア
ンプ4とがマウントされている。ダイキャパシタ20は
ダイパッド12上にマウントされているので、ダイパッ
ド12とは直流的には接触しない。つまり、受光素子2
の裏面はダイパッド12とは電気的に絶縁されている。
また、ダイパッド12は、プリアンプ4の接地パッド5
aと導電性のボンディングワイヤ30によって複数の部
位において電気的に接続されている。ダイパッド12は
通常は接地電位が与えられるので、プリアンプ4に接地
電位の供給が可能となる。
【0030】2個の信号用内部リード14はプリアンプ
4の信号線パッド5b、5cとワイヤ30によって電気
的にそれぞれ接続されているので、光モジュールは外部
との電気信号の授受が可能となる。
4の信号線パッド5b、5cとワイヤ30によって電気
的にそれぞれ接続されているので、光モジュールは外部
との電気信号の授受が可能となる。
【0031】Vcc内部リード16は、ダイキャパシタ
20上の一方の電極24とワイヤ30によって単一また
は複数の部位において電気的に接続され、また電極24
はプリアンプ4のVcc電源パッド5dとワイヤ30に
よって単一または複数の部位において電気的に接続され
る。このため、プリアンプ4にVcc電源電力の供給が
可能となる。電極24はVcc内部リード16、つまり
プリアンプ4のVcc電源と接続されているので、ダイ
キャパシタ20が有する一方のキャパシタは接地電位と
電源Vcc間にバイパスコンデンサとして挿入される。
20上の一方の電極24とワイヤ30によって単一また
は複数の部位において電気的に接続され、また電極24
はプリアンプ4のVcc電源パッド5dとワイヤ30に
よって単一または複数の部位において電気的に接続され
る。このため、プリアンプ4にVcc電源電力の供給が
可能となる。電極24はVcc内部リード16、つまり
プリアンプ4のVcc電源と接続されているので、ダイ
キャパシタ20が有する一方のキャパシタは接地電位と
電源Vcc間にバイパスコンデンサとして挿入される。
【0032】Vpd内部リード18は、ダイキャパシタ
20の他方の電極22とワイヤ30によって電気的に接
続される。このため、他方のキャパシタは接地電位と電
源Vpd間にバイパスコンデンサとして挿入される。ま
た、受光素子用電源Vpdが電極22に供給されるの
で、受光素子2は裏面から電極22を介してVpd電源
電力の供給を受ける。
20の他方の電極22とワイヤ30によって電気的に接
続される。このため、他方のキャパシタは接地電位と電
源Vpd間にバイパスコンデンサとして挿入される。ま
た、受光素子用電源Vpdが電極22に供給されるの
で、受光素子2は裏面から電極22を介してVpd電源
電力の供給を受ける。
【0033】図1に示すように、受光素子2の出力はリ
ードフレーム6の内部リードを介することなく、プリア
ンプ4の信号用パッド5eへ直接にワイヤ30によって
電気的に接続されている。これによって、プリアンプ4
は、受光素子2からの電気信号を受ける。なお、リード
フレーム6の内部リードを介して相互に接続してもよ
い。
ードフレーム6の内部リードを介することなく、プリア
ンプ4の信号用パッド5eへ直接にワイヤ30によって
電気的に接続されている。これによって、プリアンプ4
は、受光素子2からの電気信号を受ける。なお、リード
フレーム6の内部リードを介して相互に接続してもよ
い。
【0034】図1および図3では、プリアンプ4および
ダイキャパシタ20の周囲のダイパッド12上には、シ
ールド用金属板8の接続および支持のための導電性の柱
状部材40が4箇所に配置されている。この支持部材は
上記のワイヤ30を用いた接続領域を避けて隔置されて
いる。
ダイキャパシタ20の周囲のダイパッド12上には、シ
ールド用金属板8の接続および支持のための導電性の柱
状部材40が4箇所に配置されている。この支持部材は
上記のワイヤ30を用いた接続領域を避けて隔置されて
いる。
【0035】また、信号用内部リード14以外の電源用
の内部リード、すなわちVcc内部リード16およびV
pd内部リード18上には絶縁性の柱状部材としてダイ
キャパシタ50、60がそれぞれ設けられ、シールド用
金属板8を支持している。
の内部リード、すなわちVcc内部リード16およびV
pd内部リード18上には絶縁性の柱状部材としてダイ
キャパシタ50、60がそれぞれ設けられ、シールド用
金属板8を支持している。
【0036】シールド用金属板8は、導電性の柱状部材
40およびダイキャパシタ50、60によって支持さ
れ、且つリードフレームの上面側に固定される。結果と
して、シールド用金属板8はリードフレーム6上に配置
され受光素子2およびプリアンプ4を上面側から覆うの
で、ダイパッド12上に配置された微弱な信号を扱う受
光素子2およびプリアンプ4は上下面から導電層8、1
2により挟まれることになる。
40およびダイキャパシタ50、60によって支持さ
れ、且つリードフレームの上面側に固定される。結果と
して、シールド用金属板8はリードフレーム6上に配置
され受光素子2およびプリアンプ4を上面側から覆うの
で、ダイパッド12上に配置された微弱な信号を扱う受
光素子2およびプリアンプ4は上下面から導電層8、1
2により挟まれることになる。
【0037】リードフレーム6とシールド用金属板8と
の間隔は、柱状部材40、50、60の高さによって決
定される。柱状部材40、50、60による支持を安定
にするために、これらの柱状部材は略同一の高さに形成
されることが好ましい。
の間隔は、柱状部材40、50、60の高さによって決
定される。柱状部材40、50、60による支持を安定
にするために、これらの柱状部材は略同一の高さに形成
されることが好ましい。
【0038】導電性の柱状部材40としては、金属製の
柱形状のものが好ましい。金属材料としては、ステンレ
ス、コバール等が使用できる。断面形状が矩形、正方
形、円形等であって、一辺または直径が数[mm]程度
であることがリードフレーム等に実装することを考慮す
ると好ましい。柱状形の上面および底面は、シールド用
金属板8の支持および電気的な接続を良好に行うために
平坦であることが好ましい。このための形状として、円
柱、楕円柱、直方体、立方体等が可能である。リードフ
レーム6とシールド用金属板8との間隔は、0.5[m
m]〜5[mm]程度の範囲が好ましい。柱状部材40
を低くすると封止用の樹脂がシールド板の下に回り込み
難くなって樹脂によって充分に充填されず、また高すぎ
るとが間隙から雑音が回り込みシールド効果が十分でな
くなるからである。この値は使用する樹脂、光モジュー
ルの形状等に依存し、柱状部材40等の高さを変更する
ことのよって変更できる。
柱形状のものが好ましい。金属材料としては、ステンレ
ス、コバール等が使用できる。断面形状が矩形、正方
形、円形等であって、一辺または直径が数[mm]程度
であることがリードフレーム等に実装することを考慮す
ると好ましい。柱状形の上面および底面は、シールド用
金属板8の支持および電気的な接続を良好に行うために
平坦であることが好ましい。このための形状として、円
柱、楕円柱、直方体、立方体等が可能である。リードフ
レーム6とシールド用金属板8との間隔は、0.5[m
m]〜5[mm]程度の範囲が好ましい。柱状部材40
を低くすると封止用の樹脂がシールド板の下に回り込み
難くなって樹脂によって充分に充填されず、また高すぎ
るとが間隙から雑音が回り込みシールド効果が十分でな
くなるからである。この値は使用する樹脂、光モジュー
ルの形状等に依存し、柱状部材40等の高さを変更する
ことのよって変更できる。
【0039】なお、一般に入手できるダイキャパシタの
高さは通常150[μm]〜300[μm]である。こ
のままでは、柱状部材40の高さと整合しない。このた
め、Vcc内部リード16およびVpd内部リード18
上の支持部材50、60が充分な大きさのキャパシタ値
を有するようにするために、ダイキャパシタ54、64
と同一端面形状の金属製のステム52、62を内部リー
ド16、18上に固着しこの端面上にダイキャパシタ5
4、64を固定して、シールド用金属板8を固定するた
め支持部材50、60を形成してもよい。このような構
成にすれば、ダイキャパシタのキャパシタ値を減少させ
ることなく柱状部材40の高さを略同一にできる。な
お、支持部材50、60は、内部リード上にダイキャパ
シタ54、64を固着し、この上に金属製のステム5
2、62を固定してもよい。ダイキャパシタに使用され
る強誘電体としては、例えば比誘電率2920程度のB
aTiO3等がある。
高さは通常150[μm]〜300[μm]である。こ
のままでは、柱状部材40の高さと整合しない。このた
め、Vcc内部リード16およびVpd内部リード18
上の支持部材50、60が充分な大きさのキャパシタ値
を有するようにするために、ダイキャパシタ54、64
と同一端面形状の金属製のステム52、62を内部リー
ド16、18上に固着しこの端面上にダイキャパシタ5
4、64を固定して、シールド用金属板8を固定するた
め支持部材50、60を形成してもよい。このような構
成にすれば、ダイキャパシタのキャパシタ値を減少させ
ることなく柱状部材40の高さを略同一にできる。な
お、支持部材50、60は、内部リード上にダイキャパ
シタ54、64を固着し、この上に金属製のステム5
2、62を固定してもよい。ダイキャパシタに使用され
る強誘電体としては、例えば比誘電率2920程度のB
aTiO3等がある。
【0040】シールド用金属板8は柱状部材40によっ
てダイパッド12と電気的に接続されるので、ダイパッ
ド12とシールド用金属板8は同電位になる。故に、ダ
イパッド12が接地電位に接続されれば、シールド用金
属板8も接地電位になる。柱状部材40をダイパッド1
2上に分散して配置すれば、シールド用金属板8が複数
の位置でダイパッド12と電気的に接続されるので、シ
ールド用金属板8のインピーダンスを全体として低減で
きる。このためには、図1に示すように、柱状部材40
はプリアンプ4およびダイキャパシタ20の周囲の3面
に面して配置されることが好ましい。
てダイパッド12と電気的に接続されるので、ダイパッ
ド12とシールド用金属板8は同電位になる。故に、ダ
イパッド12が接地電位に接続されれば、シールド用金
属板8も接地電位になる。柱状部材40をダイパッド1
2上に分散して配置すれば、シールド用金属板8が複数
の位置でダイパッド12と電気的に接続されるので、シ
ールド用金属板8のインピーダンスを全体として低減で
きる。このためには、図1に示すように、柱状部材40
はプリアンプ4およびダイキャパシタ20の周囲の3面
に面して配置されることが好ましい。
【0041】また、シールド用金属板8はダイキャパシ
タ50、60によってVcc内部リード16およびVp
d内部リード18から直流的に分離される。加えて、V
cc電源およびVpd電源との間にそれぞれダイキャパ
シタ50、60によって構成されるバイパスコンデンサ
が挿入される。
タ50、60によってVcc内部リード16およびVp
d内部リード18から直流的に分離される。加えて、V
cc電源およびVpd電源との間にそれぞれダイキャパ
シタ50、60によって構成されるバイパスコンデンサ
が挿入される。
【0042】シールド用金属板8は、受光素子が受光す
る光信号の通過経路を設けるために光信号が透過する光
透過部として金属板に開口部10を有する。このような
開口部10は金属板を部分的に除去することによって容
易に形成できる。開口部10は、受光素子2の受光面に
依存するが、図1および図3に示す実施例では受光素子
2の直上に設けられている。一般には、受光素子2の受
光面に入射する信号光の光軸とシールド用金属板8とが
交差する部位に設けられる。なお、発光素子の場合は、
送出される信号光の光軸とシールド用金属板8とが交差
する部位に設けられる。
る光信号の通過経路を設けるために光信号が透過する光
透過部として金属板に開口部10を有する。このような
開口部10は金属板を部分的に除去することによって容
易に形成できる。開口部10は、受光素子2の受光面に
依存するが、図1および図3に示す実施例では受光素子
2の直上に設けられている。一般には、受光素子2の受
光面に入射する信号光の光軸とシールド用金属板8とが
交差する部位に設けられる。なお、発光素子の場合は、
送出される信号光の光軸とシールド用金属板8とが交差
する部位に設けられる。
【0043】シールド用金属板8は、輻射等による雑音
をシールドできる導電性材料であればよく、リードフレ
ーム6上に略平行に配置されリードフレーム上に配置さ
れた素子等をリードフレームと上下から覆うために平板
状の形状が好ましい。例えば、シールド用金属網、導電
性メッシュ状等でもよい。また、金属材料としては、
銅、ステンレス等が使用できる。なお、光信号の信号光
波長に対して非透過性の材料を用いたシールド用部材、
例えばシールド用金属板8を使用する場合、プリアンプ
等は、信号光に対して不透明な金属板によって覆われる
ために集光性のよくない光信号が光モジュールに照射さ
れたときでも、外部雑音光に対して遮蔽される。このた
め、光に起因する雑音の発生を防止できる。
をシールドできる導電性材料であればよく、リードフレ
ーム6上に略平行に配置されリードフレーム上に配置さ
れた素子等をリードフレームと上下から覆うために平板
状の形状が好ましい。例えば、シールド用金属網、導電
性メッシュ状等でもよい。また、金属材料としては、
銅、ステンレス等が使用できる。なお、光信号の信号光
波長に対して非透過性の材料を用いたシールド用部材、
例えばシールド用金属板8を使用する場合、プリアンプ
等は、信号光に対して不透明な金属板によって覆われる
ために集光性のよくない光信号が光モジュールに照射さ
れたときでも、外部雑音光に対して遮蔽される。このた
め、光に起因する雑音の発生を防止できる。
【0044】図2において、受光素子2は、ダイキャパ
シタ20上に搭載される形態を示したが、Vpd電源に
接続されプリアンプ4が搭載されるダイパッドとは異な
るダイパッドを備えて、この上に直接に搭載されるよう
にしてもよい。
シタ20上に搭載される形態を示したが、Vpd電源に
接続されプリアンプ4が搭載されるダイパッドとは異な
るダイパッドを備えて、この上に直接に搭載されるよう
にしてもよい。
【0045】以上、具体例を示しながら詳細に説明した
ように、本実施の形態においては、受光素子2とプリア
ンプ4を同一の搭載部材6に実装する際に、ダイパッド
12と光透過部を有するシールド用金属板8との間に微
弱な信号を扱う受光素子2およびプリアンプ4を挟んで
配置するようにしたので、受光素子2およびプリアンプ
4は導電体によりほぼ覆われる。したがって、外部から
侵入する雑音を遮断できると共に、受光素子のための光
信号の通過経路を確保できる光モジュールを提供でき
る。
ように、本実施の形態においては、受光素子2とプリア
ンプ4を同一の搭載部材6に実装する際に、ダイパッド
12と光透過部を有するシールド用金属板8との間に微
弱な信号を扱う受光素子2およびプリアンプ4を挟んで
配置するようにしたので、受光素子2およびプリアンプ
4は導電体によりほぼ覆われる。したがって、外部から
侵入する雑音を遮断できると共に、受光素子のための光
信号の通過経路を確保できる光モジュールを提供でき
る。
【0046】(第2の実施の形態)図4は、搭載部材と
して絶縁性基板を用いて構成した光モジュールの平面図
である。絶縁性基板としてセラミック基板等がある。
して絶縁性基板を用いて構成した光モジュールの平面図
である。絶縁性基板としてセラミック基板等がある。
【0047】図4および図5に示した光モジュール10
0は、光半導体チップ2、回路半導体チップ4、絶縁性
基板70、およびシールド用金属板8を備える。光半導
体チップ2および回路半導体チップ4は同一の絶縁性基
板70の主面上に配置され、またシールド用金属板8が
絶縁性基板70の上面側に配置され光半導体チップ2お
よび回路半導体チップ4を覆っている。したがって、光
半導体チップ2および回路半導体チップ4は下面から絶
縁性基板70、主に絶縁性基板70上に延在する平板状
の配線層72によって、そして上面からシールド用金属
板8によって挟まれている。図5においては、シールド
用金属板8は、絶縁席基板上の様子が明らかになるよう
に、その外形とシールド用金属板8が有する開口部10
とを破線で描いている。
0は、光半導体チップ2、回路半導体チップ4、絶縁性
基板70、およびシールド用金属板8を備える。光半導
体チップ2および回路半導体チップ4は同一の絶縁性基
板70の主面上に配置され、またシールド用金属板8が
絶縁性基板70の上面側に配置され光半導体チップ2お
よび回路半導体チップ4を覆っている。したがって、光
半導体チップ2および回路半導体チップ4は下面から絶
縁性基板70、主に絶縁性基板70上に延在する平板状
の配線層72によって、そして上面からシールド用金属
板8によって挟まれている。図5においては、シールド
用金属板8は、絶縁席基板上の様子が明らかになるよう
に、その外形とシールド用金属板8が有する開口部10
とを破線で描いている。
【0048】なお、本実施の形態において、光半導体チ
ップ2、回路半導体チップ4、および光半導体チップが
マウントされるダイキャップ20は、第1の実施の形態
と同じものを使用するが、これに限られるものではな
い。シールド用金属板8は第1の実施の形態と同一のも
のでもよいが、これに限られるものではない。また、シ
ールド用金属板8は、第1の実施の形態と同様に光半導
体チップ2のための光信号の通過経路に信号光が透過で
きる開口部10を有している。
ップ2、回路半導体チップ4、および光半導体チップが
マウントされるダイキャップ20は、第1の実施の形態
と同じものを使用するが、これに限られるものではな
い。シールド用金属板8は第1の実施の形態と同一のも
のでもよいが、これに限られるものではない。また、シ
ールド用金属板8は、第1の実施の形態と同様に光半導
体チップ2のための光信号の通過経路に信号光が透過で
きる開口部10を有している。
【0049】図4および図5によれば、絶縁性基板70
は、絶縁体で形成された平板状の形状であって、その主
面上に複数に分割され電気的に絶縁された島状の導電片
72、74、76、78を有する配線群71を備える。
各導電片はその機能に応じて、アイランド72、信号用
配線74、Vcc用配線76、Vpd用配線78と呼ば
れる。シールド効果を高めるために、アイランド72
は、信号用配線74、Vcc用配線76、Vpd用配線
78が存在しない絶縁性基板の主面上の領域に広く延在
して設けられることが好ましい。信号用内部リード7
2、Vcc用内部リード76、およびVpd用内部リー
ド78は、ダイパッド72上に配置された受光素子2お
よび回路半導体チップ4に電気的な接続をとるために、
ダイパッド72の側面に面して配置されている。
は、絶縁体で形成された平板状の形状であって、その主
面上に複数に分割され電気的に絶縁された島状の導電片
72、74、76、78を有する配線群71を備える。
各導電片はその機能に応じて、アイランド72、信号用
配線74、Vcc用配線76、Vpd用配線78と呼ば
れる。シールド効果を高めるために、アイランド72
は、信号用配線74、Vcc用配線76、Vpd用配線
78が存在しない絶縁性基板の主面上の領域に広く延在
して設けられることが好ましい。信号用内部リード7
2、Vcc用内部リード76、およびVpd用内部リー
ド78は、ダイパッド72上に配置された受光素子2お
よび回路半導体チップ4に電気的な接続をとるために、
ダイパッド72の側面に面して配置されている。
【0050】アイランド72上の中央部には、プリアン
プ4と受光素子がマウントされたダイキャパシタ20
(図2)とがマウントされている。ダイキャパシタ20
はアイランド72上にマウントされているので、受光素
子はアイランド72と直流的に接触しない。つまり、受
光素子2の裏面はアイランド72とは電気的に絶縁され
ている。また、アイランド72は、プリアンプ4の接地
パッド5aと導電性のボンディングワイヤ80によって
複数の部位において電気的に接続されている。アイラン
ド72は通常は接地電位が与えられるので、プリアンプ
4に接地電位の供給が可能となる。
プ4と受光素子がマウントされたダイキャパシタ20
(図2)とがマウントされている。ダイキャパシタ20
はアイランド72上にマウントされているので、受光素
子はアイランド72と直流的に接触しない。つまり、受
光素子2の裏面はアイランド72とは電気的に絶縁され
ている。また、アイランド72は、プリアンプ4の接地
パッド5aと導電性のボンディングワイヤ80によって
複数の部位において電気的に接続されている。アイラン
ド72は通常は接地電位が与えられるので、プリアンプ
4に接地電位の供給が可能となる。
【0051】2個の信号用配線74はプリアンプ4の信
号線パッド5b、5cとワイヤ80によって電気的に接
続されているので、光モジュール100は外部との電気
信号の授受が可能となる。
号線パッド5b、5cとワイヤ80によって電気的に接
続されているので、光モジュール100は外部との電気
信号の授受が可能となる。
【0052】Vcc用配線76は、ダイキャパシタ20
上の一方の電極24とワイヤ80によって単数または複
数の部位において電気的に接続され、また電極24はプ
リアンプ4のVcc電源パッド5dとワイヤ80によっ
て単数または複数の部位において電気的に接続されてい
る。これため、プリアンプ4にVcc電源電力の供給が
可能となる。第1の実施の形態と同様に、ダイキャパシ
タ20の一方のキャパシタは接地電位と電源Vcc間に
バイパスコンデンサとして挿入される。
上の一方の電極24とワイヤ80によって単数または複
数の部位において電気的に接続され、また電極24はプ
リアンプ4のVcc電源パッド5dとワイヤ80によっ
て単数または複数の部位において電気的に接続されてい
る。これため、プリアンプ4にVcc電源電力の供給が
可能となる。第1の実施の形態と同様に、ダイキャパシ
タ20の一方のキャパシタは接地電位と電源Vcc間に
バイパスコンデンサとして挿入される。
【0053】Vpd用配線78は、ダイキャパシタ20
の他方の電極22とワイヤ80によって電気的に接続さ
れている。受光素子用電源Vpdが電極22に供給され
るので、受光素子2は裏面から電極22を介してVpd
電源電力を供給を受ける。第1の実施の形態と同様に、
他方のキャパシタは接地電位と電源Vpd間にバイパス
コンデンサとして挿入される。
の他方の電極22とワイヤ80によって電気的に接続さ
れている。受光素子用電源Vpdが電極22に供給され
るので、受光素子2は裏面から電極22を介してVpd
電源電力を供給を受ける。第1の実施の形態と同様に、
他方のキャパシタは接地電位と電源Vpd間にバイパス
コンデンサとして挿入される。
【0054】図4に示すように、受光素子2の出力は絶
縁性基板70の内部用配線を介することなく、プリアン
プ4の信号用パッド5eへ直接にワイヤ80によって電
気的に接続されている。なお、絶縁性基板70の内部配
線を介して相互に接続してもよい。
縁性基板70の内部用配線を介することなく、プリアン
プ4の信号用パッド5eへ直接にワイヤ80によって電
気的に接続されている。なお、絶縁性基板70の内部配
線を介して相互に接続してもよい。
【0055】図4および図5では、プリアンプ4および
ダイキャパシタ20の周囲のアイランド72上には、シ
ールド用金属板8の接続および支持のための柱状部材4
0が4箇所に配置されている。この支持部材は上記のワ
イヤ80を用いた接続領域を避けて隔置されている。
ダイキャパシタ20の周囲のアイランド72上には、シ
ールド用金属板8の接続および支持のための柱状部材4
0が4箇所に配置されている。この支持部材は上記のワ
イヤ80を用いた接続領域を避けて隔置されている。
【0056】また、信号用内部リード74以外の電源用
配線、すなわちVcc用配線76およびVpd用配線7
8上には絶縁性の柱状部材としてダイキャパシタ50、
60がそれぞれ設けられている。
配線、すなわちVcc用配線76およびVpd用配線7
8上には絶縁性の柱状部材としてダイキャパシタ50、
60がそれぞれ設けられている。
【0057】シールド用金属板8は、柱状部材40およ
びダイキャパシタ50、60によって支持され、且つリ
ードフレームの上面側に固定される。結果として、シー
ルド用金属板8は絶縁性基板70の主面上に配置され受
光素子2およびプリアンプ4を上面側から覆うので、ア
イランド72上に配置された微弱な信号を扱う受光素子
2およびプリアンプ4は上下面から導電層8、12によ
り挟まれる。
びダイキャパシタ50、60によって支持され、且つリ
ードフレームの上面側に固定される。結果として、シー
ルド用金属板8は絶縁性基板70の主面上に配置され受
光素子2およびプリアンプ4を上面側から覆うので、ア
イランド72上に配置された微弱な信号を扱う受光素子
2およびプリアンプ4は上下面から導電層8、12によ
り挟まれる。
【0058】このとき、絶縁性基板70とシールド用金
属板8との間隔は、第1の実施の形態と同じく柱状部材
40、50、60の高さによって決定される。柱状部材
40、50、60による支持を安定にするために、これ
らの柱状部材は略同一の高さに形成されることが好まし
い。
属板8との間隔は、第1の実施の形態と同じく柱状部材
40、50、60の高さによって決定される。柱状部材
40、50、60による支持を安定にするために、これ
らの柱状部材は略同一の高さに形成されることが好まし
い。
【0059】また、シールド用金属板8は柱状部材40
によってアイランド72と電気的に接続されるので、ア
イランド72とシールド用金属板8は同電位になる。故
に、アイランド72を接地電位に接続すれば、シールド
用金属板8も接地電位になる。柱状部材40をアイラン
ド72上に分散して配置すれば、シールド用金属板8と
複数の位置でアイランド72と電気的に接続されるの
で、シールド用金属板8のインピーダンスを全体として
低減できる。このためには、図4に示すように、柱状部
材40はプリアンプ4およびダイキャパシタ20の周囲
の3面に面して配置されることが好ましい。
によってアイランド72と電気的に接続されるので、ア
イランド72とシールド用金属板8は同電位になる。故
に、アイランド72を接地電位に接続すれば、シールド
用金属板8も接地電位になる。柱状部材40をアイラン
ド72上に分散して配置すれば、シールド用金属板8と
複数の位置でアイランド72と電気的に接続されるの
で、シールド用金属板8のインピーダンスを全体として
低減できる。このためには、図4に示すように、柱状部
材40はプリアンプ4およびダイキャパシタ20の周囲
の3面に面して配置されることが好ましい。
【0060】更に、シールド用金属板8はダイキャパシ
タ50、60によってVcc用配線76およびVpd用
配線78から直流的に分離され、第1の実施の形態と同
様にVcc電源およびVpd電源との間にはバイパスコ
ンデンサが挿入される。
タ50、60によってVcc用配線76およびVpd用
配線78から直流的に分離され、第1の実施の形態と同
様にVcc電源およびVpd電源との間にはバイパスコ
ンデンサが挿入される。
【0061】なお、シールド用金属板8が有する開口部
10は、図4および図5に示す実施例では第1の実施の
形態と同様に受光素子2の直上に設けられている。ま
た、受光素子2は、ダイキャパシタ20上に搭載する形
態(図2)を示したが、受光素子2をVpd電源に接続
されたダイパッドを新たに設けて、この上に直接に搭載
するようにしてもよい。
10は、図4および図5に示す実施例では第1の実施の
形態と同様に受光素子2の直上に設けられている。ま
た、受光素子2は、ダイキャパシタ20上に搭載する形
態(図2)を示したが、受光素子2をVpd電源に接続
されたダイパッドを新たに設けて、この上に直接に搭載
するようにしてもよい。
【0062】以上、具体例を示しながら詳細に説明した
ように、本実施の形態においては、受光素子2とプリア
ンプ4を同一の搭載部材6に実装する際に、アイランド
72と光透過部を有するシールド用金属板8との間に微
弱な信号を扱う受光素子2およびプリアンプ4を挟んで
配置するようにしたので、受光素子2およびプリアンプ
4は導電体によりほぼ覆われる。また、アイランド72
を接地すれば、シールド用金属板8を接地される。した
がって、外部から侵入する雑音を遮断できると共に、受
光素子のための光信号の通過経路を確保できる光モジュ
ールを提供できる。
ように、本実施の形態においては、受光素子2とプリア
ンプ4を同一の搭載部材6に実装する際に、アイランド
72と光透過部を有するシールド用金属板8との間に微
弱な信号を扱う受光素子2およびプリアンプ4を挟んで
配置するようにしたので、受光素子2およびプリアンプ
4は導電体によりほぼ覆われる。また、アイランド72
を接地すれば、シールド用金属板8を接地される。した
がって、外部から侵入する雑音を遮断できると共に、受
光素子のための光信号の通過経路を確保できる光モジュ
ールを提供できる。
【0063】第1の実施の形態および第2の実施の形態
では受光素子を用いる場合について説明したけれど、発
光素子を使用する場合でも同様に適用できることは言う
までもない。
では受光素子を用いる場合について説明したけれど、発
光素子を使用する場合でも同様に適用できることは言う
までもない。
【0064】
【発明の効果】以上、詳細に説明したように、本発明に
おいては、搭載部材が有するダイパッド上に光半導体チ
ップと回路半導体チップを実装する際に、ダイパッドと
光透過部を有する導電性のシールド部材との間に光半導
体チップおよび回路半導体チップを配置するようにした
ので、光半導体チップおよび回路半導体チップは導電層
により上面および下面から覆われる。したがって、外部
から侵入する雑音を遮断できると共に、光半導体チップ
のための光信号の通過経路が確保された光モジュールを
提供できる。
おいては、搭載部材が有するダイパッド上に光半導体チ
ップと回路半導体チップを実装する際に、ダイパッドと
光透過部を有する導電性のシールド部材との間に光半導
体チップおよび回路半導体チップを配置するようにした
ので、光半導体チップおよび回路半導体チップは導電層
により上面および下面から覆われる。したがって、外部
から侵入する雑音を遮断できると共に、光半導体チップ
のための光信号の通過経路が確保された光モジュールを
提供できる。
【図1】図1は、搭載部材としてリードフレームを用い
た光モジュールの平面図である。
た光モジュールの平面図である。
【図2】図2は、光半導体チップがマウントされたダイ
キャパシタの斜視図である。
キャパシタの斜視図である。
【図3】図3は、図1に示した光モジュールの斜視図で
ある。
ある。
【図4】図4は、搭載部材として絶縁性基板を用いた光
モジュールの平面図である。
モジュールの平面図である。
【図5】図5は、図4に示した光モジュールの斜視図で
ある。
ある。
【図6】図6は、従来の技術を示す電子部品の構造を示
す平面図である。
す平面図である。
【図7】図7は、従来の技術を示す電子部品の構造を示
す断面図である。
す断面図である。
1、100…光モジュール、2…光半導体チップ、4…
回路半導体チップ、6…リードフレーム、8…シールド
部材(シールド用金属板)、10…シールド用金属板6
が有する開口部、12…リードフレームのダイパッド、
20…ダイキャパシタ、14…信号配線用リード、16
…Vcc内部リード、18…Vpd内部リード、22、
24…ダイキャパシタの上面電極、26…ダイキャパシ
タの下面電極、28…ダイキャパシタの強誘電体、3
0、80…ボンディング用ワイヤ、40…導電性の柱状
部材、50、60…絶縁性の柱状部材(ダイキャパシ
タ)、52、62…金属製のステム、54、64…ダイ
キャパシタ、70…絶縁性基板(配線基板)、70…絶
縁性基板、71…基板上の配線群、72…マウント用導
電層、74…信号配線用導電層、76…プリアンプ用電
源VccのVcc導電層、78…受光素子用電源Vpd
のVpd導電層
回路半導体チップ、6…リードフレーム、8…シールド
部材(シールド用金属板)、10…シールド用金属板6
が有する開口部、12…リードフレームのダイパッド、
20…ダイキャパシタ、14…信号配線用リード、16
…Vcc内部リード、18…Vpd内部リード、22、
24…ダイキャパシタの上面電極、26…ダイキャパシ
タの下面電極、28…ダイキャパシタの強誘電体、3
0、80…ボンディング用ワイヤ、40…導電性の柱状
部材、50、60…絶縁性の柱状部材(ダイキャパシ
タ)、52、62…金属製のステム、54、64…ダイ
キャパシタ、70…絶縁性基板(配線基板)、70…絶
縁性基板、71…基板上の配線群、72…マウント用導
電層、74…信号配線用導電層、76…プリアンプ用電
源VccのVcc導電層、78…受光素子用電源Vpd
のVpd導電層
Claims (6)
- 【請求項1】 電気信号を受けてこれを光信号へ変換し
て出力する発光素子および光信号を受けてこれを電気信
号へ変換して出力する受光素子の一方からなる光半導体
チップと、この光半導体チップと電気的に結合され前記
電気信号を処理する回路を有する回路半導体チップと、
前記光半導体チップおよび前記回路半導体チップへ電源
を供給するための給電導電層、前記光半導体チップおよ
び前記回路半導体チップがその上に配置されるダイパッ
ド、を有する搭載部材と、を備えるの光モジュールにお
いて、 前記光信号の通過経路に前記光信号の信号光が透過でき
る光透過部を有し、前記回路半導体チップおよび前記光
半導体チップを覆って前記搭載部材上に前記ダイパッド
および前記給電導電層と対向して配置され、前記回路半
導体チップが配置されたダイパッドと電気的に接続され
る導電性を有する平板状のシールド部材を備えることを
特徴とする光モジュール。 - 【請求項2】 前記シールド部材は、前記ダイパッド上
に配置され前記ダイパッドと前記シールド部材とを電気
的に接続する導電性の柱状部材と、前記給電導電層上に
配置され前記給電導電層と前記シールド部材とを電気的
に絶縁する絶縁性の柱状部材と、によって支持されてい
る、ことを特徴とする請求項1に記載の光モジュール。 - 【請求項3】 前記シールド部材は金属製シールド板で
ある、ことを特徴とする請求項1または請求項2に記載
の光モジュール。 - 【請求項4】 前記シールド部材は金属製シールド網で
ある、ことを特徴とする請求項1または請求項2に記載
の光モジュール。 - 【請求項5】 前記搭載部材は、前記給電導電層、前記
ダイパッドを主面上に有する絶縁性基板、および前記給
電導電層となる内部リード、ダイパッドとなるアイラン
ドを有するリードフレーム、の一方である、ことを特徴
とす請求項1または請求項2に記載の光モジュール。 - 【請求項6】 前記シールド部材は金属製シールド板で
あり、前記金属製シールド板と前記絶縁性基板との間隔
が0.5[mm]以上5[mm]以下であることを特徴
とする請求項4に記載の光モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9235812A JPH1187607A (ja) | 1997-09-01 | 1997-09-01 | 光モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9235812A JPH1187607A (ja) | 1997-09-01 | 1997-09-01 | 光モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1187607A true JPH1187607A (ja) | 1999-03-30 |
Family
ID=16991628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9235812A Pending JPH1187607A (ja) | 1997-09-01 | 1997-09-01 | 光モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1187607A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2007015330A1 (ja) * | 2005-08-03 | 2009-02-19 | スタンレー電気株式会社 | 半導体発光素子及びその製造方法 |
US7834435B2 (en) | 2006-12-27 | 2010-11-16 | Mediatek Inc. | Leadframe with extended pad segments between leads and die pad, and leadframe package using the same |
US8124461B2 (en) | 2006-12-27 | 2012-02-28 | Mediatek Inc. | Method for manufacturing leadframe, packaging method for using the leadframe and semiconductor package product |
JP2016207543A (ja) * | 2015-04-24 | 2016-12-08 | 株式会社東芝 | 光結合装置 |
CN109725391A (zh) * | 2017-10-27 | 2019-05-07 | 住友电工光电子器件创新株式会社 | 接收器光学组件及其组装方法 |
-
1997
- 1997-09-01 JP JP9235812A patent/JPH1187607A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2007015330A1 (ja) * | 2005-08-03 | 2009-02-19 | スタンレー電気株式会社 | 半導体発光素子及びその製造方法 |
JP4970265B2 (ja) * | 2005-08-03 | 2012-07-04 | スタンレー電気株式会社 | 半導体発光素子及びその製造方法 |
US7834435B2 (en) | 2006-12-27 | 2010-11-16 | Mediatek Inc. | Leadframe with extended pad segments between leads and die pad, and leadframe package using the same |
US8124461B2 (en) | 2006-12-27 | 2012-02-28 | Mediatek Inc. | Method for manufacturing leadframe, packaging method for using the leadframe and semiconductor package product |
JP2016207543A (ja) * | 2015-04-24 | 2016-12-08 | 株式会社東芝 | 光結合装置 |
CN109725391A (zh) * | 2017-10-27 | 2019-05-07 | 住友电工光电子器件创新株式会社 | 接收器光学组件及其组装方法 |
CN109725391B (zh) * | 2017-10-27 | 2022-03-01 | 住友电工光电子器件创新株式会社 | 接收器光学组件及其组装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6144507A (en) | Method of mounting a sealed assembly on a mounting substrate and optical transducer | |
US20060202296A1 (en) | Encapsulated light receiving and processing semiconductor module with enhanced shielding and grounding properties | |
US5903049A (en) | Semiconductor module comprising semiconductor packages | |
US7470069B1 (en) | Optoelectronic MCM package | |
US5362976A (en) | High frequency semiconductor device having optical guide package structure | |
US20040212055A1 (en) | Shielded housing for optical semiconductor component | |
US6940155B2 (en) | IC package, optical transmitter, and optical receiver | |
US6894903B2 (en) | Optical data link | |
US20060208347A1 (en) | Semiconductor device package | |
GB2126795A (en) | Optical device | |
US20070194339A1 (en) | Optical data communication module | |
CN114488419B (zh) | 一种光模块封装结构 | |
US20040245651A1 (en) | Semiconductor device and method for fabricating the same | |
JPH1187607A (ja) | 光モジュール | |
US6897485B2 (en) | Device for optical and/or electrical data transmission and/or processing | |
JP4828103B2 (ja) | 光送受信モジュール | |
JPH1197797A (ja) | 光素子実装体 | |
JPH11186668A (ja) | 光半導体モジュール | |
JP2002026178A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
JPH0547998A (ja) | 高密度実装化半導体装置 | |
US20050189473A1 (en) | Optoelectronic arrangement | |
US6465858B2 (en) | Semiconductor device package for optical communication device | |
JPH1168029A (ja) | 半導体装置 | |
US6984882B2 (en) | Semiconductor device with reduced wiring paths between an array of semiconductor chip parts | |
WO1984001057A1 (en) | Optical device |