JP2016207543A - 光結合装置 - Google Patents

光結合装置 Download PDF

Info

Publication number
JP2016207543A
JP2016207543A JP2015089496A JP2015089496A JP2016207543A JP 2016207543 A JP2016207543 A JP 2016207543A JP 2015089496 A JP2015089496 A JP 2015089496A JP 2015089496 A JP2015089496 A JP 2015089496A JP 2016207543 A JP2016207543 A JP 2016207543A
Authority
JP
Japan
Prior art keywords
input
frame
signal line
input signal
optical coupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015089496A
Other languages
English (en)
Other versions
JP6368682B2 (ja
Inventor
雄一 田上
Yuichi Tagami
雄一 田上
裕太 釘山
Yuta Kugiyama
裕太 釘山
豊明 卯尾
Toyoaki Uo
豊明 卯尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015089496A priority Critical patent/JP6368682B2/ja
Priority to CN201510507311.1A priority patent/CN106199853B/zh
Priority to US15/046,109 priority patent/US9859260B2/en
Publication of JP2016207543A publication Critical patent/JP2016207543A/ja
Application granted granted Critical
Publication of JP6368682B2 publication Critical patent/JP6368682B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/80—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water
    • H04B10/801—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water using optical interconnects, e.g. light coupled isolators, circuit board interconnections
    • H04B10/802—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water using optical interconnects, e.g. light coupled isolators, circuit board interconnections for isolation, e.g. using optocouplers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Led Device Packages (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Switches Operated By Changes In Physical Conditions (AREA)
  • Electronic Switches (AREA)
  • Optical Communication System (AREA)

Abstract

【課題】オフセット電圧を低減することが可能な光結合装置を提供する。【解決手段】光結合装置は、発光素子と、発光素子を駆動する駆動回路と、第１の設置部と電源線部とを有する電源フレームと、第２の設置部と接地線部とを有する接地フレームと、電源線部と接地線部との間に設けられた第１の入力端子部と第１の入力端子部に対し第２の設置部側に設けられた第１の入力信号線部とを有する第１の入力フレームと、第１の入力フレームと対をなす第２の入力フレームであって、第１の入力端子部と接地線部との間に設けられた第２の入力端子部と第２の入力端子部に対し第２の設置部側に設けられた第２の入力信号線部とを有する第２の入力フレームと、を備え、第１の入力信号線部から第１の設置部までの最短距離が、第１の入力信号線部と電源線部との間の距離よりも長い。【選択図】図３

Description

本発明の実施形態は、光結合装置に関する。
アイソレーションアンプ等の光結合装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の電力用半導体素子を駆動する回路で汎用的に用いられている。光結合装置は、一般的に、発光素子と、送信ＩＣと、受信ＩＣと、を備えており、発光素子が、送信ＩＣから出力された電気信号に基づく光信号を発光すると、受信ＩＣが、この光信号を受光して電気信号に変換し、この電気信号を出力する。
上記のような光結合装置の主要な特性の一つに、オフセット電圧がある。オフセット電圧は、入力がゼロのときに出力されてしまう電圧である。そのため、光結合装置の使用時にはこの電圧を補正することにより入力がゼロのときに出力もゼロにする。このオフセット電圧には、温度によって変動する特性がある。オフセット電圧の温度変動幅はオフセット電圧の大きさに影響されるので、この温度変動幅を抑制するためには、オフセット電圧は低いほうが望ましい。
特開２００７−５９７８６号公報
本発明の実施形態は、オフセット電圧を低減することが可能な光結合装置を提供することである。
本実施形態によれば、発光素子と、
前記発光素子を駆動する駆動回路と、
前記発光素子が設けられた第１の設置部と、前記第１の設置部に接続されている電源線部と、を有する電源フレームと、
前記駆動回路が設けられた第２の設置部と、前記第２の設置部に接続されている接地線部と、を有する接地フレームと、
前記電源線部と前記接地線部との間に設けられた第１の入力端子部と、前記第１の入力端子部に対し前記第２の設置部側に設けられた第１の入力信号線部と、を有する第１の入力フレームと、
前記第１の入力フレームと対をなす、第２の入力フレームであって、前記第１の入力端子部と前記接地線部との間に設けられた第２の入力端子部と、前記第２の入力端子部に対し前記第２の設置部側に設けられた第２の入力信号線部と、を有する第２の入力フレームと、を備え、
前記第１の入力信号線部から前記第１の設置部までの最短距離が、前記第１の入力信号線部と前記電源線部との間の距離よりも長い、
光結合装置、が提供される。
第１の実施形態に係る光結合装置の内部を上方から透視した斜視図である。 第１の実施形態に係る光結合装置の内部構造を示す側面からの透視図である。 第１の実施形態に係る光結合装置の送信部のフレーム構成を示す平面図である。 比較例に係る光結合装置の送信部の構成を示す平面図である。 第１の実施形態の変形例１に係る光結合装置の送信部のフレーム構成を示す平面図である。 第１の実施形態の変形例２に係る光結合装置の送信部のフレーム構成を示す平面図である。 第２の実施形態に係る光結合装置の送信部のフレーム構成を示す平面図である。 第２の実施形態に係る光結合装置のオフセット電圧の温度特性を示すグラフである。 第２の実施形態の変形例１に係る光結合装置の送信部のフレーム構成を示す平面図である。 第２の実施形態の変形例２に係る光結合装置の送信部のフレーム構成を示す平面図である。
以下、図面を参照して本発明の実施形態を説明する。以下の実施形態では、光結合装置内の特徴的な構成を中心に説明するが、光結合装置には以下の説明で省略した構成が存在しうる。ただし、これらの省略した構成も本実施形態の範囲に含まれる。
（第１の実施形態）
図１は、本実施形態に係る光結合装置の内部を上方から透視した透視図である。また、図２は、本実施形態に係る光結合装置の内部構造を示す側面からの透視図である。
図１及び図２に示す光結合装置１は、概略的に、光信号を送信する送信部と、この光信号を受信する受信部と、で構成される。図２に示すように、送信部は、外部から入力されたアナログ方式の電気信号Ｓ１に基づくデジタル方式の光信号Ｓ２を受信部に向けて発光し、受信部は、たとえば、アナログ信号出力タイプの場合は、このデジタル方式の光信号Ｓ２を受光してアナログ方式の電気信号に変換し、さらに増幅した電気信号Ｓ３を出力する。また、デジタル信号出力タイプの場合は、同様にデジタル方式の電気信号Ｓ３を出力する。
まず、図１を参照して送信部の構成について説明する。送信部は、発光素子１０と、送信ＩＣ（Integrated Circuit）１１と、電源フレーム１２と、接地フレーム１３と、第１および第２の入力フレーム１４、１５と、で構成されている。
発光素子１０は、受信部に向けて光信号Ｓ２を発光する。本実施形態では、発光素子１０はＬＥＤ(Light Emitting Diode)であるが、この発光素子１０はＬＥＤに限定されず、他の種類の発光素子であってもよい。
送信ＩＣ１１は、発光素子１０の駆動回路である種々の信号処理回路で構成されている。これらの信号処理回路は、外部から入力されたアナログ方式の電気信号Ｓ１をデジタル信号に変換し、このデジタル信号を変調処理した変調信号（例えばＰＷＭ（Pulse Width Modulation）信号）を出力する。発光素子１０は、この変調信号に基づいて光信号Ｓ２を発光する。
以下、図３を参照して、図１における電源フレーム１２と、接地フレーム１３と、第１および第２の入力フレーム１４、１５とを詳細に説明する。図３は、光結合装置１の送信部のフレーム構成を示す平面図である。
電源フレーム１２は、第１の設置部１２ａと、電源線部１２ｂとを有する。第１の設置部１２ａは、フレームの幅方向ｘに拡張しており、発光素子１０が設けられている。電源線部１２ｂは、第１の設置部１２ａに接続されている。発光素子１０や送信ＩＣ１１には、外部電源からこの電源線部１２ｂを通じて電力が供給される。
接地フレーム１３は、第２の設置部１３ａと、接地線部１３ｂと、を有する。第２の設置部１３ａは、第１の設置部１２ａ側に対向するように幅方向ｘに拡張しており、送信ＩＣ１１が設けられている。接地線部１３ｂは、第２の設置部１３ａに接続されている。
第２の設置部１３ａに設けられている送信ＩＣ１１は、第１の方向に延びる２本の電源ワイヤＬ１によって第１の設置部１２ａと電気的に接続されるとともに、電源ワイヤＬ１と同じ第１の方向に延びる２本の接地ワイヤＬ２によって接地線部１３ｂと電気的に接続されている。また、送信ＩＣ１１は、第１の方向と交差する方向である第２の方向に延びる第１の信号ワイヤＬ３１によって、第１の入力フレーム１４に電気的に接続されるとともに、第２の信号ワイヤＬ３２によって、第２の入力フレーム１５に電気的に接続されている。さらに、送信ＩＣ１１は、第１の方向に延びる駆動ワイヤＬ４によって第１の設置部１２ａに設けられた発光素子１０と電気的に接続されている。送信ＩＣ１１で生成された変調信号は、この駆動ワイヤＬ４によって発光素子１０に伝送される。なお、電源ワイヤＬ１の数および接地ワイヤＬ２の数は例示であり、特に制限されない。
第１の入力フレーム１４は、第１の入力端子部１４ａと、第１の入力信号線部１４ｂと、を有する。また、第２の入力フレーム１５も、入力フレーム１４と同様に、第２の入力端子部１５ａと、第２の入力信号線部１５ｂと、を有する。
本実施形態では、第１の入力フレーム１４と第２の入力フレーム１５とが一対の入力フレームとして構成されている。同様に、第１の入力端子部１４ａと第２の入力端子部１５ａとが一対の入力端子部として構成され、第１の入力信号線部１４ｂと第２の入力信号線部１５ｂとが一対の入力信号線部として構成されている。また、第１の入力フレーム１４には正の電位が入力され、第２の入力フレーム１５には負の電位が入力される。第１の入力フレーム１４と第２の入力フレーム１５との差分電圧が電気信号Ｓ１として送信ＩＣ１１に入力される。
第１および第２の入力端子部１４ａ、１５ａは、電源線部１２ｂと接地線部１３ｂとの間に設けられている。具体的には、第１の入力端子部１４ａが電源線部１２ｂと接地線部１３ｂとの間で、かつ電源線部１２ｂと第２の入力端子部１５ａとの間に設けられており、第２の入力端子部１５ａが電源線部１２ｂと接地線部１３ｂとの間で、かつ第１の入力端子部１４ａと接地線部１３ｂとの間に設けられている。
第１の入力信号線部１４ｂは、第１の入力端子部１４ａの内側から送信ＩＣ１１に向かって延び、第２の入力信号線部１５ｂは、第２の入力端子部１５ａの内側から送信ＩＣ１１に向かって延びている。つまり、第１の入力信号線部１４ｂは、第１の入力端子部に対し第２の設置部１３ａ側に設けられ、第２の入力信号線部１５ｂは、第２の入力端子部１５ａに第２の設置部１３ａ側に設けられている。
本実施形態では、第１および第２の入力信号線部１４ｂ、１５ｂの各々の線幅Ｗ２は、第１および第２の入力端子部１４ａ、１５ａの各々の線幅Ｗ１と等しい。そのため、第１および第２の入力信号線部１４ｂ、１５ｂには、第１および第２の信号ワイヤＬ３１、Ｌ３２をボンディング接合するためのエリアを十分に確保することができる。ここで、線幅が等しいとは、各入力信号線部の主たる部分の幅が、設計上許容される寸法誤差の範囲も含めておおよそ等しいことを意味する。
なお、図１を参照すると、電源フレーム１２、接地フレーム１３、および第１および第２の入力フレーム１４、１５は、その途中で各フレームの高さ方向（厚さ方向）に屈曲していることがわかる。すなわち、各フレームは、第１の平面内に存する部分と、この第１の平面に対して屈曲部分の高さだけ相対的に高い第２の平面内に存する部分とを有する。図１および図３に示す平面Ｒは、第１の平面を示す。
次に、図１及び図２に戻って、光結合装置１の受信部の構成について説明する。受信部は、図１に示すように、受信ＩＣ２１と、電源フレーム２２と、接地フレーム２３と、出力フレーム２４、２５と、で構成されている。
図２に示すように、受信ＩＣ２１は、発光素子１０に対向するように設けられている。受信ＩＣ２１は、光信号Ｓ２を受信する受信回路、具体的には受光素子や種々の信号処理回路で構成されている。この受光素子は光信号Ｓ２を受光して電気信号に変換し、これらの信号処理回路は、受光素子で生成された電気信号を復調して増幅した電気信号Ｓ３を出力する。なお、この電気信号Ｓ３は、アナログ信号であってもよいし、デジタル信号であってもよい。
電源フレーム２２は、受信ＩＣ２１と電気的に接続されている。外部電源からこの電源フレーム２２を通じて受信ＩＣ２１に電力が供給される。接地フレーム２３には、受信ＩＣ２１が設けられている。出力フレーム２４、２５は、受信ＩＣ２１と電気的に接続されている。受信ＩＣ２１で生成された電気信号Ｓ３は、この出力フレーム２４、２５によって外部へ伝送される。
なお、本実施形態に係る光結合装置１では、図１、２に示すように、発光素子１０と、送信ＩＣ１１と、受信ＩＣ２１とは、第１の被覆部材３１に覆われている。この第１の被覆部材３１は、発光素子１０と受信ＩＣ２１との間における光信号Ｓ２の送受信を妨げないようにするために透光性の材料で構成されている。また、この第１の被覆部材３１の外表面は、第２の被覆部材３２に覆われている。この第２の被覆部材３２は、受信ＩＣ２１が外光の受光により誤動作するのを回避するために遮光性の材料で構成されている。
以上説明した本実施形態に係る光結合装置１に続いて、比較例に係る光結合装置について説明する。本比較例に係る光結合装置も、本実施形態に係る光結合装置１と同様に、送信部と受信部とで構成されている。受信部の構成は、本実施形態に係る光結合装置１と同様なので説明を省略し、以下、送信部の構成を説明する。
図４は、比較例に係る光結合装置の送信部の構成を示す平面図である。図４に示すように、比較例に係る送信部は、発光素子１００と、送信ＩＣ１１０と、電源フレーム１２０と、接地フレーム１３０と、第１および第２の入力フレーム１４０、１５０と、で構成されている。
発光素子１００は、上述した発光素子１０に相当し、電源フレーム１２０に設けられている。送信ＩＣ１１０は、上述した送信ＩＣ１１に相当し、接地フレーム１３０に設けられている。第１および第２の入力フレーム１４０、１５０は、送信ＩＣ１１０に電気的に接続されている。
上記のように構成された本比較例に係る送信部では、パルス状の電流が電源フレーム１２０から接地フレーム１３０へ流れるのに伴って、電源フレーム１２０および接地フレーム１３０の各々から電磁波が放射される。この電磁波によって第１の入力フレーム１４０と第２の入力フレーム１５０とで起電力が発生し、この起電力が送信ＩＣ１１に入力されることによりオフセット電圧が発生する。この起電力はオフセット電圧に対応しているので、この起電力が大きいほどオフセット電圧も大きくなる。
図４に示す比較例では、送信ＩＣ１１０側に位置する第１の入力フレーム１４０の先端部から電源フレーム１２０までの最短距離Ｄ１０が、第１の入力フレーム１４０の信号線部と電源フレーム１２０の電源線部との間の距離Ｄ２０よりも短くなっている。つまり、第１の入力フレーム１４０の先端部は、電源フレーム１２０の近くに位置している。そのため、第１の入力フレーム１４０には、特に電源フレーム１２０からの電磁波によって大きな起電力が発生し、この起電力が送信ＩＣ１１０に入力されるので、オフセット電圧の増大を招くことが考えられる。
これに対し、本実施形態に係る光結合装置１では、図３に示すように第１の入力フレーム１４の第１の入力信号線部１４ｂから第１の設置部１２ａまでの最短距離Ｄ１が、第１の入力信号線部１４ｂと電源線部１２ｂとの間の距離Ｄ２よりも長くなっている。つまり、第１の入力フレーム１４の先端部から電源フレーム１２までの最短距離が比較例に比べて長くなっている。そのため、電源フレーム１２からの電磁波に起因する第１の入力フレーム１４の起電力は、電源フレーム１２０からの電磁波に起因する第１の入力フレーム１４０の起電力よりも小さくなる。よって、オフセット電圧を低減することが可能となる。
また、本実施形態では、第１および第２の入力信号線部１４ｂ、１５ｂと第２の設置部１３ａとの間の距離Ｄ５が、上記最短距離Ｄ１よりも短くなっている。さらに、本実施形態では、第１の信号ワイヤＬ３１および第２の信号ワイヤＬ３２は、駆動ワイヤＬ４よりも電源ワイヤＬ１から遠くに配置されている。すなわち、第１および第２の入力信号線部１４ｂ、１５ｂと、第１および第２の信号ワイヤＬ３１、Ｌ３２とは、電磁波の強度が比較的大きな第１の設置部１２ａ側からできるだけ離れて配置されている。そのため、第１および第２の入力信号線部１４ｂ、１５ｂが電磁波の影響を受けにくくなり、オフセット電圧の低減に寄与することが可能となる。
また、オフセット電圧を低減するためには、第１および第２の入力フレーム１４、１５の相互インダクタンス値が等しいことが望ましい。具体的には、第１の入力フレーム１４の電源フレーム１２に対する相互インダクタンス値と第２の入力フレーム１５の電源フレーム１２に対する相互インダクタンス値とが等しく、かつ、第１の入力フレーム１４の接地フレーム１３に対する相互インダクタンス値と第２の入力フレーム１５の接地フレーム１３に対する相互インダクタンス値とが等しいことが望ましい。このような相互インダクタンス値の関係に近づくための方法として、結合係数を小さくすることが考えられる。
そこで、本実施形態では、２本の電源ワイヤＬ１および２本の接地ワイヤＬ２に対して第１および第２の信号ワイヤＬ３１、Ｌ３２を交差する方向に配置することにより上記結合係数を小さくしている。その結果、第１および第２の入力フレーム１４、１５の相互インダクタンス値がほぼ等しくなり、オフセット電圧が低減される。なお、ここでいう交差には、直交もしくはほぼ直交が含まれ、技術的にはオフセット電圧が比較例よりも低減する程度に交差する方向を意味している。
さらに、本実施形態では、図３に示すように、各ワイヤは、幅方向ｘに対して平行ではなく概略４５度の方向に延びている。そのため、例えば、樹脂である第１の被覆部材３１をフレームの長さ方向ｙから流し込んで成型する際、第１の被覆部材３１から受ける応力が、幅方向ｘに平行に各ワイヤが延びている形態に比べて緩和される。つまり樹脂の流れ方向（幅方向ｘあるいは長さ方向ｙに対して）および光結合装置の長手、短手方向に対して各ワイヤが垂直にならないようになっている。これにより、各ワイヤの変形を抑制することが可能となる。
また、オフセット電圧を低減するには、電磁波に起因する第１および第２の入力フレーム１４、１５の起電力の電圧差が小さいことが望ましい。
そこで、本実施形態に係る光結合装置１では、図３に示すように、第１の入力信号線部１４ｂと第２の入力信号線部１５ｂの互いの間隔は、送信ＩＣ１１側の先端部における間隔Ｄ３が最も狭い。つまり、第１および第２の入力信号線部１４ｂ、１５ｂの先端部同士が近接している。そのため、第１および第２の入力信号線部１４ｂ、１５ｂの各々から送信ＩＣ１１まで延びた第１および第２の信号ワイヤＬ３１、Ｌ３２の長さをほぼ等しくすることができる。これにより、第１および第２の信号ワイヤＬ３１、Ｌ３２のインダクタンスの値をほぼ等しくすることができるので、電磁波に起因する第１および第２の入力フレーム１４、１５の起電力の電圧差を小さくすることができる。そのため、オフセット電圧を低減することが可能となる。
さらに、本実施形態では第１および第２の入力端子部１４ａ、１５ａが、これらの間を延びる中心線Ｘに対して互いに対称な形状に形成され、かつ、第１および第２の入力信号線部１４ｂ、１５ｂもこの中心線Ｘに対して互いに対称な形状に形成されている。そのため、第１の入力フレーム１４全体で生じる起電力と、第２の入力フレーム１５全体で生じる起電力とが同等になるので、これらの電圧差がさらに小さくなる。よって、オフセット電圧をさらに抑制することが可能となる。
（変形例１）
第１の実施形態の変形例１について説明する。本変形例は、送信部のフレーム構成が第１の実施形態と異なる。以下、図５を参照して本変形例に係る光結合装置の送信部のフレーム構成を説明する。図５は、第１の実施形態の変形例１に係る光結合装置の送信部のフレーム構成を示す平面図である。
図５に示すように、本変形例に係る接地フレーム１３は、第１の突起部１６と、第２の突起部１７とを有する。第１の突起部１６は、第２の設置部１３ａから電源線部１２ｂと第１の入力信号線部１４ｂとの間に突出している。一方、第２の突起部１７は、第２の設置部１３ａから接地線部１３ｂと第２の入力信号線部１５ｂとの間に突出している。
本変形例によれば、第１の入力信号線部１４ｂは、第１の突起部１６により電源線部１２ｂからの電磁波の影響を受けにくくなる。一方、第２の入力信号線部１５ｂは、第２の突起部１７により接地線部１３ｂからの電磁波の影響を受けにくくなる。つまり、第１の突起部１６および第２の突起部１７が電磁シールドとして機能するので、第１および第２の入力フレーム１４、１５で生じる起電力をより低減することが可能となる。そのため、オフセット電圧もより低減することが可能となる。
また、第１の突起部１６および第２の突起部１７により、第２の設置部１３ａの平面積が増加するので、送信ＩＣ１１の放熱経路が増加する。そのため、送信ＩＣ１１の温度変動が抑制されるので、この温度変動に起因するオフセット電圧の変動を抑制することが可能となる。
（変形例２）
第１の実施形態の変形例２について説明する。本変形例は、接地フレーム１３の形状が上述した第１の実施形態の変形例１と異なる。以下、図６を参照して本変形例に係る光結合装置の接地フレーム１３の構成を説明する。図６は、第１の実施形態の変形例２に係る光結合装置の送信部のフレーム構成を示す平面図である。
図６に示すように、本変形例に係る接地フレーム１３は、第３の突起部１８を有する。第３の突起部１８は、第２の設置部１３ａから第１の設置部１２ａと第１の入力信号線部１４ｂとの間に突出している。
本変形例によれば、第１、第２の入力信号線部１４ｂ、１５ｂは、第３の突起部１８により第１の設置部１２ａからの電磁波の影響を受けにくくなる。つまり、第３の突起部１８が電磁シールドとして機能するので、第１および第２の入力フレーム１４、１５で生じる起電力をより低減することが可能となる。そのため、オフセット電圧もより低減することが可能となる。
また、本変形例においても、第３の突起部１８により、第２の設置部１３ａの平面積が増加するので、送信ＩＣ１１の放熱経路が増加する。そのため、送信ＩＣ１１の温度変動が抑制されるので、この温度変動に起因するオフセット電圧の変動を抑制することが可能となる。
（第２の実施形態）
第２の実施形態に係る光結合装置について説明する。本実施形態に係る光結合装置も、第１の実施形態に係る光結合装置１と同様に、送信部と受信部とで構成されている。受信部は、第１の実施形態に係る光結合装置１と同様の構成なので説明を省略する。送信部は、フレームの構成が第１の実施形態と異なる。以下、このフレーム構成の違いについて図７を参照しながら説明する。
図７は、第２の実施形態に係る光結合装置の送信部のフレーム構成を示す平面図である。本実施形態に係る光結合装置は、第１および第２の入力信号線部１４ｂ、１５ｂの各々の線幅Ｗ２が、第１および第２の入力端子部１４ａ、１５ａの各々の線幅Ｗ１よりも小さい点で第１の実施形態に係る光結合装置１と異なる。
本実施形態によれば、第１の実施形態と同様に、第１の入力信号線部１４ｂから第１の設置部１２ａまでの最短距離Ｄ１が、第１の入力信号線部１４ｂと電源線部１２ｂとの間の距離Ｄ２よりも長くなっている。そのため、電源フレーム１２からの電磁波に起因する第１の入力フレーム１４の起電力は、電源フレーム１２０からの電磁波に起因する第１の入力フレーム１４０の起電力よりも小さくなる。よって、オフセット電圧を低減することが可能となる。
特に、本実施形態では、第１の入力信号線部１４ｂの線幅Ｗ２が、第１の入力端子部１４ａの線幅Ｗ１よりも小さくなっているので、第１の入力信号線部１４ｂと電源線部１２ｂとの間の距離Ｄ２が、第１の実施形態に比べて長くなっている。同様に、第２の入力信号線部１５ｂの線幅Ｗ２も、第２の入力端子部１５ａの線幅Ｗ１よりも小さくなっているので、第２の入力信号線部１５ｂと接地線部１３ｂとの間の距離Ｄ４も、第１の実施形態に比べて長くなっている。さらに、第１の入力信号線部１４ｂは、第１の入力端子部１４ａに比べて、その長さが短く、さらに電源線部１２ｂとの間隔がより広くなり、かつ、第２の入力信号線部１５ｂも、第２の入力端子部１５ａに比べて、その長さが短く、さらに接地線部１３ｂとの間隔がより広くなっている。
そのため、本実施形態に係る第１の入力信号線部１４ｂは、第１の実施形態に比べて電源線部１２ｂからの電磁波の影響を受けにくくなり、同様に、第２の入力信号線部１５ｂも第１の実施形態に比べて接地線部１３ｂからの電磁波の影響を受けにくくなる。これにより、第１および第２の入力フレーム１４、１５で生じる起電力をさらに低減することが可能になるので、オフセット電圧もさらに低減することが可能となる。
図８は、本実施形態に係る光結合装置のオフセット電圧の温度特性を示すグラフである。図８において、横軸は光結合装置の周囲温度Ｔａであり、縦軸は光結合装置のオフセット電圧である。図８によれば、本実施形態に係る光結合装置は、約−５０℃〜約１００℃の範囲内におけるオフセット電圧の温度変動幅が約０．３５ｍＶと非常に小さいことがわかる。
なお、本実施形態においても、第１の実施形態と同様に、２本の電源ワイヤＬ１および２本の接地ワイヤＬ２に対して交差する方向に第１および第２の信号ワイヤＬ３１、Ｌ３２を配置し、かつ送信ＩＣ１１側の先端部における間隔Ｄ３を最も狭くし、かつ第１および第２の入力フレーム１４、１５の形状を中心線Ｘに対して互いに対称にすることにより、オフセット電圧の更なる低減を図っている。
（変形例１）
第２の実施形態の変形例１について説明する。本変形例は、送信部のフレーム構成が第２の実施形態と異なる。以下、図９を参照して本変形例に係る光結合装置の送信部のフレーム構成を説明する。図９は、第２の実施形態の変形例１に係る光結合装置の送信部のフレーム構成を示す平面図である。
図９に示すように、本変形例に係る接地フレーム１３は、第１の突起部１６と、第２の突起部１７とを有する。これらの突起部は、図５に示す第１の実施形態の変形例１と同様の構成である。すなわち、第１の突起部１６は、第２の設置部１３ａから電源線部１２ｂと第１の入力信号線部１４ｂとの間に突出し、第２の突起部１７は、第２の設置部１３ａから接地線部１３ｂと第２の入力信号線部１５ｂとの間に突出している。
本変形例によれば、第１の実施形態の変形例１と同様に、第１の入力信号線部１４ｂは、第１の突起部１６により電源線部１２ｂからの電磁波の影響を受けにくくなり、第２の入力信号線部１５ｂは、第２の突起部１７により接地線部１３ｂからの電磁波の影響を受けにくくなる。よって、第１および第２の入力フレーム１４、１５で生じる起電力をより低減することが可能となる。
また、第１の突起部１６および第２の突起部１７により、第２の設置部１３ａの平面積が増加するので、送信ＩＣ１１の放熱経路が増加する。そのため、送信ＩＣ１１の温度変動が抑制されるので、この温度変動に起因するオフセット電圧の変動を抑制することが可能となる。
（変形例２）
第２の実施形態の変形例２について説明する。本変形例は、接地フレーム１３の形状が上述した第２の実施形態の変形例１と異なる。以下、図１０を参照して本変形例に係る光結合装置の接地フレーム１３の構成を説明する。図１０は、第２の実施形態の変形例２に係る光結合装置の送信部のフレーム構成を示す平面図である。
図１０に示すように、本変形例に係る接地フレーム１３は、第３の突起部１８を有する。第３の突起部１８は、図６に示す第１の変形例２と同様の構成である。すなわち、第３の突起部１８は、第２の設置部１３ａから第１の設置部１２ａと第１の入力信号線部１４ｂとの間に突出している。
本変形例によれば、第１の実施形態の変形例２と同様に、第２の入力信号線部１４ｂ、１５ｂは、第３の突起部１８により第１の設置部１２ａからの電磁波の影響を受けにくくなる。よって、第１および第２の入力フレーム１４、１５で生じる起電力をより低減することが可能となる。
また、本変形例においても、第３の突起部１８により、第２の設置部１３ａの平面積が増加するので、送信ＩＣ１１の放熱経路が増加する。そのため、送信ＩＣ１１の温度変動が抑制されるので、この温度変動に起因するオフセット電圧の変動を抑制することが可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１ 光結合装置、１０ 発光素子、１１ 送信ＩＣ（駆動回路）、１２ 電源フレーム、１２ａ 第１の設置部、１２ｂ 電源線部、１３ 接地フレーム、１３ａ 第２の設置部、１３ｂ 接地線部、１４ 第１の入力フレーム、１４ａ 第１の入力端子部、１４ｂ 第１の入力信号線部、１５ 第２の入力フレーム、１５ａ 第２の入力端子部、１５ｂ 第２の入力信号線部、１６ 第１の突起部、１７ 第２の突起部、１８ 第３の突起部、Ｌ１ 電源ワイヤ、Ｌ２ 接地ワイヤ、Ｌ３１ 第１の信号ワイヤ、Ｌ３２ 第２の信号ワイヤ

Claims (8)

  1. 発光素子と、
    前記発光素子を駆動する駆動回路と、
    前記発光素子が設けられた第１の設置部と、前記第１の設置部に接続されている電源線部と、を有する電源フレームと、
    前記駆動回路が設けられた第２の設置部と、前記第２の設置部に接続されている接地線部と、を有する接地フレームと、
    前記電源線部と前記接地線部との間に設けられた第１の入力端子部と、前記第１の入力端子部に対し前記第２の設置部側に設けられた第１の入力信号線部と、を有する第１の入力フレームと、
    前記第１の入力フレームと対をなす、第２の入力フレームであって、前記第１の入力端子部と前記接地線部との間に設けられた第２の入力端子部と、前記第２の入力端子部に対し前記第２の設置部側に設けられた第２の入力信号線部と、を有する第２の入力フレームと、を備え、
    前記第１の入力信号線部から前記第１の設置部までの最短距離が、前記第１の入力信号線部と前記電源線部との間の距離よりも長い、
    光結合装置。
  2. 前記第１の入力信号線部の線幅は、前記第１の入力端子部の線幅と等しく、前記第２の入力信号線部の線幅は、前記第２の入力端子部の線幅と等しい、請求項１に記載の光結合装置。
  3. 前記第１の入力信号線部の線幅は、前記第１の入力端子部の線幅よりも小さく、前記第２の入力信号線部の線幅は、前記第２の入力端子部の線幅よりも小さい、請求項１に記載の光結合装置。
  4. 前記第１の入力信号線部と前記第２の入力信号線部の間隔は、前記駆動回路側の先端部における前記第１の入力信号線部と前記第２の入力信号線部の間隔が最も狭い、請求項１から３のいずれかに記載の光結合装置。
  5. 前記第１の入力フレームと前記第２の入力フレームは、これらの間に延びる中心線に対して互いに対称な形状に形成されている、請求項１から４のいずれか１項に記載の光結合装置。
  6. 前記駆動回路と前記第１の設置部とを電気的に接続する、第１の方向に延びる電源ワイヤと、
    前記電源ワイヤと同じ前記第１の方向に延びて、前記駆動回路と前記発光素子とを電気的に接続する駆動ワイヤと、
    前記電源ワイヤと同じ前記第１の方向に延びて、前記駆動回路と前記接地線部とを電気的に接続する接地ワイヤと、
    前記電源ワイヤおよび前記接地ワイヤに対して交差する方向である第２の方向に延びて、前記駆動回路と前記第１の入力信号線部とを電気的に接続する第１の信号ワイヤと、
    前記第１の信号ワイヤと同じ前記第２の方向に延びて、前記駆動回路と前記第２の入力信号線部とを電気的に接続する第２の信号ワイヤと、をさらに備える、請求項１から５のいずれか１項に記載の光結合装置。
  7. 前記接地フレームは、前記第２の設置部から前記電源線部と前記第１の入力信号線部との間に突出している第１の突起部と、前記第２の設置部から前記接地線部と前記第２の入力信号線との間に突出している第２の突起部と、を有する、請求項１から６のいずれか１項に記載の光結合装置。
  8. 前記接地フレームは、前記第２の設置部から前記第１の設置部と前記第１の入力信号線部との間に突出している第３の突起部を有する、請求項１から６のいずれか１項に記載の光結合装置。
JP2015089496A 2015-04-24 2015-04-24 光結合装置 Active JP6368682B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015089496A JP6368682B2 (ja) 2015-04-24 2015-04-24 光結合装置
CN201510507311.1A CN106199853B (zh) 2015-04-24 2015-08-18 光耦合装置
US15/046,109 US9859260B2 (en) 2015-04-24 2016-02-17 Optical coupling device having a drive circuit on a ground frame to drive a light emitting element on a power frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015089496A JP6368682B2 (ja) 2015-04-24 2015-04-24 光結合装置

Publications (2)

Publication Number Publication Date
JP2016207543A true JP2016207543A (ja) 2016-12-08
JP6368682B2 JP6368682B2 (ja) 2018-08-01

Family

ID=57147997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015089496A Active JP6368682B2 (ja) 2015-04-24 2015-04-24 光結合装置

Country Status (3)

Country Link
US (1) US9859260B2 (ja)
JP (1) JP6368682B2 (ja)
CN (1) CN106199853B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020035810A (ja) * 2018-08-28 2020-03-05 株式会社東芝 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283699B2 (en) * 2016-01-29 2019-05-07 Avago Technologies International Sales Pte. Limited Hall-effect sensor isolator

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631192A (en) * 1995-10-02 1997-05-20 Motorola, Inc. Semiconductor device on an opposed leadframe and method for making
JPH1187607A (ja) * 1997-09-01 1999-03-30 Sumitomo Electric Ind Ltd 光モジュール
JP2003218803A (ja) * 2002-01-25 2003-07-31 Sharp Corp 光電共用伝送装置、光伝送装置およびそれを用いる電子機器
JP2007019075A (ja) * 2005-07-05 2007-01-25 Fuji Xerox Co Ltd 光モジュールおよび光伝送装置
JP2008066511A (ja) * 2006-09-07 2008-03-21 Fuji Xerox Co Ltd 光送信モジュール、光送信モジュールの製造方法、及び光送信装置
US20120281952A1 (en) * 2011-05-03 2012-11-08 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Active optical cable (aoc) having a molded plastic leadframe that obviates the need for an optical connector, an aoc that incorporates the aoc connector, and a method of using the aoc
JP2014041865A (ja) * 2012-08-21 2014-03-06 Toshiba Corp 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335548B1 (en) * 1999-03-15 2002-01-01 Gentex Corporation Semiconductor radiation emitter package
JP2002050950A (ja) * 2000-07-31 2002-02-15 Matsushita Electric Works Ltd 半導体リレー
JP4255934B2 (ja) 2005-08-26 2009-04-22 シャープ株式会社 半導体素子、および、この半導体素子を用いた電子機器
JP2007318488A (ja) 2006-05-26 2007-12-06 Shimada Phys & Chem Ind Co Ltd アイソレーション装置
US20080013298A1 (en) 2006-07-14 2008-01-17 Nirmal Sharma Methods and apparatus for passive attachment of components for integrated circuits
JP5094751B2 (ja) 2009-01-20 2012-12-12 シャープ株式会社 リードフレーム、基板、光結合装置および電子機器
US7699663B1 (en) * 2009-07-29 2010-04-20 Hon Hai Precision Ind. Co., Ltd. Electrical connector with improved grounding contact
JP2012033733A (ja) 2010-07-30 2012-02-16 Sanyo Electric Co Ltd 半導体レーザ装置および光装置
US8853658B2 (en) 2012-08-08 2014-10-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Face-to-face opto-coupler device and method of manufacture

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631192A (en) * 1995-10-02 1997-05-20 Motorola, Inc. Semiconductor device on an opposed leadframe and method for making
JPH1187607A (ja) * 1997-09-01 1999-03-30 Sumitomo Electric Ind Ltd 光モジュール
JP2003218803A (ja) * 2002-01-25 2003-07-31 Sharp Corp 光電共用伝送装置、光伝送装置およびそれを用いる電子機器
JP2007019075A (ja) * 2005-07-05 2007-01-25 Fuji Xerox Co Ltd 光モジュールおよび光伝送装置
JP2008066511A (ja) * 2006-09-07 2008-03-21 Fuji Xerox Co Ltd 光送信モジュール、光送信モジュールの製造方法、及び光送信装置
US20120281952A1 (en) * 2011-05-03 2012-11-08 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Active optical cable (aoc) having a molded plastic leadframe that obviates the need for an optical connector, an aoc that incorporates the aoc connector, and a method of using the aoc
JP2014041865A (ja) * 2012-08-21 2014-03-06 Toshiba Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020035810A (ja) * 2018-08-28 2020-03-05 株式会社東芝 半導体装置
US11121779B2 (en) 2018-08-28 2021-09-14 Kabushiki Kaisha Toshiba Semiconductor device
JP7002424B2 (ja) 2018-08-28 2022-01-20 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
CN106199853A (zh) 2016-12-07
US20160315074A1 (en) 2016-10-27
JP6368682B2 (ja) 2018-08-01
US9859260B2 (en) 2018-01-02
CN106199853B (zh) 2018-08-07

Similar Documents

Publication Publication Date Title
JP5985452B2 (ja) 半導体装置
CN106487252B (zh) 半导体装置、智能功率模块及电力转换装置
US9054809B2 (en) Radio frequency optical module and optical transmission apparatus including the same
WO2016199360A1 (ja) 半導体装置
JP5831629B2 (ja) 半導体パッケージ
JP6368682B2 (ja) 光結合装置
JP6600546B2 (ja) 光モジュール
JP5475404B2 (ja) チップキャリア及び光通信モジュール
JP6445268B2 (ja) 光モジュール、光送受信モジュール、及びフレキシブル基板
JP2008211072A (ja) 光モジュール
JPWO2016009496A1 (ja) パワートランジスタモジュール
US11430926B2 (en) Signal coupling device
JP2012084614A (ja) 光デバイス
JP2015188051A (ja) 光結合装置
KR20120081125A (ko) 반도체 릴레이
JP2016052016A (ja) 光受信回路および光結合装置
JP2016046279A (ja) パワー半導体モジュール
JP2008226988A (ja) 光電変換モジュール
JP6598740B2 (ja) 半導体装置
JP6216418B2 (ja) 半導体装置
JP6517642B2 (ja) 半導体装置、インバータ回路、及び、駆動装置
JP5885586B2 (ja) 半導体装置
WO2016006215A1 (ja) 光結合装置
US20200228114A1 (en) Semiconductor relay module
JP2016039287A (ja) 光結合型絶縁装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170901

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20171113

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20171114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20171113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20171114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180709

R150 Certificate of patent or registration of utility model

Ref document number: 6368682

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150