JP2007019075A - 光モジュールおよび光伝送装置 - Google Patents

光モジュールおよび光伝送装置 Download PDF

Info

Publication number
JP2007019075A
JP2007019075A JP2005196196A JP2005196196A JP2007019075A JP 2007019075 A JP2007019075 A JP 2007019075A JP 2005196196 A JP2005196196 A JP 2005196196A JP 2005196196 A JP2005196196 A JP 2005196196A JP 2007019075 A JP2007019075 A JP 2007019075A
Authority
JP
Japan
Prior art keywords
leads
optical
pair
optical module
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005196196A
Other languages
English (en)
Other versions
JP4810900B2 (ja
Inventor
Osamu Ueno
修 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2005196196A priority Critical patent/JP4810900B2/ja
Priority to US11/355,964 priority patent/US7883278B2/en
Publication of JP2007019075A publication Critical patent/JP2007019075A/ja
Application granted granted Critical
Publication of JP4810900B2 publication Critical patent/JP4810900B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】 差動信号に対する伝送特性に優れ、高速の信号伝送が可能で、かつ小型化が可能な光モジュールおよび光伝送装置を提供する。
【解決手段】 光モジュール１０は、一対の差動信号に基づいて駆動ＩＣを動作させ、この駆動ＩＣにより発光素子を駆動して、光信号を発生し、この光信号を光ファイバ３０へ送出する。光モジュール１０は、複数のリード１２Ａ，１２Ｂが２列に配列されており、複数のリード１２Ａ，１２Ｂのうち一対の差動信号が印加されるリード１２Ｂｂ，１２Ｂｃは、隣接して平行に配置されている。これにより、リード１２Ｂｂ，１２Ｂｃ、および回路基板２０上の配線パラーン２０ａ，２０ｂを含む差動信号の一対の信号経路が隣接して平行に配置され、ギガビット以上の高周波での特性が良好になる。
【選択図】 図２

Description

本発明は、光モジュールおよび光伝送装置に関し、特に、正負の差動信号に基づいて光信号を発光し、あるいは受光した光信号を正負の差動信号に変換する光モジュールおよび光伝送装置に関する。
光通信においては、例えば、発光素子や受光素子などの光半導体を備えた低コストの光モジュールや、これを用いた光伝送装置が用いられている。この種の光伝送装置として、リードフレーム上に光半導体などの実装および封止を行い、複数のリードを同列に引き出した構成にし、回路基板に貫通実装できるようにしたものが知られている（例えば、特許文献１，２参照。）。
図９は、従来の光モジュールを示す。同図中、（ａ）は正面図、（ｂ）は側面図、（ｃ）は底面図である。この光モジュールは、リードが一列に引き出されたＳＩＰ（Single In-line Package）型の構成を有する。
この光モジュール１００は、リードフレームに搭載された光半導体および駆動ＩＣ（いずれも図示せず）を樹脂パッケージで封止した構造の本体部１０１と、図９の（ａ）に示すように、この本体部１０１の１辺から一列になるように引き出された複数のリード１０２とを備える。
複数のリード１０２は、同一形状および長さを有し、図９の（ａ），（ｃ）に示すように、一定間隔に整列して配置されている。光モジュール１００を回路基板に貫通実装する場合、回路基板側は、リード１０２の外形寸法よりやや大きい直径のスルーホール１０３をそれぞれのリード１０２のために確保している。このため、リード１０２のピッチｐは、スルーホール１０３の直径に対して、その逃げを含む直径ｄよりも大きい値にする必要がある。つまり、リード１０２のピッチｐは、スルーホール１０３のサイズによって制限され、或る間隔以下にすることはできない。なお、同図は、スルーホール１０３を確保できない例を示している。
近年、光モジュールは、小型化および高性能化が要求されており、リードのピッチを小さくし、多数のリードを引き出せるようにしたものが望まれている。しかし、上記したように、ＳＩＰ型の光モジュールは、スルーホール１０３を考慮する必要があるため、リード１０２のピッチを狭めることが難しい。この問題を解決するものとしてＺＩＰ（Zigzag In-line Package）型の構成の光モジュールがある。
図１０は、そのＺＩＰ型の従来の光モジュールを示す。同図中、（ａ）は正面図、（ｂ）は断面図、（ｃ）は底面図である。
この光モジュール２００は、複数のリードをジグザグに配列したＺＩＰ型と呼ばれるものであり、図１０の（ａ），（ｂ）に示すように、レーザダイオード等の発光素子２０２と、発光素子２０２を駆動する駆動ＩＣ２０３と、発光素子２０２及び駆動ＩＣ２０３が搭載されたリードフレーム２０４と、差動信号用のリード２０１Ａ（−），２０１Ｂ（＋）を含む複数のリード２０１Ａ，２０１Ｂと、複数のリード２０１Ａ，２０１Ｂ以外の部分を封止する透明絶縁材による封止部材２０５と、駆動ＩＣ２０３の差動信号入力端子とリード２０１Ａ（−），２０１Ｂ（＋）の端部とを接続するボンディングワイヤ２０６とを備える。
この光モジュール２００は、リード２０１Ａ，２０１Ｂが２列になっているため、図９に示すようなリードが１列の光モジュール１００に比べて、リードのピッチｐを小さくすることができる。また、リードが２列になっているため、光モジュール２００を回路基板に実装するときに、光モジュール２００を回路基板に対して倒れにくくすることができる。
近年、光モジュールの小型化および高性能化（高速化）の要求は、低コストの製品にも及んでいる。この高速化の１つの手段として、変調用の信号を差動回路に印加して、互いに逆極性の差動信号を生成し、この差動信号に基づいて、例えば、発光素子を駆動する方法がある。
図１１は、図１０の本体部１０１内の回路部に含まれる差動回路を動作させる入力信号の波形を示す。この入力信号Ｓは、正極性の差動信号Ｓ＋と、これとは逆極性の差動信号Ｓ−とからなる。この一対の信号Ｓ＋，Ｓ−により動作する回路部は、例えば、差動信号Ｓ＋と差動信号Ｓ−の差信号による出力信号を発生し、この出力信号によって発光素子２０２が駆動される。
入力信号Ｓは、信号成分のみで、外来等によるノイズは混入していないことが理想であるが、図１１のように、ノイズＳＮが差動信号Ｓ＋，Ｓ−に乗る場合がある。この場合、差動信号Ｓ＋，Ｓ−により動作する差動回路において、同相のノイズＳＮが打ち消され、ノイズＳＮが差動回路の出力端子に現れないようにすることができる。これが、互いに逆位相になっている一対の差動信号Ｓ＋，Ｓ−を用いる理由である。
図１２は、光モジュール２００および回路基板における差動信号Ｓ＋，Ｓ−の流れを示す説明図である。ここでは、隣接する２本のリード２０１Ａ（−），２０１Ｂ（＋）が、差動信号Ｓ＋，Ｓ−を入力するためのリードであるとする。そして、光モジュール２００は、図１２の（ｂ）に示すように、配線パターン２１１Ａ，２１１Ｂを有する回路基板２１０に実装されているとする。
差動信号用のリード２０１Ａ（−），２０１Ｂ（＋）は、一端が駆動ＩＣ２０３上の差動信号入力端子（＋），（−）に接続され、他端が回路基板２１０上の配線パターン２１１Ａ，２１１Ｂに接続されている。差動信号Ｓ＋，Ｓ−が配線パターン２１１Ａ，２１１Ｂに印加された場合、配線パターン２１１Ａ，２１１Ｂおよびリード２０１Ａ（−），２０１Ｂ（＋）には、図１２の（ａ）〜（ｃ）の矢印で示す方向に、＋側電流および−側電流が流れる。
特開２００２−３４４０２４号公報 特開２００２−１５１７０４号公報
しかし、従来の光モジュールによると、図１０に示すリード構造の光モジュール２００では、図１２の（ｂ），（ｃ）に示すように、封止部材２０５から露出した部分では、差動信号用の一対のリード２０１Ａ（−），２０１Ｂ（＋）の伝送経路に相違する部分が生じる。このため、ノイズＳＮの相殺効果が減少し、位相ずれが生じ、ギガビット以上の高周波で信号品質やノイズ特性が悪化するという問題がある。なお、同様の問題は、発光素子２０２が受光素子で、駆動ＩＣ２０３が信号処理ＩＣの構成による光モジュールにおいても発生する。
従って、本発明の目的は、差動信号に対する伝送特性に優れ、高速の信号伝送が可能で、かつ小型化が可能な光モジュールおよび光伝送装置を提供することにある。
本発明の第１の態様は、上記目的を達成するため、回路基板に少なくとも一部が実装される少なくとも２列からなる複数のリードと、光信号を発光あるいは受光する光半導体と、前記光半導体に接続され、前記回路基板との間で一対の差動信号を前記複数のリードのうち一対の差動信号用リードを介して送受信する回路部とを備え、前記一対の差動信号用リードは、互いに同一列で隣接して平行に配置されていることを特徴とする光モジュールを提供する。
上記光モジュールによれば、一対の差動信号用リードを隣接して平行に配置することにより、リードおよび回路基板上の配線パターンを含む差動信号の理想的な信号経路を形成することができる。
前記少なくとも２列からなる複数のリードは、千鳥状に配置されていてもよい。
前記複数のリードは、一部のリードが折曲形成されることにより前記少なくとも２列に配列される構成とすることができる。これにより、安定した実装を行うことができる。
前記一対の差動用信号リードは、前記回路基板に実装される実装部と、前記回路基板に実装されない非実装部とを含み、前記非実装部のピッチが、前記実装部のピッチよりも狭い構成とすることができる。
前記千鳥状に配置された少なくとも２列からなる複数のリードは、前記一対の差動信号用リード間に対応する、該一対の差動信号用リードを含む列とは異なる列のリード配置部分が間欠している配置とすることができる。
前記複数のリードは、互いに逆方向に折曲形成されることにより２列に配列されている構成にすることができる。これにより、安定した実装を行うことができる。
前記光半導体および前記回路部は、前記複数のリードのうちアース用リードに電気的に接続されたリードフレーム上に搭載され、前記リードフレームは、その表面側または裏面側に第２のリードフレームが延在して配置されている構成とすることができる。これにより、ＥＭＣ性能を向上させることができる。
前記第２のリードフレームは、前記光半導体を搭載した前記リードフレームに連結されている構成にすることができる。
本発明の第２の態様は、上記目的を達成するため、一対の差動信号が印加される一対の差動信号用導電パターンを有する回路基板と、前記回路基板に実装された少なくとも２列からなる複数のリードと、光信号を発光あるいは受光する光半導体と、前記光半導体に接続され、前記回路基板との間で前記一対の差動信号を前記複数のリードのうち一対の差動信号用リードを介して送受信する回路部とを有する光モジュールを備え、前記一対の差動信号用リードは、同一列で互いに隣接して平行に配置され、前記一対の差動信号用導電パターンは、互いに隣接して平行に配置されていることを特徴とする光伝送装置を提供する。
上記光伝送装置によれば、光モジュールが、一対の差動信号用リードを隣接して平行に配置することにより、リードおよび回路基板上の配線パターンを含む差動信号の理想的な信号経路を形成することができる。
前記複数のリードは、前記回路基板に貫通実装された構成とすることができる。これにより、実装が容易となる。
前記複数のリードは、前記回路基板の厚み相当の間隔を有して２列に配列され、前記回路基板に表面実装された構成とすることができる。これにより、薄型化を図ることができる。
本発明によれば、差動信号に対する伝送特性に優れ、高速の信号伝送が可能で、かつ小型化が可能となる。
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る光モジュールおよびこれを用いた光伝送装置を示し、図２は、光伝送装置の底面図を示す。
（光伝送装置の構成）
この光伝送装置１は、光ファイバ３０を介して光信号を送信する光モジュール１０と、この光モジュール１０を搭載した回路基板２０とを備える。
光モジュール１０は、所定の形状を有するリードフレーム１１と、折曲形成されて前列（第１列）に配列された複数のリード１２Ａと、後列（第２列）に配列された複数のリード１２Ｂと、リードフレーム１１に搭載された光半導体としての発光素子１３と、リードフレーム１１に搭載された回路部としての駆動ＩＣ１４と、発光素子１３の光出射面にレンズ１５ａが形成されるように発光素子１３および駆動ＩＣ１４の搭載部のリードフレーム１１を封止した透明樹脂からなる第１の封止部材１５と、レンズ１５ａの前方に空間１６ａが形成されているとともに光ファイバ３０の端部が挿入される挿入口１６ｂを有するようにして第１の封止部材１５を封止した第２の封止部材１６とを備える。
前列のリード１２Ａは、図２に示すように、リード１２Ａａ，１２Ａｂの２つからなり、後列のリード１２Ｂは、図２に示すように、リード１２Ｂａ〜１２Ｂｄの４つからなる。例えば、前列のリード１２Ａａ，１２Ａｂは、ともにグランド用であり、リードフレーム１１に接続されている。さらに、後列のリード１２Ｂａは、電源供給用、後列のリード１２Ｂｂ，１２Ｂｃは、差動信号Ｓ＋，Ｓ−入力用、後列のリード１２Ｂｄは、制御信号用である。後列のリード１２Ｂａ〜１２Ｂｄは、ボンディングワイヤ１８ａにより駆動ＩＣ１４の端子に接続されている。また、駆動ＩＣ４と発光素子１３、駆動ＩＣ４とリードフレーム１１とはそれぞれボンディングワイヤ１８ｂ，１８ｃにより接続されている。
図２から明らかなように、各リード１２は、千鳥状に配置されているが、後列の差動信号用のリード１２Ｂｂとリード１２Ｂｃの間のみ、前列のリード１２Ａの１つが欠落している。このため、リードのピッチを狭められる交互配列でありながら、差動信号用のリード１２Ｂｂ，１２Ｂｃは、図２に示すように、後列上に隣接する。欠落した部分は、距離が開くため、差動信号対のインピーダンス制御が難しくなる場合があるが、本実施の形態では、差動信号用のリード１２Ｂｂ，１２Ｂｃは、回路基板２０への非実装部のピッチ（間隔）は、回路基板２０への実装部のピッチ（間隔）よりも狭くすることで制御している。回路基板２０に実装される部分は距離が開いたままとなるが、この部分は、回路基板２０側のスルーホールなどでインピーダンスが規定される部分である。従って、本実施の形態の構造によって光モジュール１０および光伝送装置１の特性が悪化することはない。
回路基板２０は、図２に示すように、差動信号用配線パターン２０ａ，２０ｂ、電源用配線パターン２０ｃ、グランド用配線パターン２０ｄ，２０ｄ’、および制御信号用配線パターン２０ｅを有する。
差動信号用配線パターン２０ａ，２０ｂには、光モジュール１０の後列のリード１２Ｂのうち、中間の２つのリード１２Ｂｂ，１２Ｂｃが接続されている。そして、差動信号用配線パターン２０ａ，２０ｂは、互いに隣接し、かつ、平行なパターン配置になっている。また、電源用配線パターン２０ｃは後列のリード１２Ｂａに接続され、グランド用配線パターン２０ｄ，２０ｄ’は前列のリード１２Ａａ，１２Ａｂに接続されている。さらに、制御信号用配線パターン２０ｅは、後列のリード１２Ｂｄに接続されている。なお、配線パターン２０ａ〜２０ｄは、リード側端にリード１２Ａ，１２Ｂが貫通実装されるスルーホールが形成されている。
光ファイバ３０は、ケーブル状を成し、光信号を伝送するコア３０ａと、このコア３０ａの屈折率よりも低い屈折率を有して、コア３０ａを被覆するクラッド３０ｂとを備えている。
（光伝送装置の動作）
図３は、光伝送装置１の動作時の差動電流の流れを示す。まず、電源用配線パターン２０ｃとグランド用配線パターン２０ｄ，２０ｄ’との間に所定の直流電圧を印加する。次に、図１１に示した波形の差動信号Ｓ＋，Ｓ−をリード１２Ｂｃ，１２Ｂｂに印加する。この信号印加により、図３の（ａ），（ｂ）に示す矢印方向に電流が流れ、駆動ＩＣ１４が動作を開始する。駆動ＩＣ１４が動作することにより、発光素子１３は図１１に示した波形により発光する。発光素子１３の光は、レンズ１５ａによって光ファイバ３０の端部に集光し、コア３０ａ内を伝送して行く。
（第１の実施の形態の効果）
第１の実施の形態によれば、下記の効果を奏する。
（イ）封止部材１５内はもとより、差動信号用のリード１２Ｂｂ，１２Ｂｃ、および回路基板２０上の配線パターン２０ａ，２０ｂを含む差動信号の一対の信号経路が隣接して平行に配置されることになり、ノイズＳＮの相殺効果は損なわれず、位相ずれが防止され、ギガビット以上の高周波における信号品質やノイズ特性を良好にすることができる。
（ロ）従来構成に比べ、光モジュール１０のリード１２の配置の変更のみであるため、低コストなリードフレームを用いての小型化が可能であるとともに、コストアップを防止することができ、理想的な差動信号伝送を行うことができる。
（ハ）リード１２Ａ，１２Ｂが複数列であり、両者が交互に曲げ加工されていることにより、リードを最も詰めた状態で実装することができる。
（ニ）差動信号用のリード１２Ｂｂ，１２Ｂｃ間では、リードがリードフレーム面上で欠落した状態になるため、回路部（駆動ＩＣ１４）まで理想的な差動信号の状態を保持でき、高速伝送の向上を図ることができる。
（ホ）差動信号用のリード１２Ｂｂ，１２Ｂｃが、回路基板２０に実装しない部分の距離を狭めているため、実装に悪影響を与えずにインピーダンス制御を容易に行うことができる。
（ヘ）差動信号用のリード１２Ｂｂ，１２Ｂｃの露出部分を平板にし、かつ平行な配置としたことにより、高速特性の向上を図る上で重要な差動信号用リードを最短にすることができる。
［第２の実施の形態］
図４は、本発明の第２の実施の形態に係る光モジュールを示す。同図中、（ａ）は正面図、（ｂ）は底面図である。なお、図４では第２の封止部材１６の図示を省略している。
本実施の形態は、第１の実施の形態において、光モジュール１０のリード１２Ｂｂ，１２Ｂｃの中間からリード１２Ａｃを引き出し、これを前列のリード１２Ａａとリード１２Ａｂの間に配設したものである。リード１２Ａｃは、例えば、リードフレーム１１に接続されている。
この第２の実施の形態によれば、差動信号用のリード１２Ｂｂ，１２Ｂｃの間にリード１２Ａｃが入ってしまうが、封止部材１５，１６の外では理想的な差動対を形成できる。差動信号用のリード１２Ｂｂ，１２Ｂｃへの影響は、封止部材１５，１６の外の方が大きいため、第１の実施の形態と同様の効果が得ることができる。
［第３の実施の形態］
図５は、本発明の第３の実施の形態に係る光モジュールを示す。同図中、（ａ）は正面図、（ｂ）は回路基板に実装した状態の側面断面図、（ｃ）は底面図である。同図では、第２の封止部材１６の図示を省略している。本実施の形態は、第１の実施の形態において、後列のリード１２Ｂａ〜１２Ｂｄを図５の（ｂ）のように、後方に折曲し、前列のリード１２Ａとの間の間隔が広がるようにしたものであり、その他の構成は第１の実施の形態と同様である。
この第３の実施の形態によれば、第１の実施の形態に比べ、差動信号用のリード１２Ｂｂ，１２Ｂｃが若干長くなるものの、第１の実施の形態と同様の効果が得られるほか、実装時の安定性の向上を図ることができる。なお、後列のリード１２Ｂａ〜１２Ｂｄのうち差動信号用のリード１２Ｂｂ，１２Ｂｃのみ、リード１２Ｂａ，１２Ｂｄのみを後方に折曲してもよい。
［第４の実施の形態］
図６は、本発明の第４の実施の形態に係る光モジュールを示す。同図中、（ａ）は斜視図、（ｂ）は側面断面図、（ｃ）は底面図である。同図では、第２の封止部材１６の図示を省略している。本実施の形態は、図４に示した第２の実施の形態において、前列のリード１２Ａａ〜１２Ａｃにグランド領域などからなる第２のリードフレーム１７を設けたものであり、その他の構成は第２の実施の形態と同様である。
第２のリードフレーム１７は、図６の（ａ）に示すように、その上部がリードフレーム１１の上部に連結された状態で光出射面を覆うように設けられている。さらに、リードフレーム１７は、レンズ１５ａに面した部分に開口１７ｄが形成され、発光素子１３からの光の出射を妨げないようにしている。また、リードフレーム１７の下端には、図６の（ｂ），（ｃ）に示すように、前列のリード１２Ａａ〜１２Ａｃに重なるようにして、リード１７ａ〜１７ｃが形成され、グランドレベルにしている。
この第４の実施の形態によれば、第２のリードフレーム１７とリードフレーム１１により、駆動ＩＣ１４および発光素子１３を前後面からシールドできるため、第１乃至第３の実施の形態に比べ、ノイズ特性を向上させることができる。また、放熱部材として機能させることもできる。
［第５の実施の形態］
図７は、本発明の第５の実施の形態に係る光モジュールを示す。同図では、第２の封止部材１６の図示を省略している。本実施の形態は、第４の実施の形態において、第２のリードフレーム１７をリードフレーム１１の裏面に設けたものであり、その他の構成は第４の実施の形態と同様である。
この第５の実施の形態によれば、第４の実施の形態と同様に、第２のリードフレーム１７を第３の列にすることができるため、この光モジュール１０を回路基板に貫通実装した際に安定に直立させることができる。また、放熱性、シールド性を高めることができる。
［第６の実施の形態］
図８は、本発明の第６の実施の形態に係る光伝送装置を示す。同図では、第２の封止部材１６の図示を省略している。本実施の形態は、第１の実施の形態において、回路基板２０の表面に表面実装できるように、回路基板２０を挟持する状態でリード１２Ａ，１２Ｂを配線パターンに接続する構成にしたものであり、その他の構成は、第１の実施の形態と同様である。
この第６の実施の形態によれば、第１の実施の形態と同様の効果が得られるとともに、薄型化を図ることができる。
［他の実施の形態］
なお、本発明は、上記各実施の形態に限定されず、本発明の要旨を変更しない範囲内で種々な変形が可能である。また、本発明の要旨を変更しない範囲内で各実施の形態の構成要素を任意に組み合わせることができる。
上記各実施の形態においては、光モジュール１０が光半導体として発光素子１３を用いた構成を示したが、受光素子により光モジュール１０を構成することもできる。この場合、駆動ＩＣ１４に代えて、増幅回路等による回路部を用いることになる。
上記各実施の形態では、光半導体（発光素子１３または受光素子）と回路部（駆動ＩＣ１４または増幅回路）は、リードフレーム１１上の別々の場所に設ける構成としたが、回路部上に光半導体を実装する構成や、光半導体と回路部を一体とする構成であってもよい。
また、光モジュール内に発光部と受光部が混在する構成や、回路基板上に受信用の光モジュールと送信用の光モジュールとを実装した構成であってもよい。
本発明の第１の実施の形態に係る光モジュールおよびこれを用いた光伝送装置を示す正面断面図である。 第１の実施の形態の光伝送装置の底面図である。 第１の実施の形態の光伝送装置の動作を示し、（ａ）は光モジュールの通電、（ｂ）はおよび（ｃ）は回路基板の配線パターンにおける通電を示す説明図である。 本発明の第２の実施の形態に係る光モジュールを示し、（ａ）は正面図、（ｂ）は底面図である。 本発明の第３の実施の形態に係る光モジュールを示し、（ａ）は正面図、（ｂ）は回路基板に実装した状態の側面断面図、（ｃ）は底面図である。 本発明の第４の実施の形態に係る光モジュールを示し、（ａ）は斜視図、（ｂ）は側面断面図、（ｃ）は底面図である。 本発明の第５の実施の形態に係る光モジュールを示す側面断面図である。 本発明の第６の実施の形態に係る光伝送装置を示す側面断面図である。 従来の光モジュールの構成を示し、（ａ）は正面図、（ｂ）は側面図、（ｃ）は底面図である。 従来の光モジュールの他の構成を示し、（ａ）は正面図、（ｂ）は側面図、（ｃ）は底面図である。 図１０の本体部内の駆動回路に含む差動回路を動作させる入力信号の波形を示す波形図である。 図１０の光モジュールおよび回路基板における一対の差動電流の流れを示し、（ａ）は光モジュール内の流れ、（ｂ）および（ｃ）は回路基板の配線パターンにおける差動電流の流れを示す説明図である。
符号の説明
１ 光伝送装置
１０ 光モジュール
１１ リードフレーム
１２Ａ 前列（第１列）のリード
１２Ｂ 後列（第２列）のリード
１２Ａａ〜１２Ａｃ 前列のリード
１２Ｂａ〜１２Ｂｄ 後列のリード
１３ 発光素子
１４ 駆動ＩＣ
１５ 第１の封止部材
１５ａ レンズ
１６ 第２の封止部材
１６ａ 空間
１６ｂ 挿入口
１７ リードフレーム
１７ａ〜１７ｃ リード
１７ｄ 開口
１８ ボンディングワイヤ
２０ 回路基板
２０ａ，２０ｂ 差動信号用配線パターン
２０ｃ 電源用配線パターン
２０ｄ，２０ｄ’ グランド用配線パターン
２０ｅ 制御信号用配線パターン
３０ 光ファイバ
３０ａ コア
３０ｂ クラッド
１００ 光モジュール
１０１ 本体部
１０２ リード
１０３ スルーホール
２００ 光モジュール
２０１Ａ，２０１Ｂ リード
２０１Ａ（−），２０１Ｂ（＋）差動信号用のリード
２０２ 発光素子
２０４ リードフレーム
２０５ 封止部材
２０６ ボンディングワイヤ
２１０ 回路基板
２１１Ａ，２１１Ｂ 配線パターン
２０３ 駆動ＩＣ
ｄ 直径
ｐ リードピッチ
Ｓ＋，Ｓ− 差動信号
ＳＮ ノイズ

Claims (11)

  1. 回路基板に少なくとも一部が実装される少なくとも２列からなる複数のリードと、
    光信号を発光あるいは受光する光半導体と、
    前記光半導体に接続され、前記回路基板との間で一対の差動信号を前記複数のリードのうち一対の差動信号用リードを介して送受信する回路部とを備え、
    前記一対の差動信号用リードは、同一列で互いに隣接して平行に配置されていることを特徴とする光モジュール。
  2. 前記少なくとも２列からなる複数のリードは、千鳥状に配置されてなることを特徴とする請求項１に記載の光モジュール。
  3. 前記複数のリードは、一部のリードが折曲形成されることにより前記少なくとも２列に配列されることを特徴とする請求項１に記載の光モジュール。
  4. 前記一対の差動用信号リードは、前記回路基板に実装される実装部と、前記回路基板に実装されない非実装部とを含み、前記非実装部のピッチが、前記実装部のピッチよりも狭いことを特徴とする請求項１に記載の光モジュール。
  5. 前記千鳥状に配置された少なくとも２列からなる複数のリードは、前記一対の差動信号用リード間に対応する、該一対の差動信号用リードを含む列とは異なる列のリード配置部分が間欠している配置であることを特徴とする請求項２に記載の光モジュール。
  6. 前記複数のリードは、互いに逆方向に折曲形成されることにより２列に配列されていることを特徴とする請求項１に記載の光モジュール。
  7. 前記光半導体および前記回路部は、前記複数のリードのうちアース用リードに電気的に接続されたリードフレーム上に搭載され、
    前記リードフレームは、その表面側または裏面側に第２のリードフレームが延在して配置されていることを特徴とする請求項１に記載の光モジュール。
  8. 前記第２のリードフレームは、前記光半導体を搭載した前記リードフレームに連結されていることを特徴とする請求項７に記載の光モジュール。
  9. 一対の差動信号が印加される一対の差動信号用導電パターンを有する回路基板と、
    前記回路基板に実装された少なくとも２列からなる複数のリードと、
    光信号を発光あるいは受光する光半導体と、
    前記光半導体に接続され、前記回路基板との間で前記一対の差動信号を前記複数のリードのうち一対の差動信号用リードを介して送受信する回路部とを有する光モジュールを備え、
    前記一対の差動信号用リードは、同一列で互いに隣接して平行に配置され、
    前記一対の差動信号用導電パターンは、互いに隣接して平行に配置されていることを特徴とする光伝送装置。
  10. 前記複数のリードは、前記回路基板に貫通実装されたことを特徴とする請求項９に記載の光伝送装置。
  11. 前記複数のリードは、前記回路基板の厚み相当の間隔を有して２列に配列され、前記回路基板に表面実装されたことを特徴とする請求項９に記載の光伝送装置。
JP2005196196A 2005-07-04 2005-07-05 光モジュールおよび光伝送装置 Expired - Fee Related JP4810900B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005196196A JP4810900B2 (ja) 2005-07-05 2005-07-05 光モジュールおよび光伝送装置
US11/355,964 US7883278B2 (en) 2005-07-04 2006-02-17 Optical module and optical transmission device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005196196A JP4810900B2 (ja) 2005-07-05 2005-07-05 光モジュールおよび光伝送装置

Publications (2)

Publication Number Publication Date
JP2007019075A true JP2007019075A (ja) 2007-01-25
JP4810900B2 JP4810900B2 (ja) 2011-11-09

Family

ID=37756011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005196196A Expired - Fee Related JP4810900B2 (ja) 2005-07-04 2005-07-05 光モジュールおよび光伝送装置

Country Status (1)

Country Link
JP (1) JP4810900B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016039287A (ja) * 2014-08-08 2016-03-22 株式会社東芝 光結合型絶縁装置
CN106199853A (zh) * 2015-04-24 2016-12-07 株式会社东芝 光耦合装置
JP2017108064A (ja) * 2015-12-11 2017-06-15 日本オクラロ株式会社 光モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104490A (ja) * 1992-09-17 1994-04-15 Rohm Co Ltd 発光ダイオードランプ
JPH07283425A (ja) * 1994-04-07 1995-10-27 Hitachi Ltd 光送受信モジュール
JPH1117231A (ja) * 1997-06-27 1999-01-22 Sharp Corp 光半導体装置
JP2002124732A (ja) * 2000-10-12 2002-04-26 Canon Inc 発光素子駆動装置およびこの装置を備えた画像形成装置
JP2004363360A (ja) * 2003-06-05 2004-12-24 Mitsubishi Electric Corp 光送受信モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104490A (ja) * 1992-09-17 1994-04-15 Rohm Co Ltd 発光ダイオードランプ
JPH07283425A (ja) * 1994-04-07 1995-10-27 Hitachi Ltd 光送受信モジュール
JPH1117231A (ja) * 1997-06-27 1999-01-22 Sharp Corp 光半導体装置
JP2002124732A (ja) * 2000-10-12 2002-04-26 Canon Inc 発光素子駆動装置およびこの装置を備えた画像形成装置
JP2004363360A (ja) * 2003-06-05 2004-12-24 Mitsubishi Electric Corp 光送受信モジュール

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016039287A (ja) * 2014-08-08 2016-03-22 株式会社東芝 光結合型絶縁装置
CN105990328A (zh) * 2014-08-08 2016-10-05 株式会社东芝 光耦合型绝缘装置
CN105990328B (zh) * 2014-08-08 2019-10-25 株式会社东芝 光耦合型绝缘装置
CN106199853A (zh) * 2015-04-24 2016-12-07 株式会社东芝 光耦合装置
JP2016207543A (ja) * 2015-04-24 2016-12-08 株式会社東芝 光結合装置
US9859260B2 (en) 2015-04-24 2018-01-02 Kabushiki Kaisha Toshiba Optical coupling device having a drive circuit on a ground frame to drive a light emitting element on a power frame
JP2017108064A (ja) * 2015-12-11 2017-06-15 日本オクラロ株式会社 光モジュール

Also Published As

Publication number Publication date
JP4810900B2 (ja) 2011-11-09

Similar Documents

Publication Publication Date Title
US7883278B2 (en) Optical module and optical transmission device
US7438481B2 (en) Optical semiconductor module and semiconductor device including the same
JP6982962B2 (ja) 光モジュール
US7470069B1 (en) Optoelectronic MCM package
JP4852442B2 (ja) 光送信モジュール
WO2016129277A1 (ja) フレキシブル基板及び光モジュール
JP6988322B2 (ja) 光受信モジュール用パッケージ
JP2009141166A (ja) 光トランシーバ及び光トランシーバが接続されるホスト基板
JP2006229067A (ja) 光トランシーバモジュール
US20100080567A1 (en) Parallel optical transceiver module having a balanced laser driver arrangement
JP2011082209A (ja) 光電配線モジュール
JP4810900B2 (ja) 光モジュールおよび光伝送装置
JP6627397B2 (ja) 光モジュール及び光伝送装置
US20150300614A1 (en) Optical Communication Module
JP2007207803A (ja) 光送信モジュール
JP2009252918A (ja) 光データリンク
JP2007013040A (ja) 光モジュールおよび光伝送装置
JP5663944B2 (ja) 光半導体装置及びフレキシブル基板
JPWO2007088959A1 (ja) 光モジュール
JP2009092690A (ja) 光モジュール
JP4968311B2 (ja) 光データリンク
JP2009038056A (ja) 光送受信サブアセンブリ、及び光送受信モジュール
JP2011239040A (ja) 撮像装置
JP2009069501A (ja) 光電子回路基板及び光伝送装置
JP2021118210A (ja) 光通信モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110331

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110808

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4810900

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees