JP3434780B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3434780B2
JP3434780B2 JP2000124425A JP2000124425A JP3434780B2 JP 3434780 B2 JP3434780 B2 JP 3434780B2 JP 2000124425 A JP2000124425 A JP 2000124425A JP 2000124425 A JP2000124425 A JP 2000124425A JP 3434780 B2 JP3434780 B2 JP 3434780B2
Authority
JP
Japan
Prior art keywords
circuit
layer wiring
misalignment
wiring
upper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000124425A
Other languages
English (en)
Other versions
JP2001308091A (ja
Inventor
光久 広海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2000124425A priority Critical patent/JP3434780B2/ja
Priority to US09/840,586 priority patent/US6392252B2/en
Publication of JP2001308091A publication Critical patent/JP2001308091A/ja
Application granted granted Critical
Publication of JP3434780B2 publication Critical patent/JP3434780B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に半導体集積回路の積層ずれを検出する合わせず
れ検出回路を備えた半導体装置に関する。
【０００２】
【従来の技術】一般に、半導体集積回路を備えた半導体
装置では、半導体装置の製品検査のために半導体集積回
路の合わせずれを常に検査している。
【０００３】そして、この合わせずれの検査に際して
は、例えば予め半導体装置の基板上に形成されたバーニ
アパターンが使用される。
【０００４】このバーニアパターンによる合わせずれの
検査に際しては、光学顕微鏡等を用いてオペレータが合
わせずれを検査するようになっている。
【０００５】又、特開平５−３２３７号公報では、各配
線層の合わせずれを検査するための手法として、半導体
装置の空領域に併設される下層パターンに交差する上層
パターンとで構成される検知パターンを用いることが開
示されている。この手法は、検知パターンの下層パター
ンにおける所定箇所の電気抵抗を測定し、この測定値に
基づいて半導体装置の合わせずれを検査するようにして
いる。
【０００６】又、従来より一般的に使用されている検知
パターンの一例を図１５に示す。
【０００７】この図１５に示す従来例では、検知パタ−
ンは、複数のスルーホール５３と各上下層配線５１，５
４との連結面の当該各上下層配線５１，５４側に、前述
した各スルーホール５３の当接面を囲んでＸ方向および
Ｙ方向に各合わせ余裕の幅Ｄ５１，Ｄ５４をそれぞれ備
えている。ここで、前述した合わせ余裕の幅Ｄ５１は前
述した下層配線３１側を，前述した合わせ余裕の幅Ｄ５
４は前述した上層配線５４側の合わせ余裕の幅を、それ
ぞれ示す。また、前述した各あわせ余裕の幅Ｄ５１，Ｄ
５２はＸ方向およびＹ方向の両方向に同量の幅を示して
いる。なお、図１５において、符号ＸはＸ方向であり、
符号ＹはＹ方向であり、符号５０は回路基板であり、符
号５２は絶縁層である。
【０００８】この場合、例えば、下層配線５１とスル−
ホ−ル５３とに合わせずれが生じ、各スル−ホ−ル５３
の電気抵抗がδ（デルタ）分増加すると、検知パターン
全体の電気抵抗の増加分は、例えばスル−ホ−ル総数Ｎ
を乗じたδ＊Ｎとなる。そして、この電気抵抗の増加分
δ＊Ｎに基づいて合わせずれが許容範囲か否かの判定を
行なっている。ここで、前述した符号Ｎは自然数を示
す。
【０００９】このように、各スル−ホ−ル５３の電気抵
抗の増加分は、通常、数オーム程度と微小であるため、
検知パタ−ン全体の電気抵抗を測定することによりスル
−ホ−ルの異常を検出している。
【００１０】
【発明が解決しようとする課題】しかしながら、上記バ
ーニアパターンを用いた従来例では、合わせずれの検査
は可能であるものの、ホトリソグラフィ技術やエッチン
グ技術により生じる半導体装置の製造上の不具合、例え
ば下層配線の断線等が検査できず、また、光学顕微鏡等
の光学的検査によるため微細技術に対する検査精度に限
界があるという不都合があった。
【００１１】又、特開平５−３２３７号公報に開示され
た検知パターンを用いる手法にあっては、下層配線の断
線等の検査に対応できるものの、検知パターンにおいて
スルーホール内の電気抵抗を測定するような構成を採り
得ないため、ホトリソグラフィ技術等により生じるスル
−ホ−ルの形成異常を正確に検出できないという不都合
が生じていた。
【００１２】更に、上記図１５に示す検知パターンを用
いた従来例では、半導体装置の合わせずれが検査される
ものの、検知パタ−ンにおける合わせ余裕の幅Ｄ５１，
Ｄ５２がＸ方向とＹ方向に対してそれぞれ同量に設定さ
れている。このため、合わせずれが生じると、Ｘ方向や
Ｙ方向にかかわらず合わせ余裕の幅Ｄ５１，Ｄ５２を越
えてスルーホール５３の当接面に隙間が生じ、検知パタ
ーン全体の電気抵抗が増加することとなる。よって、合
わせずれの方向が検出できないこととなるという不都合
が生じていた。
【００１３】
【発明の目的】本発明は、かかる従来例の有する不都合
を改善し、特に半導体集積回路の各配線層の合わせずれ
の方向を検出しつつ更に合わせずれ検出感度を高くし得
る半導体装置を提供することを、その目的とする。
【００１４】
【課題を解決するための手段】上記目的を達成するた
め、請求項１乃至３記載の各発明では、半導体基板上に
設けられた一又は二以上の半導体集積回路と、同一半導
体基板上に設けられ前述した半導体集積回路の積層ずれ
を検出する合わせずれ検出回路とを備えた半導体装置に
おいて、前述した合わせずれ検出回路を半導体基板上に
設けられた複数の下層配線と、この各下層配線上に絶縁
層を介して積層された複数の上層配線と、この各上層配
線と前記下層配線上とを一定方向に個別に順次連結する
スルーホールと、このスルーホールを介して連結された
下層配線と上層配線から成る回路の両端部に設定された
電極端子面とを有し、且つ前記スルーホールと前記各配
線との連結面の当該各配線側に、前記スルーホールの当
接面を囲んで所定幅の合わせ余裕を備えた構成とし、前
述した合わせ余裕の幅については、所定の一の方向に位
置する幅を他の方向に位置する幅よりも小さく設定す
る、という構成を共通の基本的構成として備えている。
【００１５】このため、この請求項１乃至３記載の各発
明では、一の方向側のスルーホール当接面に隙間が生じ
易くなり、他の方向に所定量の合わせずれが生じる場合
に比べて一の方向に所定量の合わせずれが生じる場合の
方が合わせ余裕の幅を超え易くなる。これによって、一
の方向に僅かに合わせずれが生じる場合でも合わせ余裕
の幅を越えることとなり、よって、一の方向側のスルー
ホール当接面に隙間が生じ、合わせずれ検出回路の電気
抵抗が増加し許容範囲を超えることとなる。このため、
特定の一の方向に生じる合わせずれの検出感度が向上す
ることとなる。
【００１６】ここで、前述した複数のスルーホールを介
して連結された下層配線と上層配線から成る回路につい
ては、全体的に所定の一の方向へ所定長さに連続して延
設して成る連結回路とする。
【００１７】このようにすると、一の方向にごく僅かな
合わせずれが生じても連結回路の程度に応じて合わせず
れ検出回路の電気抵抗がより一層増加することとなる。
【００１８】又、前述した連結回路については、少なく
とも２列設けると共にこの各連結回路を直列接続するよ
うに構成する。
【００１９】このようにすると、一の方向にごく僅かな
合わせずれが生じても直列接続した連結回路の増加分に
応じて合わせずれ検出回路の電気抵抗が大幅に増加する
こととなる。
【００２０】更に、前述した下層配線と上層配線の連結
回路を、平面的に見て一方向に矩形波状に連続したパタ
ーンに形成すると共に当該矩形波状の連続パターンの各
曲折部に前述したスルーホールを配設するように構成し
てもよい。
【００２１】このようにすると、一方の方向に僅かに合
わせずれが生じても確実に連続パターンの電気抵抗が増
加して許容範囲を超えることとなる。
【００２２】又、前述した所定の一の方向をＸ方向とし
前述した他の方向をＹ方向としてもよい。
【００２３】このようにすると、Ｙ方向に直交するＸ方
向に僅かに合わせずれが生じると合わせずれ検出回路の
電気抵抗が増加することとなる。
【００２４】請求項４乃至６記載の各発明では、半導体
基板上に設けられた一又は二以上の半導体集積回路と、
同一半導体基板上に設けられ前記半導体集積回路の積層
ずれを検出する合わせずれ検出回路とを備えた半導体装
置において、前述した合わせずれ検出回路を、半導体基
板上に設けられた複数の下層配線と、この各下層配線上
に絶縁層を介して積層された複数の上層配線と、この各
上層配線と前記下層配線上とを一定方向に個別に順次連
結するスルーホールと、このスルーホールを介して連結
された下層配線と上層配線から成る回路の両端部に設定
された電極端子面とを有し、且つ前記スルーホールと前
記各配線との連結面の当該各配線側に、前述したスルー
ホールの当接面を囲んで所定幅の合わせ余裕を備えた構
成とし、前述した複数のスルーホール部分で連結された
下層配線と上層配線とから成る回路を、全体的にＸ方向
とＹ方向とへそれぞれ所定長さに延設して成る二つの独
立した連結回路とすると共に、前述した合わせ余裕の幅
を、前記Ｘ方向連続回路についてはＸ方向に位置する幅
をＹ方向に位置する幅よりも小さく設定すると共に、前
述したＹ方向連結回路についてはＹ方向に位置する幅を
Ｘ方向に位置する幅よりも小さく設定する、という構成
を共通の基本的構成として備えている。
【００２５】このため、この請求項４乃至６記載の各発
明では、Ｘ方向連結回路はＸ方向側のスルーホール当接
面に隙間が生じ易くなり、Ｙ方向連結回路はＹ方向側の
スルーホール当接面に隙間が生じ易くなっている。これ
により、Ｘ方向連結回路ではＹ方向に所定量の合わせず
れが生じる場合に比べてＸ方向に所定量の合わせずれが
生じる場合の方が合わせ余裕の幅を超え易くなる。これ
に対して、Ｙ方向連結回路ではＸ方向に所定量の合わせ
ずれが生じる場合に比べてＹ方向に所定量の合わせずれ
が生じる場合の方が合わせ余裕の幅を超え易くなる。こ
れによって、Ｘ方向に僅かに合わせずれが生じる場合に
はＸ方向連結回路の合わせ余裕の幅を超えることとな
り、よって、Ｘ方向連結回路のＸ方向側の合わせ余裕の
幅を超えてスルーホール当接面に隙間が生じＸ方向連結
回路の電気抵抗が増加し許容範囲を超えることとなる。
これに対して、Ｙ方向に僅かに合わせずれが生じる場合
にはＹ方向連結回路の合わせ余裕の幅を超えることとな
り、よって、Ｙ方向連結回路のＹ方向側の合わせ余裕の
幅を超えてスルーホール当接面に隙間が生じＹ方向連結
回路の電気抵抗が増加し許容範囲を超えることとなる。
これにより、両方向に生じる合わせずれの検出を同時に
行なうことが可能となる。
【００２６】又、Ｘ方向あるいはＹ方向に合わせずれが
生じると、Ｘ方向連結回路およびＹ方向連結回路の連結
回路の程度に応じて、Ｘ方向連結回路およびＹ方向連結
回路の電気抵抗がより一層増加されることとなる。これ
により、両方向に生じる合わせずれの検出感度が向上さ
れることとなる。
【００２７】ここで、前述したＸ方向連結回路とＹ方向
連結回路の各々については、それぞれ直列接続された複
数列の連結回路により構成してもよい。
【００２８】このようにすると、Ｘ方向あるいはＹ方向
に合わせずれが生じると、直列接続した連結回路の増加
分に応じてＸ方向連結回路およびＹ方向連結回路の電気
抵抗が大幅に増加される。
【００２９】又、前述したＸ方向連結回路とＹ方向連結
回路の各々については、平面的に見て一方向に矩形波状
の連続したパターンに形成すると共に当該矩形波状の連
続パターンの各曲折部に前記スルーホールを配設するよ
うに構成してもよい。
【００３０】このようにすると、Ｘ方向あるいはＹ方向
に合わせずれが生じると、確実にＸ方向連結回路とＹ方
向連結回路の連続パターンの電気抵抗が増加して許容範
囲を超えることとなる。
【００３１】請求項７記載の発明では、半導体基板上に
設けられた一又は二以上の半導体集積回路と、同一半導
体基板上に設けられ前記半導体集積回路の積層ずれを検
出する合わせずれ検出回路とを備えた半導体装置におい
て、前述した合わせずれ検出回路を、複数列の被測定回
路部と、この各被測定回路部を個別に選択して外部の測
定装置に連結するチャンネル切換え回路部とにより構成
し、前述した複数列の各被測定回路部を、半導体基板上
に設けられた複数の下層配線および複数の上層配線と、
これら上層配線と下層配線の各端部を一定方向に個別に
順次連結するスルーホールから成る連結回路により構成
すると共に、この各被測定回路部の電気抵抗値の内、中
央に位置する特定の被測定回路部の電気抵抗値に対して
その両側に位置する他の被測定回路部の電気抵抗値を外
側に向かって順次大きい値に設定すると共に、前述した
中央に位置する特定の被測定回路部の両側の対象位置に
位置する各被測定回路部の電気抵抗値については、一方
の側に位置する被測定回路部の前述した下層配線および
前記上層配線と前述したスルーホールとのずれ量を、全
体的に当該被測定回路部の延設方向に沿った一方の方向
に所定量ずらして得られる所定の値に設定すると共に、
他方の側に位置する被測定回路部の前記下層配線および
前記上層配線と前記スルーホールとのずれ量を、全体的
に当該被測定回路部の延設方向に沿った他方の方向に前
記一方の側に位置する被測定回路部のずれ量と同一の所
定量分ずらして得られる所定の値に設定している。
【００３２】このため、この請求項７記載の発明では、
一定方向に合わせずれが生じると変化し易い各被測定回
路部の異なる電気抵抗値に関する情報が高速に順次に外
部出力される。これにより、特定の一定方向に生じる合
わせずれの検出が迅速に行なわれることとなる。
【００３３】請求項８記載の発明では、半導体基板上に
設けられた一又は二以上の半導体集積回路と、同一半導
体基板上に設けられ前述した半導体集積回路の積層ずれ
を検出する合わせずれ検出回路とを備えた半導体装置に
おいて、前述した合わせずれ検出回路を、それぞれＸ方
向およびＹ方向にそれぞれ各別に設けられた二つのずれ
検出回路により構成すると共に、当該Ｘ方向およびＹ方
向の各ずれ検出回路を、複数列の被測定回路と、この各
被測定回路を個別に選択して外部の測定装置に連結する
チャンネル切換え回路部とにより構成し、前述した記複
数列の各被測定回路部を、半導体基板上に設けられた複
数の下層配線および複数の上層配線と、これら上層配線
と下層配線の各端部を一定方向に個別に順次連結するス
ルーホールから成る連結回路により構成し、この各被測
定回路部の電気抵抗値の内、中央に位置する特定の被測
定回路部の電気抵抗値に対してその両側に位置する他の
被測定回路部の電気抵抗値を外側に向かって順次大きい
値に設定すると共に、前述した特定の被測定回路部の両
側の対象位置に位置する各被測定回路部の電気抵抗値に
ついては、一方の側に位置する被測定回路部の前記下層
配線および上層配線とスルーホールとのずれ量を、全体
的に当該被測定回路部の延設方向に沿った一方の方向に
所定量ずらして得られる所定の値に設定すると共に、他
方の側に位置する被測定回路部の前記下層配線および前
記上層配線と前記スルーホールとのずれ量を、全体的に
当該被測定回路部の延設方向に沿った他方の方向に前記
一方の側に位置する被測定回路部のずれ量と同一の所定
量分ずらして得られる所定の値に設定している。
【００３４】このため、この請求項８記載の発明では、
Ｘ方向およびＹ方向に合わせずれが生じると変化し易い
異なる各被測定回路部の電気抵抗値に関する情報が高速
に順次に外部出力される。これにより、両方向に生じる
合わせずれの検出が迅速に行なわれることとなる。
【００３５】
【発明の実施の形態】
【第１の実施形態】図１及至図６に本発明の第１の実施
形態を示す。
【００３６】最初に全体的な構成を図３に示す。この図
３において、符号１は半導体装置を示す。この半導体装
置１には、半導体基板上に設けられた実回路である半導
体集積回路１０と、同一半導体基板上に設けられた前述
した半導体集積回路１０の積層ずれを検出する合わせず
れ検出回路１１とが装備されている。
【００３７】ここで、前述した半導体集積回路１０と前
述した合わせずれ検出回路１１とは、同一の製造工程に
よって同一基板上に装備されている。このため、積層ず
れは、前述した半導体集積回路１０と前述した合わせず
れ検出回路１１とに同時に生じることとなり、これによ
って前述した合わせずれ検出回路１１の積層ずれを検出
することにより、間接的に半導体集積回路１０の積層ず
れを検出することが可能となっている。
【００３８】符号２は合わせずれ測定装置を示す。この
合わせずれ測定装置２は、前述した半導体装置１とは独
立して設けられ、前述した合わせずれ検出回路１１の電
気抵抗を測定する測定部２０と、この測定部２０の測定
値に基づいて前述した合わせずれ検出回路１１の積層ず
れの適否を判定する判定部２１とを備えている。また、
この合わせずれ測定装置２は、前述した合わせずれ検出
回路１１の予め定められた基準抵抗値を記憶する記憶部
２２と、前述した判定部２１での判定結果を表示する表
示部２３とを備えている。
【００３９】ここで、前述した基準抵抗値は、前述した
合わせずれ検出回路１１における積層の形状（あるいは
合わせずれ）等から算出される抵抗値であり、前述した
半導体集積回路１０の積層ずれの適否の判断材料として
用いられる。
【００４０】このため、合わせずれ測定装置２が前述し
た合わせずれ検出回路１１の電気抵抗を測定することに
よって、半導体集積回路１０の合わせずれやスルーホー
ル形成の異常を間接的にしかも高感度に検出することが
可能となっている。
【００４１】次に、前述した合わせずれ検出回路１１に
ついて更に具体的に説明する。
【００４２】図２に合わせずれ検出回路１１の具体的な
構成を示す。
【００４３】この図２における合わせずれ検出回路１１
は、半導体基板上に設けられた複数の下層配線３１と、
この各下層配線３１上に絶縁層３２を介して積層された
複数の上層配線３４と、この各上層配線３４と前述した
下層配線３１上とをＸ方向およびＹ方向に個別に順次連
結するスルーホール３３とを備えている。また、この合
わせずれ検出回路１１は、前述したスルーホール３３を
介して連結された下層配線３１と上層配線３４から成る
回路の両端部に設定された電極端子１４，１５，１６も
備えている。
【００４４】そして、この合わせずれ検出回路１１は、
実際には図２に示すように、前述した複数のスルーホー
ル３３部分で連結された下層配線３１と上層配線３４と
から成る回路を、全体的にＸ方向およびＹ方向へそれぞ
れ所定長さに延設して成る二つの独立した連結回路（Ｘ
方向連結回路１２およびＹ方向連結回路１３）により構
成されている。ここで、図２において符号ＸはＸ方向
を、符号ＹはＹ方向を、それぞれ示す。
【００４５】次に、前述したＸ方向連結回路１２および
前述したＹ方向連結回路１３について更に具体的に説明
する。
【００４６】この内、まず、Ｘ方向連結回路１２につい
て説明する。このＸ方向連結回路１２は、図１に示すよ
うに、スルーホール３３と各上下層配線３１，３４との
連結面の当該各上下層配線３１，３４側に、前述したス
ルーホール３３の当接面を囲んでＸ方向およびＹ方向に
合わせ余裕を備えている。そして、この合わせ余裕の幅
については、Ｘ方向に位置する各幅ｄ１，ｄ３がＹ方向
に位置する各幅ｄ２，ｄ４よりもそれぞれ小さく設定さ
れている。ここで、前述した符号ｄ１はＸ方向の下層配
線３１側，前述した符号ｄ２はＹ方向の下層配線３１
側，前述した符号ｄ３はＸ方向の上層配線３１側および
前述した符号ｄ４はＹ方向の上層配線３１側の合わせ余
裕の幅を、それぞれ示す。なお、図１において符号３０
は半導体基板であり、符号３２は絶縁層である。
【００４７】このため、下層配線３１あるいは上層配線
３４とスルーホール３３との合わせずれがＸ方向に生じ
ると、Ｘ方向連結回路１２では、Ｘ方向の各合わせ余裕
の幅ｄ１，ｄ３がＹ方向の各合わせ余裕の幅ｄ２，ｄ４
よりもそれぞれ小さく設定されていることによって、下
層配線３１あるいは上層配線３４とスルーホール３３と
の連結部のスルーホール当接面に隙間が生じ易くなる。
即ち、下層配線３１あるいは上層配線３４とスルーホー
ル３３との連結部において、前述したスルーホール３３
が下層配線３１あるいは上層配線３４に当接される当接
面の面積（以下、「連結断面積３５」という。）が減少
し易くなる。
【００４８】これに対して、前述した下層配線３１ある
いは上層配線３４とスルーホール３３との合わせずれが
Ｙ方向に生じても、Ｘ方向連結回路１２では、Ｙ方向の
各合わせ余裕の幅ｄ２，ｄ４がＸ方向の各合わせ余裕の
幅ｄ１，ｄ３よりもそれぞれ大きく設定されていること
によって、下層配線３１あるいは上層配線３４とスルー
ホール３３との連結部のスルーホール当接面に隙間が生
じ難くなる。即ち、下層配線３１あるいは上層配線３４
とスルーホール３３との連結断面積３５が減少し難くな
る。よって、Ｘ方向連結回路１２では合わせずれが僅か
にＸ方向に生じる場合でも合わせ余裕の幅ｄ１，ｄ３を
越えることとなり、このため、下層配線３１あるいは上
層配線３４とスルーホール３３との連結断面積３５が減
少してＸ方向連結回路１２の電気抵抗が増加することと
なる。
【００４９】また、Ｘ方向連結回路１２は、前述した下
層配線３１と上層配線３３の連結回路を平面的に見て矩
形波状に連続したパターンに形成すると共に、当該矩形
波状の連続パターンの各曲折部に前述したスルーホール
３３を配設している。
【００５０】そして、前述したＸ方向連結回路１２は、
図２に示すように前述した連結回路を３列設けると共
に、この各連結回路を直列に接続して構成するようにし
ている。
【００５１】このため、Ｘ方向連結回路１２では前述し
た下層配線３１あるいは上層配線３４とスルーホール３
３との合わせずれがＸ方向に生じると、直列接続された
３列の連結回路に設けられた下層配線３１あるいは上層
配線３４とスルーホール３３との連結断面積３５の減少
分によって、Ｘ方向連結回路１２では下層配線３１ある
いは上層配線３４とスルーホール３３との僅かな合わせ
ずれに対しても電気抵抗を一層増加することができる。
【００５２】ここで、前述した図３に示すスルーホール
３３と各上下層配線層３１，３４との連結面の断面を、
図４（Ａ）（Ｂ）に示す。
【００５３】この図４（Ａ）に示すＸ方向の連結面で
は、前述した合わせ余裕の幅ｄ１が前述した半導体基板
３０上に設けられたスルーホール３３と前述した下層配
線３１との連結面の当該下層配線３１側に、前述したス
ルーホール３３の当接面を囲んで設定されている。ま
た、前述した合わせ余裕の幅ｄ３は、前述した半導体基
板３０上に設けられたスルーホール３３と前述した上層
配線３４との連結面の当該上層配線３４側に、前述した
スルーホール３３の当接面を囲んで設定されている。
【００５４】また、この図４（Ｂ）に示すＹ方向の連結
面では、前述した各合わせ余裕の幅ｄ２，ｄ４は、前述
したＸ方向の連結面の場合と同様に、各下層配線３１お
よび各上層配線３４側に前述したスルーホール３３の当
接面を囲んでそれぞれ設定されている。
【００５５】この場合、前述したＸ方向の各合わせ余裕
の幅ｄ１，ｄ３は、前述したＹ方向の各合わせ余裕の幅
ｄ２，ｄ４よりもそれぞれ小さく設定されている。
【００５６】このため、Ｘ方向連結回路１２では前述し
た図４（Ａ）の場合と同様の作用を有すると共に、スル
ーホール３３内における形成異常、例えば、スルーホー
ル３３内の亀裂等に対しても下層配線３１あるいは上層
配線３４とスルーホール３３との連結断面積３５が減少
し、これによってＸ方向連結回路１２の電気抵抗を増加
することもできる。
【００５７】次に、Ｙ方向連結回路１３について説明す
る。
【００５８】このＹ方向連結回路１３は、図５に示すよ
うに、前述したＹ方向に位置する各合わせ余裕の幅ｄ
１，ｄ３をＸ方向に位置する各合わせ余裕の幅ｄ２，ｄ
４よりもそれぞれ小さく設定した点に特徴を有する。こ
こで、前述した符号ｄ１はＹ方向の下層配線３１側，前
述した符号ｄ２はＸ方向の下層配線３１側，前述した符
号ｄ３はＹ方向の上層配線３１側および前述した符号ｄ
４はＸ方向の上層配線３１側の合わせ余裕の幅を、それ
ぞれ示す。
【００５９】このため、Ｙ方向連結回路１３では前述し
た下層配線３１あるいは上層配線３４とスルーホール３
３との合わせずれがＹ方向に生じると、Ｙ方向の各合わ
せ余裕の幅ｄ１，ｄ３がＸ方向の各合わせ余裕の幅ｄ
１，ｄ３よりもそれぞれ小さく設定されていることによ
って、下層配線３１あるいは上層配線３４とスルーホー
ル３３との連結部のスルーホール当接面に隙間が生じ易
くなる。即ち、下層配線３１あるいは上層配線３４とス
ルーホール３３との連結断面積３５が減少し易くなる。
【００６０】これに対して、前述した下層配線３１ある
いは上層配線３４とスルーホール３３との合わせずれが
Ｘ方向に生じても、Ｙ方向連結回路１３では、Ｘ方向の
各合わせ余裕の幅ｄ１，ｄ３がＸ方向の各合わせ余裕の
幅ｄ２，ｄ４よりもそれぞれ大きく設定されていること
によって、下層配線３１あるいは上層配線３４とスルー
ホール３３との連結部のスルーホール当接面に隙間が生
じ難くなる。即ち、下層配線３１あるいは上層配線３４
とスルーホール３３との連結断面積３５が減少し難くな
る。よって、Ｙ方向連結回路１３では合わせずれが僅か
にＹ方向に生じる場合でも合わせ余裕の幅ｄ１，ｄ３を
越えることとなり、このため、下層配線３１あるいは上
層配線３４とスルーホール３３との連結断面積３５が減
少してＹ方向連結回路１３の電気抵抗が増加することと
なる。
【００６１】更に、Ｙ方向連結回路１３では、前述した
図３に示すスルーホール３３と各上下層配線層３１，３
４との連結面の断面についても、図６（Ａ）（Ｂ）に示
すように、前述したＹ方向の各合わせ余裕の幅ｄ１，ｄ
３は、前述したＸ方向の各合わせ余裕の幅ｄ２，ｄ４よ
りもそれぞれ小さく設定されている。
【００６２】その他の構成は、前述したＸ方向連結回路
１２の場合とほぼ同一となっている。
【００６３】このため、Ｙ方向連結回路１３は、前述し
たＸ方向連結回路１２の場合とほぼ同一の作用効果をＹ
方向に対して有することとなる。
【００６４】その他、半導体装置として必要な公知の構
成およびその機能は、本実施形態でもそのまま備えたも
のとなっている。
【００６５】ここで、前述したＸ方向連結回路１２およ
びＹ方向連結回路１３の合わせ余裕の幅の設定について
は、図３および図５に示すように、本実施形態ではＸ方
向およびＹ方向をそれぞれ均等に設定した場合を例示し
たが、特に均等に設定することなく、例えばＸ方向を大
きく設定するようにしてもよい。又、Ｙ方向を大きく設
定するようにしてもよい。更に、本実施形態では半導体
装置１を３層構造の場合で例示したが、特に３層構造に
限ることなく、４層構造以上に積層したものであっても
よい。
【００６６】このようにしても、前述した図３および図
５に示す実施形態とほぼ同等の作用効果を合わせ余裕の
幅の設定値に応じて得ることができる。
【００６７】次に、以上のように構成された半導体装置
１の作用について、例えば、上層配線３４とスルーホー
ル３３との合わせずれがＹ方向に沿った負の方向にずれ
量ｄ５分生じた場合について、図７（Ａ）（Ｂ）に基づ
いて説明する。ここで、前述したずれ量ｄ５は前述した
合わせ余裕の幅ｄ２よりも大きい値とする。
【００６８】この図７（Ａ）におけるＸ方向連結回路１
２では、上層配線３４とスルーホール３３とに合わせず
れが生じるものの、Ｙ方向の上層配線３４側の合わせ余
裕の幅ｄ４がＸ方向の合わせ余裕の幅ｄ３よりも大きく
設定されていることによって、合わせ余裕の幅ｄ２，ｄ
４を超えることとならない。このため、上層配線３４と
スルーホール３３との連結断面積３５が前述した図３に
示した場合と同一の大きさになり、Ｘ方向連結回路１２
では上層配線３４とスルーホール３３とに合わせずれが
生じない場合とほぼ同一の電気抵抗を有することとな
る。
【００６９】これに対して、この図７（Ｂ）におけるＹ
方向連結回路１３では、Ｙ方向の合わせ余裕の幅ｄ３が
Ｘ方向の合わせ余裕の幅ｄ４よりも小さく設定されてい
ることによって、合わせ余裕の幅ｄ４を超えて上層配線
３４とスルーホール３３とのスルーホール当接面に隙間
部３６が生じることとなる。このため、上層配線３４と
スルーホール３３との連結断面積３５が前述した図５に
示した場合に比べて減少することとなり、Ｙ方向連結回
路１３では上層配線３４とスルーホール３３とに合わせ
ずれが生じない場合に比べて電気抵抗が増加することと
なる。
【００７０】このため、上層配線３４とスルーホール３
３との合わせずれが、Ｘ方向およびＹ方向の内、Ｘ方向
に生じた場合にのみ、Ｘ方向連結回路１２の電気抵抗が
増加することとなり、かかる点において合わせずれの方
向にかかわらず一律に合わせずれ検出回路の電気抵抗が
増加するという従来例の不都合をほぼ確実に改善するこ
とができる。
【００７１】ここで、上記合わせずれのずれ量ｄ５につ
いては、図７に示すように、本実施形態では上層配線３
４とスルーホール３３との場合を例示したが、特に上層
配線３４とスルーホール３３の場合に限らず、例えば下
層配線３１とスルーホール３３とで設定してもよい。
又、前述した合わせずれの方向はＹ方向に沿った正の方
向であってもよい。
【００７２】このようにしても、前述した図７に示す実
施例形態とほぼ同様の作用効果を得ることができる。
【００７３】また、前述した上層配線３４とスルーホー
ル３３とに合わせずれがＸ方向にずれ量ｄ５分生じる場
合には、前述したＸ方向連結回路１２のＸ方向の合わせ
余裕の幅ｄ３がＹ方向の合わせ余裕の幅ｄ４よりも小さ
く設定されていることによって、前述した図７に示す実
施形態とほぼ同一の作用効果をＸ方向に対して得ること
ができる。即ち、Ｘ方向連結回路１２およびＹ方向連結
回路１３の内、Ｘ方向連結回路１２の電気抵抗が増加す
ることとなる。
【００７４】このように、合わせずれがＸ方向あるいは
Ｙ方向に生じると、前述したＸ方向連結回路１２および
Ｙ方向連結回路１３の各合わせ余裕の幅（ｄ１，ｄ２，
ｄ３，ｄ４）の設定によって、Ｘ方向連結回路１２ある
いはＹ方向連結回路１３の電気抵抗を増加するようにす
ることができる。これによって、合わせずれの方向に対
応してＸ方向連結回路１２あるいはＹ方向連結回路１３
が同時に電気抵抗を増加するようになり、かかる点にお
いて合わせずれの方向を検出し得ることが可能となる。
【００７５】更に、前述した合わせずれについては、図
７に示すように、本実施形態では上層配線３４とスルー
ホール３３との連結部のスルーホール当接面に隙間部３
６が生じる場合を例示したが、特に前述した連結面に隙
間部３６を生じることなく、例えばスルーホール３３内
に亀裂等が生じる場合であっても、下層配線３１あるい
は上層配線３４とスルホール３３との連結断面積３５が
減少することとなる。よって、Ｘ方向連結回路１２ある
いはＹ方向連結回路１３の電気抵抗は図３および図５に
示す場合に比べて大きく設定されることとなる。
【００７６】次に、以上のように構成された半導体装置
１における合わせずれを検出する合わせずれ検出装置２
の動作について、図８のフローチャートに基づいて説明
する。また、その際の半導体装置１における合わせずれ
を図７（Ａ）（Ｂ）を用いて説明する。
【００７７】まず、測定部２０はＸ方向連結回路１２の
電気抵抗を電極１４と電極１５とを介して測定する。ま
た、測定部２０はＹ方向連結回路１３の電気抵抗を電極
１４と電極１６とを介して測定する（ステップＳ１）。
ここで、前述した電気抵抗の測定については、前述した
測定部２０が電極１４，１５，１６に所定の電圧を印加
して流れる電流値に基づいて算出するものである。
【００７８】この場合、Ｘ方向連結回路１２は下層配線
３１あるいは上層配線３４とスルーホール３３との連結
断面積３５が変化しないため（図７（Ａ）を参照）、測
定部２０は、Ｘ方向連結回路１２に対して合わせずれが
生じない場合の電気抵抗とほぼ同一の電気抵抗を測定す
る。これに対して、Ｙ方向連結回路１３ではスルーホー
ル３３と上層配線３４との連結断面積３５が減少するた
め（図７（Ｂ）を参照）、測定部２０は、Ｙ方向連結回
路１３に対して合わせずれが生じない場合の電気抵抗と
比較すると大きい電気抵抗を測定する。
【００７９】次に、判定部２１は、Ｘ方向連結回路１２
の抵抗測定値およびＹ方向連結回路１３の抵抗測定値と
記憶部２２に記憶されている基準抵抗値とをそれぞれ比
較する（ステップＳ２）。
【００８０】ここで、前述したＸ方向連結回路１２の測
定抵抗値についてはＸ方向連結回路１２の形状（あるい
は合わせずれ）等の基づいて算出される基準抵抗値と比
較され、前述したＹ方向連結回路１３の測定抵抗値につ
いてはＹ方向連結回路１３の形状（あるいは合わせず
れ）等の基づいて算出される基準抵抗値と比較される。
【００８１】次に、判定部２１はＸ方向連結回路１２の
抵抗測定値およびＹ方向連結回路１３の抵抗測定値がそ
れぞれ許容範囲であるかを判定する（ステップＳ３）。
【００８２】ここで、前述したＸ方向連結回路１２の抵
抗測定値およびＹ方向連結回路１３の抵抗測定値の許容
範囲は、それぞれ下層配線３１あるいは上層配線３４と
スルーホール３３との連結面のスルーホール当接面に隙
間が生じない場合の抵抗値である。なお、この許容範囲
は合わせずれの検出精度等に応じて適宜設定することが
可能であり、上記範囲に限定されない。
【００８３】この場合、Ｘ方向連結回路１２では抵抗測
定値が下層配線３１あるいは上層配線３４とスルーホー
ル３３との連結面のスルーホール当接面に隙間が生じな
い場合の抵抗値となるため、判定部２１は、Ｘ方向連結
回路１２の抵抗測定値を許容範囲と判定する（ステップ
Ｓ３）。そして、判定部２１はＸ方向連結回路１２の抵
抗測定値が正常であることを表示部２３に表示させる
（ステップＳ４）。
【００８４】これに対して、Ｙ方向連結回路１３では抵
抗測定値がスルーホール３３と上層配線３４とのスルー
ホール当接面に隙間が生じる場合の抵抗値となるため、
判定部２１は、Ｙ方向連結回路１３の抵抗測定値が許容
範囲を越えると判定する（ステップＳ３）。そして、判
定部２１はＹ方向連結回路１３の抵抗測定値が異常であ
ることを表示部２３に表示させる（ステップＳ５）。
【００８５】このように、スルーホール３３と上層配線
３４との合わせずれがＹ方向に生じると、Ｘ方向連結回
路１２およびＹ方向連結回路１３の合わせ余裕の幅（ｄ
１，ｄ２，ｄ３，ｄ４）の設定によって、Ｙ方向連結回
路１３での抵抗測定値のみが許容範囲を越えることとな
り、Ｙ方向連結回路１３の抵抗異常を検出することがで
きる。これによってＹ方向に合わせずれが生じたことを
検出することが可能となり、かかる点において従来例で
生じていた不都合（合わせずれの方向を検出できない）
を有効に回避することができる。又、Ｘ方向連結回路１
２およびＹ方向連結回路１３を３列の連結回路で直列接
続して構成していることから、かかる点においても検出
感度を高く維持できるようになっている。
【００８６】
【第２の実施形態】図９乃至図１３に第２の実施形態を
示す。
【００８７】この図９に示す第２の実施形態は、前述し
た第１の実施形態における合わせずれ検出回路１１に代
えてずれ検出回路４１を設けた点に特徴を有する。ま
た、この第２の実施形態は、前述した第１の実施形態に
おける合わせずれ測定装置２の測定部２０および表示部
２１とで構成された測定装置５とした点にも特徴を備え
ている。
【００８８】これを更に詳述する。
【００８９】図１０にずれ検出回路４１の具体的な構成
を示す。
【００９０】この図１０におけるずれ検出回路４１は、
Ｘ方向およびＹ方向にそれぞれ各別に独立して設けられ
たＸ方向ずれ検出回路４２およびＹ方向ずれ検出回路４
３で構成されている。そして、この内、Ｘ方向ずれ検出
回路４２は、電気抵抗値の異なる５列（複数列）の被測
定回路部（４２ａ〜４２ｅ）とこの各被測定回路部（４
２ａ〜４２ｅ）を個別に選択して外部の測定装置５に連
結するチャンネル切換回路部４４とにより構成されてい
る。そして、このチャンネル切換回路部４４は、前述し
た各被測定回路部（４２ａ〜４２ｅ）の位置および電気
抵抗値に関する情報を制御部４６からの制御信号により
高速に順次に測定装置５に出力するように構成されてい
る。また、前述したＹ方向ずれ検出回路４３は、電気抵
抗値の異なる５列（複数列）の被測定回路部（４３ａ〜
４３ｅ）とこの各被測定回路部（４３ａ〜４３ｅ）を個
別に選択して外部の測定装置５に連結するチャンネル切
換回路部４５とにより構成されている。そして、このチ
ャンネル切換回路部４５は、前述した各被測定回路部
（４３ａ〜４３ｅ）の位置および電気抵抗値に関する情
報を制御部４７からの制御信号により高速に順次に測定
装置５に出力するように構成されている。
【００９１】このため、前述したＸ方向ずれ検出回路４
２およびＹ方向ずれ検出回路４３の異なる各被測定回路
部（４２ａ〜４２ｅ，４３ａ〜４３ｅ）の電気抵抗値に
関する情報は、前述した各チャンネル切換回路部４４，
４５によって迅速にそれぞれ外部の測定装置５に出力さ
れることとなる。
【００９２】又、前述したＸ方向ずれ検出回路４２の各
被測定回路部（４２ａ〜４２ｅ）は、半導体基板３０上
に設けられた複数の下層配線３１および複数の上層配線
３４と、この各上層配線３４と前述した各下層配線３１
の各端部をＸ方向（一定方向）に個別に順次連結するス
ルーホール３３から成る連結回路によりそれぞれ構成さ
れている。更に、前述したＹ方向ずれ検出回路４３の各
被測定回路部（４３ａ〜４３ｅ）は、前述した半導体基
板３０上に設けられた複数の下層配線３１および複数の
上層配線３４とこの各上層配線３４と前述した各下層配
線３１の各端部をＹ方向（一定方向）に個別に順次連結
する前述したスルーホール３３から成る連結回路により
それぞれ構成されている。
【００９３】このため、前述したＸ方向ずれ検出回路４
２およびＹ方向ずれ検出回路４３の各被測定回路部（４
２ａ〜４２ｅ，４３ａ〜４３ｅ）は、前述した第１の実
施形態とほぼ同一の手法で電気抵抗値が特定される。
【００９４】更に、前述したＸ方向ずれ検出回路４２お
よびＹ方向ずれ検出回路４３の各被測定回路部（４２ａ
〜４２ｅ，４３ａ〜４３ｅ）の電気抵抗値の内、中央に
位置する特定の各被測定回路部（４２ｃ，４３ｃ）の電
気抵抗値に対してその両側に位置する他の被測定回路部
（４２ａ，４２ｂ，４２ｄ,４２ｅ，４３ａ，４３ｂ，
４３ｄ,４３ｅ）の電気抵抗値は外側に向かって順次大
きい値にそれぞれ設定されている。
【００９５】ここで、前述したＸ方向ずれ検出回路４２
およびＹ方向ずれ検出回路４３の各被測定回路部（４２
ａ〜４２ｅ，４３ａ〜４３ｅ）の電気抵抗値の設定につ
いて、図１１，図１２および図１３に基づいて説明す
る。
【００９６】図１１に、Ｘ方向ずれ検出回路４２および
Ｙ方向ずれ検出回路４３の各被測定回路部（４２ａ〜４
２ｅ，４３ａ〜４３ｅ）における下層配線３１とスルー
ホール３３とのずれ量を示す。
【００９７】この図１１におけるＹ方向ずれ検出回路４
３の一方の側（Ｘ方向に沿った正の方向の側）に位置す
る各被測定回路部（４３ａ，４３ｂ）の下層配線３１と
スルーホール３３とのずれ量は、全体的に当該各被測定
回路部（４３ａ，４３ｂ）のＹ方向（延設方向）に沿っ
た負の方向に所定量ずらして得られる値（所定の値）ｄ
８，ｄ９にそれぞれ設定されている。ここで、前述した
ずれ量ｄ９は被測定回路部４３ａの値を、前述したずれ
量ｄ８は被測定回路部４３ｂの値を、それぞれ示す。
【００９８】又、図１１におけるＹ方向ずれ検出回路４
３の他方の側（Ｘ方向に沿った負の方向の側）に位置す
る被測定回路部（４３ｄ，４３ｅ）の下層配線３１とス
ルーホール３３とのずれ量は、全体的に当該被測定回路
部（４３ｄ，４３ｅ）のＹ方向に沿った正の方向に前述
した一方の側に位置する被測定回路部（４３ａ，４３
ｂ）のずれ量ｄ８，ｄ９と同一の所定量分ずらして得ら
れる正の値（所定の値）ｄ８，ｄ９にそれぞれ設定して
いる。ここで、前述した負のずれ量ｄ９は被測定回路部
４２ｅの値を、前述した正のずれ量ｄ８は被測定回路部
４２ｄの値を、それぞれ示す。また、図１１において前
述したＹ方向ずれ検出回路４３の特定の被測定回路部４
３ｃのずれ量は零を示す。また、前述したＸ方向ずれ検
出回路４２の各被測定回路（４２ａ〜４２ｅ）の電気抵
抗値についても、前述したＹ方向における各被測定回路
（４３ａ〜４３ｅ）の場合と同量のずれ量をＸ方向にそ
れぞれずらして設定している。
【００９９】図１２（Ａ）（Ｂ）（Ｃ）に、スルーホー
ル３３と各上下層配線層３１，３４との連結面の断面に
おける前述した図１１に示す被測定回路（４３ｃ，４３
ｂ，４３ａ）のずれ量（０，ｄ８、ｄ９）を示す。
【０１００】この図１２（Ａ）（Ｂ）（Ｃ）に示すずれ
量（０，ｄ８，ｄ９）は、前述した下層配線３１とスル
ーホール３３との連結面の当接面の中心線とスルーホー
ル３３と前述した上層配線３４との連結面の当接面の中
心線とのずれ幅でそれぞれ設定されている。また、前述
した被測定回路（４３ｄ，４３ｅ）のずれ量（ｄ８，ｄ
９）については、前述した図１２（Ｂ）（Ｃ）のずれ幅
と異なる方向にそれぞれ設定される。
【０１０１】このため、Ｘ方向ずれ検出回路４２および
Ｙ方向ずれ検出回路４３の各被測定回路部（４２ａ〜４
２ｅ，４３ａ〜４３ｅ）では、前述したずれ量（０，ｄ
８，ｄ９）の設定によって、下層配線３１とスルーホー
ル３３との連結断面積３５の大きさがそれそれ異なるよ
うに設定されることとなり、これによってＸ方向ずれ検
出回路４２およびＹ方向ずれ検出回路４３の各被測定回
路部（４２ａ〜４２ｅ，４３ａ〜４３ｅ）電気抵抗値も
それぞれ異なるように設定されることとなる。
【０１０２】図１３（Ａ）（Ｂ）に、前述したＹ方向ず
れ検出回路４３の各被測定回路部（４３ｂ，４３ｅ）の
一部の概略平面図をそれぞれ示す。
【０１０３】この図１３（Ａ）（Ｂ）におけるＹ方向ず
れ検出回路４３の各被測定回路部（４３ｂ，４３ｅ）で
は、スルーホール３３に隙間部３６が設定され前述した
連結断面積３５が前述した被測定回路４２ｃの場合に比
べて減少するように設定される。
【０１０４】この場合、前述したＹ方向ずれ検出回路４
３の各被測定回路部（４３ｂ，４３ｅ）における隙間部
３６の面積は等しくなり、これによって両被測定回路部
（４３ｂ，４３ｅ）の電気抵抗値は同一に設定されるこ
ととなる。また、前述したＹ方向ずれ検出回路４３の被
測定回路部（４３ａ，４３ｅ）の電気抵抗値について
も、前述した図１３の場合とほぼ同様の作用効果によっ
て同一の電気抵抗値に設定されることとなる。
【０１０５】これを更に詳述する。
【０１０６】図１４（Ａ）（Ｂ）に、前述したＹ方向ず
れ検出回路４３の被測定回路部（４３ａ〜４３ｅ）にお
けるずれ量と電気抵抗値との関係を示す。ここで、図１
４（Ａ）（Ｂ）において横軸は下層配線３１とスルーホ
ール３３とのずれ量を示し、縦軸は被測定回路部（４３
ａ〜４３ｅ）の電気抵抗値を示す。また、図１４（Ａ）
（Ｂ）において、破線の曲線は前述したＹ方向ずれ検出
回路４３の形状等から算出されるずれ量と電気抵抗値と
の関係を示す。
【０１０７】この内、図１４（Ａ）における特定の被測
定回路部４３ｃの電気抵抗値は最小値を示している。ま
た、前述した一方の側に位置する各被測定回路部（４３
ａ，４３ｂ）の電気抵抗値と他方の側に位置する各被測
定回路部（４３ｄ，４３ｅ）の電気抵抗値とは、特定の
被測定回路部４３ｃの電気抵抗値を対象軸としてそれぞ
れ同一値を示している。
【０１０８】又、図１４（Ｂ）は、例えば、下層配線３
１の合わせずれがＹ方向に沿った正の方向に生じる場合
の被測定回路部（４３ａ〜４３ｅ）の電気抵抗値を示す
ものである。
【０１０９】この図１４（Ｂ）における被測定回路部
（４３ａ，４３ｂ）では、電気抵抗値が図１４（Ａ）の
場合に比べて減少している。また、前述した被測定回路
部４３ｂの電気抵抗値は被測定回路部（４３ａ〜４３
ｅ）の内、最小値を示している。これは、前述した被測
定回路部（４３ａ，４３ｂ）では、前述した隙間部３６
の面積が図１４（Ａ）の場合に比べて小さくなり前述し
た連結断面積３６が増加するからである。
【０１１０】これに対して、この図１４（Ｂ）における
被測定回路部（４３ｃ，４３ｄ，４３ｅ）では、電気抵
抗値が図１４（Ａ）の場合に比べて増加している。これ
は、前述した被測定回路部（４３ｃ，４３ｄ，４３ｅ）
では、前述した隙間部３６の面積が図１４（Ａ）の場合
に比べて大きくなり前述した連結断面積３６も減少する
からである。
【０１１１】このため、下層配線３１の合わせずれがＹ
方向に沿った正の方向に生じた場合、被測定回路部（４
３ａ，４３ｂ）の電気抵抗値は図１４（Ａ）の場合に比
べて減少するようになり、被測定回路部（４３ｃ，４３
ｄ，４３ｅ）の電気抵抗値は図１４（Ａ）の場合に比べ
て増加することとなる。
【０１１２】又、半導体集積回路１０において前述した
合わせずれが生じる場合、中央に位置する特定の被測定
回路部４３ｃの電気抵抗値は最小値にならないように設
定される。即ち、特定の被測定回路部４３ｃの電気抵抗
値が最小値に設定されれば合わせずれは生じていないこ
ととなる。
【０１１３】尚、半導体集積回路１０に下層配線３１の
合わせずれがＹ方向に沿った負の方向に生じた場合、前
述した場合と同一の作用効果をＹ方向に沿った負の方向
に生じることとなる。即ち、被測定回路部（４２ｄ，４
２ｅ）のいずれかの電気抵抗値が最小になるように設定
されることとなる。
【０１１４】ここで、上記被測定回路（４３ａ〜４３
ｅ）のずれ量については、図１１に示すように、本実施
形態では下層配線３１とスルーホール３３との場合を例
示したが、特に下層配線３１で設定することなく、上層
配線３４とスルーホール３３とでずれ量を設定してもよ
い。又、被測定回路（４３ａ〜４３ｅ）のずれ量の設定
については、Ｙ方向に沿って正負の方向に同量として設
定した場合を例示したが、特に同量とすることなく、例
えば正の方向を大きく設定したものであってもよい。更
に、前述ずれ検出回路４３については、例えば３列等の
被測定回路部で構成してもよい。
【０１１５】このようにしても、前述した図１１に示す
実施例形態とほぼ同様の作用効果をずれ量の設定に応じ
て得ることができる。
【０１１６】又、前述した図１０におけるＸ方向ずれ検
出回路４２の被測定回路（４２ａ〜４２ｅ）の構成およ
びその作用効果は、前述したＹ方向ずれ検出回路４３の
被測定回路（４３ａ〜４３ｅ）の場合とほぼ同一に得る
ことができる。
【０１１７】この場合、Ｘ方向ずれ検出回路４２の被測
定回路（４２ａ〜４２ｅ）では前述したＹ方向ずれ検出
回路４３の被測定回路（４３ａ〜４３ｅ）の作用効果を
Ｘ方向に合わせずれが生じる場合に得ることとなる。
【０１１８】このため、前述したＸ方向ずれ回路４２お
よびＹ方向ずれ回路４３における各被測定回路（４２ａ
〜４２ｅ，４３ａ〜４３ｅ）の異なる電気抵抗値に関す
る情報が、前述した各チャンネル切換え回路部４４，４
５によって、外部の測定装置５に個別に順次に外部出力
されることとなる。即ち、合わせずれによって変化する
前述した図１４（Ｂ）に示す異なる電気抵抗値に関する
情報が測定装置５にそれぞれ迅速に順次に外部出力され
ることとなる。よって、Ｘ方向およびＹ方向に生じる合
わせずれの検出を迅速に行なうことが可能となる。
【０１１９】次に、以上のように構成された半導体装置
４のずれ検出回路４１に連結される測定装置５の動作に
ついて説明する。また、その際の半導体装置１における
合わせずれを図１４（Ｂ）に示す場合で説明する。
【０１２０】まず、測定部２０は、前述したＸ方向ずれ
回路４２およびＹ方向ずれ回路４３の被測定回路部（４
２ａ〜４２ｅ，４３ａ〜４３ｅ）の異なる電気抵抗値に
関する情報を前述した各チャンネル切換回路部４４，４
５を介してそれぞれ迅速に入力して、各被測定回路部
（４２ａ〜４２ｅ，４３ａ〜４３ｅ）の電気抵抗を測定
する。ここで、前述した電気抵抗の測定については、前
述した測定部２０が電極１４，１５，１６に所定の電圧
を印加して流れる電流値に基づいて算出するものであ
る。
【０１２１】そして、表示部２４は、前述した測定部２
０からの各被測定回路部（４２ａ〜４２ｅ，４３ａ〜４
３ｅ）の異なる電気抵抗値をそれぞれ表示する。また、
この表示部２４は、前述したＸ方向ずれ回路４２および
Ｙ方向ずれ回路４３の被測定回路部（４２ａ〜４２ｅ，
４３ａ〜４３ｅ）の形状（あるいは合わせずれ）等から
算出される基準抵抗値も表示するものとする。
【０１２２】この場合、Ｘ方向ずれ回路４２の被測定回
路部（４２ａ〜４２ｅ）の電気抵抗値について、前述し
た表示部２０はずれ量の設定と同一の電気抵抗値を表示
する（図１４（Ａ）を参照）。これに対して、Ｙ方向ず
れ回路４２の被測定回路部（４２ａ〜４２ｅ）の電気抵
抗値について、前述した表示部２０は、被測定回路部
（４３ａ，４３ｂ）の電気抵抗値を減少して表示し、被
測定回路部（４３ｃ，４３ｄ，４３ｅ）の電気抵抗値を
増加して表示する。また、前述した被測定回路部４３ｂ
の電気抵抗値を最小値として表示する（図１４（Ｂ）を
参照）。
【０１２３】このため、特定の被測定回路４３ｃの電気
抵抗値が最小値を表示していないことを迅速に特定で
き、これによって、半導体集積回路１０においてＹ方向
に合わせずれが生じたことを簡易且つ迅速に検出するこ
とが可能となる。
【０１２４】更に、被測定回路部（４３ａ，４３ｂ）の
電気抵抗値が減少および被測定回路部（４３ｃ，４３
ｄ，４３ｅ）の電気抵抗値が増加していることを迅速に
特定でき、これによって、半導体集積回路１０において
Ｙ方向に沿った正の方向に合わせずれが生じたというこ
とを評価することも可能となる。
【０１２５】ここで、上記半導体装置１における合わせ
ずれについては、図１４（Ｂ）に示すように、本実施形
態ではＹ方向に沿った正の方向に下層配線３１の合わせ
ずれが生じた場合を例示したが、特に下層配線３１の合
わせずれがＹ方向に沿った正の方向に生じることなく、
例えばＹ方向に沿った負の方向に生じた場合であっても
よい。又、合わせずれは上層配線３４側で生じてもよ
い。更に合わせずれはＸ方向に生じてもよい。
【０１２６】このようにしても前述した図１４（Ｂ）示
す電気抵抗値を示した場合と同様の作用効果を、前述し
たずれ検出回路４１によって得ることとなる。
【０１２７】
【発明の効果】請求項１記載の発明では、一の方向に位
置する合わせ余裕の幅を他の方向に位置する合わせ余裕
の幅よりも小さく設定したので、一の方向側のスルーホ
ール当接面に隙間が生じ易くなっている。このため、他
の方向に所定量の合わせずれが生じる場合に比べて一の
方向に所定量の合わせずれが生じる場合の方が合わせ余
裕の幅を超え易くなる。これによって、一の方向に僅か
に合わせずれが生じる場合でも合わせ余裕の幅を越える
こととなり、よって、一の方向側のスルーホール当接面
に隙間が生じ、合わせずれ検出回路の電気抵抗が増加し
許容範囲を超えることとなる。このため、特定の一の方
向に生じる合わせずれの検出感度を向上させることが可
能となる。
【０１２８】しかも、合わせずれ検出回路を一の方向へ
連続して成る連結回路としたので、特定の一の方向に生
じる合わせずれの検出感度を大幅に向上させることがで
きる。例えば、３列の連結回路を直列接続して構成する
と特定の一の方向に生じる合わせずれの検出感度が更に
３倍向上する。
【０１２９】これに加え、少なくとも２列の連結回路を
直列接続にしたので、直列接続した連結回路の増加分に
応じて特定の一の方向に生じる合わせずれの検出感度を
より一層向上させることができる。
【０１３０】請求項２又は３記載の発明では、前述した
請求項１記載の発明の作用効果を奏するほか、連結回路
を矩形波状の連続パターンに形成したので、特定の一方
の方向に生じる合わせずれの検出感度を確実に向上させ
ると共に連結回路を製造し易くさせることが可能とな
る。
【０１３１】請求項４記載の発明では、Ｘ方向連結回路
のＸ方向に位置する合わせ余裕の幅をＹ方向に位置する
合わせ余裕の幅よりも小さく設定すると共にＹ方向連結
回路のＹ方向に位置する合わせ余裕の幅をＸ方向に位置
する合わせ余裕の幅よりも小さく設定したので、Ｘ方向
連結回路はＸ方向側のスルーホール当接面に隙間が生じ
易くなり、Ｙ方向連結回路はＹ方向側のスルーホール当
接面に隙間が生じ易くなっている。このため、Ｘ方向連
結回路ではＹ方向に所定量の合わせずれが生じる場合に
比べてＸ方向に所定量の合わせずれが生じる場合の方が
合わせ余裕の幅を超え易くなる。これに対して、Ｙ方向
連結回路ではＸ方向に所定量の合わせずれが生じる場合
に比べてＹ方向に所定量の合わせずれが生じる場合の方
が合わせ余裕の幅を超え易くなる。これによって、Ｘ方
向に僅かに合わせずれが生じる場合にはＸ方向連結回路
の合わせ余裕の幅を超えることとなり、よって、Ｘ方向
連結回路のＸ方向側の合わせ余裕の幅を超えてスルーホ
ール当接面に隙間が生じＸ方向連結回路の電気抵抗が増
加し許容範囲を超えることとなる。これに対して、Ｙ方
向に僅かに合わせずれが生じる場合にはＹ方向連結回路
の合わせ余裕の幅を超えることとなり、よって、Ｙ方向
連結回路のＹ方向側の合わせ余裕の幅を超えてスルーホ
ール当接面に隙間が生じＹ方向連結回路の電気抵抗が増
加し許容範囲を超えることとなる。このため、両方向に
生じる合わせずれの検出を同時に行なうことが可能とな
る。
【０１３２】また、Ｘ方向連結回路およびＹ方向連結回
路を連結回路としたので、両方向に生じる合わせずれの
検出感度を大幅に向上させることもできる。
【０１３３】しかも、Ｘ方向連結回路およびＹ方向連結
回路をそれぞれ複数列の連続回路で直列接続したので、
Ｘ方向およびＹ方向の検出感度を、連結回路の増加分に
応じてより一層向上させることができる。
【０１３４】請求項５又は６記載の発明では、前述した
請求項４記載の発明の作用効果を奏するほか、Ｘ方向連
結回路およびＹ方向連結回路の連続回路を矩形波状の連
続パターンで形成したので、両方向に生じる合わせずれ
の検出を確実に行なえると共に連続回路の製造をし易く
することが可能となる。
【０１３５】請求項７記載の発明では、合わせずれ検出
回路を複数列の被測定回路部とチャンネル切換え回路部
とで構成すると共に各被測定回路のずれ量を一定方向に
それぞれ設定して各被測定回路の電気抵抗値を異なるよ
うに設定したので、一定方向に合わせずれが生じると変
化し易い各被測定回路部の異なる電気抵抗値に関する情
報を高速に順次に外部出力させることができる。このた
め、特定の一定方向に生じる合わせずれの検出を迅速に
行なうことが可能となる。
【０１３６】なお、測定装置が前述した各被測定回路の
異なる電気抵抗値に関する情報を順次入力することによ
り、各被測定回路の異なる電気抵抗値の変化を迅速に特
定でき、これによって、特定の一定方向の合わせずれの
評価を行なうことが可能となる。
【０１３７】請求項８記載の発明では、合わせずれ検出
回路をＸ方向およびＹ方向の二つのずれ検出回路とチャ
ンネル切換え回路部とで構成すると共に各ずれ検出回路
の被測定回路のずれ量をＸ方向あるいはＹ方向にそれぞ
れ設定して各被測定回路の電気抵抗値を異なるように設
定したので、Ｘ方向およびＹ方向に合わせずれが生じる
と変化し易い異なる各被測定回路部の電気抵抗値に関す
る情報を高速に順次に外部出力させることができる。こ
のため、両方向に生じる合わせずれの検出を迅速に行な
うことが可能となる。
【０１３８】なお、測定装置が前述した各被測定回路の
異なる電気抵抗値に関する情報を順次入力することによ
り、各被測定回路の異なる電気抵抗値の変化を迅速に特
定でき、これによって、両方向の合わせずれの評価を行
なうことが可能となる。
【０１３９】本発明は、以上のように構成され機能する
ので、これによると、合わせずれ検出回路の各配線層の
合わせずれの方向を検出しつつ更に合わせずれ検出感度
を高くでき、これによって、間接的に半導体集積回路の
各配線層の合わせずれの方向を検出しつつ更に合わせず
れ検出感度を高くできるという従来にない優れた、半導
体装置を提供することができる。
【図面の簡単な説明】
【図１】図２のＸ方向連結回路部１２のＫ部分を示す詳
細説明図である。
【図２】図１に開示した合わせずれ検出部１１の概略構
成図である。
【図３】本発明の第１の実施形態の全体構成図である。
【図４】図３に開示したＫ部分の概略断面図で、図4
（Ａ）は図３のＸ１−Ｘ２線における概略断面図、図４
（Ｂ）は図３のＹ１−Ｙ２線における概略断面図であ
る。
【図５】図２のＹ方向連結回路部１３のＬ部分を示す詳
細説明図である。
【図６】図５に開示したＬ部分の概略断面図で、図６
（Ａ）は図５のＸ３−Ｘ４線における概略断面図、図６
（Ｂ）は図３のＹ３−Ｙ４線における概略断面図であ
る。
【図７】上層配線層３４がＹ方向にずれた場合の一例を
示す図で、図７（Ａ）はＸ方向連結回路部１２の概略平
面図、図７（Ｂ）はＸ方向連結回路部１３の概略平面図
である。
【図８】合わせずれ測定装置２の動作を示すフローチャ
ートである。
【図９】本発明の第２の実施形態を示す図である。
【図１０】図９に開示したずれ検出回路４１の概略構成
図である。
【図１１】図１０に開示したＸ方向ずれ検出回路４２お
よびＹ方向ずれ検出回路４３のずれ量を示す説明図であ
る。
【図１２】図１１に開示したＹ方向ずれ検出回路４３の
被測定回路（４３ａ，４３ｂ，４３ｃ）のずれ量を示す
説明図で、図１２（Ａ）は被測定回路４３ｃのずれ量零
を示す説明図、図１２（Ｂ）は被測定回路４３ｂのずれ
量ｄ８を示す説明図、図１２（Ｃ）は被測定回路４３ａ
のずれ量ｄ９を示す説明図である。
【図１３】図１０に開示した被測定回路４３ｂ，４３ｄ
の概略平面図で、図１３（Ａ）は図１０のＭ部分を示す
詳細説明図、図１３（Ｂ）は図１０のＮ部分を示す概略
断面図である。
【図１４】図１１に開示した被測定回路（４３ａ〜４３
ｅ）の電気抵抗値を示す図で、図１３（Ａ）は図１１に
開示したずれ量と電気抵抗値との関係を示す説明図、図
１３（Ｂ）は下層配線３１がＹ方向に沿った正の方向に
ずれる場合のずれ量と電気抵抗値との関係の一例を示す
説明図である。
【図１５】従来例を示す説明図である。
【符号の説明】
１，４ 半導体装置 ２ 合わせずれ測定装置 ５ 測定装置 １０ 半導体集積回路 １１ 合わせずれ検出回路 １２ Ｘ方向連結回路 １３ Ｙ方向連結回路 １４，１５，１６ 電極端子 ２０ 測定部 ２１ 判定部 ２２ 記憶部 ２３ 表示部 ３０ 半導体基板 ３１ 下層配線 ３２ 絶縁層 ３３ スルーホール ３４ 上層配線 ３５ 連結断面部 ３６ 隙間部 ４１ ずれ検出回路 ４２ Ｘ方向ずれ検出回路 ４３ Ｙ方向ずれ検出回路 ４４，４５ チャンネル切換え回路部 ４６，４７ 制御部 ４２ａ，４２ｂ，４２ｃ，４２ｄ，４２ｅ Ｘ方向の被
測定回路 ４３ａ，４３ｂ，４３ｃ，４３ｄ，４３ｅ Ｙ方向の被
測定回路 ｄ１，ｄ２，ｄ３，ｄ４ 合わせ余裕の幅 ｄ８，ｄ９ 下層配線３１とスルーホール３３とのずれ
量

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上に設けられた一又は二以上
    の半導体集積回路と、同一半導体基板上に設けられ前記
    半導体集積回路の積層ずれを検出する合わせずれ検出回
    路とを備えた半導体装置において、 前記合わせずれ検出回路を、半導体基板上に設けられた
    複数の下層配線と、この各下層配線上に絶縁層を介して
    積層された複数の上層配線と、この各上層配線と前記下
    層配線上とを一定方向に個別に順次連結するスルーホー
    ルと、このスルーホールを介して連結された下層配線と
    上層配線から成る回路の両端部に設定された電極端子面
    とを有し、且つ前記スルーホールと前記各配線との連結
    面の当該各配線側に、前記スルーホールの当接面を囲ん
    で所定幅の合わせ余裕を備えた構成とし、 前記複数のスルーホールを介して連結された下層配線と
    上層配線から成る回路を、全体的に所定の一の方向へ所
    定長さに連続して延設して成る連結回路とすると共に、 前記合わせ余裕の幅については、所定の一の方向に位置
    する幅を他の方向に位置する幅よりも小さく設定し、 前記連結回路を、少なくとも２列設けると共に、この各
    連結回路を直列接続したことを特徴とする半導体装置。
  2. 【請求項２】 半導体基板上に設けられた一又は二以上
    の半導体集積回路と、同一半導体基板上に設けられ前記
    半導体集積回路の積層ずれを検出する合わせずれ検出回
    路とを備えた半導体装置において、 前記合わせずれ検出回路を、半導体基板上に設けられた
    複数の下層配線と、この各下層配線上に絶縁層を介して
    積層された複数の上層配線と、この各上層配線と前記下
    層配線上とを一定方向に個別に順次連結するスルーホー
    ルと、このスルーホールを介して連結された下層配線と
    上層配線から成る回路の両端部に設定された電極端子面
    とを有し、且つ前記スルーホールと前記各配線との連結
    面の当該各配線側に、前記スルーホールの当接面を囲ん
    で所定幅の合わせ余裕を備えた構 成とし、 前記複数のスルーホールを介して連結された下層配線と
    上層配線から成る回路を、全体的に所定の一の方向へ所
    定長さに連続して延設して成る連結回路とすると共に、 前記合わせ余裕の幅については、所定の一の方向に位置
    する幅を他の方向に位置する幅よりも小さく設定し、 前記下層配線と上層配線の連結回路を、平面的に見て一
    方向に矩形波状に連続したパターンに形成すると共に、
    当該矩形波状の連続パターンの各曲折部に前記スルーホ
    ールを配設したことを特徴とする半導体装置。
  3. 【請求項３】 前記下層配線と上層配線の連結回路を、
    平面的に見て一方向に矩形波状に連続したパターンに形
    成すると共に、当該矩形波状の連続パターンの各曲折部
    に前記スルーホールを配設したことを特徴とする請求項
    １記載の半導体装置。
  4. 【請求項４】 半導体基板上に設けられた一又は二以上
    の半導体集積回路と、同一半導体基板上に設けられ前記
    半導体集積回路の積層ずれを検出する合わせずれ検出回
    路とを備えた半導体装置において、 前記合わせずれ検出回路を、半導体基板上に設けられた
    複数の下層配線と、この各下層配線上に絶縁層を介して
    積層された複数の上層配線と、この各上層配線と前記下
    層配線上とを一定方向に個別に順次連結するスルーホー
    ルと、このスルーホールを介して連結された下層配線と
    上層配線から成る回路の両端部に設定された電極端子面
    とを有し、且つ前記スルーホールと前記各配線との連結
    面の当該各配線側に、前記スルーホールの当接面を囲ん
    で所定幅の合わせ余裕を備えた構成とし、 前記複数のスルーホール部分で連結された下層配線と上
    層配線とから成る回路を、全体的にＸ方向とＹ方向とへ
    それぞれ所定長さに延設して成る二つの独立した連結回
    路とすると共に、 前記合わせ余裕の幅を、前記Ｘ方向連結回路については
    Ｘ方向に位置する幅をＹ方向に位置する幅よりも小さく
    設定すると共に、前記Ｙ方向連結回路についてはＹ方向
    に位置する幅をＸ方向に位置する幅よりも小さく設定
    し、 前記Ｘ方向連結回路とＹ方向連結回路の各々を、それぞ
    れ直列接続された複数列の連結回路により構成したこと
    を特徴とする半導体装置。
  5. 【請求項５】 半導体基板上に設けられた一又は二以上
    の半導体集積回路と、同一半導体基板上に設けられ前記
    半導体集積回路の積層ずれを検出する合わせずれ検出回
    路とを備えた半導体装置において、 前記合わせずれ検出回路を、半導体基板上に設けられた
    複数の下層配線と、この各下層配線上に絶縁層を介して
    積層された複数の上層配線と、この各上層配線と前記下
    層配線上とを一定方向に個別に順次連結するスルーホー
    ルと、このスルーホールを介して連結された下層配線と
    上層配線から成る回路の両端部に設定された電極端子面
    とを有し、且つ前記スルーホールと前記各配線との連結
    面の当該各配線側に、前記スルーホールの当接面を囲ん
    で所定幅の合わせ余裕を備えた構成とし、 前記複数のスルーホール部分で連結された下層配線と上
    層配線とから成る回路を、全体的にＸ方向とＹ方向とへ
    それぞれ所定長さに延設して成る二つの独立した連結回
    路とすると共に、 前記合わせ余裕の幅を、前記Ｘ方向連結回路については
    Ｘ方向に位置する幅をＹ方向に位置する幅よりも小さく
    設定すると共に、前記Ｙ方向連結回路についてはＹ方向
    に位置する幅をＸ方向に位置する幅よりも小さく設定
    し、 前記Ｘ方向連結回路とＹ方向連結回路の各々を、平面的
    に見て一方向に矩形波状の連続したパターンに形成する
    と共に、当該矩形波状の連続パターンの各曲折部に前記
    スルーホールを配設したことを特徴とする半導体装置。
  6. 【請求項６】 前記Ｘ方向連結回路とＹ方向連結回路の
    各々を、平面的に見て一方向に矩形波状の連続したパタ
    ーンに形成すると共に、当該矩形波状の連続パターンの
    各曲折部に前記スルーホールを配設したことを特徴とす
    る請求項４記載の半導体装置。
  7. 【請求項７】 半導体基板上に設けられた一又は二以上
    の半導体集積回路と、同一半導体基板上に設けられ前記
    半導体集積回路の積層ずれを検出する合わせずれ検出回
    路とを備えた半導体装置において、 前記合わせずれ検出回路を、複数列の被測定回路部と、
    この各被測定回路部を個別に選択して外部の測定装置に
    連結するチャンネル切換え回路部とにより構成し、 前記複数列の各被測定回路部を、半導体基板上に設けら
    れた複数の下層配線および複数の上層配線と、これら上
    層配線と下層配線の各端部を一定方向に個別に順次連結
    するスルーホールから成る連結回路により構成すると共
    に、 この各被測定回路部の電気抵抗値の内、中央に位置する
    特定の被測定回路部の電気抵抗値に対してその両側に位
    置する他の被測定回路部の電気抵抗値を外側に向かって
    順次大きい値に設定すると共に、 前記中央に位置する特定の被測定回路部の両側の対象位
    置に位置する各被測定回路部の電気抵抗値については、
    一方の側に位置する被測定回路部の前記下層配線および
    前記上層配線と前記スルーホールとのずれ量を、全体的
    に当該被測定回路部の延設方向に沿った一方の方向に所
    定量ずらして得られる所定の値に設定すると共に、 他方の側に位置する被測定回路部の前記下層配線および
    前記上層配線と前記スルーホールとのずれ量を、全体的
    に当該被測定回路部の延設方向に沿った他方の方向に前
    記一方の側に位置する被測定回路部のずれ量と同一の所
    定量分ずらして得られる所定の値に設定したことを特徴
    とする半導体装置。
  8. 【請求項８】 半導体基板上に設けられた一又は二以上
    の半導体集積回路と、同一半導体基板上に設けられ前記
    半導体集積回路の積層ずれを検出する合わせずれ検出回
    路とを備えた半導体装置において、 前記合わせずれ検出回路を、それぞれＸ方向およびＹ方
    向にそれぞれ各別に設けられた二つのずれ検出回路によ
    り構成すると共に、当該Ｘ方向およびＹ方向の各ずれ検
    出回路を、複数列の被測定回路と、この各被測定回路を
    個別に選択して外部の測定装置に連結するチャンネル切
    換え回路部とにより構成し、 前記複数列の各被測定回路部を、半導体基板上に設けら
    れた複数の下層配線および複数の上層配線と、これら上
    層配線と下層配線の各端部を一定方向に個別に順次連結
    するスルーホールから成る連結回路により構成し、 この各被測定回路部の電気抵抗値の内、中央に位置する
    特定の被測定回路部の電気抵抗値に対してその両側に位
    置する他の被測定回路部の電気抵抗値を外側に向かって
    順次大きい値に設定すると共に、 前記特定の被測定回路部の両側の対象位置に位置する各
    被測定回路部の電気抵抗値については、一方の側に位置
    する被測定回路部の前記下層配線および上層配線とスル
    ーホールとのずれ量を、全体的に当該被測定回路部の延
    設方向に沿った一方の方向に所定量ずらして得られる所
    定の値に設定すると共に、 他方の側に位置する被測定回路部の前記下層配線および
    前記上層配線と前記スルーホールとのずれ量を、全体的
    に当該被測定回路部の延設方向に沿った他方の方向に前
    記一方の側に位置する被測定回路部のずれ量と同一の所
    定量分ずらして得られる所定の値に設定したことを特徴
    とする半導体装置。
JP2000124425A 2000-04-25 2000-04-25 半導体装置 Expired - Fee Related JP3434780B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000124425A JP3434780B2 (ja) 2000-04-25 2000-04-25 半導体装置
US09/840,586 US6392252B2 (en) 2000-04-25 2001-04-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000124425A JP3434780B2 (ja) 2000-04-25 2000-04-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2001308091A JP2001308091A (ja) 2001-11-02
JP3434780B2 true JP3434780B2 (ja) 2003-08-11

Family

ID=18634559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000124425A Expired - Fee Related JP3434780B2 (ja) 2000-04-25 2000-04-25 半導体装置

Country Status (2)

Country Link
US (1) US6392252B2 (ja)
JP (1) JP3434780B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
JP2006339343A (ja) * 2005-06-01 2006-12-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010056439A (ja) * 2008-08-29 2010-03-11 Toshiba Corp 半導体装置及びその製造方法
KR101582223B1 (ko) * 2009-02-05 2016-01-04 삼성전자주식회사 미스얼라인 측정용 구조물 및 이를 이용한 패턴의 미스얼라인 측정방법
US8890324B2 (en) * 2010-09-28 2014-11-18 Freescale Semiconductor, Inc. Semiconductor structure having a through substrate via (TSV) and method for forming
JP6024227B2 (ja) * 2012-06-11 2016-11-09 日本電産リード株式会社 電気特性検出装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053237A (ja) 1991-06-25 1993-01-08 Oki Electric Ind Co Ltd スルーホール／上層配線の合わせずれ検知方法
KR980012544A (ko) * 1996-07-10 1998-04-30 세끼자와 다다시 반도체 장치 및 그 제조방법

Also Published As

Publication number Publication date
US6392252B2 (en) 2002-05-21
US20010032978A1 (en) 2001-10-25
JP2001308091A (ja) 2001-11-02

Similar Documents

Publication Publication Date Title
JP7177594B2 (ja) チップオンフィルムパッケージ、表示パネル、及び表示装置
US4516071A (en) Split-cross-bridge resistor for testing for proper fabrication of integrated circuits
KR100356637B1 (ko) 시스템 ｌｓｉ 칩 및 그 제조 방법
JP3434780B2 (ja) 半導体装置
KR100490277B1 (ko) 얼라인먼트에러측정방법및얼라인먼트에러측정패턴
KR100490040B1 (ko) 두개이상의쇼팅바를갖는액정표시장치및그제조방법
WO2006022434A1 (ja) 検査装置及び検査方法並びに検査装置用センサ
JP4570446B2 (ja) 半導体ウェハーおよびその検査方法
JP2010182932A (ja) 半導体装置及び半導体装置の不良解析方法
CN116017842A (zh) 一种多层电路板及电路板内层对位检测方法
JP4746609B2 (ja) 半導体装置及びその製造方法
CN111952285B (zh) 阵列基板母板和检测刻蚀残留的方法
JP2001144253A (ja) 半導体装置のチェックパターン
JP4712772B2 (ja) 非接触シングルサイドプローブ構造
CN110058486B (zh) 掩膜板组件及掩膜板组件拼接精度的检测方法
JP2001291754A (ja) 導電性プラグ抵抗測定用パターンを有する半導体素子およびプロセス評価方法
JP4229110B2 (ja) コンタクトの合わせズレ検出方法
CN216288433U (zh) 测试结构以及测试系统
JPH1126533A (ja) 層間絶縁膜の膜厚測定方法
EP1202070B1 (en) Method of inspecting an electrical disconnection between circuits
JP5055644B2 (ja) 実装評価構造及び実装評価方法
JPH077271A (ja) プリント配線板の検査方法およびテストパターン
JP2000114335A (ja) 半導体装置の測定方法
JPH02251931A (ja) アクティブマトリックスアレイ
JP2692337B2 (ja) 電極の検査方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030506

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090530

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees