JP3421441B2 - ダイナミック型メモリ - Google Patents
ダイナミック型メモリInfo
- Publication number
- JP3421441B2 JP3421441B2 JP22761494A JP22761494A JP3421441B2 JP 3421441 B2 JP3421441 B2 JP 3421441B2 JP 22761494 A JP22761494 A JP 22761494A JP 22761494 A JP22761494 A JP 22761494A JP 3421441 B2 JP3421441 B2 JP 3421441B2
- Authority
- JP
- Japan
- Prior art keywords
- sub
- arrays
- data
- array
- data line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 title claims description 121
- 238000003491 array Methods 0.000 claims description 99
- 239000000872 buffer Substances 0.000 claims description 71
- 239000004065 semiconductor Substances 0.000 claims description 23
- 238000012546 transfer Methods 0.000 claims description 14
- 230000003321 amplification Effects 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 102200091804 rs104894738 Human genes 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
- G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Databases & Information Systems (AREA)
- Dram (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体記憶装置に係
り、特にデータの入出力経路に非常に高速のデータ転送
を要求されるダイナミック型メモリ（ＤＲＡＭ）に関す
る。
り、特にデータの入出力経路に非常に高速のデータ転送
を要求されるダイナミック型メモリ（ＤＲＡＭ）に関す
る。
【０００２】
【従来の技術】一般に、ダイナミック型メモリでは、メ
モリセルアレイを複数のセルアレイ（サブアレイ）に分
割し、そのうちの幾つかを同時に動作させるセルアレイ
分割動作方式が用いられている。この方式は、ロウ系動
作の消費電流の多くを占めるビット線の充放電電流を低
減するためである。サブアレイの分割数は動作速度とも
大きな関係がある。１つのサブアレイの規模が大きい
と、ワード線の容量が大きくなり過ぎてその立上がり速
度や立下がり速度が遅くなり、ビット線の容量が大きく
なり過ぎてビット線対間の電位差が小さくなり、センス
アンプによるビット線電位の増幅動作が遅くなり、メモ
リチップ全体の動作速度が遅くなる。従って、素子の微
細化に伴ってＤＲＡＭの記憶容量が大きくなればなるほ
ど、サブアレイの分割数は増える傾向にある。
モリセルアレイを複数のセルアレイ（サブアレイ）に分
割し、そのうちの幾つかを同時に動作させるセルアレイ
分割動作方式が用いられている。この方式は、ロウ系動
作の消費電流の多くを占めるビット線の充放電電流を低
減するためである。サブアレイの分割数は動作速度とも
大きな関係がある。１つのサブアレイの規模が大きい
と、ワード線の容量が大きくなり過ぎてその立上がり速
度や立下がり速度が遅くなり、ビット線の容量が大きく
なり過ぎてビット線対間の電位差が小さくなり、センス
アンプによるビット線電位の増幅動作が遅くなり、メモ
リチップ全体の動作速度が遅くなる。従って、素子の微
細化に伴ってＤＲＡＭの記憶容量が大きくなればなるほ
ど、サブアレイの分割数は増える傾向にある。
【０００３】一方、従来の汎用のＤＲＡＭのチップは、
多種類のビット構成（×１、×４、×８、×１６など）
と、多種類のパッケージ構成（ＤＩＰ、ＳＯＪ、ＴＳＯ
Ｐ、ＺＩＰなど）に対応している。このために、図４に
示すように、各サブアレイ４１の近くにデータ線４２の
データを増幅するためのＤＱバッファ４３を配置し、全
てのＤＱバッファ４３のデータをチップ上の１カ所（図
４ではチップ中央）に配置されたマルチプレクサ４４に
集め、ビット構成に対応するビット数のデータをパッケ
ージ構成に対応する位置の入出力パッド（Ｉ／Ｏパッ
ド）４５に出力させている。
多種類のビット構成（×１、×４、×８、×１６など）
と、多種類のパッケージ構成（ＤＩＰ、ＳＯＪ、ＴＳＯ
Ｐ、ＺＩＰなど）に対応している。このために、図４に
示すように、各サブアレイ４１の近くにデータ線４２の
データを増幅するためのＤＱバッファ４３を配置し、全
てのＤＱバッファ４３のデータをチップ上の１カ所（図
４ではチップ中央）に配置されたマルチプレクサ４４に
集め、ビット構成に対応するビット数のデータをパッケ
ージ構成に対応する位置の入出力パッド（Ｉ／Ｏパッ
ド）４５に出力させている。
【０００４】しかし、上記したＤＲＡＭのように、増加
の傾向にあるサブアレイからの読み出しデータの全てを
チップ上の１カ所に集中させる方式は、チップ内のデー
タパスが長くなり、データ転送の高速化を図る上で支障
が生じる。
の傾向にあるサブアレイからの読み出しデータの全てを
チップ上の１カ所に集中させる方式は、チップ内のデー
タパスが長くなり、データ転送の高速化を図る上で支障
が生じる。
【０００５】なお、専用のＤＲＡＭのチップでは、各Ｉ
／Ｏパッドをチップの一辺に集めたり、メモリ実装用の
印刷回路基板に垂直状態で表面実装し得る縦型パッケー
ジ（ＶＳＭＰ）を用いることにより、パッケージ内部の
リードフレームや回路基板上の配線を短くしてデータ転
送を高速化し、同時に、×８、×１６などの多ビット構
成を採用してデータ転送レートの向上を図ろうとする試
みがなされている。
／Ｏパッドをチップの一辺に集めたり、メモリ実装用の
印刷回路基板に垂直状態で表面実装し得る縦型パッケー
ジ（ＶＳＭＰ）を用いることにより、パッケージ内部の
リードフレームや回路基板上の配線を短くしてデータ転
送を高速化し、同時に、×８、×１６などの多ビット構
成を採用してデータ転送レートの向上を図ろうとする試
みがなされている。
【０００６】一方、コンピュータシステムで大量に使用
されるメモリとしては、低価格で実現可能なＤＲＡＭが
要求されている。また、コンピュータの分野では、マイ
クロプロセッサ（ＭＰＵ）の動作速度のＤＲＡＭの動作
速度との乖離は大きくなる一方であり、両者の間のデー
タ転送速度がシステム全体の性能を左右するボトルネッ
クになっている。これを解消するための様々な改良がな
されており、その代表的なものは、ＭＰＵのサイクルタ
イムとメインメモリのアクセス時間との差を埋めるため
に両者の間に置かれ、ＭＰＵの使用効率の向上を可能と
する高速メモリ（キャッシュメモリ）の採用である。
されるメモリとしては、低価格で実現可能なＤＲＡＭが
要求されている。また、コンピュータの分野では、マイ
クロプロセッサ（ＭＰＵ）の動作速度のＤＲＡＭの動作
速度との乖離は大きくなる一方であり、両者の間のデー
タ転送速度がシステム全体の性能を左右するボトルネッ
クになっている。これを解消するための様々な改良がな
されており、その代表的なものは、ＭＰＵのサイクルタ
イムとメインメモリのアクセス時間との差を埋めるため
に両者の間に置かれ、ＭＰＵの使用効率の向上を可能と
する高速メモリ（キャッシュメモリ）の採用である。
【０００７】キャッシュメモリとして、ＭＰＵからもＤ
ＲＡＭからも独立したＳＲＡＭで構成するもの、ＭＰＵ
チップ上に搭載されるオンチップ・キャッシュ（あるい
は、エンベデッド・メモリ）と称されるＳＲＡＭで構成
するもの（実際は、キャッシュメモリを搭載したＭＰＵ
が、さらに、別チップのＳＲＡＭキャッシュを持つ場合
もある。）、ＤＲＡＭチップ上に搭載されるＳＲＡＭセ
ルで構成するものがある。
ＲＡＭからも独立したＳＲＡＭで構成するもの、ＭＰＵ
チップ上に搭載されるオンチップ・キャッシュ（あるい
は、エンベデッド・メモリ）と称されるＳＲＡＭで構成
するもの（実際は、キャッシュメモリを搭載したＭＰＵ
が、さらに、別チップのＳＲＡＭキャッシュを持つ場合
もある。）、ＤＲＡＭチップ上に搭載されるＳＲＡＭセ
ルで構成するものがある。
【０００８】ＤＲＡＭチップ上にＳＲＡＭセルからなる
キャッシュを搭載する点については、1990 Symposium o
n VLSI Circuits,Digest of Technical Papers,pp 79-8
0 "A Circuit Design of Intelligent CDDRAM with Aut
omatic Write back Capability " なる文献に、１トラ
ンジスタ・１キャパシタのセルを用いたＤＲＡＭのカラ
ム毎にＳＲＡＭセルを付加し、これをキャッシュメモリ
として使用する技術が開示されている。また、この文献
には、読み出したいアドレスがキャッシュメモリにない
（ミスヒット）場合には、その時点でのキャッシュメモ
リの内容を該当するアドレスのＤＲＡＭセルに書き戻
し、その後、アクセスしたいアドレスのＤＲＡＭセルを
読み出す技術についても言及している。このようなキャ
ッシュ搭載型のＤＲＡＭは、キャッシュメモリを搭載し
たＭＰＵと併用することも可能である。 一方、ＤＲＡ
Ｍのビット線センスアンプをキャッシュメモリとして利
用し得る点について本願出願人の出願に係る特願平３−
４１３１６号（特開平４−２１２７８０号）に述べられ
ており、その具体的な構成例および制御動作例が本願出
願人の出願に係る特願平３−４１３１５号に述べられて
いる。
キャッシュを搭載する点については、1990 Symposium o
n VLSI Circuits,Digest of Technical Papers,pp 79-8
0 "A Circuit Design of Intelligent CDDRAM with Aut
omatic Write back Capability " なる文献に、１トラ
ンジスタ・１キャパシタのセルを用いたＤＲＡＭのカラ
ム毎にＳＲＡＭセルを付加し、これをキャッシュメモリ
として使用する技術が開示されている。また、この文献
には、読み出したいアドレスがキャッシュメモリにない
（ミスヒット）場合には、その時点でのキャッシュメモ
リの内容を該当するアドレスのＤＲＡＭセルに書き戻
し、その後、アクセスしたいアドレスのＤＲＡＭセルを
読み出す技術についても言及している。このようなキャ
ッシュ搭載型のＤＲＡＭは、キャッシュメモリを搭載し
たＭＰＵと併用することも可能である。 一方、ＤＲＡ
Ｍのビット線センスアンプをキャッシュメモリとして利
用し得る点について本願出願人の出願に係る特願平３−
４１３１６号（特開平４−２１２７８０号）に述べられ
ており、その具体的な構成例および制御動作例が本願出
願人の出願に係る特願平３−４１３１５号に述べられて
いる。
【０００９】さらに、本願出願人の出願に係る特願平４
−１３１０９５号により、ＤＲＡＭのメモリ領域を複数
のサブアレイに分割して各サブアレイを互いに独立して
動作させ、ビット線センスアンプをキャッシュメモリと
して使うことにより、キャッシュメモリのヒット率を上
昇させ得るＤＲＡＭが提案されている。
−１３１０９５号により、ＤＲＡＭのメモリ領域を複数
のサブアレイに分割して各サブアレイを互いに独立して
動作させ、ビット線センスアンプをキャッシュメモリと
して使うことにより、キャッシュメモリのヒット率を上
昇させ得るＤＲＡＭが提案されている。
【００１０】このＤＲＡＭにおいては、複数のサブアレ
イ毎に、そのセンスアンプが互いに異なるアドレスに対
応するロウから抽出されたデ−タを保持するので、選択
状態にあるロウへデ−タアクセス要求がくる（ヒット）
確率を上昇させることができ、選択状態にあるロウへデ
−タアクセス要求がこない（ミス）確率と上記ヒットの
確率との平均値により決まるデ−タアクセスタイムの平
均値を小さくできる。
イ毎に、そのセンスアンプが互いに異なるアドレスに対
応するロウから抽出されたデ−タを保持するので、選択
状態にあるロウへデ−タアクセス要求がくる（ヒット）
確率を上昇させることができ、選択状態にあるロウへデ
−タアクセス要求がこない（ミス）確率と上記ヒットの
確率との平均値により決まるデ−タアクセスタイムの平
均値を小さくできる。
【００１１】ここで、センスアンプキャッシュ方式を簡
単に説明しておく。いま、ＤＲＡＭがＭＰＵ等からのア
クセスを待機している状態を考える。この時、あるロウ
アドレスのメモリセル群からの読み出しデータをセンス
アンプ群にラッチしておくものとする。
単に説明しておく。いま、ＤＲＡＭがＭＰＵ等からのア
クセスを待機している状態を考える。この時、あるロウ
アドレスのメモリセル群からの読み出しデータをセンス
アンプ群にラッチしておくものとする。
【００１２】もし、上記したようにセンスアンプ群にデ
ータがラッチされているロウアドレスと同じロウアドレ
スのアクセスがあった場合（ヒット時）は、ロウ系の動
作を省略してカラム系の動作のみでデータを出力するこ
とができるようになり、ロウ系の動作分のアクセスタイ
ムを低減することができる。
ータがラッチされているロウアドレスと同じロウアドレ
スのアクセスがあった場合（ヒット時）は、ロウ系の動
作を省略してカラム系の動作のみでデータを出力するこ
とができるようになり、ロウ系の動作分のアクセスタイ
ムを低減することができる。
【００１３】これに対して、センスアンプ群にデータが
ラッチされていないロウアドレスにアクセスがあった場
合（ミス時）は、センスアンプ群のデータをメモリセル
に書き戻した後（または、単にセンスアンプ群のイコラ
イズ動作後）に、新たなロウアドレスのメモリセル群か
らの読み出しデータをセンスアンプ群にラッチしておく
必要がある。このミスの場合には、キャッシュ方式を用
いない場合よりも、アクセスタイムが余計にかかる。
ラッチされていないロウアドレスにアクセスがあった場
合（ミス時）は、センスアンプ群のデータをメモリセル
に書き戻した後（または、単にセンスアンプ群のイコラ
イズ動作後）に、新たなロウアドレスのメモリセル群か
らの読み出しデータをセンスアンプ群にラッチしておく
必要がある。このミスの場合には、キャッシュ方式を用
いない場合よりも、アクセスタイムが余計にかかる。
【００１４】そこで、キャッシュメモリのヒット率が小
さいと、システムの平均的なアクセスタイムが長くなる
危険性があり、ヒット率を上昇させることが、システム
の平均的なアクセスタイムを短くする上で重要である。
さいと、システムの平均的なアクセスタイムが長くなる
危険性があり、ヒット率を上昇させることが、システム
の平均的なアクセスタイムを短くする上で重要である。
【００１５】キャッシュメモリのヒット率を上昇させる
ために、キャッシュメモリの容量を増大させる方法、キ
ャッシュメモリを幾つかのバンクに分ける方法がある。
上記したようにキャッシュメモリの容量を増大させる方
法をセンスアンプキャッシュ方式に適用する場合、デー
タをラッチした状態でアクセスを待つセンスアンプの数
を増大させることを意味する。一般に、大容量メモリ
は、前述したように各サブアレイのうちの幾つかを同時
に活性化させる部分活性化を行う。その際、ロウ系の動
作をさせないサブアレイに関連したセンスアンプは、デ
ータを保持させないのが一般的である。しかし、上記し
たようなロウ系の動作をさせないサブアレイに関連した
センスアンプにもデータを保持させたままにしておくこ
とにより、アクセスを待機している状態でデータを保持
しているセンスアンプ数を増大させ、キャッシュメモリ
の容量を増大させてそのヒット率を上昇させることがで
きる。
ために、キャッシュメモリの容量を増大させる方法、キ
ャッシュメモリを幾つかのバンクに分ける方法がある。
上記したようにキャッシュメモリの容量を増大させる方
法をセンスアンプキャッシュ方式に適用する場合、デー
タをラッチした状態でアクセスを待つセンスアンプの数
を増大させることを意味する。一般に、大容量メモリ
は、前述したように各サブアレイのうちの幾つかを同時
に活性化させる部分活性化を行う。その際、ロウ系の動
作をさせないサブアレイに関連したセンスアンプは、デ
ータを保持させないのが一般的である。しかし、上記し
たようなロウ系の動作をさせないサブアレイに関連した
センスアンプにもデータを保持させたままにしておくこ
とにより、アクセスを待機している状態でデータを保持
しているセンスアンプ数を増大させ、キャッシュメモリ
の容量を増大させてそのヒット率を上昇させることがで
きる。
【００１６】また、前記したようにキャッシュメモリを
幾つかのバンクに分ける方法をセンスアンプキャッシュ
方式に適用する場合、センスアンプ群を複数のバンクに
分けることを意味する。汎用のＤＲＡＭでは、通常、複
数のサブアレイに関連したセンスアンプが同じタイミン
グで、センス・ラッチ・イコライズなどの動作を行って
いる。その際、前記したようにロウ系の動作をさせない
サブアレイに関連したセンスアンプは、データを保持し
たまま待機しているようにすることが可能になる。ここ
で、同時に動作するセンスアンプ群をバンクと呼ぶが、
キャッシュメモリのヒット率を上昇させるためのバンク
分けの仕方には、次に述べるようないくつかの条件があ
る。（１）バンク毎に独立のセンスアンプを持つこと。
（２）各バンクのセンスアンプは、他のバンクのロウア
ドレスに関係なく、自己のバンクのデータを保持できる
こと。つまり、ロウ系の動作をしていないバンクのセン
スアンプは、他のバンクのロウアドレスに関係なく、自
己が属するバンクのデータを保持し続けることができる
こと。（３）各バンクは、全ての入／出力パッドに対す
るデータパスを持つこと。つまり、キャッシュメモリに
対するアクセスはある特定のバンクに対して行われる
が、多ビット構成のＤＲＡＭの場合には、上記アクセス
されているバンクから全ての入／出力パッドに同じタイ
ミングでデータを供給する必要があるからである。
幾つかのバンクに分ける方法をセンスアンプキャッシュ
方式に適用する場合、センスアンプ群を複数のバンクに
分けることを意味する。汎用のＤＲＡＭでは、通常、複
数のサブアレイに関連したセンスアンプが同じタイミン
グで、センス・ラッチ・イコライズなどの動作を行って
いる。その際、前記したようにロウ系の動作をさせない
サブアレイに関連したセンスアンプは、データを保持し
たまま待機しているようにすることが可能になる。ここ
で、同時に動作するセンスアンプ群をバンクと呼ぶが、
キャッシュメモリのヒット率を上昇させるためのバンク
分けの仕方には、次に述べるようないくつかの条件があ
る。（１）バンク毎に独立のセンスアンプを持つこと。
（２）各バンクのセンスアンプは、他のバンクのロウア
ドレスに関係なく、自己のバンクのデータを保持できる
こと。つまり、ロウ系の動作をしていないバンクのセン
スアンプは、他のバンクのロウアドレスに関係なく、自
己が属するバンクのデータを保持し続けることができる
こと。（３）各バンクは、全ての入／出力パッドに対す
るデータパスを持つこと。つまり、キャッシュメモリに
対するアクセスはある特定のバンクに対して行われる
が、多ビット構成のＤＲＡＭの場合には、上記アクセス
されているバンクから全ての入／出力パッドに同じタイ
ミングでデータを供給する必要があるからである。
【００１７】
【発明が解決しようとする課題】上記したように従来の
ＤＲＡＭは、増加の傾向にあるサブアレイからの読み出
しデータの全てをチップ上の１カ所に集中させるので、
チップ内のデータパスが長くなり、データ転送の高速化
を図る上で支障が生じるという問題があった。
ＤＲＡＭは、増加の傾向にあるサブアレイからの読み出
しデータの全てをチップ上の１カ所に集中させるので、
チップ内のデータパスが長くなり、データ転送の高速化
を図る上で支障が生じるという問題があった。
【００１８】本発明は上記の問題点を解決すべくなされ
たもので、チップ内のデータパスが短くなり、データ転
送の高速化を図ることができ、センスアンプキャッシュ
方式を採用した場合にはキャッシュメモリのヒット率を
上昇させることが可能になるダイナミック型メモリを提
供することを目的とする。
たもので、チップ内のデータパスが短くなり、データ転
送の高速化を図ることができ、センスアンプキャッシュ
方式を採用した場合にはキャッシュメモリのヒット率を
上昇させることが可能になるダイナミック型メモリを提
供することを目的とする。
【００１９】
【課題を解決するための手段】本発明は、第１の方向お
よび前記第１の方向に垂直な第２の方向に分割されて配
置された複数のサブアレイから成り、かつ複数個のバン
クに分割され、行列状に配置された複数のメモリセルか
ら成るメモリセルアレイと、各サブアレイに対応して前
記第１の方向に形成され、それぞれ同一行のメモリセル
に接続された複数のワード線と、前記各サブアレイに対
応して前記第２の方向に形成され、それぞれ同一列のメ
モリセルに接続された複数のビット線と、前記各サブア
レイに対応して形成され、かつ前記複数のビット線に接
続され、それぞれ対応するビット線が選択された時メモ
リセルから読み出された電位をセンス増幅する複数のセ
ンスアンプと、前記各サブアレイに対応して前記第１の
方向に形成され、それぞれ対応するサブアレイのセンス
アンプに接続され、センスアンプからのデータを転送す
る複数のデータ線と、前記第２の方向に形成され、それ
ぞれ各バンクのサブアレイの一つに接続された複数のデ
ータ線バッファ・マルチプレクサと、前記第２の方向に
形成され、かつ前記複数のデータ線バッファ・マルチプ
レクサからみて前記メモリセルアレイと反対側に配置さ
れ、前記複数のデータ線バッファ・マルチプレクサに接
続された複数のデータ入出力端子とを具備することを特
徴とする。
よび前記第１の方向に垂直な第２の方向に分割されて配
置された複数のサブアレイから成り、かつ複数個のバン
クに分割され、行列状に配置された複数のメモリセルか
ら成るメモリセルアレイと、各サブアレイに対応して前
記第１の方向に形成され、それぞれ同一行のメモリセル
に接続された複数のワード線と、前記各サブアレイに対
応して前記第２の方向に形成され、それぞれ同一列のメ
モリセルに接続された複数のビット線と、前記各サブア
レイに対応して形成され、かつ前記複数のビット線に接
続され、それぞれ対応するビット線が選択された時メモ
リセルから読み出された電位をセンス増幅する複数のセ
ンスアンプと、前記各サブアレイに対応して前記第１の
方向に形成され、それぞれ対応するサブアレイのセンス
アンプに接続され、センスアンプからのデータを転送す
る複数のデータ線と、前記第２の方向に形成され、それ
ぞれ各バンクのサブアレイの一つに接続された複数のデ
ータ線バッファ・マルチプレクサと、前記第２の方向に
形成され、かつ前記複数のデータ線バッファ・マルチプ
レクサからみて前記メモリセルアレイと反対側に配置さ
れ、前記複数のデータ線バッファ・マルチプレクサに接
続された複数のデータ入出力端子とを具備することを特
徴とする。
【００２０】
【作用】各サブアレイに対応して設けられているデータ
線の全てがワード線に平行に形成されており、データ線
バッファ・マルチプクサ群と入／出力パッド群とがメモ
リチップの同じ辺（ビット線に平行な第２の辺）に集中
している。
線の全てがワード線に平行に形成されており、データ線
バッファ・マルチプクサ群と入／出力パッド群とがメモ
リチップの同じ辺（ビット線に平行な第２の辺）に集中
している。
【００２１】このようにデータ線群やデータ線バッファ
・マルチプクサ群、入／出力パッド群の配置が工夫され
ているので、チップ内のデータパスが短くなり、データ
転送の高速化を図ることが可能になる。
・マルチプクサ群、入／出力パッド群の配置が工夫され
ているので、チップ内のデータパスが短くなり、データ
転送の高速化を図ることが可能になる。
【００２２】また、相異なるバンクの各１個のサブアレ
イに対応する複数のデータ線に共通にデータ線バッファ
・マルチプクサが接続されており、各バンクは、全ての
入／出力パッド群に対するデータパスを持っている。従
って、各サブアレイのセンスアンプ群をキャッシュメモ
リとして用いるセンスアンプキャッシュ方式を採用した
場合に、複数のバンクのデータをマルチプクスすること
が可能になるので、キャッシュメモリのヒット率を上昇
させることが可能になる。
イに対応する複数のデータ線に共通にデータ線バッファ
・マルチプクサが接続されており、各バンクは、全ての
入／出力パッド群に対するデータパスを持っている。従
って、各サブアレイのセンスアンプ群をキャッシュメモ
リとして用いるセンスアンプキャッシュ方式を採用した
場合に、複数のバンクのデータをマルチプクスすること
が可能になるので、キャッシュメモリのヒット率を上昇
させることが可能になる。
【００２３】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１は、本発明の第１実施例に係るＤＲＡ
Ｍのチップにおけるサブアレイ１１、ＤＱバッファ・マ
ルチプレクサ１２、Ｉ／Ｏパッド１３の配置例を示して
いる。
に説明する。図１は、本発明の第１実施例に係るＤＲＡ
Ｍのチップにおけるサブアレイ１１、ＤＱバッファ・マ
ルチプレクサ１２、Ｉ／Ｏパッド１３の配置例を示して
いる。
【００２４】図２は、図１中の１個のサブアレイ１１、
１個のＤＱバッファ・マルチプレクサ１２、１個のＩ／
Ｏパッド１３を取り出してその一例を示している。図
１、図２に示すように、複数のサブアレイ１１は、それ
ぞれ行列状に配置されたダイナミック型のメモリセルＭ
Ｃのアレイを有し、それぞれメモリチップ１０の互いに
垂直な方向の第１の辺Ｘおよび第２の辺Ｙに沿って複数
個に分割されて配置され、複数のバンクに分割されて動
作が制御される。本実施例では、前記メモリチップの第
１の辺Ｘに沿って複数個（本例では２個）に分割されて
配置されているサブアレイ１１群を単位として複数（本
例では２個）のバンクに分割されている。
１個のＤＱバッファ・マルチプレクサ１２、１個のＩ／
Ｏパッド１３を取り出してその一例を示している。図
１、図２に示すように、複数のサブアレイ１１は、それ
ぞれ行列状に配置されたダイナミック型のメモリセルＭ
Ｃのアレイを有し、それぞれメモリチップ１０の互いに
垂直な方向の第１の辺Ｘおよび第２の辺Ｙに沿って複数
個に分割されて配置され、複数のバンクに分割されて動
作が制御される。本実施例では、前記メモリチップの第
１の辺Ｘに沿って複数個（本例では２個）に分割されて
配置されているサブアレイ１１群を単位として複数（本
例では２個）のバンクに分割されている。
【００２５】上記各サブアレイ１１においては、同一行
のメモリセルＭＣに接続され、それぞれ前記メモリチッ
プの第１の辺Ｘに平行に形成された複数のワード線ＷＬ
ｉと、同一列のメモリセルＭＣに接続され、前記メモリ
チップの第１の辺に対して垂直な第２の辺Ｙに平行に形
成された複数のビット線ＢＬｉとを備えている。上記複
数のワード線ＷＬｉは、ロウデコーダ２１により選択さ
れ、上記複数のビット線ＢＬｉは、カラムデコーダ２２
により選択される列選択回路２３により選択される。さ
らに、上記各サブアレイ１１には、前記ロウデコーダ２
１により選択された行のメモリセルから読み出された電
位をセンス増幅する複数のセンスアンプ２４が設けられ
ている。
のメモリセルＭＣに接続され、それぞれ前記メモリチッ
プの第１の辺Ｘに平行に形成された複数のワード線ＷＬ
ｉと、同一列のメモリセルＭＣに接続され、前記メモリ
チップの第１の辺に対して垂直な第２の辺Ｙに平行に形
成された複数のビット線ＢＬｉとを備えている。上記複
数のワード線ＷＬｉは、ロウデコーダ２１により選択さ
れ、上記複数のビット線ＢＬｉは、カラムデコーダ２２
により選択される列選択回路２３により選択される。さ
らに、上記各サブアレイ１１には、前記ロウデコーダ２
１により選択された行のメモリセルから読み出された電
位をセンス増幅する複数のセンスアンプ２４が設けられ
ている。
【００２６】複数のデータ線ＤＱｉは、それぞれ前記各
サブアレイ１１に対応して前記ワード線ＷＬｉに平行に
形成され、対応するサブアレイ１１の前記複数のセンス
アンプ２４のうちの選択された列のセンスアンプからの
データを転送するためのものである。
サブアレイ１１に対応して前記ワード線ＷＬｉに平行に
形成され、対応するサブアレイ１１の前記複数のセンス
アンプ２４のうちの選択された列のセンスアンプからの
データを転送するためのものである。
【００２７】複数のデータ線バッファ（ＤＱバッファ）
・マルチプクサ１２は、それぞれ前記複数のバンクにお
ける各１個のサブアレイ１１に対応する複数のデータ線
ＤＱｉに共通に接続され、上記複数のデータ線ＤＱｉか
らのデータを選択的に増幅するものであり、前記メモリ
チップの第２の辺Ｙに平行に配置されている。
・マルチプクサ１２は、それぞれ前記複数のバンクにお
ける各１個のサブアレイ１１に対応する複数のデータ線
ＤＱｉに共通に接続され、上記複数のデータ線ＤＱｉか
らのデータを選択的に増幅するものであり、前記メモリ
チップの第２の辺Ｙに平行に配置されている。
【００２８】複数のデータ入／出力（Ｉ／Ｏ）パッド１
３は、それぞれ上記複数のデータ線バッファ・マルチプ
クサ１２に対応して接続され、上記複数のデータ線バッ
ファ・マルチプクサ１２よりも前記メモリチップの第２
の辺Ｙに近い位置で上記第２の辺に平行に配置されてい
る。
３は、それぞれ上記複数のデータ線バッファ・マルチプ
クサ１２に対応して接続され、上記複数のデータ線バッ
ファ・マルチプクサ１２よりも前記メモリチップの第２
の辺Ｙに近い位置で上記第２の辺に平行に配置されてい
る。
【００２９】なお、上記ＤＱバッファ・マルチプクサ１
２と２個のバンクの各データ線ＤＱｉとの接続に関し
て、相異なるバンクの各データ線ＤＱｉ同士を接続する
と、データ線ＤＱｉの負荷容量が大きくなってデータ転
送の遅延時間が大きくなるので好ましくない。そこで、
ＤＱバッファ・マルチプクサ１２のうちのマルチプクサ
は、例えば図示のように、相異なるバンクの各データ線
ＤＱｉにそれぞれ対応してスイッチ素子（例えばＭＯＳ
トランジスタ２５）が直列に挿入接続されてなる。これ
により、相異なるバンクに対して選択的にＤＱバッファ
によるデータの入／出力動作を許可することが可能にな
る。
２と２個のバンクの各データ線ＤＱｉとの接続に関し
て、相異なるバンクの各データ線ＤＱｉ同士を接続する
と、データ線ＤＱｉの負荷容量が大きくなってデータ転
送の遅延時間が大きくなるので好ましくない。そこで、
ＤＱバッファ・マルチプクサ１２のうちのマルチプクサ
は、例えば図示のように、相異なるバンクの各データ線
ＤＱｉにそれぞれ対応してスイッチ素子（例えばＭＯＳ
トランジスタ２５）が直列に挿入接続されてなる。これ
により、相異なるバンクに対して選択的にＤＱバッファ
によるデータの入／出力動作を許可することが可能にな
る。
【００３０】また、相異なるバンクの各データ線ＤＱｉ
のうち、前記Ｉ／Ｏパッド１３から遠い側に位置するサ
ブアレイに対応するデータ線（本例ではＤＱ２、ＤＱ
４、…）は、上記Ｉ／Ｏパッド１３に近い側に位置する
サブアレイに対応するデータ線（本例ではＤＱ１、ＤＱ
３、…）よりも長くなる。そこで、ＤＱバッファ・マル
チプクサ１２に共通に接続されている両データ線の配線
抵抗をほぼ等しくするために、Ｉ／Ｏパッド１３から遠
い側に位置するサブアレイに対応するデータ線の配線抵
抗の増大を抑制するように、Ｉ／Ｏパッド１３に近い側
に位置するサブアレイに対応するデータ線よりも太く形
成しておくことが望ましい。
のうち、前記Ｉ／Ｏパッド１３から遠い側に位置するサ
ブアレイに対応するデータ線（本例ではＤＱ２、ＤＱ
４、…）は、上記Ｉ／Ｏパッド１３に近い側に位置する
サブアレイに対応するデータ線（本例ではＤＱ１、ＤＱ
３、…）よりも長くなる。そこで、ＤＱバッファ・マル
チプクサ１２に共通に接続されている両データ線の配線
抵抗をほぼ等しくするために、Ｉ／Ｏパッド１３から遠
い側に位置するサブアレイに対応するデータ線の配線抵
抗の増大を抑制するように、Ｉ／Ｏパッド１３に近い側
に位置するサブアレイに対応するデータ線よりも太く形
成しておくことが望ましい。
【００３１】また、相異なるバンクの各データ線ＤＱｉ
のうち、Ｉ／Ｏパッドから遠い側に位置するサブアレイ
に対応するデータ線は、Ｉ／Ｏパッドに近い側に位置す
るサブアレイの近傍（あるいはサブアレイ上）を通過し
ている。
のうち、Ｉ／Ｏパッドから遠い側に位置するサブアレイ
に対応するデータ線は、Ｉ／Ｏパッドに近い側に位置す
るサブアレイの近傍（あるいはサブアレイ上）を通過し
ている。
【００３２】上記第１実施例のＤＲＡＭにおいては、各
サブアレイ１１に対応して設けられているデータ線ＤＱ
ｉの全てがワード線ＷＬｉに平行に形成されており、デ
ータ線バッファ・マルチプクサ１２群とＩ／Ｏパッド１
３群とがメモリチップ１０の同じ辺（ビット線に平行な
第２の辺Ｙ）に集中している。
サブアレイ１１に対応して設けられているデータ線ＤＱ
ｉの全てがワード線ＷＬｉに平行に形成されており、デ
ータ線バッファ・マルチプクサ１２群とＩ／Ｏパッド１
３群とがメモリチップ１０の同じ辺（ビット線に平行な
第２の辺Ｙ）に集中している。
【００３３】このようにデータ線ＤＱｉ群やデータ線バ
ッファ・マルチプクサ１２群、Ｉ／Ｏパッド１３群の配
置が工夫されているので、チップ１０内のデータパスが
短くなり、パッケージ内部のリードフレームやメモリ実
装用回路基板上の配線を短くすることが容易になり、デ
ータ転送の高速化を図ることが可能になる。
ッファ・マルチプクサ１２群、Ｉ／Ｏパッド１３群の配
置が工夫されているので、チップ１０内のデータパスが
短くなり、パッケージ内部のリードフレームやメモリ実
装用回路基板上の配線を短くすることが容易になり、デ
ータ転送の高速化を図ることが可能になる。
【００３４】また、本実施例では、複数のサブアレイ１
１は、メモリチップの第１の辺Ｘ（図中では上下方向）
に沿って２個に分割されて配置されているサブアレイ１
１群を単位として２個のバンクに分割されている。そし
て、相異なるバンクの各１個のサブアレイに対応する複
数のデータ線ＤＱｉに共通にデータ線バッファ・マルチ
プクサ１２が接続されており、各バンクは、全てのＩ／
Ｏパッド１３群に対するデータパスを持っている。
１は、メモリチップの第１の辺Ｘ（図中では上下方向）
に沿って２個に分割されて配置されているサブアレイ１
１群を単位として２個のバンクに分割されている。そし
て、相異なるバンクの各１個のサブアレイに対応する複
数のデータ線ＤＱｉに共通にデータ線バッファ・マルチ
プクサ１２が接続されており、各バンクは、全てのＩ／
Ｏパッド１３群に対するデータパスを持っている。
【００３５】従って、各サブアレイ毎に独立に設けられ
ているセンスアンプ群をキャッシュメモリとして用いる
センスアンプキャッシュ方式を採用した場合に、各バン
ク毎のデータを独立に読み出すことが可能になり、キャ
ッシュメモリのヒット率を上昇させることが可能にな
る。この場合、各バンクのセンスアンプ群を、他のバン
クのアクセスに関係なく自己のバンクのアクセス待機状
態でもデータを保持し続けるように制御し得るように構
成することにより、データをラッチしているセンスアン
プ数を増大させ、キャッシュメモリのヒット率をさらに
上昇させることが可能になる。
ているセンスアンプ群をキャッシュメモリとして用いる
センスアンプキャッシュ方式を採用した場合に、各バン
ク毎のデータを独立に読み出すことが可能になり、キャ
ッシュメモリのヒット率を上昇させることが可能にな
る。この場合、各バンクのセンスアンプ群を、他のバン
クのアクセスに関係なく自己のバンクのアクセス待機状
態でもデータを保持し続けるように制御し得るように構
成することにより、データをラッチしているセンスアン
プ数を増大させ、キャッシュメモリのヒット率をさらに
上昇させることが可能になる。
【００３６】なお、センスアンプキャッシュ方式を採用
する場合には、前述した本願出願人の出願に係る特願平
４−１３１０９５号に詳細に開示されている構成と同様
に、図２中に点線で示すように、各サブアレイ毎にロウ
アドレスを保持するレジスタ回路２６と、このレジスタ
回路２６に保持されているロウアドレス（選択されたロ
ウに対応するロウアドレス）と新たに与えられるロウア
ドレスとを比較するコンパレータ２７が設けられる。
する場合には、前述した本願出願人の出願に係る特願平
４−１３１０９５号に詳細に開示されている構成と同様
に、図２中に点線で示すように、各サブアレイ毎にロウ
アドレスを保持するレジスタ回路２６と、このレジスタ
回路２６に保持されているロウアドレス（選択されたロ
ウに対応するロウアドレス）と新たに与えられるロウア
ドレスとを比較するコンパレータ２７が設けられる。
【００３７】そして、アクセスの対象となるサブアレイ
にアクセス要求とアドレスが供給されると、コンパレー
タ２７は２つのロウアドレス入力を比較し、互いのロウ
アドレスが一致した場合にはヒットした旨を知らせるヒ
ット信号を出力し、不一致の場合にはミスした旨を知ら
せるミス信号を出力する。ヒット信号が出力した場合に
は、ロウ系が動作することなくカラムアドレスに応じた
カラムのデータが読み出される。ミス信号が出力した場
合には、レジスタ回路２６、ワード線ＷＬｉ、センスア
ンプ２４がそれぞれ一旦リセットされた後、新たに与え
られたロウアドレスがレジスタ回路２６にセットされ、
レジスタ回路２６に新たに保持されたロウアドレスに応
じてロウ系が動作する。そして、再びアクセス要求とア
ドレスが供給され、ヒットの判定が行われ、ロウ系が動
作することなくカラムアドレスに応じたカラムのデータ
が読み出されるようになる。上記したような動作は、ア
クセスの対象となる複数のサブアレイ１１に対してアク
セス要求が順次供給されることにより、複数のサブアレ
イ１１で順次行われる。この場合、各サブアレイ１１に
おいては、ミスとなったロウのみを選択し直すことが可
能であり、ミスが発生する毎に全てのロウを再選択する
必要はない。
にアクセス要求とアドレスが供給されると、コンパレー
タ２７は２つのロウアドレス入力を比較し、互いのロウ
アドレスが一致した場合にはヒットした旨を知らせるヒ
ット信号を出力し、不一致の場合にはミスした旨を知ら
せるミス信号を出力する。ヒット信号が出力した場合に
は、ロウ系が動作することなくカラムアドレスに応じた
カラムのデータが読み出される。ミス信号が出力した場
合には、レジスタ回路２６、ワード線ＷＬｉ、センスア
ンプ２４がそれぞれ一旦リセットされた後、新たに与え
られたロウアドレスがレジスタ回路２６にセットされ、
レジスタ回路２６に新たに保持されたロウアドレスに応
じてロウ系が動作する。そして、再びアクセス要求とア
ドレスが供給され、ヒットの判定が行われ、ロウ系が動
作することなくカラムアドレスに応じたカラムのデータ
が読み出されるようになる。上記したような動作は、ア
クセスの対象となる複数のサブアレイ１１に対してアク
セス要求が順次供給されることにより、複数のサブアレ
イ１１で順次行われる。この場合、各サブアレイ１１に
おいては、ミスとなったロウのみを選択し直すことが可
能であり、ミスが発生する毎に全てのロウを再選択する
必要はない。
【００３８】図３は、本発明の第２実施例に係るＤＲＡ
Ｍのチップにおけるサブアレイ１１、ＤＱバッファ・マ
ルチプレクサ１２、Ｉ／Ｏパッド１３の配置例を示して
いる。
Ｍのチップにおけるサブアレイ１１、ＤＱバッファ・マ
ルチプレクサ１２、Ｉ／Ｏパッド１３の配置例を示して
いる。
【００３９】この第２実施例では、前記第１実施例と比
べて、サブアレイ１１群をメモリチップの第２の辺Ｙに
沿って例えば２個のバンクに分割するように上記第２の
辺Ｙに沿って２分割している点が異なり、その他は同じ
であるので、図１中と同一符号を付している。上記第２
実施例のＤＲＡＭにおいても、前記第１実施例のＤＲＡ
Ｍと同様に準じた動作が可能であり、第１実施例のＤＲ
ＡＭとほぼ同様の効果が得られる。
べて、サブアレイ１１群をメモリチップの第２の辺Ｙに
沿って例えば２個のバンクに分割するように上記第２の
辺Ｙに沿って２分割している点が異なり、その他は同じ
であるので、図１中と同一符号を付している。上記第２
実施例のＤＲＡＭにおいても、前記第１実施例のＤＲＡ
Ｍと同様に準じた動作が可能であり、第１実施例のＤＲ
ＡＭとほぼ同様の効果が得られる。
【００４０】
【発明の効果】上述したように本発明のＤＲＡＭによれ
ば、チップ内のデータパスが短くなり、データ転送の高
速化を図ることができ、センスアンプキャッシュ方式を
採用した場合にはキャッシュメモリのヒット率を上昇さ
せることが可能になる。
ば、チップ内のデータパスが短くなり、データ転送の高
速化を図ることができ、センスアンプキャッシュ方式を
採用した場合にはキャッシュメモリのヒット率を上昇さ
せることが可能になる。
【図１】本発明の第１実施例に係るＤＲＡＭのチップに
おけるサブアレイ、ＤＱバッファ、マルチプレクサ、Ｉ
／Ｏパッドの配置例を示す図。
おけるサブアレイ、ＤＱバッファ、マルチプレクサ、Ｉ
／Ｏパッドの配置例を示す図。
【図２】図１中の１個のサブアレイ、１個のＤＱバッフ
ァ、１個のマルチプレクサ、１個のＩ／Ｏパッドを取り
出してその一例を示す回路図。
ァ、１個のマルチプレクサ、１個のＩ／Ｏパッドを取り
出してその一例を示す回路図。
【図３】本発明の第２実施例に係るＤＲＡＭのチップに
おけるサブアレイ、ＤＱバッファ、マルチプレクサ、Ｉ
／Ｏパッドの配置例を示す図。
おけるサブアレイ、ＤＱバッファ、マルチプレクサ、Ｉ
／Ｏパッドの配置例を示す図。
【図４】従来の汎用のＤＲＡＭのチップにおけるサブア
レイ、ＤＱバッファ、マルチプレクサ、Ｉ／Ｏパッドの
配置例を示す図。
レイ、ＤＱバッファ、マルチプレクサ、Ｉ／Ｏパッドの
配置例を示す図。
１０…メモリチップ、Ｘ…第１の辺、Ｙ…第２の辺、１
１…サブアレイ、ＭＣ…メモリセル、ＷＬｉ…ワード
線、ＢＬｉ…ビット線、ＤＱｉ…データ線、１２…ＤＱ
バッファ・マルチプレクサ、１３…Ｉ／Ｏパッド、２１
…ロウデコーダ、２２…カラムデコーダ、２３…列選択
回路、２４…センスアンプ、２５…マルチプレクス用ス
イッチ素子。
１…サブアレイ、ＭＣ…メモリセル、ＷＬｉ…ワード
線、ＢＬｉ…ビット線、ＤＱｉ…データ線、１２…ＤＱ
バッファ・マルチプレクサ、１３…Ｉ／Ｏパッド、２１
…ロウデコーダ、２２…カラムデコーダ、２３…列選択
回路、２４…センスアンプ、２５…マルチプレクス用ス
イッチ素子。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 櫻井 清史
神奈川県川崎市川崎区駅前本町25番地１
東芝マイクロエレクトロニクス株式会
社内
(72)発明者 高瀬 覚
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝研究開発センター内
(56)参考文献 特開 平５−334869（ＪＰ，Ａ)
特開 平６−203567（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G11C 11/40
Claims (22)
- 【請求項１】 第１の方向および前記第１の方向に垂直
な第２の方向に分割されて配置された複数のサブアレイ
から成り、かつ複数個のバンクに分割され、行列状に配
置された複数のメモリセルから成るメモリセルアレイ
と、 各サブアレイに対応して前記第１の方向に形成され、そ
れぞれ同一行のメモリセルに接続された複数のワード線
と、 前記各サブアレイに対応して前記第２の方向に形成さ
れ、それぞれ同一列のメモリセルに接続された複数のビ
ット線と、 前記各サブアレイに対応して形成され、かつ前記複数の
ビット線に接続され、それぞれ対応するビット線が選択
された時メモリセルから読み出された電位をセンス増幅
する複数のセンスアンプと、 前記各サブアレイに対応して前記第１の方向に形成さ
れ、それぞれ対応するサブアレイのセンスアンプに接続
され、センスアンプからのデータを転送する複数のデー
タ線と、 前記第２の方向に形成され、それぞれ各バンクのサブア
レイの一つに接続された複数のデータ線バッファ・マル
チプレクサと、 前記第２の方向に形成され、かつ前記複数のデータ線バ
ッファ・マルチプレクサからみて前記メモリセルアレイ
と反対側に配置され、前記複数のデータ線バッファ・マ
ルチプレクサに接続された複数のデータ入出力端子と、
を具備することを特徴とする半導体装置。 - 【請求項２】 第１の方向あるいは第２の方向に並んで
いる複数のバンクに分割され、複数のサブアレイから成
るメモリセルアレイと、前記各バンクのサブアレイに対応して前記第１の方向に
形成され、それぞれ対応するサブアレイからのデータを
転送する複数のデータ線と、 前記第２の方向において互いに分離されて形成され、そ
れぞれ各バンクのサブアレイに接続されている複数のデ
ータ線バッファ・マルチプレクサと、 前記第２の方向において互いに分離されて形成され、そ
れぞれ対応するデータ線バッファ・マルチプレクサに接
続されている複数のデータ入出力端子と、から成り、 前記複数のデータ線バッファ・マルチプレクサが前記複
数のデータ入出力端子と前記の複数のサブアレイとの間
に配置されていることを特徴とする半導体装置。 - 【請求項３】 それぞれ行および列に配置された複数の
メモリセルから成り、第１の方向あるいは第２の方向に
並べられた複数のバンクに分割され、複数のサブアレイ
から成るメモリセルアレイと、 前記第１の方向に延びていて各サブアレイに対応して設
けられており、それぞれ対応するサブアレイの一行の複
数のメモリセルを共通に接続している複数のワード線
と、 前記第２の方向に延びていて各サブアレイに対応して設
けられており、それぞれ対応するサブアレイの一列の複
数のメモリセルを共通に接続している複数のビット線
と、前記各サブアレイに対応して形成され、かつ前記複数の
ビット線に接続され、それぞれ対応するビット線が選択
された時メモリセルから読み出された電位をセンス増幅
する複数のセンスアンプと、 前記第２の方向において互いに分離されて形成された複
数のデータ線バッファ・マルチプレクサと、 前記第１の方向に延びている少なくともデータ線部分を
含んでおり、かつ各データ線バッファ・マルチプレクサ
が各バンクのサブアレイに接続されるように前記複数の
サブアレイと前記複数のデータ線バッファ・マルチプレ
クサとを接続する複数のデータ線と、 前記第２の方向において互いに分離されて形成され、そ
れぞれ対応するデータ線バッファ・マルチプレクサに接
続されている複数のデータ入出力端子と、から成り、 前記複数のデータ線バッファ・マルチプレクサが複数の
データ入出力端子とサブアレイとの間に配置されている
ことを特徴とする半導体装置。 - 【請求項４】 第１の方向および前記第１の方向に垂直
な第２の方向に分割されて配置された複数のサブアレイ
から成り、かつ複数個のバンクに分割され、行列状に配
置された複数のメモリセルから成るメモリセルアレイ
と、 各サブアレイに対応して前記第１の方向に形成され、そ
れぞれ同一行のメモリセルに接続された複数のワード線
と、 前記各サブアレイに対応して前記第２の方向に形成さ
れ、それぞれ同一列のメモリセルに接続された複数のビ
ット線と、 前記各サブアレイに対応して形成され、かつ前記複数の
ビット線に接続され、それぞれ対応するビット線が選択
された時メモリセルから読み出された電位をセンス増幅
する複数のセンスアンプと、 前記各サブアレイに対応して前記第１の方向に形成さ
れ、それぞれ対応するサブアレイのセンスアンプに接続
され、センスアンプからのデータを転送する複数のデー
タ線と、 前記第２の方向に形成され、それぞれ各バンクのサブア
レイの一つに接続された複数のマルチプレクサと、 前記第２の方向に形成され、それぞれ対応するマルチプ
レクサに接続された複数のデータバッファと、 前記第２の方向に形成され、かつ前記複数のデータバッ
ファおよび前記複数のマルチプレクサからみて前記メモ
リセルアレイと反対側に配置され、前記複数のデータバ
ッファに接続された複数のデータ入出力端子と、 を具備することを特徴とする半導体装置。 - 【請求項５】 第１の方向あるいは第２の方向に並んで
いる複数のバンクに分割され、複数のサブアレイから成
るメモリセルアレイと、前記各バンクのサブアレイに対応して前記第１の方向に
形成され、それぞれ対応するサブアレイからのデータを
転送する複数のデータ線と、 前記第２の方向において互いに分離されて形成され、そ
れぞれ各バンクのサブアレイに接続されている複数のマ
ルチプレクサと、 前記第２の方向において互いに分離されて形成され、そ
れぞれ対応するマルチプレクサに接続されている複数の
データバッファと、 前記第２の方向において互いに分離されて形成され、そ
れぞれ対応するデータバッファに接続されている複数の
データ入出力端子と、から成り、 前記複数のマルチプレクサおよび前記複数のデータバッ
ファが前記複数のデータ入出力端子と前記複数のサブア
レイとの間に配置されていることを特徴とする半導体装
置。 - 【請求項６】 それぞれ行および列に配置された複数の
メモリセルから成り、第１の方向あるいは第２の方向に
並べられた複数のバンクに分割され、複数のサブアレイ
から成るメモリセルアレイと、 前記第１の方向に延びていて各サブアレイに対応して設
けられており、それぞれ対応するサブアレイの一行の複
数のメモリセルを共通に接続している複数のワード線
と、 前記第２の方向に延びていて各サブアレイに対応して設
けられており、それぞれ対応するサブアレイの一列の複
数のメモリセルを共通に接続している複数のビット線
と、前記各サブアレイに対応して形成され、かつ前記複数の
ビット線に接続され、それぞれ対応するビット線が選択
された時メモリセルから読み出された電位をセンス増幅
する複数のセンスアンプと、 前記第２の方向において互いに分離されて形成された複
数のマルチプレクサと、 前記第２の方向において互いに分離されて形成された複
数のデータ線バッファと、 前記第１の方向に延びている少なくともデータ線部分を
含んでおり、かつ各マルチプレクサが各バンクのサブア
レイに接続されるように前記複数のサブアレイと前記複
数のマルチプレクサとを接続する複数のデータ線と、 前記第２の方向において互いに分離されて形成され、そ
れぞれ対応するデータ線バッファに接続されている複数
のデータ入出力端子と、から成り、 前記複数のマルチプレクサおよび前記複数のデータ線バ
ッファが前記複数のデータ入出力端子と前記サブアレイ
との間に配置されていることを特徴とする半導体装置。 - 【請求項７】 第１の方向および前記第１の方向に垂直
な第２の方向に分割されて配置された複数のサブアレイ
から成り、かつ複数個のバンクに分割され、行列状に配
置された複数のメモリセルから成るメモリセルアレイ
と、 各サブアレイに対応して前記第１の方向に形成され、そ
れぞれ同一行のメモリセルに接続された複数のワード線
と、 前記各サブアレイに対応して前記第２の方向に形成さ
れ、それぞれ同一列のメモリセルに接続された複数のビ
ット線と、 前記各サブアレイに対応して前記メモリチップ上に形成
され、かつ前記複数のビット線に接続され、それぞれ対
応するビット線が選択された時メモリセルから読み出さ
れた電位をセンス増幅する複数のセンスアンプと、 前記各サブアレイに対応して前記第１の方向に形成さ
れ、それぞれ対応するサブアレイのセンスアンプに接続
され、センスアンプからのデータを転送する複数のデー
タ線と、 前記第２の方向に形成され、それぞれ各バンクのサブア
レイの一つに接続された複数のスイッチ素子と、 前記第２の方向に形成され、それぞれ対応するスイッチ
素子に接続された複数のデータ線バッファと、 前記第２の方向に形成され、かつ前記複数のデータバッ
ファおよび前記複数のスイッチ素子からみて前記メモリ
セルアレイと反対側に配置され、前記複数のデータバッ
ファに接続された複数のデータ入出力端子と、 を具備することを特徴とする半導体装置。 - 【請求項８】 第１の方向あるいは第２の方向に並んで
いる複数のバンクに分割され、複数のサブアレイから成
るメモリセルアレイと、前記各バンクのサブアレイに対応して前記第１の方向に
形成され、それぞれ対応するサブアレイからのデータを
転送する複数のデータ線と、 前記第２の方向において互いに分離されて形成され、そ
れぞれ各バンクのサブアレイに接続されている複数のス
イッチ素子と、 前記第２の方向において互いに分離されて形成され、そ
れぞれ対応するスイッチ素子に接続されている複数のデ
ータバッファと、 前記第２の方向において互いに分離されて形成され、そ
れぞれ対応するデータバッファに接続されている複数の
データ入出力端子と、から成り、 前記複数のスイッチ素子および前記複数のデータバッフ
ァが前記複数のデータ入出力端子と前記複数のサブアレ
イとの間に配置されていることを特徴とする半導体装
置。 - 【請求項９】 それぞれ行および列に配置された複数の
メモリセルから成り、第１の方向あるいは第２の方向に
並べられた複数のバンクに分割され、複数のサブアレイ
から成るメモリセルアレイと、 前記第１の方向に延びていて各サブアレイに対応して設
けられており、それぞれ対応するサブアレイの一行の複
数のメモリセルを共通に接続している複数のワード線
と、 前記第２の方向に延びていて各サブアレイに対応して設
けられており、それぞれ対応するサブアレイの一列の複
数のメモリセルを共通に接続している複数のビット線
と、前記各サブアレイに対応して形成され、かつ前記複数の
ビット線に接続され、それぞれ対応するビット線が選択
された時メモリセルから読み出された電位をセンス増幅
する複数のセンスアンプと、 前記第２の方向において互いに分離されて形成された複
数のスイッチ素子と、 前記第２の方向において互いに分離されて形成された複
数のデータ線バッファと、 前記第１の方向に延びている少なくともデータ線部分を
含んでおり、かつ各スイッチ素子が各バンクのサブアレ
イに接続されるように前記複数のサブアレイと前記複数
のスイッチ素子とを接続する複数のデータ線と、 前記第２の方向において互いに分離されて形成され、そ
れぞれ対応するデータ線バッファに接続されている複数
のデータ入出力端子と、から成り、 前記複数のスイッチ素子および前記複数のデータ線バッ
ファが前記複数のデータ入出力端子と前記複数のサブア
レイとの間に配置されていることを特徴とする半導体装
置。 - 【請求項１０】 第１の方向および前記第１の方向に垂
直な第２の方向に分割されて配置された複数のサブアレ
イから成り、かつ複数個のバンクに分割され、行列状に
配置された複数のメモリセルから成るメモリセルアレイ
と、 各サブアレイに対応して前記第１の方向に形成され、そ
れぞれ同一行のメモリセルに接続された複数のワード線
と、 前記各サブアレイに対応して前記第２の方向に形成さ
れ、それぞれ同一列のメモリセルに接続された複数のビ
ット線と、 前記各サブアレイに対応して形成され、かつ前記複数の
ビット線に接続され、それぞれ対応するビット線が選択
された時メモリセルから読み出された電位をセンス増幅
する複数のセンスアンプと、 前記各サブアレイに対応して前記第１の方向に形成さ
れ、それぞれ対応するサブアレイのセンスアンプに接続
され、センスアンプからのデータを転送する複数のデー
タ線と、 前記第２の方向に形成され、それぞれ各バンクのサブア
レイの一つに接続された複数のマルチプレクサと、 前記第２の方向に形成され、それぞれ対応するマルチプ
レクサに接続された複数のデータ線バッファと、を具備
することを特徴とする半導体装置。 - 【請求項１１】 第１の方向あるいは第２の方向に並ん
でいる複数のバンクに分割され、複数のサブアレイから
成るメモリセルアレイと、前記各バンクのサブアレイに対応して前記第１の方向に
形成され、それぞれ対応するサブアレイからのデータを
転送する複数のデータ線と、 前記第２の方向において互いに分離されて形成され、そ
れぞれ各バンクのサブアレイに接続されている複数のマ
ルチプレクサと、 前記第２の方向において互いに分離されて形成され、そ
れぞれ対応するマルチプレクサに接続されている複数の
データ線バッファと、から成り、 前記複数のマルチプレクサが前記複数のデータ線バッフ
ァと前記複数のサブアレイとの間に配置されていること
を特徴とする半導体装置。 - 【請求項１２】 それぞれ行および列に配置された複数
のメモリセルから成り、第１の方向あるいは第２の方向
に並べられた複数のバンクに分割され、複数のサブアレ
イから成るメモリセルアレイと、 前記第１の方向に延びていて各サブアレイに対応して設
けられており、それぞれ対応するサブアレイの一行の複
数のメモリセルを共通に接続している複数のワード線
と、 前記第２の方向に延びていて各サブアレイに対応して設
けられており、それぞれ対応するサブアレイの一列の複
数のメモリセルを共通に接続している複数のビット線
と、前記各サブアレイに対応して形成され、かつ前記複数の
ビット線に接続され、それぞれ対応するビット線が選択
された時メモリセルから読み出された電位をセンス増幅
する複数のセンスアンプと、 前記第２の方向において互いに分離されて形成された複
数のマルチプレクサと、 前記第２の方向において互いに分離されて形成された複
数のデータ線バッファと、 前記第１の方向に延びている少なくともデータ線部分を
含んでおり、かつ各マルチプレクサが各バンクのサブア
レイに接続されるように前記複数のサブアレイと前記複
数のマルチプレクサとを接続する複数のデータ線と、か
ら成り、 前記複数のマルチプレクサが前記複数のデータ線バッフ
ァと前記複数のサブアレイとの間に配置されていること
を特徴とする半導体装置。 - 【請求項１３】 第１の方向および前記第１の方向に垂
直な第２の方向に分割されて配置された複数のサブアレ
イから成り、かつ複数個のバンクに分割され、行列状に
配置された複数のメモリセルから成るメモリセルアレイ
と、 各サブアレイに対応して前記第１の方向に形成され、そ
れぞれ同一行のメモリセルに接続された複数のワード線
と、 前記各サブアレイに対応して前記第２の方向に形成さ
れ、それぞれ同一列のメモリセルに接続された複数のビ
ット線と、 前記各サブアレイに対応して形成され、かつ前記複数の
ビット線に接続され、それぞれ対応するビット線が選択
された時メモリセルから読み出された電位をセンス増幅
する複数のセンスアンプと、 前記各サブアレイに対応して前記第１の方向に形成さ
れ、それぞれ対応するサブアレイのセンスアンプに接続
され、センスアンプからのデータを転送する複数のデー
タ線と、 前記第２の方向に形成され、それぞれ各バンクのサブア
レイの一つに接続された複数のスイッチ素子と、 前記第２の方向に形成され、それぞれ対応するスイッチ
素子に接続された複数のデータ線バッファと、 を具備することを特徴とする半導体装置。 - 【請求項１４】 第１の方向あるいは第２の方向に並ん
でいる複数のバンクに分割され、複数のサブアレイから
成るメモリセルアレイと、前記各バンクのサブアレイに対応して前記第１の方向に
形成され、それぞれ対応するサブアレイからのデータを
転送する複数のデータ線と、 前記第２の方向において互いに分離されて形成され、そ
れぞれ各バンクのサブアレイに接続されている複数のス
イッチ素子と、 前記第２の方向において互いに分離されて形成され、そ
れぞれ対応するスイッチ素子に接続されている複数のデ
ータ線バッファと、から成り、 前記複数のスイッチ素子が前記複数のデータ線バッファ
と前記複数のサブアレイとの間に配置されていることを
特徴とする半導体装置。 - 【請求項１５】 それぞれ行および列に配置された複数
のメモリセルから成り、第１の方向あるいは第２の方向
に並べられた複数のバンクに分割され、複数のサブアレ
イから成るメモリセルアレイと、 前記第１の方向に延びていて各サブアレイに対応して設
けられており、それぞれ対応するサブアレイの一行の複
数のメモリセルを共通に接続している複数のワード線
と、 前記第２の方向に延びていて各サブアレイに対応して設
けられており、それぞれ対応するサブアレイの一列の複
数のメモリセルを共通に接続している複数のビット線
と、前記各サブアレイに対応して形成され、かつ前記複数の
ビット線に接続され、それぞれ対応するビット線が選択
された時メモリセルから読み出された電位をセンス増幅
する複数のセンスアンプと、 前記第２の方向において互いに分離されて形成された複
数のスイッチ素子と、前記第２の方向において互いに分
離されて形成された複数のデータ線バッファと、 前記第１の方向に延びている少なくともデータ線部分を
含んでおり、かつ各スイッチ素子が各バンクのサブアレ
イに接続されるように前記複数のサブアレイと前記複数
のスイッチ素子とを接続する複数のデータ線と、から成
り、 前記複数のスイッチ素子が前記複数のデータ線バッファ
と前記複数のサブアレイとの間に配置されていることを
特徴とする半導体装置。 - 【請求項１６】 前記複数のバンクは前記第２の方向に
並んでいることを特徴とする請求項１乃至１５のいずれ
か１項に記載の半導体装置。 - 【請求項１７】 前記複数のバンクは前記第１の方向に
並んでいることを特徴とする請求項１乃至１５のいずれ
か１項に記載の半導体装置。 - 【請求項１８】 前記複数のデータ線のうち、前記複数
のサブアレイのうちの前記複数のデータ入出力端子から
遠いほうのサブアレイに対して設けられたデータ線は前
記複数のデータ入出力端子に近いほうのサブアレイ上を
通過していることを特徴とする請求項１乃至９のいずれ
か１項に記載の半導体装置。 - 【請求項１９】 前記複数のサブアレイのうちの前記複
数のデータ入出力端子から遠いほうのサブアレイに対し
て設けられた、前記複数のデータ線のうちのデータ線の
寸法は前記複数のデータ入出力端子に近いほうのサブア
レイに対して設けられたデータ線の寸法よりも大きいこ
とを特徴とする請求項１乃至９のいずれか１項に記載の
半導体装置。 - 【請求項２０】 前記第１の方向に延びていて、それぞ
れ前記複数のサブアレイのうちの一つのサブアレイの一
行の複数のメモリセルを共通に接続している複数のワー
ド線と、 前記第２の方向に延びていて、それぞれ前記複数のサブ
アレイのうちの一つのサブアレイの一列の複数のメモリ
セルを共通に接続している複数のビット線と、 前記複数のビット線の電位をセンス増幅する複数のセン
スアンプと をさらに有する請求項２、５、８、１１、１
４のいずれか１項に記載の半導体装置。 - 【請求項２１】 前記複数のデータ線のうち、前記複数
のサブアレイのうちの前記複数のデータ線バッファから
遠いほうのサブアレイに対して設けられたデータ線は前
記複数のデータ線バッファに近いほうのサブアレイ上を
通過していることを特徴とする請求項１０乃至１５のい
ずれか１項に記載の半導体装置。 - 【請求項２２】 前記複数のデータ線のうち、前記複数
のサブアレイのうちの前記複数のデータ線バッファから
遠いほうのサブアレイに対して設けられたデータ線の寸
法は前記複数のデータ線バッファに近いほうのサブアレ
イに対して設けられたデータ線の寸法よりも大きいこと
を特徴とする請求項１０乃至１５のいずれか１項に記載
の半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22761494A JP3421441B2 (ja) | 1994-09-22 | 1994-09-22 | ダイナミック型メモリ |
| US08/530,725 US5712827A (en) | 1994-09-22 | 1995-09-19 | Dynamic type memory |
| KR1019950031150A KR100226596B1 (ko) | 1994-09-22 | 1995-09-21 | 다이나믹형 메모리 |
| CN95118657A CN1096679C (zh) | 1994-09-22 | 1995-09-22 | 动态存储器 |
| TW084111416A TW275712B (ja) | 1994-09-22 | 1995-10-28 | |
| US09/493,001 USRE37427E1 (en) | 1994-09-22 | 2000-01-27 | Dynamic type memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22761494A JP3421441B2 (ja) | 1994-09-22 | 1994-09-22 | ダイナミック型メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0896570A JPH0896570A (ja) | 1996-04-12 |
| JP3421441B2 true JP3421441B2 (ja) | 2003-06-30 |
Family
ID=16863701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22761494A Expired - Lifetime JP3421441B2 (ja) | 1994-09-22 | 1994-09-22 | ダイナミック型メモリ |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5712827A (ja) |
| JP (1) | JP3421441B2 (ja) |
| KR (1) | KR100226596B1 (ja) |
| CN (1) | CN1096679C (ja) |
| TW (1) | TW275712B (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3421441B2 (ja) * | 1994-09-22 | 2003-06-30 | 東芝マイクロエレクトロニクス株式会社 | ダイナミック型メモリ |
| KR100203145B1 (ko) * | 1996-06-29 | 1999-06-15 | 김영환 | 반도체 메모리 소자의 뱅크 분산 방법 |
| EP0818787A3 (en) * | 1996-07-11 | 1999-08-25 | Texas Instruments Inc. | Improvements in or relating to semiconductor devices |
| US6044433A (en) * | 1996-08-09 | 2000-03-28 | Micron Technology, Inc. | DRAM cache |
| JP3310174B2 (ja) * | 1996-08-19 | 2002-07-29 | 東芝マイクロエレクトロニクス株式会社 | 半導体集積回路 |
| JP3280867B2 (ja) * | 1996-10-03 | 2002-05-13 | シャープ株式会社 | 半導体記憶装置 |
| JP3557114B2 (ja) * | 1998-12-22 | 2004-08-25 | 株式会社東芝 | 半導体記憶装置 |
| KR100328726B1 (ko) * | 1999-04-29 | 2002-03-20 | 한탁돈 | 메모리 엑세스 시스템 및 그 제어방법 |
| US6404694B2 (en) | 1999-08-16 | 2002-06-11 | Hitachi, Ltd. | Semiconductor memory device with address comparing functions |
| KR100314129B1 (ko) * | 1999-09-13 | 2001-11-15 | 윤종용 | 데이터 입출력 라인의 부하를 줄이는 뱅크 구성방법 및 데이터입출력 라인 배치방법으로 구현된 반도체 메모리 장치 |
| KR100335493B1 (ko) * | 1999-10-27 | 2002-05-04 | 윤종용 | 데이터 라인 센스앰프부의 센싱 효율을 균일하게 하는 반도체 메모리장치 |
| KR100380409B1 (ko) * | 2001-01-18 | 2003-04-11 | 삼성전자주식회사 | 반도체 메모리 소자의 패드배열구조 및 그의 구동방법 |
| JP2003338175A (ja) * | 2002-05-20 | 2003-11-28 | Mitsubishi Electric Corp | 半導体回路装置 |
| DE102004013055B4 (de) * | 2003-03-15 | 2008-12-04 | Samsung Electronics Co., Ltd., Suwon | Halbleiterspeicherbaustein mit Datenleitungsabtastverstärker |
| KR100546321B1 (ko) * | 2003-03-15 | 2006-01-26 | 삼성전자주식회사 | 데이터 라인 상에 전압 감지 증폭기와 전류 감지 증폭기를갖는 멀티 뱅크 메모리 장치 |
| JP4534132B2 (ja) * | 2004-06-29 | 2010-09-01 | エルピーダメモリ株式会社 | 積層型半導体メモリ装置 |
| US7405957B2 (en) * | 2005-12-28 | 2008-07-29 | Infineon Technologies Ag | Edge pad architecture for semiconductor memory |
| KR100745374B1 (ko) * | 2006-02-21 | 2007-08-02 | 삼성전자주식회사 | 멀티포트 반도체 메모리 장치 및 그에 따른 신호 입출력방법 |
| JP4693656B2 (ja) * | 2006-03-06 | 2011-06-01 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP4843336B2 (ja) * | 2006-03-06 | 2011-12-21 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2009009633A (ja) * | 2007-06-27 | 2009-01-15 | Elpida Memory Inc | 半導体記憶装置 |
| CN102332287B (zh) * | 2011-07-15 | 2013-09-18 | 北京兆易创新科技股份有限公司 | 存储器电路及应用所述存储器电路进行数据读取的方法 |
| CN102332296B (zh) * | 2011-07-15 | 2013-06-26 | 北京兆易创新科技股份有限公司 | 一种存储器电路的数据读取及数据写入方法 |
| KR101995950B1 (ko) * | 2012-05-03 | 2019-07-03 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그의 구동 방법 |
| WO2019132994A1 (en) * | 2017-12-29 | 2019-07-04 | Intel Corporation | Memory arrays |
| US12014788B2 (en) * | 2022-04-29 | 2024-06-18 | Changxin Memory Technologies, Inc. | Memory array detection circuit and detection method, and memory |
| CN116386687B (zh) * | 2023-04-07 | 2024-03-19 | 北京大学 | 一种平衡电压降影响的存储器阵列 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5027326A (en) * | 1988-11-10 | 1991-06-25 | Dallas Semiconductor Corporation | Self-timed sequential access multiport memory |
| US5126973A (en) * | 1990-02-14 | 1992-06-30 | Texas Instruments Incorporated | Redundancy scheme for eliminating defects in a memory device |
| US5459693A (en) * | 1990-06-14 | 1995-10-17 | Creative Integrated Systems, Inc. | Very large scale integrated planar read only memory |
| US5204841A (en) * | 1990-07-27 | 1993-04-20 | International Business Machines Corporation | Virtual multi-port RAM |
| US5251178A (en) * | 1991-03-06 | 1993-10-05 | Childers Jimmie D | Low-power integrated circuit memory |
| US5377144A (en) * | 1993-07-27 | 1994-12-27 | Texas Instruments Inc. | Memory array reconfiguration for testing |
| JP3421441B2 (ja) * | 1994-09-22 | 2003-06-30 | 東芝マイクロエレクトロニクス株式会社 | ダイナミック型メモリ |
| US5519655A (en) * | 1994-09-29 | 1996-05-21 | Texas Instruments Incorporated | Memory architecture using new power saving row decode implementation |
| JP3825862B2 (ja) * | 1997-02-27 | 2006-09-27 | 株式会社ルネサステクノロジ | 同期型ダイナミック型半導体記憶装置 |
-
1994
- 1994-09-22 JP JP22761494A patent/JP3421441B2/ja not_active Expired - Lifetime
-
1995
- 1995-09-19 US US08/530,725 patent/US5712827A/en not_active Ceased
- 1995-09-21 KR KR1019950031150A patent/KR100226596B1/ko not_active IP Right Cessation
- 1995-09-22 CN CN95118657A patent/CN1096679C/zh not_active Expired - Lifetime
- 1995-10-28 TW TW084111416A patent/TW275712B/zh not_active IP Right Cessation
-
2000
- 2000-01-27 US US09/493,001 patent/USRE37427E1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0896570A (ja) | 1996-04-12 |
| TW275712B (ja) | 1996-05-11 |
| CN1144385A (zh) | 1997-03-05 |
| CN1096679C (zh) | 2002-12-18 |
| US5712827A (en) | 1998-01-27 |
| USRE37427E1 (en) | 2001-10-30 |
| KR100226596B1 (ko) | 1999-10-15 |
| KR960012007A (ko) | 1996-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3421441B2 (ja) | ダイナミック型メモリ | |
| JP3135795B2 (ja) | ダイナミック型メモリ | |
| US6862229B2 (en) | Physically alternating sense amplifier activation | |
| US5588130A (en) | Semiconductor memory device for simple cache system | |
| US5226139A (en) | Semiconductor memory device with a built-in cache memory and operating method thereof | |
| US5509132A (en) | Semiconductor memory device having an SRAM as a cache memory integrated on the same chip and operating method thereof | |
| US6075728A (en) | Semiconductor memory device accessible at high speed | |
| US7359252B2 (en) | Memory data bus structure and method of transferring information with plural memory banks | |
| JP2003178580A (ja) | 半導体メモリ装置及びこれを利用したメモリシステム | |
| US6779074B2 (en) | Memory device having different burst order addressing for read and write operations | |
| US5940315A (en) | Strapped wordline architecture for semiconductor memory | |
| US5657265A (en) | Semiconductor memory device having circuit array structure for fast operation | |
| JPH08297966A (ja) | マルチバンク構造のメモリセルアレイ | |
| US5923594A (en) | Method and apparatus for coupling data from a memory device using a single ended read data path | |
| KR19990083157A (ko) | 반도체 메모리 장치와 불량 메모리 셀 구제 방법 | |
| JPS6350998A (ja) | 半導体記憶装置 | |
| JP3278646B2 (ja) | 半導体装置 | |
| JPH11204749A (ja) | 半導体装置 | |
| JP2799042B2 (ja) | 半導体記憶装置 | |
| JP3222545B2 (ja) | 半導体記憶装置 | |
| US6501670B1 (en) | High speed memory architecture and busing | |
| JP3157666B2 (ja) | 半導体メモリ | |
| US20050038966A1 (en) | Memory arrangement | |
| JPH06162762A (ja) | 半導体記憶装置 | |
| JPH07282583A (ja) | 半導体メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030408 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |