CN102332287B - 存储器电路及应用所述存储器电路进行数据读取的方法 - Google Patents
存储器电路及应用所述存储器电路进行数据读取的方法 Download PDFInfo
- Publication number
- CN102332287B CN102332287B CN201110199226.5A CN201110199226A CN102332287B CN 102332287 B CN102332287 B CN 102332287B CN 201110199226 A CN201110199226 A CN 201110199226A CN 102332287 B CN102332287 B CN 102332287B
- Authority
- CN
- China
- Prior art keywords
- circuit
- group
- read
- bit line
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 230000006870 function Effects 0.000 claims description 75
- 230000005540 biological transmission Effects 0.000 claims description 14
- 210000000352 storage cell Anatomy 0.000 claims description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 238000003491 array Methods 0.000 abstract description 19
- 230000003321 amplification Effects 0.000 abstract description 14
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 14
- 230000003068 static effect Effects 0.000 abstract description 8
- 230000000295 complement effect Effects 0.000 description 18
- 239000004065 semiconductor Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 210000004027 cell Anatomy 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 230000011218 segmentation Effects 0.000 description 5
- 108010032595 Antibody Binding Sites Proteins 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005039 memory span Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000008447 perception Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
本发明提供了一种存储器电路以及一种应用所述存储器电路进行数据读取的方法，其中，所述存储器电路包括与控制电路连接的全局存储阵列，所述全局存储阵列包括：全局放大电路；至少一个段存储阵列，以及，与各段存储阵列连接的段放大电路及段选通电路；所述段存储阵列中包括至少一个组存储阵列，以及，与各组存储阵列连接的组放大电路及组选通电路；所述控制电路包括读写控制单元，用于产生读写控制信号，并依据所述读写控制信号连接所述全局存储阵列进行数据读写操作。本发明可以在实现静态存储器电路功能的基础上，尽可能小地减少面积。
Description
技术领域
本发明涉及存储器的技术领域，特别是涉及一种存储器电路以及一种应用所述存储器电路进行数据读取的方法。
背景技术
基于传统六晶体管（6T）存储单元的静态RAM存储器块一直是许多嵌入式设计中的开发利器，因为这种存储器结构非常适合主流的CMOS工艺流程，不需要增添任何额外的工艺步骤。
一般而言，基本交织耦合锁存器和有源负载单元组成了6T存储单元，这种单元可以用于容量从数位到几兆位的存储器阵列。经过精心设计的这种存储器阵列可以满足许多不同的性能要求，具体要求取决于设计师是否选用针对高性能或低功率优化过的CMOS工艺。高性能工艺生产的SRAM块的存取时间在130nm工艺时可以轻松低于5ns，而低功率工艺生产的存储器块的存取时间一般要大于10ns。
存储单元的静态特性使所需的辅助电路很少，只需要地址译码和使能信号就可以设计出解码器、检测电路和时序电路。
随着一代代更先进工艺节点的发展，器件的特征尺寸越来越小，使用传统六晶体管存储单元制造的静态RAM可以提供越来越短的存取时间和越来越小的单元尺寸，但漏电流和对软故障的敏感性却呈上升趋势，设计师必须增加额外电路来减小漏电流，并提供故障检测和纠正机制来“擦除”存储器的软故障。
然而，用来组成锁存器和高性能负载的六晶体管导致6T单元尺寸很大，从而极大地限制了可在存储器阵列中实现的存储容量。这种限制的主因是存储器块消耗的面积以及由于用于实现芯片设计的技术工艺节点导致的单元漏电。随着存储器阵列的总面积占整个芯片面积的比率增加，芯片尺寸和成本也越来越大。
因此，目前需要本领域技术人员迫切解决的一个技术问题就是：如何在实现静态存储器电路功能的基础上，尽可能小地减少面积。
发明内容
本发明所要解决的技术问题是提供一种存储器电路以及一种应用所述存储器电路进行数据读取的方法，用以在实现静态存储器电路功能的基础上，尽可能小地减少面积。
为了解决上述问题，本发明公开了一种存储器电路，包括与控制电路连接的全局存储阵列，所述全局存储阵列包括：
全局放大电路；
至少一个段存储阵列，以及，与各段存储阵列连接的段放大电路及段选通电路；
所述段存储阵列中包括至少一个组存储阵列，以及，与各组存储阵列连接的组放大电路及组选通电路；
所述全局放大电路通过全局位线与段放大电路及段选通电路连接，并且，所述全局放大电路中具有与所述全局位线连接的内部位线；所述段放大电路及段选通电路通过段位线与组放大电路及组选通电路连接；所述组放大电路及组选通电路通过组位线与组存储阵列中的存储单元连接；
所述控制电路包括读写控制单元，用于产生读写控制信号，并依据所述读写控制信号连接所述全局存储阵列进行数据读写操作；
其中，所述全局存储阵列还包括：
与控制电路连接的控制信号缓冲器电路，所述控制信号缓冲器电路还与组放大电路及组选通电路、段放大电路及段选通电路、全局放大电路连接；
所述控制电路输出的读写控制信号发送至所述控制信号缓冲器电路，所述控制信号缓冲器电路依据读写控制信号相应连接组放大电路、组选通电路、段放大电路、段选通电路或全局放大电路执行对应操作。
优选的，所述全局存储阵列还包括：
与控制信号缓冲器电路连接的字线选中单元，所述控制信号缓冲器电路依据相应的读写控制信号连接字线选中单元打开指定地址的字线。
优选的，所述全局存储阵列还包括：
与控制信号缓冲器电路连接的预充电控制单元，所述控制信号缓冲器电路依据相应的读写控制信号连接预充电控制单元对组位线、段位线和全局位线进行预充电或者关闭预充电。
优选的，所述存储器电路还包括：
所述控制电路还包括刷新控制单元，用于输出刷新控制信号，并依据所述刷新控制信号连接刷新电路；
与全局存储阵列和控制电路连接的刷新电路，用于依据控制电路发送的刷新控制信号，控制所述全局存储阵列的刷新操作。
优选的，所述的存储器电路，还包括：
与控制电路输入端连接的输入控制处理电路：用于处理地址解析和端口读写信号；
控制电路还包括信号生成单元，用于依据解析获得的地址信息以及端口读写信号生成读写控制信号，所述读写控制信号包括：数据读写端口读信号以及数据读写端口写信号：
与控制电路连接的数据读写端口输出电路：用于提供数据读写端口的数据输出，所述数据为控制电路依据地址信息和数据读写端口读信号从所述全局存储阵列中读出的相应数据；
与控制电路连接的数据读写端口输入电路：用于接收需要写入全局存储阵列的数据；
所述控制电路依据地址信息和数据读写端口写信号向所述全局存储阵列写入该数据。
优选的，所述端口读写信号还包括功能输出端口读信号，所述存储器电路还包括：
与控制电路连接的共用传送总线和控制线：用于向功能输出端口输出电路传送数据；
功能输出端口输出电路：用于提供功能输出端口数据输出，所述数据为控制电路依据地址信息和功能输出端口读信号从所述全局存储阵列中读出的相应数据。
优选的，所述组放大电路及组选通电路位于组存储阵列的两侧。
优选的，所述存储器包括左右两部分版图，左右两部分版图的结构和存储容量相同。
优选的，所述存储器为用于WQVGA驱动器芯片的存储器，所述存储单元为2晶体管2T动态存储单元。
本发明还公开了一种应用所述存储器电路进行数据读取方法，包括：
步骤110：依据当前需要从功能输出端口读出的总数据量，以及，每次从全局存储阵列读出的数据量，产生N个功能输出端口读信号，所述N为正整数；
步骤220：针对每个功能输出端口读信号执行以下读操作步骤：
子步骤S11、打开需要读取的组存储阵列中的字线（WL），在组位线（zBL）和组位线反（zBL_B）之间形成组位线电压差（d_zbl）；
子步骤S12、打开组放大电路，将所述组位线电压差（d_zbl）放大至预置电压值；
子步骤S13、打开组选通电路，选通所述组位线与段位线之间的连接，在段位线（dBL）和段位线反（dBL_B）之间形成段位线电压差（d_dbl）；
子步骤S14、打开段放大电路，将段位线电压差（d_dbl）放大至预置电压值；
子步骤S15、关闭组选通电路，切断所述组位线与段位线之间的连接；
子步骤S16、关闭所述组放大电路和打开的字线（WL）；
子步骤S17、打开段选通电路，选通所述段位线与全局位线之间的连接，在全局位线（gBL）和全局位线反（gBL_B）之间形成全局位线电压差（d_gbl）；同时，选通所述全局位线和内部位线之间的连接，在内部位线（sBL）和内部位线反（sBL_B）之间也形成内部位线电压差（d_sbl）；
子步骤S18、打开全局放大电路，将内部位线电压差放大（d_sbl）；
子步骤S19、关闭段选通电路，切断所述段位线与全局位线之间的连接，以及，所述全局位线和内部位线之间的连接；
子步骤S20、关闭段放大电路；
子步骤S21、在所述内部位线电压差（d_sbl）放大至预置电压值后，输出当次读出的数据；
步骤330：依据所述每次从全局存储阵列读出的数据量，以及，一次所能传送的数据量，产生M个功能输出端口传送信号，分M次将每次从全局存储阵列读出的数据传送到功能输出端口，所述M为正整数。
优选的，所述的方法，还包括：
步骤440：若传送到功能输出端口的数据满足当前需要从功能输出端口读出的总数据量的大小，则发出功能输出端口操作控制信号。
优选的，所述针对每个功能输出端口读信号执行的读操作步骤还包括：
在打开字线之前关闭对组位线、段位线和全局位线的预充电操作；
以及，
在关闭段选通电路后，对组位线、段位线和全局位线开启预充电操作。
优选的，所述针对每个功能输出端口读信号执行的读操作步骤还包括：
在输出当次读出的数据后，关闭全局放大电路；
在关闭全局放大电路后，依据控制电路产生的开启预充信号（PRC），对全局放大电路的内部位线开启预充电操作。
优选的，在所述全局存储阵列中的存储单元为动态存储单元时，所述针对每个功能输出端口读信号执行的读操作步骤还包括：
在组位线电压差（d_zbl）达到预置电压值后，将原始数据回写至存储单元中。
优选的，所述存储器为WQVGA驱动器芯片的存储器，包括左右两部分版图，左右两部分版图的结构和存储容量相同；所述预置电压值为电源电压VDD，所述功能输出端口为显示输出端口，所述功能输出端口操作控制信号为输出至屏幕显示的信号。
优选的，所述功能输出端口的数据输出总线为4320位，左右两部分版图分别、同时输出2160位；当采用18位的共用传送总线时，对于每部分版图而言，当前需要读出总数据量的大小为2160位，每次从全局存储阵列读出的数据量大小为108位，所述N通过以下方式计算获得：
N=2160÷108=20；
所述M通过以下方式计算获得：
M=108÷18=6。
与现有技术相比，本发明具有以下优点：
本发明通过在存储器电路中采用全局存储阵列，所述全局存储阵列采用多级分段的方式，分成组存储阵列和段存储阵列，段存储阵列中包括组存储阵列及组放大选通电路；全局存储阵列包括段存储阵列、段放大选通电路及全局放大电路。全局放大电路通过全局位线与段放大选通电路连接，段放大选通电路通过段位线与组放大选通电路连接，组放大选通电路通过组位线与组存储阵列中的存储单元连接，通过这种多级分段的方式，这种布局能使存储器占用面积较小。
基于这种存储器电路中全局存储阵列的多级分段结构，数据读取需要采用三级放大（组放大——段放大——全局放大）的方式进行，由于每次只需针对当次选择的位线（组位线、段位线、全局位线或内部位线）进行操作，从而有效减少了电压摆幅；再者，相对于传统的SRAM结构而言，本发明实施例中所采用的全局存储阵列结构可以大大减少位线上连接的MOS管数量，从而还可以减小位线的电容负载；由于位线电压摆幅的降低以及位线负载的减小，故可降低功耗并提高读写速度。
附图说明
图1是本发明的一种存储器电路实施例1的结构图；
图2是本发明的一种存储器电路实施例2的结构图；
图3是采用本发明的存储器电路进行数据读取的方法流程图；
图4是本发明的一种全局存储阵列的示意图；
图5是本发明中功能输出端口读出操作的波形示意图；
图6是本发明中读操作的波形示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
本发明实施例的核心构思之一在于，创造性地设计出一种全局存储阵列，所述全局存储阵列采用多级分段的方式，分成组存储阵列和段存储阵列，段存储阵列中包括组存储阵列及组放大选通电路；全局存储阵列包括段存储阵列、段放大选通电路及全局放大电路。全局放大电路通过全局位线与段放大选通电路连接，段放大选通电路通过段位线与组放大选通电路连接，组放大选通电路通过组位线与组存储阵列中的存储单元连接，通过这种多级分段的方式，可以有效减小存储器面积。并且，基于这种存储器电路中全局存储阵列的多级分段结构，数据读取采用三级放大（组放大——段放大——全局放大）的方式进行，由于每次只需针对当次选择的位线（组位线、段位线、全局位线或内部位线）进行操作，从而有效减少了电压摆幅和位线的电容负载，从而达到降低功耗并提高读写速度的目的。
参考图1，示出了本发明的一种存储器电路实施例1的结构图，针对实际应用，所述存储器电路在版图布局上可以分为左右两部分，左右两部分的结构和存储容量相同，在每部分版图中，可以设置与控制电路11连接的全局存储阵列12，所述全局存储阵列12具体可以包括：
全局放大电路121；
至少一个段存储阵列122，以及，与各段存储阵列122连接的段放大电路123及段选通电路124；
所述段存储阵列122中包括至少一个组存储阵列221，以及，与各组存储阵列221连接的组放大电路222及组选通电路223；
所述全局放大电路121通过全局位线（图中未示出）与段放大电路123及段选通电路124连接，并且，所述全局放大电路121中具有与所述全局位线连接的内部位线（图中未示出）；所述段放大电路123及段选通电路124通过段位线（图中未示出）与组放大电路222及组选通电路223连接；所述组放大电路222及组选通电路223通过组位线（图中未示出）与组存储阵列221中的存储单元连接；
所述控制电路11包括读写控制单元，用于产生读写控制信号，并依据所述读写控制信号连接所述全局存储阵列12进行数据读写操作。
在本发明实施例中，所述存储阵列即存储单元阵列，所述存储阵列由许多存储单元（cell）排列而成，每个存储单元能存放l位二值代码（0或1），每一个或一组存储单元有一个对应的地址代码。存储阵列中的每个存储单元都与其它单元在行和列上共享电学连接，其中垂直方向的连线称为“字线”（WL），而水平方向的数据流入和流出存储单元的连线称为“位线”（BL）。通过输入的地址可选择特定的字线和位线，字线和位线的交叉处就是被选中的存储单元，每一个存储单元都是按这种方法被唯一选中，然后再对其进行读写操作。
为进一步减少存储器所占面积，在具体实现中，所述组放大电路222及组选通电路223可以设置在组存储阵列221的两侧。
在本发明的一种优选实施例中，所述全局存储阵列12还可以包括：
与控制电路11连接的控制信号缓冲器电路，所述控制信号缓冲器电路还与组放大电路及组选通电路、段放大电路及段选通电路、全局放大电路连接；
所述控制电路11输出的读写控制信号发送至所述控制信号缓冲器电路，所述控制信号缓冲器电路依据读写控制信号相应连接组放大电路、组选通电路、段放大电路、段选通电路或全局放大电路执行对应操作。
例如，若控制电路输出组放大电路的打开控制信号至控制信号缓冲器电路，则所述控制信号缓冲器电路将依据该控制信号连接组放大电路，由所述组放大电路执行组位线电压差的放大操作；
或者，若控制电路输出组选通电路的打开控制信号至控制信号缓冲器电路，则所述控制信号缓冲器电路将依据该控制信号连接组选通电路，由所述组选通电路执行组位线和段位线的选通操作；
或者，若控制电路输出段放大电路的打开控制信号至控制信号缓冲器电路，则所述控制信号缓冲器电路将依据该控制信号连接段放大电路，由所述段放大电路执行段位线电压差的放大操作；
或者，若控制电路输出段选通电路的打开控制信号至控制信号缓冲器电路，则所述控制信号缓冲器电路将依据该控制信号连接段选通电路，由所述段选通电路执行段位线与全局位线选通操作；以及，全局位线与内部位线的选通操作；
或者，若控制电路输出全局放大电路的打开控制信号至控制信号缓冲器电路，则所述控制信号缓冲器电路将依据该控制信号连接全局放大电路，由所述全局放大电路执行内部位线电压差的放大操作；
或者，若控制电路输出组放大电路的关闭控制信号至控制信号缓冲器电路，则所述控制信号缓冲器电路将依据该控制信号关闭组放大电路，停止执行组位线电压差的放大操作；
或者，若控制电路输出组选通电路的关闭控制信号至控制信号缓冲器电路，则所述控制信号缓冲器电路将依据该控制信号关闭组选通电路，切断组位线和段位线的连接；
或者，若控制电路输出段放大电路的关闭控制信号至控制信号缓冲器电路，则所述控制信号缓冲器电路将依据该控制信号关闭段放大电路，停止执行段位线电压差的放大操作；
或者，若控制电路输出段选通电路的关闭控制信号至控制信号缓冲器电路，则所述控制信号缓冲器电路将依据该控制信号关闭段选通电路，切断段位线与全局位线的连接；以及，全局位线与内部位线的连接。
在本发明的一种优选实施例中，所述全局存储阵列12还可以包括：
与控制信号缓冲器电路连接的字线选中单元，所述控制信号缓冲器电路依据相应的读写控制信号连接字线选中单元打开指定地址的字线。
例如，控制电路输出字线选中的控制信号至控制信号缓冲器电路，控制信号缓冲器电路连接字线选中单元，由所述字线选中单元打开指定地址的字线。
为更好地实现静态存储器的读写功能，所述全局存储阵列12还可以包括：
与控制信号缓冲器电路连接的预充电控制单元，所述控制信号缓冲器电路依据相应的读写控制信号连接预充电控制单元对组位线、段位线和全局位线进行预充电或者关闭预充电。
例如，控制电路输出关闭预充电的控制信号至控制信号缓冲器电路，控制信号缓冲器电路连接预充电控制单元，由所述预充电控制单元关闭对组位线、段位线和全局位线的预充电操作；或者，控制电路输出开启预充电的控制信号至控制信号缓冲器电路，控制信号缓冲器电路连接预充电控制单元，由所述预充电控制单元开启对组位线、段位线和全局位线的预充电操作。
公知的是，静态存储器SRAM是典型高速存储器，存储速度快，但所占面积比较大，而动态存储器DRAM所占面积小，但存取速度较慢。为达到SRAM高速读写的效果，又减小存储器面积，在本发明的一种优选实施例，所述存储器可以采用伪静态存储器（伪SRAM），即利用DRAM的内核制造SRAM，它具有一个DRAM存储器内核和一个“SRAM型”接口的存储器件。由于它使用了一个DRAM内核，因而也需要进行周期性的刷新，以便保存数据。
具体可以参考图2所示的本发明的一种存储器电路实施例2的结构图，所述存储器可以为用于WQVGA（Wide Quarter Video Graphics Array，一种表示屏幕分辨率的标准，W代表在标准屏幕宽度基础上再加宽，Q是四分之一的意思，VGA表示640*480，代表480X272（宽高比16:9）或者400X240（宽高比5:3）的屏幕分辨率）驱动器芯片的存储器，采用2T动态存储单元，所述存储器电路在版图布局上可以分为左右两部分，左右两部分的结构和存储容量相同，在每部分版图中包括：
输入控制处理电路31，用于处理地址解析和端口读写信号；
控制电路32，包括信号生成单元，用于依据解析获得的地址信息以及端口读写信号生成读写控制信号，所述读写控制信号包括：功能输出端口读信号、数据读写端口读信号以及数据读写端口写信号；读写控制单元，用于产生读写控制信号，并依据所述读写控制信号连接所述全局存储阵列38进行数据读写操作；以及，刷新控制单元，用于输出刷新控制信号，并依据所述刷新控制信号连接刷新电路33；
刷新电路33，用于依据控制电路32发送的刷新控制信号，控制所述全局存储阵列38的刷新操作。
数据读写端口输出电路34：用于提供数据读写端口的数据输出，所述数据为控制电路依据地址信息和数据读写端口读信号从所述全局存储阵列38中读出的相应数据；
数据读写端口输入电路35：用于接收需要写入全局存储阵列38的数据；所述控制电路32依据地址信息和数据读写端口写信号向所述全局存储阵列38写入该数据；
共用传送总线和控制线36：用于向功能输出端口输出电路37传送数据；
功能输出端口输出电路37：用于提供功能输出端口数据输出，所述数据为控制电路32依据地址信息和功能输出端口读信号从所述全局存储阵列38中读出的相应数据；
全局存储阵列38，具体包括：
全局放大电路；
至少一个段存储阵列，以及，与各段存储阵列连接的段放大电路及段选通电路；
所述段存储阵列中包括至少一个组存储阵列，以及，与各组存储阵列连接的组放大电路及组选通电路；
所述全局放大电路通过全局位线与段放大电路及段选通电路连接，并且，所述全局放大电路中具有与所述全局位线连接的内部位线；所述段放大电路及段选通电路通过段位线与组放大电路及组选通电路连接；所述组放大电路及组选通电路通过组位线与组存储阵列中的存储单元连接；
所述输入控制处理电路31的输出端与控制电路32连接，所述控制电路32与全局存储阵列38、数据读写端口输入电路34、数据读写端口输出电路35、刷新电路33以及共用传送总线和控制线36连接，所述刷新电路33与全局存储阵列38连接，所述共用传送总线和控制线36与功能输出端口输出电路37连接。
对于WQVGA驱动器芯片而言，所述功能输出端口可以为显示输出端口。
在具体实现中，所述存储器电路中的组存储阵列可以使用16字线结构、32字线结构或64字线结构。
例如，假设存储器的容量为432x240x18，针对其应用在版图布局分成左右两部分，其容量分别为432x120x18。采用32字线结构，32字线的组存储阵列的存储容量为32x216，即32根字线，每根字线包含216个数据位。若针对当前的应用需求（如功能输出端口输出，即数据从功能输出端口输出到屏幕），每个全局存储阵列需要提供2160个数据位，则内部需要10根字线存储相应的数据，即需要10个组存储阵列；10个组存储阵列可提供32x2160个数据位，要实现432x2160的存储数据位，则需要14个32x2160存储阵列组，即140个32x216组存储阵列。如果结合使用16x216组存储阵列，则需要130个32x216组存储阵列和10个16x216组存储阵列。
为了提高读写速度并降低功耗，应用本发明实施例可以进一步对组存储阵列进行分段，形成段存储阵列，段存储阵列中包含的组存储阵列个数可以根据存储容量或存储单元的特性等设定。假设在本例中分为4个段存储阵列，则前3个段存储阵列分别包括40个组存储阵列，第4个段存储阵列包括20个组存储阵列，段存储阵列的排列顺序不分左右。
在实际中，所述存储器中所采用的动态存储单元可以为互补动态存储单元，具有以下结构：一个存储单元A和一个互补存储单元B，其中，所述的存储单元A和互补存储单元B分别包括：一控制MOS管和一存储MOS管；所述控制MOS管的漏极连接所述位线（BL，BL_B），所述控制MOS管的栅极连接所述字线WL；所述存储MOS管的栅极接负电压，所述存储MOS管的漏极或源极连接所述控制MOS管的源极，由此形成存储电容；其中，通过位线BL和互补位线BL_B上的电位分别与存储单元A和互补存储单元B上的电位发生电荷共享，使存储单元A与互补存储单元B之间产生差分电压。当存储单元A存储的信息为高电平时，互补存储单元B存储的信息为低电平，反之亦然。所述存储单元A和所述互补存储单元B分别为单个MOS管，其信息被存储在所述MOS管的源极的寄生电容中。
参考图3，示出了采用本发明的存储器电路进行数据读取的方法流程图，在本发明实施例中，主要涉及针对功能输出端口输出时的数据读取操作过程，具体可以包括以下步骤
步骤110：依据当前需要从功能输出端口读出的总数据量，以及，每次从全局存储阵列读出的数据量，产生N个功能输出端口读信号，所述N为正整数；
步骤220：针对每个功能输出端口读信号执行以下读操作步骤：
子步骤S11、打开需要读取的组存储阵列中的字线WL，在组位线zBL和组位线反zBL_B之间形成组位线电压差d_zbl；
子步骤S12、打开组放大电路，将所述组位线电压差d_zbl放大至预置电压值；
子步骤S13、打开组选通电路，选通所述组位线与段位线之间的连接，在段位线dBL和段位线反dBL_B之间形成段位线电压差d_dbl；
子步骤S14、打开段放大电路，将所述段位线电压差d_dbl放大至预置电压值；
子步骤S15、关闭组选通电路，切断所述组位线与段位线之间的连接；
子步骤S16、关闭所述组放大电路和打开的字线WL；
子步骤S17、打开段选通电路，选通所述段位线与全局位线之间的连接，在全局位线gBL和全局位线反gBL_B之间形成全局位线电压差d_gbl；同时，选通所述全局位线和内部位线之间的连接，在内部位线sBL和内部位线反sBL_B之间也形成内部位线电压差d_sbl；
子步骤S18、打开全局放大电路，将内部位线电压差d_sbl放大；
子步骤S19、关闭段选通电路，切断所述段位线与全局位线之间的连接，以及，所述全局位线和内部位线之间的连接；
子步骤S20、关闭段放大电路；
子步骤S21、在所述内部位线电压差d_sbl放大至预置电压值后，输出当次读出的数据；
步骤330：依据所述每次从全局存储阵列读出的数据量，以及，一次所能传送的数据量，产生M个功能输出端口传送信号，分M次将每次读出的数据传送到功能输出端口，其中，所述M为正整数。
在具体实现中，所述预置电压值可以为电源电压VDD。
以下针对本发明实施例中所采用互补动态存储单元进一步说明本发明数据读取操作的原理。
如前所述，所述互补动态存储单元具有以下结构：一个存储单元A和一个互补存储单元B，其中，所述的存储单元A和互补存储单元B分别包括：一控制MOS管和一存储MOS管；所述控制MOS管的漏极连接所述位线（BL，BL_B），所述控制MOS管的栅极连接所述字线WL；所述存储MOS管的栅极接负电压，所述存储MOS管的漏极或源极连接所述控制MOS管的源极，由此形成存储电容；其中，通过位线BL和互补位线BL_B上的电位分别与存储单元A和互补存储单元B上的电位发生电荷共享，使存储单元A与互补存储单元B之间产生差分电压。当存储单元A存储的信息为高电平时，互补存储单元B存储的信息为低电平，反之亦然。所述存储单元A和所述互补存储单元B分别为单个MOS管，其信息被存储在所述MOS管的源极的寄生电容中。
所述差分电压通过位线BL和互补位线BL_B传送给放大电路。所述电荷共享是指，当存储单元A和互补存储单元B的控制晶体管Tl和T2（以下还称之为“导通晶体管”）导通时，位线BL和互补位线BL_B上的电位与存储节点SN和SNb上的电位发生电荷共享。例如，在读存储节点SN上的低电位时，如果位线BL上的预充电位为高，则通过电荷共享，使位线BL上的电位降低（实现读操作）；BL、BL_B形成电压差，接在位线上的放大电路会感知这种变化，读出“1"或"0"。
在采用这种互补动态单元构建的存储阵列中，译码电路控制WL的选通；选通的WL控制存储单元的导通晶体管导通，实现BL/BL_B和存储单元的电荷共享，由此BL和BL_B之间形成电压差；放大电路放大BL和BL_B间的电压差实现存储单元的读写功能。更具体而言，当预充电信号由低到高，WL由高到低，存储单元导通晶体管导通，BL/BL_B和SN/SNb（存储单元的存储节点信号）发生电荷共享，使BL/BL_B产生电压差；通过施加（即接通）放大电路控制信号SA，使放大电路放大BL/BL_B的电压差；通过施加（即接通）信号BL/BL_B的输出控制信号CAS，传送BL/BL_B的值到存储器的输出端，从而读出数据。
在读出数据后，还可以通过中断所述BL/BL_B的输出控制信号CAS、所述放大电路控制信号SA、所述栅极控制信号的供应，并使BL和BL_B预充电控制信号eq由高变到低，将BL和BL_B预充电到VDD。
因而在具体实现中，所述针对每个功能输出端口读信号执行的读操作步骤还可以包括如下子步骤：
在打开字线之前关闭对组位线、段位线和全局位线的预充电操作；
以及，
在关闭段选通电路后，对组位线、段位线和全局位线开启预充电操作。
在具体实现中，所述针对每个功能输出端口读信号执行的读操作步骤还可以包括如下子步骤：
在输出当次读出的数据后，关闭全局放大电路；
在关闭全局放大电路后，依据控制电路产生的开启预充信号（PRC），对全局放大电路的内部位线开启预充电操作。
在所述全局存储阵列中的存储单元为动态存储单元时，所述针对每个功能输出端口读信号执行的读操作步骤还可以包括如下子步骤：
在组位线电压差（d_zbl）达到预置电压值后，将原始数据回写至存储单元中。
在本发明的一种优选实施例中，还可以包括如下步骤：
步骤440：若传送到功能输出端口的数据满足当前需要从功能输出端口读出的总数据量的大小，则发出功能输出端口操作控制信号。
在实际中，所述存储器可以为WQVGA驱动器芯片的存储器，所述功能输出端口可以为显示输出端口，所述功能输出端口操作控制信号可以为输出至屏幕显示的信号。
为使本领域技术人员更好的理解本发明，以下结合图4所示的全局存储阵列示意图，图5所示的功能输出端口读出操作的波形示意图，以及图6所示的读操作的波形示意图，通过一个具体应用的示例对本发明更进一步说明。
如图4所示，在WQVGA驱动器芯片中使用的存储器容量为432x240x18，该存储器在版图布局分成左右两部分，其容量分别为432x120x18。该存储器使用2T互补动态存储单元构建存储单元阵列，采用32字线结构，32字线的组存储阵列的存储容量为32x216，即32根字线，每根字线包含216个数据位。针对功能输出端口输出，每个全局存储阵列需要提供2160个数据位，则内部需要10根字线存储相应的数据，即需要10个组存储阵列；10个组存储阵列可提供32x2160个数据位，要实现432x2160的存储数据位，则需要14个32x2160存储阵列组，即140个32x216组存储阵列。如果结合使用16x216组存储阵列，则需要130个32x216组存储阵列和10个16x216组存储阵列。在本例中分为4个段存储阵列段1、段2、段3和段4，前3个段存储阵列分别包括40个组存储阵列（组1、组2…组40），第4个段存储阵列包括20个组存储阵列，段存储阵列的排列顺序不分左右；全局放大电路41通过全局位线42与段放大选通电路43（包括段放大电路和段选通电路）连接，段放大选通电路通过段位线44分别与段存储阵列段1、段2、段3和段4连接；组存储阵列通过组位线45与组放大选通电路46（包括组放大电路和组选通电路）连接。
功能输出端口的数据输出总线为4320位，左右两部分版图分别输出2160位，输出过程中，左右存储器同时动作。对于功能输出端口的读出操作，采用18位数据的共用传送总线，通过控制线控制共用传送总线上的数据，把需要传送的数据，经过120次操作传送到各个功能输出端口输出端。要获得功能输出端口数据，具体操作如下：
1、如图5所示，系统首先发出20个功能输出端口读信号（SRD），SRD信号用于打开字线输出数据，每次SRD信号打开一根字线，采用三级放大的方式（组放大——段放大——全局放大）执行读操作，具体实现方式如下：
需要说明的是，控制信号可以是1有效，也可以是0有效，本发明并不具体限定信号的0或1有效。在读取之前各个位线需预充到一定电位，本发明以预充到1为例说明。
11）关闭预充信号PRC，打开需要读取的字线WL，组位线zbl和组位线反zblb分别与存储单元的对应存储节点进行电荷共享，在zbl和zblb之间形成组位线电压差d_zbl；
12）打开第一级放大器控制信号SA1，依据该控制信号打开组放大电路，组放大电路对d_zbl进行放大，使zbl和zblb的电压差达到最大值（电源电压VDD）；
13）打开组位线与段位线间的选通电路控制信号CS1，依据该控制信号打开组选通电路，组选通电路选通所述组位线与段位线之间的连接，使段位线dbl和段位线反dblb分别与zbl和zblb进行电荷共享，在dbl和dblb之间形成段位线电压差d_dbl；
14）打开第二级放大器控制信号SA2并关闭CS1，依据该控制信号切断组位线与段位线的连接，组放大电路对d_zbl继续放大，使zbl和zblb的电压差达到最大值后，完成数据回写并关闭SA1和WL；依据SA2打开控制信号打开段放大电路，段放大电路对d_dbl进行放大，使dbl和dblb之间的电压差达到最大值；
15）打开段位线与全局位线间的选通电路控制信号CS2，打开段选通电路，使全局位线gbl和全局位线反gblb分别与dbl和dblb进行电荷共享，在gbl和gblb之间形成电压差d_gbl。此过程中，全局放大电路中的内部位线sbl和内部位线反sblb分别与gbl和gblb连通，因此在sbl和sblb之间也形成电压差d_sbl，且d_gbl=d_sbl；
16）打开全局放大电路控制信号SA3，关闭CS2和SA2，并在全局放大电路内部切断gbl/gblb与sbl/sblb的连接，因此全局放大电路只d_sbl放大，使sbl和sblb的电压差达到最大值。此过程中，可打开PRC信号，对组位线、段位线和全局位线进行预充。
2．控制电路内部产生功能输出端口传送（SCK）信号，分6次把108位数据通过共用传送总线传输到功能输出端口；系统发出20个SRD信号后，控制电路通过120次SCK信号完成数据传输。
3．系统发出功能输出端口显示（DSP）信号，重置存储器内部的SRD计数器，完成功能输出端口数据更新，同时为下一字线读取做准备。
本说明书中每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上对本发明所提供的一种存储器电路以及应用所述存储器电路进行数据读取的方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (16)
1.一种存储器电路，其特征在于，包括与控制电路连接的全局存储阵列，所述全局存储阵列包括：
全局放大电路；
至少一个段存储阵列，以及，与各段存储阵列连接的段放大电路及段选通电路；
所述段存储阵列中包括至少一个组存储阵列，以及，与各组存储阵列连接的组放大电路及组选通电路；
所述全局放大电路通过全局位线与段放大电路及段选通电路连接，并且，所述全局放大电路中具有与所述全局位线连接的内部位线；所述段放大电路及段选通电路通过段位线与组放大电路及组选通电路连接；所述组放大电路及组选通电路通过组位线与组存储阵列中的存储单元连接；
所述控制电路包括读写控制单元，用于产生读写控制信号，并依据所述读写控制信号连接所述全局存储阵列进行数据读写操作；
其中，所述全局存储阵列还包括：
与控制电路连接的控制信号缓冲器电路，所述控制信号缓冲器电路还与组放大电路及组选通电路、段放大电路及段选通电路、全局放大电路连接；
所述控制电路输出的读写控制信号发送至所述控制信号缓冲器电路，所述控制信号缓冲器电路依据读写控制信号相应连接组放大电路、组选通电路、段放大电路、段选通电路或全局放大电路执行对应操作。
2.如权利要求1所述的存储器电路，其特征在于，所述全局存储阵列还包括：
与控制信号缓冲器电路连接的字线选中单元，所述控制信号缓冲器电路依据相应的读写控制信号连接字线选中单元打开指定地址的字线。
3.如权利要求2所述的存储器电路，其特征在于，所述全局存储阵列还包括：
与控制信号缓冲器电路连接的预充电控制单元，所述控制信号缓冲器电路依据相应的读写控制信号连接预充电控制单元对组位线、段位线和全局位线进行预充电或者关闭预充电。
4.如权利要求1、2或3所述的存储器电路，其特征在于，所述存储器电路还包括：
所述控制电路还包括刷新控制单元，用于输出刷新控制信号，并依据所述刷新控制信号连接刷新电路；
与全局存储阵列和控制电路连接的刷新电路，用于依据控制电路发送的刷新控制信号，控制所述全局存储阵列的刷新操作。
5.如权利要求4所述的存储器电路，其特征在于，还包括：
与控制电路输入端连接的输入控制处理电路：用于处理地址解析和端口读写信号；
控制电路还包括信号生成单元，用于依据解析获得的地址信息以及端口读写信号生成读写控制信号，所述读写控制信号包括：数据读写端口读信号以及数据读写端口写信号：
与控制电路连接的数据读写端口输出电路：用于提供数据读写端口的数据输出，所述数据为控制电路依据地址信息和数据读写端口读信号从所述全局存储阵列中读出的相应数据；
与控制电路连接的数据读写端口输入电路：用于接收需要写入全局存储阵列的数据；
所述控制电路依据地址信息和数据读写端口写信号向所述全局存储阵列写入该数据。
6.如权利要求5所述的存储器电路，其特征在于，所述端口读写信号还包括功能输出端口读信号，所述存储器电路还包括：
与控制电路连接的共用传送总线和控制线：用于向功能输出端口输出电路传送数据；
功能输出端口输出电路：用于提供功能输出端口数据输出，所述数据为控制电路依据地址信息和功能输出端口读信号从所述全局存储阵列中读出的相应数据。
7.如权利要求1所述的存储器电路，其特征在于，所述组放大电路及组选通电路位于组存储阵列的两侧。
8.如权利要求1所述的存储器电路，其特征在于，所述存储器包括左右两部分版图，左右两部分版图的结构和存储容量相同。
9.如权利要求1所述的存储器电路，其特征在于，所述存储器为用于WQVGA驱动器芯片的存储器，所述存储单元为2晶体管2T动态存储单元；WQVGA为一种表示屏幕分辨率的标准，W代表在标准屏幕宽度基础上再加宽，Q是四分之一的意思，VGA表示640*480，代表480X272或者400X240的屏幕分辨率。
10.一种应用权利要求1所述的存储器电路进行数据读取方法，其特征在于，包括：
步骤110：依据当前需要从功能输出端口读出的总数据量，以及，每次从全局存储阵列读出的数据量，产生N个功能输出端口读信号，所述N为正整数；
步骤220：针对每个功能输出端口读信号执行以下读操作步骤：
子步骤S11、打开需要读取的组存储阵列中的字线（WL），在组位线（zBL）和组位线反（zBL_B）之间形成组位线电压差（d_zbl）；
子步骤S12、打开组放大电路，将所述组位线电压差（d_zbl）放大至预置电压值；
子步骤S13、打开组选通电路，选通所述组位线与段位线之间的连接，在段位线（dBL）和段位线反（dBL_B）之间形成段位线电压差（d_dbl）；
子步骤S14、打开段放大电路，将段位线电压差（d_dbl）放大至预置电压值；
子步骤S15、关闭组选通电路，切断所述组位线与段位线之间的连接；
子步骤S16、关闭所述组放大电路和打开的字线（WL）；
子步骤S17、打开段选通电路，选通所述段位线与全局位线之间的连接，在全局位线（gBL）和全局位线反（gBL_B）之间形成全局位线电压差（d_gbl）；同时，选通所述全局位线和内部位线之间的连接，在内部位线（sBL）和内部位线反（sBL_B）之间也形成内部位线电压差（d_sbl）；
子步骤S18、打开全局放大电路，将内部位线电压差放大（d_sbl）；
子步骤S19、关闭段选通电路，切断所述段位线与全局位线之间的连接，以及，所述全局位线和内部位线之间的连接；
子步骤S20、关闭段放大电路；
子步骤S21、在所述内部位线电压差（d_sbl）放大至预置电压值后，输出当次读出的数据；
步骤330：依据所述每次从全局存储阵列读出的数据量，以及，一次所能传送的数据量，产生M个功能输出端口传送信号，分M次将每次从全局存储阵列读出的数据传送到功能输出端口，所述M为正整数。
11.如权利要求10所述的方法，其特征在于，还包括：
步骤440：若传送到功能输出端口的数据满足当前需要从功能输出端口读出的总数据量的大小，则发出功能输出端口操作控制信号。
12.如权利要求10或11所述的方法，其特征在于，所述针对每个功能输出端口读信号执行的读操作步骤还包括：
在打开字线之前关闭对组位线、段位线和全局位线的预充电操作；
以及，
在关闭段选通电路后，对组位线、段位线和全局位线开启预充电操作。
13.如权利要求12所述的方法，其特征在于，所述针对每个功能输出端口读信号执行的读操作步骤还包括：
在输出当次读出的数据后，关闭全局放大电路；
在关闭全局放大电路后，依据控制电路产生的开启预充信号（PRC），对全局放大电路的内部位线开启预充电操作。
14.如权利要求13所述的方法，其特征在于，在所述全局存储阵列中的存储单元为动态存储单元时，所述针对每个功能输出端口读信号执行的读操作步骤还包括：
在组位线电压差（d_zbl）达到预置电压值后，将原始数据回写至存储单元中。
15.如权利要求14所述的方法，其特征在于，所述存储器为WQVGA驱动器芯片的存储器，包括左右两部分版图，左右两部分版图的结构和存储容量相同；所述预置电压值为电源电压VDD，所述功能输出端口为显示输出端口，所述功能输出端口操作控制信号为输出至屏幕显示的信号；WQVGA为一种表示屏幕分辨率的标准，W代表在标准屏幕宽度基础上再加宽，Q是四分之一的意思，VGA表示640*480，代表480X272或者400X240的屏幕分辨率。
16.如权利要求15所述的方法，其特征在于，所述功能输出端口的数据输出总线为4320位，左右两部分版图分别、同时输出2160位；当采用18位的共用传送总线时，对于每部分版图而言，当前需要读出总数据量的大小为2160位，每次从全局存储阵列读出的数据量大小为108位，所述N通过以下方式计算获得：
N=2160÷108=20；
所述M通过以下方式计算获得：
M=108÷18=6。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110199226.5A CN102332287B (zh) | 2011-07-15 | 2011-07-15 | 存储器电路及应用所述存储器电路进行数据读取的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110199226.5A CN102332287B (zh) | 2011-07-15 | 2011-07-15 | 存储器电路及应用所述存储器电路进行数据读取的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102332287A CN102332287A (zh) | 2012-01-25 |
| CN102332287B true CN102332287B (zh) | 2013-09-18 |
Family
ID=45484035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110199226.5A Active CN102332287B (zh) | 2011-07-15 | 2011-07-15 | 存储器电路及应用所述存储器电路进行数据读取的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102332287B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112012007140T5 (de) * | 2012-12-27 | 2015-08-20 | Intel Corporation | SRAM-Bitleitungs- und Schreibunterstützungsgerät und Verfahren zum Verringern der dynamischen Leistung und des Spitzenstroms und Pegelumsetzer mit dualem Eingang |
| CN109712665B (zh) * | 2018-02-27 | 2020-09-15 | 上海安路信息科技有限公司 | 存储器及存储器的功能测试方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1144385A (zh) * | 1994-09-22 | 1997-03-05 | 株式会社东芝 | 动态存储器 |
| CN100590736C (zh) * | 2002-10-29 | 2010-02-17 | 海力士半导体有限公司 | 数据存取时间降低的半导体存储装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8130528B2 (en) * | 2008-08-25 | 2012-03-06 | Sandisk 3D Llc | Memory system with sectional data lines |
-
2011
- 2011-07-15 CN CN201110199226.5A patent/CN102332287B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1144385A (zh) * | 1994-09-22 | 1997-03-05 | 株式会社东芝 | 动态存储器 |
| CN100590736C (zh) * | 2002-10-29 | 2010-02-17 | 海力士半导体有限公司 | 数据存取时间降低的半导体存储装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102332287A (zh) | 2012-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101677016B (zh) | 一种双端口静态随机存取存储器单元 | |
| US8797786B2 (en) | Static RAM | |
| CN101562042B (zh) | 一种适用于随机存储器的灵敏放大器 | |
| CN107799144A (zh) | 读取辅助电路 | |
| US8824197B2 (en) | Static RAM | |
| CN105976859B (zh) | 一种超低写功耗的静态随机存储器写操作的控制方法 | |
| CN104599700B (zh) | 高密度存储器结构 | |
| US6678198B2 (en) | Pseudo differential sensing method and apparatus for DRAM cell | |
| CN101540190B (zh) | 具有单端读出放大器的半导体器件 | |
| CN100517501C (zh) | 互补动态存储器单元 | |
| CN105070315A (zh) | Sram存储单元、sram电路及其读写方法 | |
| CN102332288B (zh) | 存储器电路及应用所述存储器电路读取数据的方法 | |
| CN102332296B (zh) | 一种存储器电路的数据读取及数据写入方法 | |
| US7376027B1 (en) | DRAM concurrent writing and sensing scheme | |
| TWI483250B (zh) | 階層式動態隨機存取記憶體（ｄｒａｍ）感測 | |
| CN102332295B (zh) | 存储器电路及应用所述存储器电路读取数据的方法 | |
| CN100477002C (zh) | 半导体存储器 | |
| CN110503995A (zh) | 一种用于sram的读写优化电路 | |
| CN102332287B (zh) | 存储器电路及应用所述存储器电路进行数据读取的方法 | |
| US8054697B2 (en) | Semiconductor storage device including a lever shift unit that shifts level of potential of bit line pair | |
| KR100351083B1 (ko) | 소비 전력을 저감할 수 있는 반도체 장치 | |
| CN105702281A (zh) | 一种基于分级位线结构的sram半选干扰消除结构 | |
| JP4236439B2 (ja) | マルチポートメモリ回路 | |
| CN205656855U (zh) | 一种基于开放位线结构的动态存储器 | |
| CN109559767A (zh) | 采用两个灵敏放大器技术抵抗位线泄漏电流的电路结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C53 | Correction of patent of invention or patent application | ||
| CB03 | Change of inventor or designer information |
Inventor after: Liu Kuiwei Inventor after: Shu Qingming Inventor after: Zhu Yiming Inventor before: Liu Kuiwei |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: INVENTOR; FROM: LIU KUIWEI TO: LIU KUIWEI SHU QINGMING ZHU YIMING |
|
| C53 | Correction of patent of invention or patent application | ||
| CB02 | Change of applicant information |
Address after: 100083 Beijing City, Haidian District Xueyuan Road No. 30, large industrial building A block 12 layer Applicant after: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. Address before: 100084 Room 301, B building, Tsinghua Science and Technology Park, Beijing, Haidian District Applicant before: GigaDevice Semiconductor Inc. |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: BEIJING GIGADEVICE SEMICONDUCTOR INC. TO: BEIJING GIGADEVICE SEMICONDUCTOR CO., LTD. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |
|
| CP03 | Change of name, title or address |