KR100546321B1 - 데이터 라인 상에 전압 감지 증폭기와 전류 감지 증폭기를갖는 멀티 뱅크 메모리 장치 - Google Patents

데이터 라인 상에 전압 감지 증폭기와 전류 감지 증폭기를갖는 멀티 뱅크 메모리 장치 Download PDF

Info

Publication number
KR100546321B1
KR100546321B1 KR1020030016304A KR20030016304A KR100546321B1 KR 100546321 B1 KR100546321 B1 KR 100546321B1 KR 1020030016304 A KR1020030016304 A KR 1020030016304A KR 20030016304 A KR20030016304 A KR 20030016304A KR 100546321 B1 KR100546321 B1 KR 100546321B1
Authority
KR
South Korea
Prior art keywords
data
sense amplifier
data line
bank
memory device
Prior art date
Application number
KR1020030016304A
Other languages
English (en)
Other versions
KR20040081679A (ko
Inventor
황상준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030016304A priority Critical patent/KR100546321B1/ko
Priority to US10/617,740 priority patent/US6859409B2/en
Priority to DE200410013055 priority patent/DE102004013055B4/de
Priority to CNB2004100396221A priority patent/CN100527265C/zh
Priority to JP2004073198A priority patent/JP4638162B2/ja
Publication of KR20040081679A publication Critical patent/KR20040081679A/ko
Application granted granted Critical
Publication of KR100546321B1 publication Critical patent/KR100546321B1/ko
Priority to JP2010038627A priority patent/JP5215341B2/ja

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/063—Current sense amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

데이터 라인 상에 전압 감지 증폭기와 전류 감지 증폭기를 갖는 멀티 뱅크 메모리 장치가 개시된다. 본 발명의 멀티 뱅크 메모리 장치는 데이터 라인의 길이가 긴 뱅크의 메모리 셀 데이터들이 전류 감지 증폭기에 의해 감지 증폭되고, 데이터 라인의 길이가 짧은 뱅크의 메모리 셀 데이터들은 전압 감지 증폭기에 의해 감지 증폭된다. 따라서, 본 발명에 의하면, 데이터 라인의 길이에 따라 데이터 라인 감지 증폭기를 전압 감지 증폭기와 전류 감지 증폭기로 구분하여 사용하기 때문에, 소비 전력을 줄이고 데이터 라인 길이에 상관없이 거의 동일한 센싱 속도를 갖게 된다.
데이터 라인 길이, 소비 전력, 전류 감지 증폭기, 전압 감지 증폭기,

Description

데이터 라인 상에 전압 감지 증폭기와 전류 감지 증폭기를 갖는 멀티 뱅크 메모리 장치{Multibank memory device having voltage sense amplifier and current sense amplifier of data lines}
도 1은 종래의 멀티 뱅크 메모리 장치를 설명하는 도면이다.
도 2는 전류 감지 증폭기를 설명하는 도면이다.
도 3은 본 발명의 제1 실시예에 따른 멀티 뱅크 메모리 장치를 설명하는 도면이다.
도 4는 전압 감지 증폭기를 설명하는 도면이다.
도 5는 본 발명의 제2 실시예에 따른 멀티 뱅크 메모리 장치를 설명하는 도면이다.
도 6은 본 발명의 제3 실시예에 따른 멀티 뱅크 메모리 장치를 설명하는 도면이다.
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 데이터 라인 상에 전압 감지 증폭기와 전류 감지 증폭기를 갖는 멀티 뱅크 메모리 장치에 관한 것이다.
고용량의 데이터 저장 능력을 갖으면서 한번에 입출력되는 데이터량이 큰 반도체 메모리 장치에 대한 요구에 따라, 다수개의 뱅크들로 구성되는 메모리 장치가 개발되고 있다.
도 1은 종래의 멀티 뱅크 메모리 장치를 설명하는 도면이다. 이를 참조하면, 멀티 뱅크 메모리 장치(100)는 제1 내지 제4 메모리 뱅크들(BANK1, BANK2, BANK3, BANK4)이 배열된 다수개의 메모리 블락들(110, 130, 150, 170)을 포함한다. 메모리 뱅크들(BANK1, BANK2, BANK3, BANK4)에는 복수개의 메모리 셀(MC)들이 행들 및 열들로 배열된다. 독출 동작에 있어서, 소정의 어드레스에 의해 선택된 각 메모리 뱅크들(BANK1, BANK2, BANK3, BANK4)의 메모리 셀(MC) 데이터들은 제1 데이터 라인들(DL1, DL2, DL3, DL4)로 실린다. 만약 선택된 뱅크가 제1 뱅크(BANK1)라면, 제1 내지 제4 메모리 블락 내의 제1 뱅크들(BANK1)에서 메모리 셀(MC) 데이터들이 제1 데이터 라인(DL1)으로 전달된다.
제1 데이터 라인들(DL1, DL2, DL3, DL4)은 멀티플렉서들(MUX, 112, 114, 116, 118)을 통하여 제2 데이터 라인(FDL)과 연결된다. 멀티플렉서(112)는 선택된 뱅크, 예컨대 제1 뱅크(BANK1)의 메모리 셀(MC) 데이터를 제2 데이터 라인(FDL)으로 전송하고, 나머지 멀티플렉서들(114, 116, 118)은 제1 데이터 라인들(DL2, DL3, DL4)과 제2 데이터 라인(FDL)과의 연결을 차단한다.
제2 데이터 라인(FDL)으로 전달된 메모리 셀(MC) 데이터는 데이터 라인 감지 증폭기(120)를 통해 감지 증폭된 후 데이터 패드(DQi. DQj, DQk, DQl)로 출력된다. 데이터 라인 감지 증폭기(120)는 통상적으로 전류 감지 증폭기와 전압 감지 증폭기 로 구성되는 데, 제2 데이터 라인(FDL)의 전류 차에 의해 발생되는 전압을 감지 증폭한다.
도 2는 데이터 라인 감지 증폭기를 설명하는 도면이다. 이를 참조하면, 데이터 라인 감지 증폭기(120)는 전류 감지 증폭기(210)와 전압 감지 증폭기(220)를 포함한다. 전류 감지 증폭기(210)는 전류 감지 인에이블 신호(LD_EN)에 응답하는 로드 트랜지스터부(212)를 구비하여 제2 데이터 라인 쌍(FDL, /FDL)으로 일정 전류를 흘린다. 전류 감지 증폭기(210)의 센싱 동작 이전에, 노드 A와 노드 B는 동일한 전압 레벨이다. 그리고 전압 감지 인에이블 신호(EN)의 비활성화 동안, 전압 감지 증폭기(220)의 노드 C와 노드 D도 동일한 전압 레벨을 갖는다.
메모리 셀(MC) 데이터를 감지 증폭하는 비트라인 감지 증폭기(BL S/A)의 동작에 의해 제2 데이터 라인 쌍(FDL, /FDL)에 전류 차이가 발생한다. 메모리 셀(MC) 데이터가 로직 하이레벨이고 비트라인(BL)도 로직 하이레벨이면, 상보 제2 데이터 라인(/FDL)으로 흐르는 전류는 제2 데이터 라인(/FDL)으로 흐르는 전류 보다 적다. 이에 따라 노드 A의 전압 레벨은 높아지고 노드 B의 전압 레벨은 낮아진다. 그리고 노드 C의 전압 레벨은 로직 로우레벨이 되고 노드 D의 전압 레벨은 로직 하이레벨이 되어, 출력 데이터(DOUT)는 로직 하이레벨이 된다.
이에 대하여, 메모리 셀(MC) 데이터가 로직 로우레벨이고 비트라인(BL)도 로직 로우레벨이면, 상보 제2 데이터 라인(/FDL)으로 흐르는 전류는 제2 데이터 라인(/FDL)으로 흐르는 전류 보다 많다. 이에 따라, 노드 A는 로직 로우레벨로, 노드 B는 로직 하이레벨로, 노드 C는 로직 하이레벨로, 그리고 노드 D는 로직 로우레 벨이 되어, 출력 데이터(DOUT)는 로직 로우레벨로 발생된다.
이러한 데이터 라인 감지 증폭기(120)의 전류 감지 증폭기(210)는 데이터 센싱 속도가 빠르다는 장점을 가지는 대신에, 전원 전압(VDD)과 연결되는 로드 트랜지스터들(214, 216)을 통해 항상 일정 전류를 공급해야 하기 때문에 전류 소비가 크다는 문제점을 안고 있다.
한편, 핸드폰, PCS(Personal CommunicatDLn Service), PDA(Personal Digital Assistant), 개인 휴대용 단말기 등의 모바일 제품은 자체 소비 전력이 낮을 것이 요구된다. 도 1처럼, 데이터 라인에 전류 감지 증폭기를 채용하는 메모리 장치는 전류 소비가 크기 때문에 모바일 제품들의 저소비 전력을 만족시키기에 부적합하다.
따라서, 저소비 전력을 만족하는 메모리 장치가 필요하다.
본 발명의 목적은 저소비 전력을 만족하는 멀티 뱅크 메모리 장치를 제공하는 데 있다.
본 발명의 다른 목적은 데이터 라인 상에 균일한 센싱 속도를 갖는 멀티 뱅크 메모리 장치를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 일예에 따른 멀티 뱅크 메모리 장치는 복수개의 메모리 셀들이 배열되고, 메모리 셀들의 데이터들이 데이터 라인들로 출력되는 제1 및 제2 뱅크들; 제1 뱅크의 데이터 라인에 연결되고, 메모리 셀 데이터를 감지 증폭하여 데이터 패드로 출력하는 전압 감지 증폭기; 및 제2 뱅크의 데이터 라인에 연결되고, 메모리 셀 데이터를 감지 증폭하여 상기 데이터 패드로 출력하는 전류 감지 증폭기를 포함하고, 제2 뱅크의 데이터 라인 길이가 제1 뱅크의 데이터 라인 길이보다 긴 것이 특징이다.
상기 목적을 달성하기 위하여, 본 발명의 다른 예에 따른 메모리 장치는 복수개의 메모리 셀들이 배열되고, 메모리 셀들의 데이터가 제1 데이터 라인들을 통해 각각 출력되는 제1 내지 제4 뱅크; 뱅크들을 선택하는 선택 신호들에 응답하여, 해당 뱅크들의 제1 데이터 라인들을 제2 데이터 라인들로 연결시키는 제1 멀티플렉서들; 제2 데이터 라인과 연결되고, 제2 데이터 라인으로 전달된 제1 및 제3 뱅크의 상기 메모리 셀 데이터들을 감지 증폭하여 데이터 패드로 출력하는 전압 감지 증폭기; 및 제2 데이터 라인과 연결되고, 제2 데이터 라인으로 전달된 제2 및 제4 뱅크의 메모리 셀 데이터를 감지 증폭하여 데이터 패드로 출력하는 전류 감지 증폭기를 포함하고, 제2 및 제4 뱅크의 제1 데이터 라인 길이가 제1 및 제3 뱅크의 제1 데이터 라인 길이 보다 긴 것이 특징이다.
바람직하기로, 전압 감지 증폭기와 데이터 패드 사이에, 그리고 전류 감지 증폭기와 데이터 패드 사이에 각각 연결되는 제2 멀티플렉서들을 더 포함하고, 제2 멀티플렉서들은 제1 또는 제3 뱅크를 선택하는 신호와 제2 또는 제4 뱅크를 선택하는 신호에 응답하여, 전압 감지 증폭기와 전류 감지 증폭기 출력을 데이터 패드로 선택적으로 전달한다.
상기 목적을 달성하기 위하여, 본 발명의 또다른 예에 따른 멀티 뱅크 메모 리 장치는 멀티 뱅크 메모리 장치의 중앙부에 배열되는 상단부 및 하단부 데이터 패드들; 복수개의 메모리 셀들이 배열된 메모리 블락이 상단부 및 하단부 메모리 블락으로 나뉘어지고, 상단부 및 하단부 메모리 블락의 메모리 셀 데이터들이 상단부 및 하단부 데이터 라인들을 통해 각각 출력되는 제1 내지 제4 뱅크; 뱅크들을 선택하는 선택 신호들에 응답하여, 해당 뱅크들의 상단부 데이터 라인들을 제1 데이터 라인들로, 그리고 하단부 데이터 라인들을 제2 데이터 라인으로 연결시키는 제1 멀티플렉서들; 제1 데이터 라인과 연결되고, 제1 데이터 라인으로 전달된 상단부 메모리 블락의 메모리 셀 데이터들을 감지 증폭하여 상단부 데이터 패드로 출력하는 전압 감지 증폭기; 및 제2 데이터 라인과 연결되고, 제2 데이터 라인으로 전달된 하단부 메모리 블락의 메모리 셀 데이터를 감지 증폭하여 하단부 데이터 패드로 출력하는 전류 감지 증폭기를 포함하고, 상단부 데이터 라인 길이가 하단부 데이터 라인 길이 보다 긴 것이 특징이다.
상기 목적을 달성하기 위하여, 본 발명의 더욱 다른 멀티 뱅크 메모리 장치는 멀티 뱅크 메모리 장치의 중앙부에 배열되는 상단부 및 하단부 데이터 패드들; 복수개의 메모리 셀들이 배열된 메모리 블락이 상단부 및 하단부 메모리 블락으로 나뉘어지고, 상단부 및 하단부 메모리 블락의 메모리 셀 데이터들이 상단부 및 하단부 데이터 라인들을 통해 각각 출력되는 제1 내지 제4 뱅크들; 뱅크들을 선택하는 선택 신호들에 응답하여, 해당 뱅크들의 상단부 데이터 라인들을 제1 데이터 라인들로, 그리고 하단부 데이터 라인들을 제2 데이터 라인으로 연결시키는 제1 멀티플렉서들; 제1 데이터 라인과 연결되고, 제1 데이터 라인으로 전달된 상기 상단부 메모리 블락의 상기 메모리 셀 데이터들을 감지 증폭하는 전압 감지 증폭기들; 제2 데이터 라인과 연결되고, 제2 데이터 라인으로 전달된 하단부 메모리 블락의 메모리 셀 데이터를 감지 증폭하는 전류 감지 증폭기들; 및 전압 감지 증폭기들과 하단부 데이터 패드 사이에, 그리고 전류 감지 증폭기들과 상단부 데이터 패드 사이에 연결되고, 제1 또는 제2 뱅크 선택 신호에 응답하여 전압 감지 증폭기 출력을 하단부 데이터 패드로 전송하고, 제3 또는 제4 뱅크 선택 신호에 응답하여 전류 감지 증폭기 출력을 상단부 데이터 패드로 전송하는 제2 멀티플렉서들을 포함하고, 상단부 데이터 라인 길이가 하단부 데이터 라인 길이 보다 긴 것이 특징이다.
따라서, 본 발명에 의하면, 데이터 라인의 길이에 따라 데이터 라인 감지 증폭기를 전압 감지 증폭기와 전류 감지 증폭기로 구분하여 사용하여, 소비 전력을 줄이고 데이터 라인 길이에 상관없이 거의 동일한 센싱 속도를 갖게 된다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 일실시예에 따른 멀티 뱅크 메모리 장치를 설명하는 도면이다. 이를 참조하면, 메모리 장치(300)에는 다수개의 뱅크들(BANK1, BANK2, BANK3, BANK4)을 포함하는 메모리 블락들(110, 130, 150, 170)이 배열된다. 본 실 시예에서는 도 1과 마찬가지로 4개의 뱅크들(BANK1, BANK2, BANK3, BANK4)이 배열된 4개의 메모리 블락들(110, 130, 150, 170)에 대하여 기술된다.
하나의 메모리 블락, 대표적으로 제1 메모리 블락(110)을 살펴보면, 각각의 뱅크들(BANK1, BANK2, BANK3, BANK4)에 연결된 제1 내지 제4 데이터 라인들(DL1, DL2, DL3, DL4)이 제1 멀티플렉서들(312, 314, 316, 318)을 통해 제2 데이터 라인(FDL1, FDL2)과 연결된다. 제2 데이터 라인(FDL1)은 제1 멀티플렉서들(312, 316)과 연결되고 제1 데이터 라인 감지 증폭기(320)와 연결된다. 제2 데이터 라인(FDL2)은 제1 멀티플렉서들(314, 318)과 연결되고 제2 데이터 라인 감지 증폭기(322)와 연결된다.
제1 데이터 라인 감지 증폭기(320)는 제1 멀티플렉서들(312, 316)을 통해 제1 및 제3 뱅크(BANK1, BANK3)의 제1 데이터 라인(DL1, DL3)과 연결된다. 제2 데이터 라인 감지 증폭기(322)는 제1 멀티플렉서들(314, 318)을 통해 제2 및 제4 뱅크(BANK2, BANK4)의 제1 데이터 라인(DL2, DL4)과 연결된다.
본 실시예에서, 제1 데이터 라인들(DL2, DL4)은 제1 데이터 라인들(DL1, DL3)에 비하여 상대적으로 길다. 라인 길이가 긴 제1 데이터 라인(DL2, DL4)이 연결되는 제2 데이터 라인 감지 증폭기(322)는 전류 감지 증폭기로 구성되며 도 2의 데이터 라인 감지 증폭기(120)과 동일하다. 라인 길이가 짧은 제1 데이터 라인(DL1, DL3)이 연결되는 제1 데이터 라인 감지 증폭기(320)는 전압 감지 증폭기로 구성된다.
제2 멀티플렉서들(330, 332)은 제1 및 제2 데이터 라인 감지 증폭기(320, 322)에서 출력되는 제3 데이터 라인 입출력 라인(SDL)을 선택적으로 데이터 패드(DQi)과 연결시킨다. 제2 멀티플렉서들(330, 332)은 제3 데이터 라인(SDL)을 선택적으로 차단하여 데이터 패드(DQi)의 라인 부하를 줄인다.
위에서 설명한 제1 메모리 블락(110)과 동일하게 제2, 제3, 그리고 제4 메모리 블락들(130, 150, 170)도 구성되어 데이터 패드들(DQj, DQk, DQl)에 각각 연결된다.
도 4는 발명의 일실시예에 따른 전압 감지 증폭기인 제1 데이터 라인 감지 증폭기를 설명하는 도면이다. 이를 참조하면, 제1 데이터 라인 감지 증폭기(320)는 제2 데이터 라인(FDL1, /FDL1) 상의 전압 레벨 차이를 감지 증폭하여 그 출력 데이터(DOUT)를 발생시킨다. 제2 데이터 라인 쌍(FDL1, /FDL1)은 뱅크들(BANK1, BANK2, BANK3, BANK4) 내 메모리 셀들이 연결된 비트라인 쌍(BL, /BL)의 전압 레벨을 감지 증폭하는 비트 라인 감지 증폭기(BL S/A)와 연결된다.
전압 감지 인에이블 신호(EN)의 비활성화 동안, 노드 E와 노드 F는 동일하게 전원 전압(VDD) 레벨이다. 전압 감지 인에이블 신호(EN)의 활성화에 응답하여 제1 데이터 라인 감지 증폭기(320)가 인에이블되고, 제1 데이터 라인 쌍(FDL1, /FDL1)의 전압 레벨 차이에 의해 노드 E와 노드 F의 전압 레벨이 변한다.
만약, 제1 데이터 라인(FDL1)의 전압 레벨이 상보 제1 데이터 라인(/FDL1)의 전압 레벨 보다 높으면, 노드 E는 로직 로우레벨로, 그리고 노드 F는 로직 하이레벨로 발생된다. 이에 따라, 제1 데이터 라인 감지 증폭기(320)의 출력(DOUT)은 로직 하이레벨로 발생된다. 이에 대하여, 제1 데이터 라인(FDL1)의 전압 레벨이 상보 제1 데이터 라인(/FDL1)의 전압 레벨 보다 낮으면, 노드 E는 로직 하이레벨로, 노드 F는 로직 로우레벨로, 그리고 제1 데이터 라인 감지 증폭기(220)의 출력(DOUT)은 로직 로우레벨로 발생된다.
다시, 도 3으로 돌아가서, 제1 및 제2 데이터 라인 감지 증폭기(320, 322)의 출력(DOUT)은 제2 멀티플렉서들(330, 332)을 통해 선택적으로 데이터 패드들(DQi, DQj, DQk, DQl)로 출력된다.
따라서, 본 실시예의 메모리 장치는 데이터 라인 감지 증폭기를 제1 데이터 라인(DL1, DL2, DL3, DL4)의 길이에 따라 전류 소모가 작은 전압 감지 증폭기(320)와 전류 소모가 큰 전류 감지 증폭기(322)를 사용함으로, 종래의 데이터 라인 감지 증폭기로 전류 소모가 큰 전류 감지 증폭기 만을 사용하던 메모리 장치에 비해 소비 전력을 줄일 수 있다.
그리고, 본 실시예에 의하면, 상대적으로 긴 제1 데이터 라인(DL2, DL4)을 갖는 제2 및 제4 뱅크들(BANK2, BANK4)은 센싱 속도가 빠른 데이터 라인 전류 감지 증폭기(322)에 연결시켜, 제1 데이터 라인(DL2, DL4) 부하로 인해 센싱 속도가 느려지는 문제점을 해결한다. 그리고 상대적으로 짧은 제1 데이터 라인(DL1, DL3)을 갖는 제1 및 제3 뱅크들(BANK1, BANK3)은 센싱 속도가 다소 느린 제1 데이터 라인 전압 감지 증폭기(320)에 연결시킨다. 이에 따라, 제1 내지 제4 뱅크들(BANK1, BANK2, BANK3, BANK4)은 제1 데이터 라인의 길이에 상관없이 거의 같은 센싱 속도를 갖게 된다.
도 5는 본 발명의 제2 실시예에 따른 메모리 장치를 설명하는 도면이다. 이 를 참조하면, 메모리 장치(500)는 상단부 DQ 블락(510, 520, 530, 540)과 하단부 DQ 블락(512, 522, 532, 542)으로 나뉘어진 제1 내지 제4 뱅크(BANK1, BANK2, BANK3, BANK4)를 포함한다. 메모리 장치(500)의 중앙에 데이터 패드들(DQ1, …, DQ5, …)이 배열되는 데, 설명의 편의를 위하여, 하단부 데이터 패드들(DQ1, …)과 상단부 데이터 패드들(DQ5, …)로 구분하여 설명한다. 상단부 DQ 블락(510, 520, 530, 540)과 하단부 DQ 블락(512, 522, 532, 542)은 메모리 장치(500)가 로우 방향, 즉 워드라인을 인에이블시키는 방향으로 액티베이션(Row ActivatDLn)될 때 동시에 활성화되는 블락들이다.
상단부 DQ 블락들(510, 520, 530, 540)은 멀티플렉서들(552, 556, 562, 566)과 제2 데이터 라인 감지 증폭기(572)를 통해 상단부 데이터 패드들(DQ5, …)에 연결된다. 하단부 DQ 블락들(512, 522, 532, 542)은 멀티플렉서들(550, 554, 560, 564)과 제1 데이터 라인 감지 증폭기(570)를 통해 하단부 데이터 패드들(DQ1, …)에 연결된다. 멀티플렉서들(552, 556, 562, 566)은 해당 뱅크 선택 신호(BA1, BA2, BA3, BA4)에 응답하여 상단부 데이터 라인들(DL1_U, DL2_U, DL3_U, DL4_U)을 제2 데이터 라인 감지 증폭기(572)에 연결시킨다. 멀티플렉서들(550, 554, 560, 564)은 해당 뱅크 선택 신호(BA1, BA2, BA3, BA4)에 응답하여 하단부 데이터 라인들(DL1_L, DL2_L, DL3_L, DL4_L)을 제1 데이터 라인 감지 증폭기(570)에 연결시킨다.
상단부 DQ 블락(510, 520, 530, 540)에서 메모리 셀 데이터들이 실리는 상단부 데이터 라인(DL1_U, DL2_U, DL3_U, DL4_U)의 길이는 하단부 블락(512, 522, 532, 542)에서 메모리 셀 데이터들이 실리는 하단부 데이터 라인(DL1_L, DL2_L, DL3_L, DL4_L)의 길이 보다 상대적으로 길다. 상단부 DQ 블락(510, 520, 530, 540)에서 출력되는 메모리 셀 데이터들은 전류 감지 증폭기와 전압 감지 증폭기로 구성되는 제2 데이터 라인 감지 증폭기(572)에 의해 감지 증폭되고, 하단부 DQ 블락(512, 522, 532, 542)에서 출력되는 메모리 셀 데이터들은 전압 감지 증폭기인 제1 데이터 라인 감지 증폭기(570)에 의해 감지 증폭된다.
도 6은 본 발명의 제3 실시예에 따른 메모리 장치를 설명하는 도면이다. 이를 참조하면, 메모리 장치(600)는 도 5의 메모리 장치(500)와 비교하여, 제1 데이터 라인 감지 증폭기들(610, 612)과 데이터 패드(DQ1) 사이에, 그리고 제2 데이터 라인 감지 증폭기들(630, 632)과 데이터 패드(DQ5) 사이에 제2 멀티플렉서들(620, 622, 624, 626)을 더 구비한다는 점에서 차이가 있다. 제2 멀티플렉서들(620, 622, 624, 626)은 데이터 패드들(DQ1, DQ5)에서 바라보이는 라인 부하를 줄이기 위하여 사용된다.
제2 멀티플렉서들(620, 622)은 제1 또는 제2 뱅크 선택 신호(BA12)와 제3 또는 제4 뱅크 선택 신호(BA34)에 응답하여 제1 데이터 라인 감지 증폭기들(610, 612)의 출력을 하단부 데이터 패드(DQ1)로 전달한다. 제2 멀티플렉서들(624, 626)는 제1 또는 제2 뱅크 선택 신호(BA12)와 제3 또는 제4 뱅크 선택 신호(BA34)에 응답하여 제2 데이터 라인 감지 증폭기들(630, 632)의 출력을 상단부 데이터 패드(DQ5)로 전달한다. 제1 데이터 라인 감지 증폭기들(610, 620)은 전압 감지 증폭기로 구성되고, 제2 데이터 라인 감지 증폭기들(630, 632)은 전류 감지 증폭기와 전압 감지 증폭기로 구성된다.
본 발명의 제2 및 제3 실시예에 의하면, 메모리 셀 데이터가 실리는 데이터 라인의 길이가 상대적으로 긴 상단부 DQ 블락들(510, 52, 530, 540)은 전류 감지 증폭기에 연결시켜서, 데이터 라인 부하로 인해 센싱 속도가 느려지는 문제점을 센싱 속도가 빠른 전류 감지 증폭기의 사용으로 해결한다. 그리고 데이터 라인의 길이가 상대적으로 짧은 하단부 DQ 블락들(512, 522, 532, 542)은 센싱 속도가 다소 느린 전압 감지 증폭기(550, 552)에 연결시킨다. 이에 따라, 상단부 DQ 블락들(510, 52, 530, 540)과 하단부 DQ 블락들(512, 522, 532, 542)은 데이터 라인 길이에 상관없이 거의 같은 센싱 속도를 갖게 된다.
그리고, 데이터 라인 감지 증폭기를 전류 소모가 작은 전압 감지 증폭기와 전류 소모가 큰 전류 감지 증폭기를 사용함으로, 종래의 데이터 라인 감지 증폭기로 전류 소모가 큰 전류 감지 증폭기 만을 사용하던 메모리 장치에 비해 소비 전력을 줄일 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 본 발명의 메모리 장치에 의하면, 데이터 라인의 길이에 따라 데이터 라인 감지 증폭기를 전압 감지 증폭기와 전류 감지 증폭기로 구분하여 사용하여 소비 전력을 줄인다. 그리고 데이터 라인 길이에 상관없이 거의 동일한 센싱 속도를 갖게 된다.

Claims (9)

  1. 복수개의 메모리 셀들이 배열되고, 상기 메모리 셀들의 데이터들이 데이터 라인들로 출력되는 제1 및 제2 뱅크들;
    상기 제1 뱅크의 데이터 라인에 연결되고, 상기 메모리 셀 데이터를 감지 증폭하여 데이터 패드로 출력하는 전압 감지 증폭기; 및
    상기 제2 뱅크의 데이터 라인에 연결되고, 상기 메모리 셀 데이터를 감지 증폭하여 상기 데이터 패드로 출력하는 전류 감지 증폭기를 구비하고,
    상기 제2 뱅크의 데이터 라인 길이가 상기 제1 뱅크의 데이터 라인 길이보다 긴 것을 특징으로 하는 메모리 장치.
  2. 제1항에 있어서, 상기 메모리 장치는
    상기 전류 감지 증폭기의 출력을 감지 증폭하는 전압 감지 증폭기를 더 구비하는 것을 특징으로 하는 메모리 장치.
  3. 복수개의 메모리 셀들이 배열되고, 상기 메모리 셀들의 데이터가 제1 데이터 라인들을 통해 각각 출력되는 제1 내지 제4 뱅크;
    상기 뱅크들을 선택하는 선택 신호들에 응답하여, 해당 뱅크들의 상기 제1 데이터 라인들을 제2 데이터 라인들로 연결시키는 제1 멀티플렉서들;
    상기 제2 데이터 라인과 연결되고, 상기 제2 데이터 라인으로 전달된 상기 제1 및 제3 뱅크의 상기 메모리 셀 데이터들을 감지 증폭하여 데이터 패드로 출력하는 전압 감지 증폭기; 및
    상기 제2 데이터 라인과 연결되고, 상기 제2 데이터 라인으로 전달된 상기 제2 및 제4 뱅크의 상기 메모리 셀 데이터를 감지 증폭하여 상기 데이터 패드로 출력하는 전류 감지 증폭기를 구비하고
    상기 제2 및 제4 뱅크의 상기 제1 데이터 라인 길이가 상기 제1 및 제3 뱅크의 상기 제1 데이터 라인 길이 보다 긴 것을 특징으로 하는 멀티 뱅크 메모리 장치.
  4. 제3항에 있어서, 상기 멀티 뱅크 메모리 장치는
    상기 전류 감지 증폭기와 연결되고 상기 전류 감지 증폭기 출력을 감지 증폭하는 전압 감지 증폭기를 더 구비하는 것을 특징으로 하는 멀티 뱅크 메모리 장치.
  5. 제3항에 있어서, 상기 멀티 뱅크 메모리 장치는
    상기 전압 감지 증폭기와 상기 데이터 패드 사이에, 그리고 상기 전류 감지 증폭기와 상기 데이터 패드 사이에 각각 연결되는 제2 멀티플렉서들을 구비하고,
    상기 제2 멀티플렉서들은 상기 제1 또는 제3 뱅크를 선택하는 신호와 상기 제2 또는 제4 뱅크를 선택하는 신호에 응답하여, 상기 전압 감지 증폭기와 상기 전류 감지 증폭기 출력을 상기 데이터 패드로 선택적으로 전달하는 것을 특징으로 하는 멀티 뱅크 메모리 장치.
  6. 멀티 뱅크 메모리 장치에 있어서,
    상기 멀티 뱅크 메모리 장치의 중앙부에 배열되는 상단부 및 하단부 데이터 패드들;
    복수개의 메모리 셀들이 배열된 메모리 블락이 상단부 및 하단부 메모리 블락으로 나뉘어지고, 상기 상단부 및 하단부 메모리 블락의 상기 메모리 셀 데이터들이 상단부 및 하단부 데이터 라인들을 통해 각각 출력되는 제1 내지 제4 뱅크;
    상기 뱅크들을 선택하는 선택 신호들에 응답하여, 해당 뱅크들의 상기 상단부 데이터 라인들을 제1 데이터 라인들로, 그리고 상기 하단부 데이터 라인들을 제2 데이터 라인으로 연결시키는 제1 멀티플렉서들;
    상기 제1 데이터 라인과 연결되고, 상기 제1 데이터 라인으로 전달된 상기 상단부 메모리 블락의 상기 메모리 셀 데이터들을 감지 증폭하여 상기 상단부 데이터 패드로 출력하는 전압 감지 증폭기; 및
    상기 제2 데이터 라인과 연결되고, 상기 제2 데이터 라인으로 전달된 상기 하단부 메모리 블락의 상기 메모리 셀 데이터를 감지 증폭하여 상기 하단부 데이터 패드로 출력하는 전류 감지 증폭기를 구비하고
    상기 상단부 데이터 라인 길이가 상기 하단부 데이터 라인 길이 보다 긴 것 을 특징으로 하는 멀티 뱅크 메모리 장치.
  7. 제6항에 있어서, 상기 멀티 뱅크 메모리 장치는
    상기 전류 감지 증폭기와 연결되고 상기 전류 감지 증폭기 출력을 감지 증폭하는 전압 감지 증폭기를 더 구비하는 것을 특징으로 하는 멀티 뱅크 메모리 장치.
  8. 멀티 뱅크 메모리 장치에 있어서,
    상기 멀티 뱅크 메모리 장치의 중앙부에 배열되는 상단부 및 하단부 데이터 패드들;
    복수개의 메모리 셀들이 배열된 메모리 블락이 상단부 및 하단부 메모리 블락으로 나뉘어지고, 상기 상단부 및 하단부 메모리 블락의 상기 메모리 셀 데이터들이 상단부 및 하단부 데이터 라인들을 통해 각각 출력되는 제1 내지 제4 뱅크들;
    상기 뱅크들을 선택하는 선택 신호들에 응답하여, 해당 뱅크들의 상기 상단부 데이터 라인들을 제1 데이터 라인들로, 그리고 상기 하단부 데이터 라인들을 제2 데이터 라인으로 연결시키는 제1 멀티플렉서들;
    상기 제1 데이터 라인과 연결되고, 상기 제1 데이터 라인으로 전달된 상기 상단부 메모리 블락의 상기 메모리 셀 데이터들을 감지 증폭하는 전압 감지 증폭기들;
    상기 제2 데이터 라인과 연결되고, 상기 제2 데이터 라인으로 전달된 상기 하단부 메모리 블락의 상기 메모리 셀 데이터를 감지 증폭하는 전류 감지 증폭기들; 및
    상기 전압 감지 증폭기들과 상기 하단부 데이터 패드 사이에, 그리고 상기 전류 감지 증폭기들과 상기 상단부 데이터 패드 사이에 연결되고, 상기 제1 또는 제2 뱅크 선택 신호에 응답하여 상기 전압 감지 증폭기 출력을 상기 하단부 데이터 패드로 전송하고, 상기 제3 또는 제4 뱅크 선택 신호에 응답하여 상기 전류 감지 증폭기 출력을 상기 상단부 데이터 패드로 전송하는 제2 멀티플렉서들을 구비하고
    상기 상단부 데이터 라인 길이가 상기 하단부 데이터 라인 길이 보다 긴 것을 특징으로 하는 멀티 뱅크 메모리 장치.
  9. 제8항에 있어서, 상기 멀티 뱅크 메모리 장치는
    상기 전류 감지 증폭기와 연결되고 상기 전류 감지 증폭기 출력을 감지 증폭하는 전압 감지 증폭기를 더 구비하는 것을 특징으로 하는 멀티 뱅크 메모리 장치.
KR1020030016304A 2003-03-15 2003-03-15 데이터 라인 상에 전압 감지 증폭기와 전류 감지 증폭기를갖는 멀티 뱅크 메모리 장치 KR100546321B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020030016304A KR100546321B1 (ko) 2003-03-15 2003-03-15 데이터 라인 상에 전압 감지 증폭기와 전류 감지 증폭기를갖는 멀티 뱅크 메모리 장치
US10/617,740 US6859409B2 (en) 2003-03-15 2003-07-14 Semiconductor memory having sense amplifier architecture
DE200410013055 DE102004013055B4 (de) 2003-03-15 2004-03-10 Halbleiterspeicherbaustein mit Datenleitungsabtastverstärker
CNB2004100396221A CN100527265C (zh) 2003-03-15 2004-03-12 带有读出放大器体系结构的半导体存储器
JP2004073198A JP4638162B2 (ja) 2003-03-15 2004-03-15 半導体メモリ
JP2010038627A JP5215341B2 (ja) 2003-03-15 2010-02-24 半導体メモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030016304A KR100546321B1 (ko) 2003-03-15 2003-03-15 데이터 라인 상에 전압 감지 증폭기와 전류 감지 증폭기를갖는 멀티 뱅크 메모리 장치

Publications (2)

Publication Number Publication Date
KR20040081679A KR20040081679A (ko) 2004-09-22
KR100546321B1 true KR100546321B1 (ko) 2006-01-26

Family

ID=32960238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030016304A KR100546321B1 (ko) 2003-03-15 2003-03-15 데이터 라인 상에 전압 감지 증폭기와 전류 감지 증폭기를갖는 멀티 뱅크 메모리 장치

Country Status (3)

Country Link
US (1) US6859409B2 (ko)
JP (1) JP5215341B2 (ko)
KR (1) KR100546321B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555568B1 (ko) * 2004-08-03 2006-03-03 삼성전자주식회사 온/오프 제어가 가능한 로컬 센스 증폭 회로를 구비하는반도체 메모리 장치
US7616513B1 (en) * 2004-10-29 2009-11-10 Cypress Semiconductor Corporation Memory device, current sense amplifier, and method of operating the same
JP4982711B2 (ja) * 2005-03-31 2012-07-25 エスケーハイニックス株式会社 高速動作のためのメモリチップ構造
US7956641B1 (en) * 2005-04-28 2011-06-07 Cypress Semiconductor Corporation Low voltage interface circuit
US7746710B2 (en) * 2008-01-10 2010-06-29 Micron Technology, Inc. Data bus power-reduced semiconductor storage apparatus
FR3044460B1 (fr) * 2015-12-01 2018-03-30 Stmicroelectronics (Rousset) Sas Amplificateur de lecture pour memoire, en particulier une memoire eeprom
KR102643710B1 (ko) * 2016-09-20 2024-03-06 에스케이하이닉스 주식회사 저항 변화 메모리 장치
CN115428078A (zh) * 2020-02-27 2022-12-02 美光科技公司 用于基于地址的存储器性能的设备和方法
US11551746B2 (en) 2020-11-19 2023-01-10 Micron Technology, Inc. Apparatuses including memory regions having different access speeds and methods for using the same
US11854609B2 (en) * 2021-08-27 2023-12-26 Qualcomm Incorporated Memory with reduced capacitance at a sense amplifier

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2680025B2 (ja) * 1988-03-23 1997-11-19 株式会社日立製作所 半導体メモリ装置
JP3421441B2 (ja) * 1994-09-22 2003-06-30 東芝マイクロエレクトロニクス株式会社 ダイナミック型メモリ
JPH09147557A (ja) * 1995-11-17 1997-06-06 Mitsubishi Electric Corp 半導体記憶装置および半導体装置
JP2001067863A (ja) * 1999-08-31 2001-03-16 Mitsubishi Electric Corp 半導体記憶装置
JP3376976B2 (ja) * 1999-10-18 2003-02-17 日本電気株式会社 半導体記憶装置
KR100335493B1 (ko) * 1999-10-27 2002-05-04 윤종용 데이터 라인 센스앰프부의 센싱 효율을 균일하게 하는 반도체 메모리장치
KR100360405B1 (ko) * 2000-08-09 2002-11-13 삼성전자 주식회사 출력 안정도를 개선하는 반도체 장치의 데이터 출력용증폭 회로 및 이를 구비하는 반도체 장치
KR100382734B1 (ko) * 2001-02-26 2003-05-09 삼성전자주식회사 전류소모가 작고 ｄｃ전류가 작은 반도체 메모리장치의입출력라인 감지증폭기

Also Published As

Publication number Publication date
US20040179418A1 (en) 2004-09-16
JP5215341B2 (ja) 2013-06-19
US6859409B2 (en) 2005-02-22
JP2010153029A (ja) 2010-07-08
KR20040081679A (ko) 2004-09-22

Similar Documents

Publication Publication Date Title
KR970051296A (ko) 다수의 뱅크를 갖는 반도체 메모리 장치
US5097440A (en) Semiconductor memory device comprising a plurality of memory arrays with improved peripheral circuit location and interconnection arrangement
US20080205177A1 (en) Layout structure of semiconductor memory device having iosa
US7254068B2 (en) Semiconductor memory device
US8531894B2 (en) Semiconductor memory device having low power consumption type column decoder and read operation method thereof
KR100546321B1 (ko) 데이터 라인 상에 전압 감지 증폭기와 전류 감지 증폭기를갖는 멀티 뱅크 메모리 장치
KR960012007A (ko) 다이나믹형 메모리
KR20100100132A (ko) 미스매치 보상 가능한 센스 앰프 회로 및 이를 구비한 반도체 메모리 장치
US6137730A (en) Buffered bit-line for faster sensing and higher data rate in memory devices
US7002858B2 (en) Semiconductor memory device which selectively controls a local input/output line sense amplifier
US20140050039A1 (en) Semiconductor memory devices
US6084819A (en) Multi-bank memory with word-line banking
CN1941179B (zh) 半导体存储装置
US6853595B2 (en) Semiconductor memory device
US7209393B2 (en) Semiconductor memory device and method for multiplexing write data thereof
US7639550B2 (en) Semiconductor memory device with bi-directional read and write data transport
KR100564607B1 (ko) 태퍼드 ｌｉｏ 센스 앰프를 사용하는 반도체 메모리 장치
KR20040024894A (ko) 전류감지 회로용 능동 부하 회로를 구비하는 반도체메모리장치
US7193922B2 (en) Semiconductor integrated circuit
US6327204B1 (en) Method of storing information in a memory cell
US6434079B2 (en) Semiconductor memory device for distributing load of input and output lines
US7428168B2 (en) Semiconductor memory device sharing a data line sense amplifier and a write driver in order to reduce a chip size
US20120005434A1 (en) Semiconductor memory apparatus
KR860002156A (ko) 반도체 장치
US20080279019A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee