JP3414343B2 - イメージセンサ及びその製造方法 - Google Patents
イメージセンサ及びその製造方法Info
- Publication number
- JP3414343B2 JP3414343B2 JP33638599A JP33638599A JP3414343B2 JP 3414343 B2 JP3414343 B2 JP 3414343B2 JP 33638599 A JP33638599 A JP 33638599A JP 33638599 A JP33638599 A JP 33638599A JP 3414343 B2 JP3414343 B2 JP 3414343B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- light
- image sensor
- lead
- photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000010408 film Substances 0.000 claims description 157
- 239000010410 layer Substances 0.000 claims description 125
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 88
- 239000011229 interlayer Substances 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 44
- 239000010409 thin film Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 239000007772 electrode material Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 6
- 238000000605 extraction Methods 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 5
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000000969 carrier Substances 0.000 claims description 3
- GVGLGOZIDCSQPN-PVHGPHFFSA-N Heroin Chemical compound O([C@H]1[C@H](C=C[C@H]23)OC(C)=O)C4=C5[C@@]12CCN(C)[C@@H]3CC5=CC=C4OC(C)=O GVGLGOZIDCSQPN-PVHGPHFFSA-N 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 27
- 239000002184 metal Substances 0.000 description 27
- 230000004888 barrier function Effects 0.000 description 17
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 230000000740 bleeding effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
Description
【０００１】
【発明の属する技術分野】本発明は、ファクシミリ、ス
キャナ等に用いられるイメージセンサ及びその製造方法
に関し、特に、基板の裏面側から光を照射し、原稿面で
反射した光をアレイ状に配列したフォトダイオードで読
み取るイメージセンサ及びその製造方法に関する。
キャナ等に用いられるイメージセンサ及びその製造方法
に関し、特に、基板の裏面側から光を照射し、原稿面で
反射した光をアレイ状に配列したフォトダイオードで読
み取るイメージセンサ及びその製造方法に関する。
【０００２】
【従来の技術】ファクシミリ、スキャナ等に用いられる
イメージセンサは、光を原稿に照射して原稿面で反射さ
れた光をアレイ状に配列されたフォトダイオードで検出
するものである。このような従来のイメージセンサの構
造について図８及び図９を参照して説明する。図８は、
従来のイメージセンサの構造を模式的に示す平面図であ
る。また、図９は従来のイメージセンサの構造を模式的
に示す断面図であり、（ａ）は図８のＣ−Ｃ´線におけ
る断面、（ｂ）はＤ−Ｄ´線における断面を示してい
る。
イメージセンサは、光を原稿に照射して原稿面で反射さ
れた光をアレイ状に配列されたフォトダイオードで検出
するものである。このような従来のイメージセンサの構
造について図８及び図９を参照して説明する。図８は、
従来のイメージセンサの構造を模式的に示す平面図であ
る。また、図９は従来のイメージセンサの構造を模式的
に示す断面図であり、（ａ）は図８のＣ−Ｃ´線におけ
る断面、（ｂ）はＤ−Ｄ´線における断面を示してい
る。
【０００３】図８及び図９に示すように、従来のイメー
ジセンサは、アモルファスシリコン（以下、ａ−Ｓｉと
略す。）層６からなる画素部領域２１とフォトダイオー
ドを制御する薄膜トランジスタ（Thin Film Transisto
r:ＴＦＴ）部２２とがライン状に配列されて各画素を構
成し、各々のフォトダイオードの一端はフォトダイオー
ドの配列に略平行して延びる引き出し配線１０に連結部
１９を介して接続されている。また、各画素のａ−Ｓｉ
層６は下部電極５と透明電極７とに挟まれており、透明
電極７と引き出し配線１０の交差する領域にはバリアメ
タル層８が設けられ、バリアメタル層８は第２層間膜９
に設けられたコンタクトホール１８を介してその上層に
形成される引き出し配線１０と接続されている。
ジセンサは、アモルファスシリコン（以下、ａ−Ｓｉと
略す。）層６からなる画素部領域２１とフォトダイオー
ドを制御する薄膜トランジスタ（Thin Film Transisto
r:ＴＦＴ）部２２とがライン状に配列されて各画素を構
成し、各々のフォトダイオードの一端はフォトダイオー
ドの配列に略平行して延びる引き出し配線１０に連結部
１９を介して接続されている。また、各画素のａ−Ｓｉ
層６は下部電極５と透明電極７とに挟まれており、透明
電極７と引き出し配線１０の交差する領域にはバリアメ
タル層８が設けられ、バリアメタル層８は第２層間膜９
に設けられたコンタクトホール１８を介してその上層に
形成される引き出し配線１０と接続されている。
【０００４】このフォトダイオードに原稿で反射した光
が入射すると、フォトダイオード内に電荷が発生し、こ
の電荷はフォトダイオードの容量部に一時蓄積され、Ｔ
ＦＴ部２２を駆動させることによって、電気信号として
数百ｋＨｚから数百ＭＨｚ程度の速度で時系列的に順次
読み出される。
が入射すると、フォトダイオード内に電荷が発生し、こ
の電荷はフォトダイオードの容量部に一時蓄積され、Ｔ
ＦＴ部２２を駆動させることによって、電気信号として
数百ｋＨｚから数百ＭＨｚ程度の速度で時系列的に順次
読み出される。
【０００５】このような従来のイメージセンサの製造方
法について説明すると、まず、ガラス等の透明基板１上
にポリシリコン（図示せず）、ゲート酸化膜２及びゲー
ト電極（図示せず）を順次成膜、パターニングし、ソー
ス／ドレイン領域形成のためのイオン注入を行ってＴＦ
Ｔ２２を形成した後、基板全面にＳｉＯ2等の第１の層
間膜４を成膜する。
法について説明すると、まず、ガラス等の透明基板１上
にポリシリコン（図示せず）、ゲート酸化膜２及びゲー
ト電極（図示せず）を順次成膜、パターニングし、ソー
ス／ドレイン領域形成のためのイオン注入を行ってＴＦ
Ｔ２２を形成した後、基板全面にＳｉＯ2等の第１の層
間膜４を成膜する。
【０００６】次に、第１の層間膜４の上にフォトダイオ
ードの下部電極５となるＣｒ等の金属膜を形成し、その
上にフォトダイオードとなるａ−Ｓｉ層６を１μｍ程度
の膜厚で形成する。このａ−Ｓｉ層６は、図８の斜線部
のように、通常、入射する光を受光する画素部領域２１
が各々独立してアレイ状に配列され、各画素部は５０〜
１００μｍ□程度の大きさの島状に形成される。
ードの下部電極５となるＣｒ等の金属膜を形成し、その
上にフォトダイオードとなるａ−Ｓｉ層６を１μｍ程度
の膜厚で形成する。このａ−Ｓｉ層６は、図８の斜線部
のように、通常、入射する光を受光する画素部領域２１
が各々独立してアレイ状に配列され、各画素部は５０〜
１００μｍ□程度の大きさの島状に形成される。
【０００７】次に、島状のａ−Ｓｉ層６全面を覆うよう
にＩＴＯ等の透明電極７を形成し、透明電極７と引き出
し配線１０との交差部にバリアメタル膜８を形成する。
このとき、透明電極７は１μｍ程度の膜厚で形成された
ａ−Ｓｉ層６の段差をまたぐように形成される。
にＩＴＯ等の透明電極７を形成し、透明電極７と引き出
し配線１０との交差部にバリアメタル膜８を形成する。
このとき、透明電極７は１μｍ程度の膜厚で形成された
ａ−Ｓｉ層６の段差をまたぐように形成される。
【０００８】続いて、透明基板１全面にＳｉ3Ｎ4等の第
２層間膜９を堆積し、画素部領域２１から延びる透明電
極７と引き出し配線１０との交差する部分にコンタクト
ホール１８を形成した後、コンタクトホール１８の内部
を埋めるようにＡｌ等の金属膜を成膜して、バリアメタ
ル膜８と接続された引き出し配線１０を形成する。
２層間膜９を堆積し、画素部領域２１から延びる透明電
極７と引き出し配線１０との交差する部分にコンタクト
ホール１８を形成した後、コンタクトホール１８の内部
を埋めるようにＡｌ等の金属膜を成膜して、バリアメタ
ル膜８と接続された引き出し配線１０を形成する。
【０００９】
【発明が解決しようとする課題】このようなイメージセ
ンサは、下部電極５、ａ−Ｓｉ層６、透明電極７、バリ
アメタル膜８、第２層間膜９及び引き出し配線１０が積
層されて構成されているため、図９（ａ）に示すよう
に、ａ−Ｓｉ層６から引き出し配線１０に延びる透明電
極７がａ−Ｓｉ層６端部の段差で断線するという問題が
生じる。また、下部電極５端部の段差がその上層に形成
されるａ−Ｓｉ層６の膜厚を不均一にするという問題が
生じる。
ンサは、下部電極５、ａ−Ｓｉ層６、透明電極７、バリ
アメタル膜８、第２層間膜９及び引き出し配線１０が積
層されて構成されているため、図９（ａ）に示すよう
に、ａ−Ｓｉ層６から引き出し配線１０に延びる透明電
極７がａ−Ｓｉ層６端部の段差で断線するという問題が
生じる。また、下部電極５端部の段差がその上層に形成
されるａ−Ｓｉ層６の膜厚を不均一にするという問題が
生じる。
【００１０】上記の問題の内、下部電極５端部の段差に
起因するａ−Ｓｉ層６の膜厚の不均一性を解消する方法
として、例えば、特開昭６２−２０４５７０号公報に記
載された方法がある。この方法は、ａ−Ｓｉ層６を形成
する領域に島状の下部電極５を形成した後、島状の下部
電極５間の隙間を絶縁物で埋めて下部電極５による段差
をなくし、その上に堆積するａ−Ｓｉ層６を平坦化する
ものである。
起因するａ−Ｓｉ層６の膜厚の不均一性を解消する方法
として、例えば、特開昭６２−２０４５７０号公報に記
載された方法がある。この方法は、ａ−Ｓｉ層６を形成
する領域に島状の下部電極５を形成した後、島状の下部
電極５間の隙間を絶縁物で埋めて下部電極５による段差
をなくし、その上に堆積するａ−Ｓｉ層６を平坦化する
ものである。
【００１１】また、上記公報には、先に絶縁膜のパター
ンを形成した後、その隙間を埋めるように下部電極５を
形成する方法や、下部電極５を形成する下地の絶縁膜に
予め溝を形成しておき、その溝に下部電極５を埋め込む
方法が記載されており、いずれの方法もａ−Ｓｉ層６の
平坦化を図るものである。
ンを形成した後、その隙間を埋めるように下部電極５を
形成する方法や、下部電極５を形成する下地の絶縁膜に
予め溝を形成しておき、その溝に下部電極５を埋め込む
方法が記載されており、いずれの方法もａ−Ｓｉ層６の
平坦化を図るものである。
【００１２】上述した公報記載の方法によれば、下部電
極５端部の段差をなくすことによって、ａ−Ｓｉ層６表
面を平坦化することができるが、上記公報は、ａ−Ｓｉ
層６を各画素ごとに島状に分離せずに、アレイの配列方
向に向かって連続して形成する場合に有効な方法であ
り、アレイの配列方向に対して各ａ−Ｓｉ層６を分離す
る場合には、ａ−Ｓｉ層６が下部電極５をまたぐことは
なく、従って、ａ−Ｓｉ層６の膜厚が不均一になること
はない。また、透明基板１の裏面から光を照射する場合
には、各画素の間の領域に光を吸収するａ−Ｓｉ層６を
設けると、入射光の窓となる領域の面積が小さくなり好
ましくない。
極５端部の段差をなくすことによって、ａ−Ｓｉ層６表
面を平坦化することができるが、上記公報は、ａ−Ｓｉ
層６を各画素ごとに島状に分離せずに、アレイの配列方
向に向かって連続して形成する場合に有効な方法であ
り、アレイの配列方向に対して各ａ−Ｓｉ層６を分離す
る場合には、ａ−Ｓｉ層６が下部電極５をまたぐことは
なく、従って、ａ−Ｓｉ層６の膜厚が不均一になること
はない。また、透明基板１の裏面から光を照射する場合
には、各画素の間の領域に光を吸収するａ−Ｓｉ層６を
設けると、入射光の窓となる領域の面積が小さくなり好
ましくない。
【００１３】このように、上記公報記載の方法は、下部
電極５端部の段差の影響を解消するものであるが、画素
部領域２１から引き出し配線１０に向かう経路における
ａ−Ｓｉ層６の急峻な段差については何ら解決するもの
ではなく、ａ−Ｓｉ層６の段差部分での透明電極７の断
線を防止することができない。また、通常、下部電極５
は１００ｎｍ程度の厚さで形成されるのに対し、ａ−Ｓ
ｉ層６は入射光を十分に吸収するために１μｍ程度の膜
厚にする必要があり、段差の影響としてはａ−Ｓｉ層６
の段差の方が遙かに大きいものである。
電極５端部の段差の影響を解消するものであるが、画素
部領域２１から引き出し配線１０に向かう経路における
ａ−Ｓｉ層６の急峻な段差については何ら解決するもの
ではなく、ａ−Ｓｉ層６の段差部分での透明電極７の断
線を防止することができない。また、通常、下部電極５
は１００ｎｍ程度の厚さで形成されるのに対し、ａ−Ｓ
ｉ層６は入射光を十分に吸収するために１μｍ程度の膜
厚にする必要があり、段差の影響としてはａ−Ｓｉ層６
の段差の方が遙かに大きいものである。
【００１４】本発明は、上記問題点に鑑みてなされたも
のであって、その主たる目的は、ａ−Ｓｉ層上層に形成
する透明電極に断線が生じることのないイメージセンサ
及びその製造方法を提供することにある。
のであって、その主たる目的は、ａ−Ｓｉ層上層に形成
する透明電極に断線が生じることのないイメージセンサ
及びその製造方法を提供することにある。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、第１の視点において、透明基板上に、ポ
リシリコンとゲート絶縁膜とゲート電極とが積層された
薄膜トランジスタと、該薄膜トランジスタ上層に形成さ
れた第１の層間膜を介して、下部電極とアモルファスシ
リコン層と上部電極とが積層されたフォトダイオード
と、がアレイ状に配列され、各々の前記フォトダイオー
ドの前記上部電極と接続される引き出し配線が、前記フ
ォトダイオード上層に形成された第２の層間膜を介し
て、前記フォトダイオードの配列方向に略平行して配設
されるイメージセンサにあって、前記フォトダイオード
を構成する前記アモルファスシリコン層が、入射する光
を受光する画素部領域から前記引き出し配線領域に至る
まで連続して段差をなくして配設されているものであ
る。
に、本発明は、第１の視点において、透明基板上に、ポ
リシリコンとゲート絶縁膜とゲート電極とが積層された
薄膜トランジスタと、該薄膜トランジスタ上層に形成さ
れた第１の層間膜を介して、下部電極とアモルファスシ
リコン層と上部電極とが積層されたフォトダイオード
と、がアレイ状に配列され、各々の前記フォトダイオー
ドの前記上部電極と接続される引き出し配線が、前記フ
ォトダイオード上層に形成された第２の層間膜を介し
て、前記フォトダイオードの配列方向に略平行して配設
されるイメージセンサにあって、前記フォトダイオード
を構成する前記アモルファスシリコン層が、入射する光
を受光する画素部領域から前記引き出し配線領域に至る
まで連続して段差をなくして配設されているものであ
る。
【００１６】本発明は、第２の視点において、透明基板
上に、ポリシリコンとゲート絶縁膜とゲート電極とが積
層された薄膜トランジスタと、該薄膜トランジスタ上層
に形成された第１の層間膜を介して、下部電極とアモル
ファスシリコン層と上部電極とが積層されたフォトダイ
オードと、がアレイ状に配列され、各々の前記フォトダ
イオードの前記上部電極と接続される引き出し配線が、
前記フォトダイオード上層に形成された第２の層間膜を
介して、前記フォトダイオードの配列方向に略平行して
配設されるイメージセンサにあって、前記フォトダイオ
ードを構成する前記アモルファスシリコン層が、入射す
る光を受光する画素部領域から前記引き出し配線領域に
至るまで連続して段差のないように配設され、前記ゲー
ト電極を形成する材料が、前記アモルファスシリコン層
下方の領域であって、引き出し線配線近傍の余分な入射
する光を遮断する領域にも残して遮光膜を形成するもの
である。
上に、ポリシリコンとゲート絶縁膜とゲート電極とが積
層された薄膜トランジスタと、該薄膜トランジスタ上層
に形成された第１の層間膜を介して、下部電極とアモル
ファスシリコン層と上部電極とが積層されたフォトダイ
オードと、がアレイ状に配列され、各々の前記フォトダ
イオードの前記上部電極と接続される引き出し配線が、
前記フォトダイオード上層に形成された第２の層間膜を
介して、前記フォトダイオードの配列方向に略平行して
配設されるイメージセンサにあって、前記フォトダイオ
ードを構成する前記アモルファスシリコン層が、入射す
る光を受光する画素部領域から前記引き出し配線領域に
至るまで連続して段差のないように配設され、前記ゲー
ト電極を形成する材料が、前記アモルファスシリコン層
下方の領域であって、引き出し線配線近傍の余分な入射
する光を遮断する領域にも残して遮光膜を形成するもの
である。
【００１７】また、本発明は、第３の視点において、透
明基板上に、ポリシリコンとゲート絶縁膜とゲート電極
とが積層された薄膜トランジスタと、該薄膜トランジス
タ上層に形成された第１の層間膜を介して、下部電極と
アモルファスシリコン層と上部電極とが積層されたフォ
トダイオードと、がアレイ状に配列され、各々の前記フ
ォトダイオードの前記上部電極と接続される引き出し配
線が、前記フォトダイオード上層に形成された第２の層
間膜を介して、前記フォトダイオードの配列方向に略平
行して配設されるイメージセンサにあって、前記フォト
ダイオードを構成する前記アモルファスシリコン層が、
入射する光を受光する画素部領域から前記引き出し配線
形成領域に至る領域に配設され、前記下部電極を形成す
る材料が、前記アモルファスシリコン層下方の領域であ
って、前記透明基板の裏面から前記アモルファスシリコ
ン層に入射する光を遮断する領域に、前記下部電極と分
離して配設されて、遮光膜を形成しているものである。
明基板上に、ポリシリコンとゲート絶縁膜とゲート電極
とが積層された薄膜トランジスタと、該薄膜トランジス
タ上層に形成された第１の層間膜を介して、下部電極と
アモルファスシリコン層と上部電極とが積層されたフォ
トダイオードと、がアレイ状に配列され、各々の前記フ
ォトダイオードの前記上部電極と接続される引き出し配
線が、前記フォトダイオード上層に形成された第２の層
間膜を介して、前記フォトダイオードの配列方向に略平
行して配設されるイメージセンサにあって、前記フォト
ダイオードを構成する前記アモルファスシリコン層が、
入射する光を受光する画素部領域から前記引き出し配線
形成領域に至る領域に配設され、前記下部電極を形成す
る材料が、前記アモルファスシリコン層下方の領域であ
って、前記透明基板の裏面から前記アモルファスシリコ
ン層に入射する光を遮断する領域に、前記下部電極と分
離して配設されて、遮光膜を形成しているものである。
【００１８】本発明は、第４の視点において、イメージ
センサの製造方法を提供する。該方法は、（ａ）透明絶
縁性基板上に、ポリシリコンとゲート絶縁膜とゲート電
極とをこの順に積層してアレイ状の薄膜トランジスタを
形成する工程と、（ｂ）前記薄膜トランジスタを覆うよ
うに第１の層間膜を形成する工程と、（ｃ）前記第１の
層間膜の上層に、下部電極とアモルファスシリコン層と
上部電極とをこの順に積層してアレイ状のフォトダイオ
ードを形成する工程と、（ｄ）前記フォトダイオードを
覆うように第２の層間膜を形成する工程と、（ｅ）前記
第２の層間膜の上層に、前記フォトダイオードの配列方
向に略平行して延在する引き出し配線を形成する工程
と、を含み、前記上部電極が、入射する光を受光する画
素部領域と前記引き出し配線領域とを接続する連結部を
通り、前記第２の層間膜に設けたコンタクトホールを介
して前記引き出し配線と接続されるイメージセンサの製
造方法にあって、前記（ｃ）のフォトダイオードの形成
に際し、前記アモルファスシリコン層を、前記透明基板
の法線方向から見て、前記画素部領域と前記連結部と前
記引き出し配線領域とが連続して段差をなくして配設さ
れているものである。
センサの製造方法を提供する。該方法は、（ａ）透明絶
縁性基板上に、ポリシリコンとゲート絶縁膜とゲート電
極とをこの順に積層してアレイ状の薄膜トランジスタを
形成する工程と、（ｂ）前記薄膜トランジスタを覆うよ
うに第１の層間膜を形成する工程と、（ｃ）前記第１の
層間膜の上層に、下部電極とアモルファスシリコン層と
上部電極とをこの順に積層してアレイ状のフォトダイオ
ードを形成する工程と、（ｄ）前記フォトダイオードを
覆うように第２の層間膜を形成する工程と、（ｅ）前記
第２の層間膜の上層に、前記フォトダイオードの配列方
向に略平行して延在する引き出し配線を形成する工程
と、を含み、前記上部電極が、入射する光を受光する画
素部領域と前記引き出し配線領域とを接続する連結部を
通り、前記第２の層間膜に設けたコンタクトホールを介
して前記引き出し配線と接続されるイメージセンサの製
造方法にあって、前記（ｃ）のフォトダイオードの形成
に際し、前記アモルファスシリコン層を、前記透明基板
の法線方向から見て、前記画素部領域と前記連結部と前
記引き出し配線領域とが連続して段差をなくして配設さ
れているものである。
【００１９】
【発明の実施の形態】本発明に係るイメージセンサは、
その好ましい一実施の形態において、透明基板上に、ア
レイ状に配列されたＴＦＴと、第１層間膜と、下部電極
（図４の５）とａ−Ｓｉ層（図４の６）と透明電極（図
４の７）とバリアメタル膜（図４の８）とが積層された
アレイ状の画素部と、第２層間膜と、引き出し配線（図
４の１８）と、を少なくとも有するイメージセンサにお
いて、ａ−Ｓｉ層を画素部から引き出し配線領域に至る
まで連続して設けることによって、ａ−Ｓｉ層端部の段
差をなくしてその上層に形成する透明電極・バリアメタ
ル等の上部電極及び引き出し配線の断線を防止し、か
つ、ゲート電極と同一層に遮光膜（図４の３）を配設す
ることによって、画素部領域以外のａ−Ｓｉ層に入射す
る光を遮断する。
その好ましい一実施の形態において、透明基板上に、ア
レイ状に配列されたＴＦＴと、第１層間膜と、下部電極
（図４の５）とａ−Ｓｉ層（図４の６）と透明電極（図
４の７）とバリアメタル膜（図４の８）とが積層された
アレイ状の画素部と、第２層間膜と、引き出し配線（図
４の１８）と、を少なくとも有するイメージセンサにお
いて、ａ−Ｓｉ層を画素部から引き出し配線領域に至る
まで連続して設けることによって、ａ−Ｓｉ層端部の段
差をなくしてその上層に形成する透明電極・バリアメタ
ル等の上部電極及び引き出し配線の断線を防止し、か
つ、ゲート電極と同一層に遮光膜（図４の３）を配設す
ることによって、画素部領域以外のａ−Ｓｉ層に入射す
る光を遮断する。
【００２０】
【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について図面を参照
して以下に説明する。
詳細に説明すべく、本発明の実施例について図面を参照
して以下に説明する。
【００２１】［実施例１］まず、図１乃至図６を参照し
て、本発明の第１の実施例に係るイメージセンサについ
て説明する。図１は、イメージセンサの回路構成の概略
を示す回路図であり、図２は、イメージセンサに光が入
射する様子を模式的に示す断面図である。また、図３
は、第１の実施例に係るイメージセンサの主要部の構造
を示す平面図である。図４は、第１の実施例に係るイメ
ージセンサの構造を示す断面図であり、（ａ）は図３の
Ａ−Ａ´線における断面、（ｂ）は図３のＢ−Ｂ´線に
おける断面を示している。また、図５は、本実施例のイ
メージセンサの製造工程の一部を示す工程断面図であ
り、図６は、イメージセンサの他の構成を示す断面図で
ある。
て、本発明の第１の実施例に係るイメージセンサについ
て説明する。図１は、イメージセンサの回路構成の概略
を示す回路図であり、図２は、イメージセンサに光が入
射する様子を模式的に示す断面図である。また、図３
は、第１の実施例に係るイメージセンサの主要部の構造
を示す平面図である。図４は、第１の実施例に係るイメ
ージセンサの構造を示す断面図であり、（ａ）は図３の
Ａ−Ａ´線における断面、（ｂ）は図３のＢ−Ｂ´線に
おける断面を示している。また、図５は、本実施例のイ
メージセンサの製造工程の一部を示す工程断面図であ
り、図６は、イメージセンサの他の構成を示す断面図で
ある。
【００２２】まず、図１乃至図３を参照して、第１の実
施例に係るイメージセンサの構成について説明する。図
１に示すように、通常のイメージセンサは、ライン状に
配列されたａ−Ｓｉ層からなるフォトダイオード１２
と、各フォトダイオードで発生した電荷を一時蓄積する
容量部１７とにより構成される画素部領域２１と、各フ
ォトダイオード１２を制御するために各フォトダイオー
ド１２ごとに形成されたＴＦＴ部２２と、ＴＦＴを駆動
する走査回路２３とを主な構成要素としている。
施例に係るイメージセンサの構成について説明する。図
１に示すように、通常のイメージセンサは、ライン状に
配列されたａ−Ｓｉ層からなるフォトダイオード１２
と、各フォトダイオードで発生した電荷を一時蓄積する
容量部１７とにより構成される画素部領域２１と、各フ
ォトダイオード１２を制御するために各フォトダイオー
ド１２ごとに形成されたＴＦＴ部２２と、ＴＦＴを駆動
する走査回路２３とを主な構成要素としている。
【００２３】また、図２に示すように、通常、イメージ
センサは、光源１１から放射された光をイメージセンサ
の透明基板１側から入射し、フォトダイオード１２近傍
の窓領域を透過した入射光１６は、例えば、ＦＡＰ（fi
ber array plate）１４に導かれて原稿面１５に入射
し、原稿面１５で反射された光は再びＦＡＰ１４を通っ
てフォトダイオード１２の表面に入射し、その光の強度
によって原稿の読み取りを行っている。なお、このＦＡ
Ｐ１４は解像度を向上させるために設けられるものであ
り、本発明においては、ＦＡＰ１４を含まない構成であ
ってもよい。
センサは、光源１１から放射された光をイメージセンサ
の透明基板１側から入射し、フォトダイオード１２近傍
の窓領域を透過した入射光１６は、例えば、ＦＡＰ（fi
ber array plate）１４に導かれて原稿面１５に入射
し、原稿面１５で反射された光は再びＦＡＰ１４を通っ
てフォトダイオード１２の表面に入射し、その光の強度
によって原稿の読み取りを行っている。なお、このＦＡ
Ｐ１４は解像度を向上させるために設けられるものであ
り、本発明においては、ＦＡＰ１４を含まない構成であ
ってもよい。
【００２４】図３は、このようなイメージセンサの主要
部の構造を示す平面図であり、画素部領域２１を構成す
るフォトダイオード１２の一端にはフォトダイオード１
２を制御するＴＦＴ部２２が接続されており、他端側に
は引き出し配線１０が設けられている。また、画素部領
域２１と引き出し配線１０との間には、両者を接続する
連結部１９が設けられ、各画素の連結部１９と引き出し
配線１０との交差部にはコンタクトホール１８が設けら
れており、このコンタクトホール１８によって、透明電
極７とバリアメタル膜８とからなる上部電極と引き出し
配線１０とが接続されている。ここで、各画素部の大き
さは、読みとる原稿のサイズ、解像度及び光学系等によ
って定められるものであるが、例えば、解像度２００ｄ
ｐｉの場合は１００μｍ□、４００ｄｐｉの場合は５０
μｍ□程度である。
部の構造を示す平面図であり、画素部領域２１を構成す
るフォトダイオード１２の一端にはフォトダイオード１
２を制御するＴＦＴ部２２が接続されており、他端側に
は引き出し配線１０が設けられている。また、画素部領
域２１と引き出し配線１０との間には、両者を接続する
連結部１９が設けられ、各画素の連結部１９と引き出し
配線１０との交差部にはコンタクトホール１８が設けら
れており、このコンタクトホール１８によって、透明電
極７とバリアメタル膜８とからなる上部電極と引き出し
配線１０とが接続されている。ここで、各画素部の大き
さは、読みとる原稿のサイズ、解像度及び光学系等によ
って定められるものであるが、例えば、解像度２００ｄ
ｐｉの場合は１００μｍ□、４００ｄｐｉの場合は５０
μｍ□程度である。
【００２５】次に、このようなイメージセンサの製造方
法について、図５を参照して説明する。まず、ガラス等
の透明基板１上にポリシリコン膜を、例えば、ＣＶＤ法
により５０〜１００ｎｍ程度の膜厚で成膜した後、公知
のリソグラフィー法によりＴＦＴの半導体層を形成し、
その上にＳｉＯ2等のゲート酸化膜２を５０〜１００ｎ
ｍ程度堆積する。次に、例えば、金属膜又はポリシリコ
ンと金属膜との積層構造を１００〜３００ｎｍ程度の膜
厚で成膜し、ゲート電極を形成する（図５ではゲート酸
化膜のみ図示）。
法について、図５を参照して説明する。まず、ガラス等
の透明基板１上にポリシリコン膜を、例えば、ＣＶＤ法
により５０〜１００ｎｍ程度の膜厚で成膜した後、公知
のリソグラフィー法によりＴＦＴの半導体層を形成し、
その上にＳｉＯ2等のゲート酸化膜２を５０〜１００ｎ
ｍ程度堆積する。次に、例えば、金属膜又はポリシリコ
ンと金属膜との積層構造を１００〜３００ｎｍ程度の膜
厚で成膜し、ゲート電極を形成する（図５ではゲート酸
化膜のみ図示）。
【００２６】このゲート電極を形成する際に、引き出し
配線１０近傍の余分な入射光を遮断する領域にもゲート
電極材料を残すことによって、遮光膜３として機能する
膜を形成することもできる。本実施例では、後述するよ
うにフォトダイオードとなるａ−Ｓｉ層６を引き出し配
線１０にも残すため、画素部領域２１の端部から引き出
し配線１０までの領域にゲート電極材料を残し、図４
（ａ）及び図５（ａ）に示すような遮光膜３を形成して
いる。なお、この遮光膜３は、後の工程で形成する上部
電極と接続して同電位にすることが好ましい。
配線１０近傍の余分な入射光を遮断する領域にもゲート
電極材料を残すことによって、遮光膜３として機能する
膜を形成することもできる。本実施例では、後述するよ
うにフォトダイオードとなるａ−Ｓｉ層６を引き出し配
線１０にも残すため、画素部領域２１の端部から引き出
し配線１０までの領域にゲート電極材料を残し、図４
（ａ）及び図５（ａ）に示すような遮光膜３を形成して
いる。なお、この遮光膜３は、後の工程で形成する上部
電極と接続して同電位にすることが好ましい。
【００２７】次に、ソース／ドレイン領域を形成するた
めのイオン注入を行った後、図５（ｂ）に示すように、
透明基板１全面にＳｉＯ2等の第１層間膜４を、例え
ば、ＣＶＤ法により２００〜５００ｎｍ程度の膜厚で形
成する。そして、画素部領域２１に下部電極５を形成す
るために、例えば、Ｃｒ等の金属を１００ｎｍ程度の膜
厚で形成する。ここで、下部電極５は、透明基板１の法
線方向から見て、遮光膜３と一部が相重なるように形成
することが好ましく、オーバーラップ領域２５を設ける
ことによって、斜め方向から回り込む光が連結部１９又
は引き出し配線１０領域に形成されるａ−Ｓｉ層６に吸
収されることを有効に防止することができる。
めのイオン注入を行った後、図５（ｂ）に示すように、
透明基板１全面にＳｉＯ2等の第１層間膜４を、例え
ば、ＣＶＤ法により２００〜５００ｎｍ程度の膜厚で形
成する。そして、画素部領域２１に下部電極５を形成す
るために、例えば、Ｃｒ等の金属を１００ｎｍ程度の膜
厚で形成する。ここで、下部電極５は、透明基板１の法
線方向から見て、遮光膜３と一部が相重なるように形成
することが好ましく、オーバーラップ領域２５を設ける
ことによって、斜め方向から回り込む光が連結部１９又
は引き出し配線１０領域に形成されるａ−Ｓｉ層６に吸
収されることを有効に防止することができる。
【００２８】次に、フォトダイオードとなるａ−Ｓｉ層
６を、例えば、ＣＶＤ法により１μｍ程度の膜厚で形成
し、画素部領域２１にａ−Ｓｉ層６が残るようにパター
ニングするが、本実施例では、ａ−Ｓｉ層６の段差によ
ってその上層に形成する透明電極７・バリアメタル膜８
等の上部電極及び引き出し配線が断線することがないよ
うに、ａ−Ｓｉ層６を画素部領域２１から連結部１９を
通って引き出し配線１０に至るまでの領域全体に残して
いる。このａ−Ｓｉ層６を残す領域は、図３の斜線部で
示す領域となる。
６を、例えば、ＣＶＤ法により１μｍ程度の膜厚で形成
し、画素部領域２１にａ−Ｓｉ層６が残るようにパター
ニングするが、本実施例では、ａ−Ｓｉ層６の段差によ
ってその上層に形成する透明電極７・バリアメタル膜８
等の上部電極及び引き出し配線が断線することがないよ
うに、ａ−Ｓｉ層６を画素部領域２１から連結部１９を
通って引き出し配線１０に至るまでの領域全体に残して
いる。このａ−Ｓｉ層６を残す領域は、図３の斜線部で
示す領域となる。
【００２９】ここで、ａ−Ｓｉ層６の膜厚は、段差を極
力小さくし、かつ、入射光を吸収できる膜厚として、通
常１μｍ程度とされるが、本実施例では画素部領域２１
から引き出し配線１０にわたって一様にａ−Ｓｉ層６を
残しているために、段差による断線を配慮する必要がな
く、従って、ａ−Ｓｉ層６の膜厚をより厚くすることも
できる。
力小さくし、かつ、入射光を吸収できる膜厚として、通
常１μｍ程度とされるが、本実施例では画素部領域２１
から引き出し配線１０にわたって一様にａ−Ｓｉ層６を
残しているために、段差による断線を配慮する必要がな
く、従って、ａ−Ｓｉ層６の膜厚をより厚くすることも
できる。
【００３０】次に、図５（ｃ）に示すように、ａ−Ｓｉ
層６の上層に、ＩＴＯ等の透明電極７を１００ｎｍ程度
堆積し、続いて画素部領域２１の端部から引き出し配線
１０との交差部に至るまでタングステンシリサイド等の
バリアメタル膜８を５０〜１００ｎｍ程度堆積し、所定
の形状にパターニングして上部電極を形成する。このと
き、バリアメタル膜８は引き出し配線１０とのコンタク
トを良好にするために設けられると共に、画素部２１と
引き出し配線１０との連結部分のａ−Ｓｉ層６に余分な
光が入射しないための遮光膜としての性質を併せ持つも
のである。
層６の上層に、ＩＴＯ等の透明電極７を１００ｎｍ程度
堆積し、続いて画素部領域２１の端部から引き出し配線
１０との交差部に至るまでタングステンシリサイド等の
バリアメタル膜８を５０〜１００ｎｍ程度堆積し、所定
の形状にパターニングして上部電極を形成する。このと
き、バリアメタル膜８は引き出し配線１０とのコンタク
トを良好にするために設けられると共に、画素部２１と
引き出し配線１０との連結部分のａ−Ｓｉ層６に余分な
光が入射しないための遮光膜としての性質を併せ持つも
のである。
【００３１】次に、例えば、Ｓｉ3Ｎ4等の第２層間膜
を、例えば、ＣＶＤ法により２００〜５００ｎｍ程度の
膜厚で堆積した後、ＴＦＴのソース／ドレイン領域、ゲ
ート電極、フォトダイオードの下部電極５、バリアメタ
ル膜８と所望のコンタクトをとるためのコンタクトホー
ル１８を形成する（図５ではフォトダイオードの上部電
極とのコンタクトホールのみ図示）。続いて、Ａｌ等の
金属を５００〜１０００ｎｍ程度成膜し、引き出し配線
１０を形成した後、図示していないＳｉ3Ｎ4膜やポリイ
ミド等の有機膜からなるパッシベーション膜を形成して
イメージセンサが形成される。
を、例えば、ＣＶＤ法により２００〜５００ｎｍ程度の
膜厚で堆積した後、ＴＦＴのソース／ドレイン領域、ゲ
ート電極、フォトダイオードの下部電極５、バリアメタ
ル膜８と所望のコンタクトをとるためのコンタクトホー
ル１８を形成する（図５ではフォトダイオードの上部電
極とのコンタクトホールのみ図示）。続いて、Ａｌ等の
金属を５００〜１０００ｎｍ程度成膜し、引き出し配線
１０を形成した後、図示していないＳｉ3Ｎ4膜やポリイ
ミド等の有機膜からなるパッシベーション膜を形成して
イメージセンサが形成される。
【００３２】上述した方法で形成したイメージセンサの
画素部領域２１から引き出し配線１０に至る部分の断面
形状は図４（ａ）、（ｂ）のようになる。すなわち、画
素部領域２１と引き出し配線１０との連結部分では、ａ
−Ｓｉ層６が画素部２１から連結部１９を通って引き出
し配線１０まで延在して形成されているため、従来のイ
メージセンサのようにａ−Ｓｉ層６端部の段差はなく、
ａ−Ｓｉ層６の段差によって透明電極７・バリアメタル
膜８等の上部電極及び引き出し配線が断線することはな
い。
画素部領域２１から引き出し配線１０に至る部分の断面
形状は図４（ａ）、（ｂ）のようになる。すなわち、画
素部領域２１と引き出し配線１０との連結部分では、ａ
−Ｓｉ層６が画素部２１から連結部１９を通って引き出
し配線１０まで延在して形成されているため、従来のイ
メージセンサのようにａ−Ｓｉ層６端部の段差はなく、
ａ−Ｓｉ層６の段差によって透明電極７・バリアメタル
膜８等の上部電極及び引き出し配線が断線することはな
い。
【００３３】また、本実施例では下部電極５端部の段差
の影響でａ−Ｓｉ層６の表面にも段差が生じるが、上述
したように、ａ−Ｓｉ層６の厚みが１μｍ程度であるの
に対し、下部電極５の厚みは高々１００ｎｍ程度であ
り、下部電極５の段差によってａ−Ｓｉ層６の上層に形
成される上部電極に断線が生じることはない。
の影響でａ−Ｓｉ層６の表面にも段差が生じるが、上述
したように、ａ−Ｓｉ層６の厚みが１μｍ程度であるの
に対し、下部電極５の厚みは高々１００ｎｍ程度であ
り、下部電極５の段差によってａ−Ｓｉ層６の上層に形
成される上部電極に断線が生じることはない。
【００３４】なお、画素部領域２１と引き出し配線１０
との間は１０〜２０μｍ程度の幅の連結部１９によって
接続されているが、これは光を吸収するａ−Ｓｉ層６の
領域を小さくすることによって光を透過する窓領域の面
積を大きくするためであり、連結部の幅は任意に設定す
ることができる。例えば、入射光１６を各画素部領域２
１の間の空間から入射する場合には、連結部１９を細く
する必要はなく、画素部領域２１と同一の幅で引き出し
配線１０と連結することもできる。
との間は１０〜２０μｍ程度の幅の連結部１９によって
接続されているが、これは光を吸収するａ−Ｓｉ層６の
領域を小さくすることによって光を透過する窓領域の面
積を大きくするためであり、連結部の幅は任意に設定す
ることができる。例えば、入射光１６を各画素部領域２
１の間の空間から入射する場合には、連結部１９を細く
する必要はなく、画素部領域２１と同一の幅で引き出し
配線１０と連結することもできる。
【００３５】また、本実施例では、連結部１９及び引き
出し配線１０にａ−Ｓｉ層６を残すため、その部分に入
射した光によって生じたキャリアが画素部領域２１に拡
散して画素部領域２１の解像度を劣化させる恐れがある
ため、連結部１９及び引き出し配線１０の下方には遮光
膜３を設けているが、画素部領域２１から拡散長以上に
離れた部分では実質的に拡散による影響を考慮する必要
はないため、図６に示すように、遮光膜３を画素部領域
２１近傍のみに形成することもできる。
出し配線１０にａ−Ｓｉ層６を残すため、その部分に入
射した光によって生じたキャリアが画素部領域２１に拡
散して画素部領域２１の解像度を劣化させる恐れがある
ため、連結部１９及び引き出し配線１０の下方には遮光
膜３を設けているが、画素部領域２１から拡散長以上に
離れた部分では実質的に拡散による影響を考慮する必要
はないため、図６に示すように、遮光膜３を画素部領域
２１近傍のみに形成することもできる。
【００３６】なお、遮光膜３は、基板の法線方向から見
て下部電極５と一部オーバーラップするように形成され
ているが、これは遮光膜３と下部電極５とが第１層間膜
４を介して異なる層に形成されているため、その隙間か
ら光が回り込むことを防ぐためであり、オーバーラップ
させる量は第１層間膜４の膜厚、光の入射方向を考慮し
て適宜最適化することができる。また、遮光膜３は、斜
め方向からの光の回り込みを考慮し、ａ−Ｓｉ層６より
も大きくすると効果的である。
て下部電極５と一部オーバーラップするように形成され
ているが、これは遮光膜３と下部電極５とが第１層間膜
４を介して異なる層に形成されているため、その隙間か
ら光が回り込むことを防ぐためであり、オーバーラップ
させる量は第１層間膜４の膜厚、光の入射方向を考慮し
て適宜最適化することができる。また、遮光膜３は、斜
め方向からの光の回り込みを考慮し、ａ−Ｓｉ層６より
も大きくすると効果的である。
【００３７】［実施例２］次に、図７を参照して、本発
明の第２の実施例に係るイメージセンサについて説明す
る。図７は、第２の実施例に係るイメージセンサの構造
を示す断面図であり、（ａ）は図３のＡ−Ａ´線におけ
る断面、（ｂ）は図３のＢ−Ｂ´線における断面を示し
ている。第２の実施例と前記した第１の実施例との相違
点は、基板の下方から入射する光を遮光する構成が相違
するものであり、ａ−Ｓｉ半導体層から上層の構成は前
記した第１の実施例と同様である。
明の第２の実施例に係るイメージセンサについて説明す
る。図７は、第２の実施例に係るイメージセンサの構造
を示す断面図であり、（ａ）は図３のＡ−Ａ´線におけ
る断面、（ｂ）は図３のＢ−Ｂ´線における断面を示し
ている。第２の実施例と前記した第１の実施例との相違
点は、基板の下方から入射する光を遮光する構成が相違
するものであり、ａ−Ｓｉ半導体層から上層の構成は前
記した第１の実施例と同様である。
【００３８】第２の実施例に係るイメージセンサの製造
方法について説明する。まず、前記した第１の実施例と
同様に、ガラス等の透明基板１上にポリシリコン膜を成
膜してＴＦＴの半導体層を形成し、その上にＳｉＯ2等
のゲート酸化膜２、金属膜又はポリシリコンと金属膜と
の積層構造からなるゲート電極を形成する。
方法について説明する。まず、前記した第１の実施例と
同様に、ガラス等の透明基板１上にポリシリコン膜を成
膜してＴＦＴの半導体層を形成し、その上にＳｉＯ2等
のゲート酸化膜２、金属膜又はポリシリコンと金属膜と
の積層構造からなるゲート電極を形成する。
【００３９】このゲート電極を形成する際に、前記した
第１の実施例では、引き出し配線１０近傍の余分な光を
遮断するために、画素部領域２１と引き出し配線１０の
連結部１９及び引き出し配線１０の全面に渡ってゲート
電極材料を残して遮光膜３を形成していたが、本実施例
では、連結部１９及び引き出し配線１０領域の遮光を下
部電極材料によって行うため、ゲート電極材料は下部電
極材料からなる遮光膜５ａと下部電極５との切断部の隙
間のみを覆うように形成すればよい。
第１の実施例では、引き出し配線１０近傍の余分な光を
遮断するために、画素部領域２１と引き出し配線１０の
連結部１９及び引き出し配線１０の全面に渡ってゲート
電極材料を残して遮光膜３を形成していたが、本実施例
では、連結部１９及び引き出し配線１０領域の遮光を下
部電極材料によって行うため、ゲート電極材料は下部電
極材料からなる遮光膜５ａと下部電極５との切断部の隙
間のみを覆うように形成すればよい。
【００４０】次に、透明基板１全面にＳｉＯ2等の第１
層間膜４を形成した後、下部電極５となるＣｒ等の金属
を１００ｎｍ程度の膜厚で形成するが、本実施例では上
述したように下部電極材料で遮光膜５ａを形成するた
め、連結部１９及び引き出し配線１０領域にも下部電極
材料が残るようにパターニングする必要がある。なお、
前記した第１の実施例と同様に、回り込んで入射する光
も有効に遮断するには、ゲート電極材料からなる遮光膜
３と、下部電極５及び下部電極材料からなる遮光膜５ａ
の少なくとも一方とが透明基板の法線方向から見て、そ
の一部が相重なるようにすることが好ましい（図では双
方が相重なる場合を記載）。また、遮光膜３として下部
電極材料を用いるのは、下部電極５と同層の材料で遮光
した方が斜めからの光が入りにくく、光の回り込みを確
実に遮断することができるからである。
層間膜４を形成した後、下部電極５となるＣｒ等の金属
を１００ｎｍ程度の膜厚で形成するが、本実施例では上
述したように下部電極材料で遮光膜５ａを形成するた
め、連結部１９及び引き出し配線１０領域にも下部電極
材料が残るようにパターニングする必要がある。なお、
前記した第１の実施例と同様に、回り込んで入射する光
も有効に遮断するには、ゲート電極材料からなる遮光膜
３と、下部電極５及び下部電極材料からなる遮光膜５ａ
の少なくとも一方とが透明基板の法線方向から見て、そ
の一部が相重なるようにすることが好ましい（図では双
方が相重なる場合を記載）。また、遮光膜３として下部
電極材料を用いるのは、下部電極５と同層の材料で遮光
した方が斜めからの光が入りにくく、光の回り込みを確
実に遮断することができるからである。
【００４１】次に、フォトダイオードとなるａ−Ｓｉ層
６を成膜し、ａ−Ｓｉ層６が画素部２１から引き出し配
線１０までの領域全体に残るようにパターニングする。
次に、ａ−Ｓｉ層６の上層に、ＩＴＯ等の透明電極７、
及び、タングステンシリサイド等のバリアメタル膜８を
堆積し、上部電極を形成する。
６を成膜し、ａ−Ｓｉ層６が画素部２１から引き出し配
線１０までの領域全体に残るようにパターニングする。
次に、ａ−Ｓｉ層６の上層に、ＩＴＯ等の透明電極７、
及び、タングステンシリサイド等のバリアメタル膜８を
堆積し、上部電極を形成する。
【００４２】次に、Ｓｉ3Ｎ4等の第２層間膜９を堆積し
た後、ＴＦＴのソース／ドレイン領域、ゲート電極、フ
ォトダイオードの下部電極５、透明電極７、バリアメタ
ル膜８とのコンタクトを取るためのコンタクトホール１
８を形成する。続いて、Ａｌ等の金属を成膜し、引き出
し配線１０を形成した後、図示していないＳｉ3Ｎ4膜や
ポリイミド等の有機膜からなるパッシベーション膜を形
成してイメージセンサが形成される。
た後、ＴＦＴのソース／ドレイン領域、ゲート電極、フ
ォトダイオードの下部電極５、透明電極７、バリアメタ
ル膜８とのコンタクトを取るためのコンタクトホール１
８を形成する。続いて、Ａｌ等の金属を成膜し、引き出
し配線１０を形成した後、図示していないＳｉ3Ｎ4膜や
ポリイミド等の有機膜からなるパッシベーション膜を形
成してイメージセンサが形成される。
【００４３】上述した方法で形成したイメージセンサの
画素部領域２１から引き出し配線１０に至る部分の断面
形状は図７のようになる。すなわち、画素部領域２１と
引き出し配線１０との連結部分では、ａ−Ｓｉ層６が画
素部領域２１から連結部１９を通って引き出し配線１０
まで延在しているため、前記した第１の実施例と同様
に、ａ−Ｓｉ層６端部の段差はなく、ａ−Ｓｉ層６の段
差によって上部電極が断線することはない。
画素部領域２１から引き出し配線１０に至る部分の断面
形状は図７のようになる。すなわち、画素部領域２１と
引き出し配線１０との連結部分では、ａ−Ｓｉ層６が画
素部領域２１から連結部１９を通って引き出し配線１０
まで延在しているため、前記した第１の実施例と同様
に、ａ−Ｓｉ層６端部の段差はなく、ａ−Ｓｉ層６の段
差によって上部電極が断線することはない。
【００４４】なお、前記した第１の実施例と同様に、連
結部１９の幅は任意に設定することができ、例えば、画
素部領域２１と同一の幅で引き出し配線１０と連結する
こともできる。また、連結部１９及び引き出し配線１０
の下方に遮光膜３及び遮光膜５ａを設けているが、画素
部領域２１から拡散長以上に離れた部分では実質的に拡
散による影響を考慮する必要はないため、遮光膜３及び
遮光膜５ａを画素部領域２１近傍のみに形成することも
できる。
結部１９の幅は任意に設定することができ、例えば、画
素部領域２１と同一の幅で引き出し配線１０と連結する
こともできる。また、連結部１９及び引き出し配線１０
の下方に遮光膜３及び遮光膜５ａを設けているが、画素
部領域２１から拡散長以上に離れた部分では実質的に拡
散による影響を考慮する必要はないため、遮光膜３及び
遮光膜５ａを画素部領域２１近傍のみに形成することも
できる。
【００４５】
【発明の効果】以上説明したように、本発明のイメージ
センサによれば、ａ−Ｓｉ層の段差による透明電極・バ
リアメタル等の上部電極及び引き出し配線の断線を防止
することができるという効果を奏する。
センサによれば、ａ−Ｓｉ層の段差による透明電極・バ
リアメタル等の上部電極及び引き出し配線の断線を防止
することができるという効果を奏する。
【００４６】その理由は、本発明のイメージセンサは、
フォトダイオードとなるａ−Ｓｉ層を画素部領域のみな
らず、画素部領域と引き出し配線との連結部及び引き出
し配線領域にも形成しているため、上部電極や引き出し
配線がａ−Ｓｉ層の段差をまたいで配線されることがな
いからである。
フォトダイオードとなるａ−Ｓｉ層を画素部領域のみな
らず、画素部領域と引き出し配線との連結部及び引き出
し配線領域にも形成しているため、上部電極や引き出し
配線がａ−Ｓｉ層の段差をまたいで配線されることがな
いからである。
【００４７】また、本発明のイメージセンサによれば、
画素部領域と引き出し配線との連結部及び引き出し配線
に光が入射することはなく、余分な光の入射による画像
のにじみを防止することもできる。
画素部領域と引き出し配線との連結部及び引き出し配線
に光が入射することはなく、余分な光の入射による画像
のにじみを防止することもできる。
【００４８】その理由は、本発明では、ゲート電極を構
成する材料又は下部電極を構成する材料を連結部及び引
き出し配線領域に残し、遮光膜として機能させているた
め、余分な光の入射を防止することができるからであ
る。
成する材料又は下部電極を構成する材料を連結部及び引
き出し配線領域に残し、遮光膜として機能させているた
め、余分な光の入射を防止することができるからであ
る。
【図１】イメージセンサの回路構成の概要を示す回路図
である。
である。
【図２】イメージセンサに光が入射する様子を模式的に
示した断面図である。
示した断面図である。
【図３】本発明の第１の実施例に係るイメージセンサの
構造を示した平面図である。
構造を示した平面図である。
【図４】本発明の第１の実施例に係るイメージセンサの
構造を示した断面図であり、（ａ）は図３のＡ−Ａ´線
における断面、（ｂ）は図３のＢ−Ｂ´線における断面
を示す。
構造を示した断面図であり、（ａ）は図３のＡ−Ａ´線
における断面、（ｂ）は図３のＢ−Ｂ´線における断面
を示す。
【図５】本発明の第１の実施例に係るイメージセンサの
製造工程を模式的に示す断面図である。
製造工程を模式的に示す断面図である。
【図６】本発明の第１の実施例に係るイメージセンサの
他の構造を示した断面図であり、図３のＡ−Ａ´線にお
ける断面を示す。
他の構造を示した断面図であり、図３のＡ−Ａ´線にお
ける断面を示す。
【図７】本発明の第２の実施例に係るイメージセンサの
構造を示した断面図であり、図３のＡ−Ａ´線における
断面を示す。
構造を示した断面図であり、図３のＡ−Ａ´線における
断面を示す。
【図８】従来のイメージセンサの構造を示した平面図で
ある。
ある。
【図９】従来のイメージセンサの構造を示した断面図で
あり、（ａ）は図８のＣ−Ｃ´線における断面、（ｂ）
は図８のＤ−Ｄ´線における断面を示す。
あり、（ａ）は図８のＣ−Ｃ´線における断面、（ｂ）
は図８のＤ−Ｄ´線における断面を示す。
１ 透明基板
２ ゲート酸化膜
３ 遮光膜
４ 第１層間膜
５ 下部電極
５ａ 遮光膜（下部電極）
６ ａ−Ｓｉ層
７ 透明電極
８ バリアメタル膜
９ 第２層間膜
１０ 引き出し配線
１１ 光源
１２ フォトダイオード
１３ ＩＴＯ
１４ ＦＡＰ
１５ 原稿
１６ 入射光
１７ 容量部
１８ コンタクトホール
１９ 連結部
２０ パッド
２１ 画素部領域
２２ ＴＦＴ部
２３ 走査回路
２４ 断線部
２５ オーバーラップ領域
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 27/148
H01L 31/10
H04N 5/335
Claims (15)
- 【請求項１】透明基板上に、ポリシリコンとゲート絶縁
膜とゲート電極とが積層された薄膜トランジスタと、該
薄膜トランジスタ上層に形成された第１の層間膜を介し
て、下部電極とアモルファスシリコン層と上部電極とが
積層されたフォトダイオードと、がアレイ状に配列さ
れ、 各々の前記フォトダイオードの前記上部電極と接続され
る引き出し配線が、前記フォトダイオード上層に形成さ
れた第２の層間膜を介して、前記フォトダイオードの配
列方向に略平行して配設されるイメージセンサにあっ
て、 前記フォトダイオードを構成する前記アモルファスシリ
コン層が、入射する光を受光する画素部領域から前記引
き出し配線領域に至るまで連続して段差をなくして配設
されている、ことを特徴とするイメージセンサ。 - 【請求項２】透明基板上に、ポリシリコンとゲート絶縁
膜とゲート電極とが積層された薄膜トランジスタと、該
薄膜トランジスタ上層に形成された第１の層間膜を介し
て、下部電極とアモルファスシリコン層と上部電極とが
積層されたフォトダイオードと、がアレイ状に配列さ
れ、 各々の前記フォトダイオードの前記上部電極と接続され
る引き出し配線が、前記フォトダイオード上層に形成さ
れた第２の層間膜を介して、前記フォトダイオードの配
列方向に略平行して配設されるイメージセンサにあっ
て、 前記フォトダイオードを構成する前記アモルファスシリ
コン層が、入射する光を受光する画素部領域から前記引
き出し配線領域に至るまで連続して段差のないように配
設され、 前記ゲート電極を形成する材料が、前記アモルファスシ
リコン層下方の領域であって、引き出し線配線近傍の余
分な入射する光を遮断する領域にも残して遮光膜を形成
する、ことを特徴とするイメージセンサ。 - 【請求項３】前記遮光膜が、前記透明基板の法線方向か
ら見て、少なくとも、前記フォトダイオードの画素部領
域と前記引き出し配線とを接続する連結部、及び、前記
引き出し配線領域を覆うように配設されている、ことを
特徴とする請求項２記載のイメージセンサ。 - 【請求項４】前記遮光膜が、前記透明基板の法線方向か
ら見て、少なくとも、前記画素部領域の前記引き出し線
側端部からキャリアの拡散長に略等しい領域を覆うよう
に配設されている、ことを特徴とする請求項２記載のイ
メージセンサ。 - 【請求項５】前記遮光膜が、前記透明基板の法線方向か
ら見て、前記フォトダイオードを構成する前記下部電極
と所定の幅だけ相重なるように形成されている、ことを
特徴とする請求項３又は４記載のイメージセンサ。 - 【請求項６】透明基板上に、ポリシリコンとゲート絶縁
膜とゲート電極とが積層された薄膜トランジスタと、該
薄膜トランジスタ上層に形成された第１の層間膜を介し
て、下部電極とアモルファスシリコン層と上部電極とが
積層されたフォトダイオードと、がアレイ状に配列さ
れ、 各々の前記フォトダイオードの前記上部電極と接続され
る引き出し配線が、前記フォトダイオード上層に形成さ
れた第２の層間膜を介して、前記フォトダイオードの配
列方向に略平行して配設されるイメージセンサにあっ
て、 前記フォトダイオードを構成する前記アモルファスシリ
コン層が、入射する光を受光する画素部領域から前記引
き出し配線形成領域に至る領域に配設され、 前記下部電極を形成する材料が、前記アモルファスシリ
コン層下方の領域であって、前記透明基板の裏面から前
記アモルファスシリコン層に入射する光を遮断する領域
に、前記下部電極と分離して配設されて、遮光膜を形成
している、ことを特徴とするイメージセンサ。 - 【請求項７】前記遮光膜が、前記透明基板の法線方向か
ら見て、少なくとも、前記フォトダイオードの画素部領
域と前記引き出し配線とを接続する連結部、及び、前記
引き出し配線領域を覆うように配設され、 前記ゲート電極を形成する材料が、前記透明基板の法線
方向から見て、少なくとも、前記下部電極と前記遮光膜
との隙間を覆うように形成されている、ことを特徴とす
る請求項６記載のイメージセンサ。 - 【請求項８】前記下部電極を形成する材料又は前記ゲー
ト電極を形成する材料からなる遮光膜が前記上部電極と
同電位に設定されている、ことを特徴とする請求項２乃
至７のいずれか一に記載のイメージセンサ。 - 【請求項９】（ａ）透明絶縁性基板上に、ポリシリコン
とゲート絶縁膜とゲート電極とをこの順に積層してアレ
イ状の薄膜トランジスタを形成する工程と、 （ｂ）前記薄膜トランジスタを覆うように第１の層間膜
を形成する工程と、 （ｃ）前記第１の層間膜の上層に、下部電極とアモルフ
ァスシリコン層と上部電極とをこの順に積層してアレイ
状のフォトダイオードを形成する工程と、 （ｄ）前記フォトダイオードを覆うように第２の層間膜
を形成する工程と、 （ｅ）前記第２の層間膜の上層に、前記フォトダイオー
ドの配列方向に略平行して延在する引き出し配線を形成
する工程と、を含み、 前記上部電極が、入射する光を受光する画素部領域と前
記引き出し配線領域とを接続する連結部を通り、前記第
２の層間膜に設けたコンタクトホールを介して前記引き
出し配線と接続されるイメージセンサの製造方法にあっ
て、 前記（ｃ）のフォトダイオードの形成に際し、前記アモ
ルファスシリコン層を、前記透明基板の法線方向から見
て、前記画素部領域と前記連結部と前記引き出し配線領
域とが連続して段差をなくして配設されている、ことを
特徴とするイメージセンサの製造方法。 - 【請求項１０】（ａ）透明絶縁性基板上に、ポリシリコ
ンとゲート絶縁膜とゲート電極とをこの順に積層してア
レイ状の薄膜トランジスタを形成する工程と、 （ｂ）前記薄膜トランジスタを覆うように第１の層間膜
を形成する工程と、 （ｃ）前記第１の層間膜の上層に、下部電極とアモルフ
ァスシリコン層と上部電極とをこの順に積層してアレイ
状のフォトダイオードを形成する工程と、 （ｄ）前記フォトダイオードを覆うように第２の層間膜
を形成する工程と、 （ｅ）前記第２の層間膜の上層に、前記フォトダイオー
ドの配列方向に略平行する引き出し配線を形成する工程
と、を含み、 前記上部電極が、入射する光を受光する画素部領域と前
記引き出し配線領域とを接続する連結部を通り、前記第
２の層間膜に設けたコンタクトホールを介して前記引き
出し配線と接続されるイメージセンサの製造方法におい
て、 前記（ａ）の薄膜トランジスタ形成に際し、前記ゲート
電極を形成する材料を、前記アモルファスシリコン層下
方の領域であって、引き出し線配線近傍の余分な入射す
る光を遮断する領域にも残して遮光膜を形成し、 前記（ｃ）のフォトダイオード形成に際し、前記アモル
ファスシリコン層を、前記透明基板の法線方向から見
て、前記画素部領域と前記連結部と前記引き出し配線領
域とが連続して段差のないように配設する、ことを特徴
とするイメージセンサの製造方法。 - 【請求項１１】前記遮光膜が、前記透明基板の法線方向
から見て、少なくとも、前記連結部及び前記引き出し配
線領域を覆うように配設される、ことを特徴とする請求
項１０記載のイメージセンサの製造方法。 - 【請求項１２】前記遮光膜が、前記透明基板の法線方向
から見て、少なくとも、前記画素部領域の前記引き出し
線側端部からキャリアの拡散長に略等しい領域を覆うよ
うに配設される、ことを特徴とする請求項１０記載のイ
メージセンサの製造方法。 - 【請求項１３】（ａ）透明絶縁性基板上に、ポリシリコ
ンとゲート絶縁膜とゲート電極とをこの順に積層してア
レイ状の薄膜トランジスタを形成する工程と、 （ｂ）前記薄膜トランジスタを覆うように第１の層間膜
を形成する工程と、 （ｃ）前記第１の層間膜の上層に、下部電極とアモルフ
ァスシリコン層と上部電極とをこの順に積層してアレイ
状のフォトダイオードを形成する工程と、 （ｄ）前記フォトダイオードを覆うように第２の層間膜
を形成する工程と、 （ｅ）前記第２の層間膜の上層に、前記フォトダイオー
ドの配列方向に略平行する引き出し配線を形成する工程
と、を含み、 前記上部電極が、入射する光を受光する画素部領域と前
記引き出し配線領域とを接続する連結部を通り、前記第
２の層間膜に設けたコンタクトホールを介して前記引き
出し配線と接続されるイメージセンサの製造方法におい
て、 前記（ａ）の薄膜トランジスタ形成に際し、前記ゲート
電極材料を、前記フォトダイオードの画素部近傍に配設
して、第１の遮光膜を形成し、 前記（ｃ）のフォトダイオード形成に際し、前記透明基
板の法線方向から見て、前記アモルファスシリコン層
を、前記画素部領域と前記連結部と前記引き出し配線領
域とが連なるように配設し、前記下部電極材料を、前記
アモルファスシリコン層下方の領域であって、前記透明
基板の裏面から前記アモルファスシリコン層に入射する
光を遮断する領域に前記下部電極と分離するように配設
して、第２の遮光膜を形成し、 前記第１の遮光膜と前記第２の遮光膜とによって、前記
フォトダイオードの画素部領域以外の前記アモルファス
シリコン層に入射する光が遮断される、ことを特徴とす
るイメージセンサの製造方法。 - 【請求項１４】前記第２の遮光膜が、前記透明基板の法
線方向から見て、少なくとも前記連結部及び前記引き出
し配線領域を覆うように配設され、 前記第１の遮光膜が、前記透明基板の法線方向から見
て、少なくとも前記下部電極と前記第２の遮光膜との隙
間を覆うように配設される、ことを特徴とする請求項１
３記載のイメージセンサの製造方法。 - 【請求項１５】前記遮光膜が、前記上部電極と接続さ
れ、前記上部電極と同電位に設定される、ことを特徴と
する請求項９乃至１４のいずれか一に記載のイメージセ
ンサの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33638599A JP3414343B2 (ja) | 1999-11-26 | 1999-11-26 | イメージセンサ及びその製造方法 |
| US09/718,603 US6600172B1 (en) | 1999-11-26 | 2000-11-22 | Image sensor and method of fabricating the same |
| TW089124993A TW506118B (en) | 1999-11-26 | 2000-11-24 | Image sensor and method of fabricating the same |
| KR1020000070609A KR20010061959A (ko) | 1999-11-26 | 2000-11-25 | 이미지 센서 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33638599A JP3414343B2 (ja) | 1999-11-26 | 1999-11-26 | イメージセンサ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001156282A JP2001156282A (ja) | 2001-06-08 |
| JP3414343B2 true JP3414343B2 (ja) | 2003-06-09 |
Family
ID=18298596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33638599A Expired - Fee Related JP3414343B2 (ja) | 1999-11-26 | 1999-11-26 | イメージセンサ及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6600172B1 (ja) |
| JP (1) | JP3414343B2 (ja) |
| KR (1) | KR20010061959A (ja) |
| TW (1) | TW506118B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7057656B2 (en) * | 2000-02-11 | 2006-06-06 | Hyundai Electronics Industries Co., Ltd. | Pixel for CMOS image sensor having a select shape for low pixel crosstalk |
| JP2004096079A (ja) * | 2002-07-11 | 2004-03-25 | Sharp Corp | 光電変換装置、画像読取装置および光電変換装置の製造方法 |
| KR100935771B1 (ko) * | 2007-11-28 | 2010-01-06 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조방법 |
| KR100971628B1 (ko) * | 2008-05-26 | 2010-07-22 | (주)세현 | 이미지 센서, 이의 제조방법 및 이를 포함하는 사무기기 |
| CN105789324B (zh) | 2016-04-15 | 2019-05-03 | 京东方科技集团股份有限公司 | 传感器及其制造方法、电子设备 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59110179A (ja) | 1982-12-16 | 1984-06-26 | Hitachi Ltd | 半導体装置およびその製造法 |
| JPS60130274A (ja) * | 1983-12-19 | 1985-07-11 | Toshiba Corp | 固体撮像装置 |
| JPS62204570A (ja) | 1986-03-04 | 1987-09-09 | Fujitsu Ltd | ａ−Ｓｉイメ−ジセンサ |
| JPS6480072A (en) | 1987-09-21 | 1989-03-24 | Ricoh Kk | Manufacture of image senser integrating tft |
| JP2910227B2 (ja) | 1990-11-15 | 1999-06-23 | 富士ゼロックス株式会社 | 密着型イメージセンサの製造方法 |
| KR100294026B1 (ko) * | 1993-06-24 | 2001-09-17 | 야마자끼 순페이 | 전기광학장치 |
| JPH07248507A (ja) * | 1994-03-10 | 1995-09-26 | Matsushita Electron Corp | 液晶表示装置 |
| JPH0864795A (ja) | 1994-08-19 | 1996-03-08 | Fuji Xerox Co Ltd | 薄膜トランジスタ及びイメージセンサ |
| JPH10154815A (ja) * | 1996-11-25 | 1998-06-09 | Furontetsuku:Kk | 薄膜トランジスタおよびその製造方法とそれを用いた液晶表示装置 |
| US6335770B1 (en) * | 1997-07-22 | 2002-01-01 | Lg. Philips Lcd Co., Ltd. | In-plane switching mode LCD with specific arrangement of common bus line, data electrode, and common electrode |
| JP3935246B2 (ja) * | 1997-08-18 | 2007-06-20 | エルジー フィリップス エルシーディー カンパニー リミテッド | 液晶表示装置 |
| JP3980167B2 (ja) * | 1998-04-07 | 2007-09-26 | 株式会社日立製作所 | Ｔｆｔ電極基板 |
| KR20000031459A (ko) * | 1998-11-06 | 2000-06-05 | 윤종용 | 반사형 액정표시장치 및 그의 제조방법 |
-
1999
- 1999-11-26 JP JP33638599A patent/JP3414343B2/ja not_active Expired - Fee Related
-
2000
- 2000-11-22 US US09/718,603 patent/US6600172B1/en not_active Expired - Lifetime
- 2000-11-24 TW TW089124993A patent/TW506118B/zh not_active IP Right Cessation
- 2000-11-25 KR KR1020000070609A patent/KR20010061959A/ko active Search and Examination
Also Published As
| Publication number | Publication date |
|---|---|
| US6600172B1 (en) | 2003-07-29 |
| JP2001156282A (ja) | 2001-06-08 |
| TW506118B (en) | 2002-10-11 |
| KR20010061959A (ko) | 2001-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7382007B2 (en) | Solid-state image pickup device and manufacturing method for the same | |
| JP3918412B2 (ja) | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 | |
| JP4484440B2 (ja) | 撮像アレイ及びその製造方法 | |
| JP5366400B2 (ja) | 連続した膜を使用する集積されたｍｉｓ光電性デバイス | |
| JP3581073B2 (ja) | イメージセンサおよびその製造方法 | |
| US7547890B2 (en) | Image pick-up apparatus and manufacturing method thereof, radiation image pick-up apparatus, and radiation image pick-up system | |
| JP2008306080A (ja) | 光センサ素子、およびこれを用いた光センサ装置、画像表示装置 | |
| JP2003324189A (ja) | 固体撮像素子及び固体撮像装置、並びにこれらの製造方法 | |
| US6714266B1 (en) | Transmission type liquid crystal display device | |
| JPH11274445A (ja) | 固体撮像素子及びその製造方法 | |
| US5537146A (en) | Solid state imaging device having a plurality of signal lines for shift-register section extending over photoelectric conversion section | |
| JP3414343B2 (ja) | イメージセンサ及びその製造方法 | |
| JP4559036B2 (ja) | 撮影アレイ及びその製造方法 | |
| JPH07202159A (ja) | 固体撮像装置 | |
| JP4692699B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP4337371B2 (ja) | 固体撮像素子および固体撮像素子の製造方法 | |
| JPH07211883A (ja) | 固体撮像装置及びその製造方法 | |
| JP4419264B2 (ja) | 固体撮像装置 | |
| JP4132937B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP4936619B2 (ja) | 画像センサ | |
| US20040051124A1 (en) | Solid state image sensor having planarized structure under light shielding metal layer | |
| JP3339249B2 (ja) | 固体撮像素子の製造方法 | |
| JP3496888B2 (ja) | 固体撮像素子 | |
| JP4977927B2 (ja) | 薄膜トランジスタ及びそれを用いた液晶表示装置 | |
| JP3884922B2 (ja) | 光検出装置及び放射線検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030304 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |