JP3384779B2 - 集積回路構造およびその形成方法 - Google Patents
集積回路構造およびその形成方法Info
- Publication number
- JP3384779B2 JP3384779B2 JP2000017633A JP2000017633A JP3384779B2 JP 3384779 B2 JP3384779 B2 JP 3384779B2 JP 2000017633 A JP2000017633 A JP 2000017633A JP 2000017633 A JP2000017633 A JP 2000017633A JP 3384779 B2 JP3384779 B2 JP 3384779B2
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- forming
- transistor structure
- lower electrode
- conductive contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 26
- 239000003990 capacitor Substances 0.000 claims description 60
- 239000000463 material Substances 0.000 claims description 39
- 238000000151 deposition Methods 0.000 claims description 30
- 239000012212 insulator Substances 0.000 claims description 24
- 125000006850 spacer group Chemical group 0.000 claims description 15
- 238000000137 annealing Methods 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 description 18
- 238000005530 etching Methods 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910052726 zirconium Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910000510 noble metal Inorganic materials 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910019899 RuO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- VQKFNUFAXTZWDK-UHFFFAOYSA-N alpha-methylfuran Natural products CC1=CC=CO1 VQKFNUFAXTZWDK-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001659 ion-beam spectroscopy Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、一般に、強誘電
体に関し、特に、ビットラインを形成する前にアニール
され、メモリセルのサイズを減少させるために能動領域
上に形成される強誘電体キャパシタに関する。
体に関し、特に、ビットラインを形成する前にアニール
され、メモリセルのサイズを減少させるために能動領域
上に形成される強誘電体キャパシタに関する。
【０００２】
【従来の技術】強誘電体は、不揮発性メモリデバイスで
の利用のために積極的に研究され、高誘電体材料は、Ｄ
ＲＡＭ（ダイナミック・ランダムアクセス・メモリ）デ
バイスでの利用のために積極的に研究されている。この
ようなデバイスにおいては、ＳｒＢｉ2Ｔａ2Ｏ9 （ＳＢ
Ｔ），Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 （ｌｅａｄ ｚｉｒｃｏ
ｎａｔｅ ｔｉｔａｎａｔｅ），またはそれらの同類体
のような強誘電体材料、あるいは（Ｂａ，Ｓｒ）ＴｉＯ
3 （ＫＳＴ）のような高誘電体材料よりなる薄膜を、２
電極間に付着することによって、キャパシタが作製され
る。電極は、貴金属（Ｉｒ，Ｐｔ，Ｒｕ，Ｐｄ，Ａ
ｕ）、または貴金属酸化物（ＲｕＯ2 ，ＩｒＯ 2 など）
のいずれでもよい。完成されたデバイスにおいては、一
方の電極は、転送デバイスへ接続され、他方の電極は、
共通の基準プレートまたはドライブラインとして働く。
の利用のために積極的に研究され、高誘電体材料は、Ｄ
ＲＡＭ（ダイナミック・ランダムアクセス・メモリ）デ
バイスでの利用のために積極的に研究されている。この
ようなデバイスにおいては、ＳｒＢｉ2Ｔａ2Ｏ9 （ＳＢ
Ｔ），Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 （ｌｅａｄ ｚｉｒｃｏ
ｎａｔｅ ｔｉｔａｎａｔｅ），またはそれらの同類体
のような強誘電体材料、あるいは（Ｂａ，Ｓｒ）ＴｉＯ
3 （ＫＳＴ）のような高誘電体材料よりなる薄膜を、２
電極間に付着することによって、キャパシタが作製され
る。電極は、貴金属（Ｉｒ，Ｐｔ，Ｒｕ，Ｐｄ，Ａ
ｕ）、または貴金属酸化物（ＲｕＯ2 ，ＩｒＯ 2 など）
のいずれでもよい。完成されたデバイスにおいては、一
方の電極は、転送デバイスへ接続され、他方の電極は、
共通の基準プレートまたはドライブラインとして働く。
【０００３】さらに、特に、図１は、ｎ+ 拡散領域１１
を有するｎ型基板１０，絶縁層１２，および絶縁層１２
内のポリシリコン・プラグ１３を示す。さらに、図１に
示される構造は、バリア層１４，上部電極および下部電
極１５，強誘電体１６，および絶縁体１７を含む。
を有するｎ型基板１０，絶縁層１２，および絶縁層１２
内のポリシリコン・プラグ１３を示す。さらに、図１に
示される構造は、バリア層１４，上部電極および下部電
極１５，強誘電体１６，および絶縁体１７を含む。
【０００４】図２は、ビットライン２０，ワードライン
２１，タングステン・プラグ２２，および強誘電体２５
の両側の上部電極２３と下部電極２４とを示す。タング
ステン・プラグ２２は、局部的な相互接続部２６によっ
て上部電極２３へ接続される。
２１，タングステン・プラグ２２，および強誘電体２５
の両側の上部電極２３と下部電極２４とを示す。タング
ステン・プラグ２２は、局部的な相互接続部２６によっ
て上部電極２３へ接続される。
【０００５】このような通常のデバイスを形成するとき
に生じる問題の１つは、強誘電体の適正層を形成するた
めに必要とされる高温アニールである。一般的に、この
アニールは、酸化雰囲気下で７００〜８５０℃の温度を
必要とする。貴金属電極または貴金属酸化物電極は、酸
素に対して良好な拡散バリアではないために、このアニ
ールの際に、電極へ接続されたあらゆる導電体は酸化さ
れる傾向を有する。従って、このような従来の構造は、
製造することが非常に困難で、高温アニールに関連した
高い欠陥率を有する。
に生じる問題の１つは、強誘電体の適正層を形成するた
めに必要とされる高温アニールである。一般的に、この
アニールは、酸化雰囲気下で７００〜８５０℃の温度を
必要とする。貴金属電極または貴金属酸化物電極は、酸
素に対して良好な拡散バリアではないために、このアニ
ールの際に、電極へ接続されたあらゆる導電体は酸化さ
れる傾向を有する。従って、このような従来の構造は、
製造することが非常に困難で、高温アニールに関連した
高い欠陥率を有する。
【０００６】例えば、図１に示される構造に関して、導
電体１３は、強誘電体１６の下にあり、強誘電体１６が
形成される前に形成されなければならない。従って、強
誘電体のアニールの際に、導電体１３は酸化され、この
導電体の酸化は、電極１５と導電体１３との間の導電率
を減少させ、デバイス性能を低下させ、欠陥率を増大さ
せる。
電体１３は、強誘電体１６の下にあり、強誘電体１６が
形成される前に形成されなければならない。従って、強
誘電体のアニールの際に、導電体１３は酸化され、この
導電体の酸化は、電極１５と導電体１３との間の導電率
を減少させ、デバイス性能を低下させ、欠陥率を増大さ
せる。
【０００７】強誘電体２５がアニールされた後に、図２
に示される局部的な相互接続部２６は、上部電極２３上
に設けられ、形成されるが、強誘電体キャパシタ２５
は、デバイス２１上に形成されず、その結果セルサイズ
が大きくなる。
に示される局部的な相互接続部２６は、上部電極２３上
に設けられ、形成されるが、強誘電体キャパシタ２５
は、デバイス２１上に形成されず、その結果セルサイズ
が大きくなる。
【０００８】
【発明が解決しようとする課題】後により詳細に説明す
るように、この発明は、強誘電体キャパシタの電極への
導電パスの酸化を避け、さらに、小さいセルサイズを与
える方法で強誘電体を形成することにより、前述の問題
を克服する。
るように、この発明は、強誘電体キャパシタの電極への
導電パスの酸化を避け、さらに、小さいセルサイズを与
える方法で強誘電体を形成することにより、前述の問題
を克服する。
【０００９】従って、この発明の目的は、構造と、少な
くとも１つのトランジスタ構造を形成すること，トラン
ジスタ構造上に少なくとも１つの強誘電体キャパシタを
形成すること，強誘電体キャパシタをアニールするこ
と，およびトランジスタ構造と強誘電体キャパシタとの
間に少なくとも１つのコンタクト・ラインを形成するこ
とを含む、集積回路構造を形成する方法とを提供するこ
とにある。
くとも１つのトランジスタ構造を形成すること，トラン
ジスタ構造上に少なくとも１つの強誘電体キャパシタを
形成すること，強誘電体キャパシタをアニールするこ
と，およびトランジスタ構造と強誘電体キャパシタとの
間に少なくとも１つのコンタクト・ラインを形成するこ
とを含む、集積回路構造を形成する方法とを提供するこ
とにある。
【００１０】
【課題を解決するための手段】強誘電体キャパシタの形
成は、トランジスタ構造上に絶縁体を付着する工程，絶
縁体上に下部電極を付着する工程，下部電極上に強誘電
体材料を付着する工程，および強誘電体材料上に上部電
極を付着する工程を含む。強誘電体材料を付着する前
に、強誘電体材料および上部電極にリセスを形成するた
めに、トランジスタ構造上の下部電極の一部分が除去さ
れる。
成は、トランジスタ構造上に絶縁体を付着する工程，絶
縁体上に下部電極を付着する工程，下部電極上に強誘電
体材料を付着する工程，および強誘電体材料上に上部電
極を付着する工程を含む。強誘電体材料を付着する前
に、強誘電体材料および上部電極にリセスを形成するた
めに、トランジスタ構造上の下部電極の一部分が除去さ
れる。
【００１１】コンタクト・ライン開口が、強誘電体キャ
パシタを通り抜けて形成される。また、コンタクト・ラ
インから強誘電体材料および上部電極を絶縁し、下部電
極をコンタクト・ラインに電気的に接続させるために、
下部電極上のコンタクト・ライン開口内に絶縁スペーサ
が形成される。さらに、強誘電体キャパシタ上に、絶縁
体が形成される。強誘電体材料は、ＳｒＢｉ2Ｔａ2Ｏ9
（ＳＢＴ），Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 （ＰＺＴ），また
はそれらの同類体、または（Ｂａ，Ｓｒ）ＴｉＯ3 （Ｋ
ＳＴ）のような高誘電体材料からなる。
パシタを通り抜けて形成される。また、コンタクト・ラ
インから強誘電体材料および上部電極を絶縁し、下部電
極をコンタクト・ラインに電気的に接続させるために、
下部電極上のコンタクト・ライン開口内に絶縁スペーサ
が形成される。さらに、強誘電体キャパシタ上に、絶縁
体が形成される。強誘電体材料は、ＳｒＢｉ2Ｔａ2Ｏ9
（ＳＢＴ），Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 （ＰＺＴ），また
はそれらの同類体、または（Ｂａ，Ｓｒ）ＴｉＯ3 （Ｋ
ＳＴ）のような高誘電体材料からなる。
【００１２】コンタクトプラグは、トランジスタの拡散
領域と強誘電体キャパシタの下部電極とを電気的に接続
する。
領域と強誘電体キャパシタの下部電極とを電気的に接続
する。
【００１３】この発明は、ビットライン材料の付着の前
に、強誘電体材料をアニールするために、強誘電体材料
のアニールの際に、ビットラインが酸化されないという
点で、従来技術の項目で説明した従来の構造の問題を受
けない。
に、強誘電体材料をアニールするために、強誘電体材料
のアニールの際に、ビットラインが酸化されないという
点で、従来技術の項目で説明した従来の構造の問題を受
けない。
【００１４】さらに、この発明は、強誘電体キャパシタ
がトランジスタ構造の直上に形成される構造を作製す
る。この構造は、非常にスペースの無駄がなく、集積回
路デバイス全体のサイズを減少する。
がトランジスタ構造の直上に形成される構造を作製す
る。この構造は、非常にスペースの無駄がなく、集積回
路デバイス全体のサイズを減少する。
【００１５】
【発明の実施の形態】前述した問題、すなわち従来の強
誘電体キャパシタおよび高誘電体キャパシタのアニール
の際に相互接続パスを酸化する問題のために、この発明
は、キャパシタの両電極へ電気的接続を形成する前に、
強誘電体キャパシタを形成し、アニールする処理順序を
含む。第２に、この発明は、記憶密度を増大するため
に、セルサイズを最小にするような方法でキャパシタを
作製する。
誘電体キャパシタおよび高誘電体キャパシタのアニール
の際に相互接続パスを酸化する問題のために、この発明
は、キャパシタの両電極へ電気的接続を形成する前に、
強誘電体キャパシタを形成し、アニールする処理順序を
含む。第２に、この発明は、記憶密度を増大するため
に、セルサイズを最小にするような方法でキャパシタを
作製する。
【００１６】さらに、特に、この発明は、両電極への電
気的接続を形成する前に、キャパシタ構造を完成し、お
よびメモリセル・サイズを最小にするように、キャパシ
タを能動領域上に形成する方法を用いて、メモリデバイ
ス内に強誘電体キャパシタを形成する。
気的接続を形成する前に、キャパシタ構造を完成し、お
よびメモリセル・サイズを最小にするように、キャパシ
タを能動領域上に形成する方法を用いて、メモリデバイ
ス内に強誘電体キャパシタを形成する。
【００１７】図３に示すように、集積回路トランジスタ
構造は、周知の通常のエッチング方法および付着方法を
用いて基板３１に形成された、浅いトレンチ分離（ＳＴ
Ｉ）領域３０を含む。例えば、テトラエチルオルトシリ
ケート（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａ
ｔｅ）（ＴＥＯＳ）の低温化学気相成長法（ＣＶＤ）を
用いて、浅いトレンチ分離材を形成できる。
構造は、周知の通常のエッチング方法および付着方法を
用いて基板３１に形成された、浅いトレンチ分離（ＳＴ
Ｉ）領域３０を含む。例えば、テトラエチルオルトシリ
ケート（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａ
ｔｅ）（ＴＥＯＳ）の低温化学気相成長法（ＣＶＤ）を
用いて、浅いトレンチ分離材を形成できる。
【００１８】さらに、基板３１は、当業者に周知の通常
の方法を用いて、基板３１内へ不純物を注入または導入
することにより形成される拡散領域３２を含む。
の方法を用いて、基板３１内へ不純物を注入または導入
することにより形成される拡散領域３２を含む。
【００１９】また、図３は、ゲート酸化物層３４，ゲー
ト導電体層３５，窒化物キャップ３６を含むゲート・ス
タック３３を示す。これらゲート酸化物層，ゲート導電
体層，窒化物キャップは、当業者に周知の通常の付着方
法およびパターニング方法を用いて、付着され、パター
ニングされる。さらに、絶縁スペーサ３７が、通常の付
着方法および除去方法（例えば、反応性イオンエッチン
グ（ＲＩＥ）のような）を用いて、ゲート・スタック３
３に隣接して形成される。
ト導電体層３５，窒化物キャップ３６を含むゲート・ス
タック３３を示す。これらゲート酸化物層，ゲート導電
体層，窒化物キャップは、当業者に周知の通常の付着方
法およびパターニング方法を用いて、付着され、パター
ニングされる。さらに、絶縁スペーサ３７が、通常の付
着方法および除去方法（例えば、反応性イオンエッチン
グ（ＲＩＥ）のような）を用いて、ゲート・スタック３
３に隣接して形成される。
【００２０】図４に示すように、図３に示したゲート・
スタック構造上に、一連の平坦な層が形成される。特
に、例えば、低温化学気相成長法（ＣＶＤ）を用いて、
例えば、テトラエチルオルトシリケート（ＴＥＯＳ），
ホウ素リンシリケートガラス（ｂｏｒｏｎ ｐｈｏｓｐ
ｈｏｒｏｕｓ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）（ＢＰ
ＳＧ），または他の同様な絶縁体からなる絶縁層４０を
形成する。絶縁層４０は、ゲート・スタック３３上に、
５００〜３０００Åの、好ましくは１０００Åの厚さを
有するように形成される。
スタック構造上に、一連の平坦な層が形成される。特
に、例えば、低温化学気相成長法（ＣＶＤ）を用いて、
例えば、テトラエチルオルトシリケート（ＴＥＯＳ），
ホウ素リンシリケートガラス（ｂｏｒｏｎ ｐｈｏｓｐ
ｈｏｒｏｕｓ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）（ＢＰ
ＳＧ），または他の同様な絶縁体からなる絶縁層４０を
形成する。絶縁層４０は、ゲート・スタック３３上に、
５００〜３０００Åの、好ましくは１０００Åの厚さを
有するように形成される。
【００２１】次に、窒化シリコン層のようなさらに薄い
絶縁層、またはＴｉＯ2 ，ＺｒＯ2，Ａｌ2Ｏ3のような
他の絶縁層が、例えば、ＣＶＤを用いて付着される。Ｃ
ＶＤは、絶縁体層４０上に、平坦な薄い絶縁層４１を形
成する。また、薄い絶縁層４１を、例えば、化学機械研
磨（ＣＭＰ）を用いて平坦化することもできる。薄い絶
縁層４１は、１００〜１０００Åの、好ましくは２００
Åの厚さを有するように形成される。
絶縁層、またはＴｉＯ2 ，ＺｒＯ2，Ａｌ2Ｏ3のような
他の絶縁層が、例えば、ＣＶＤを用いて付着される。Ｃ
ＶＤは、絶縁体層４０上に、平坦な薄い絶縁層４１を形
成する。また、薄い絶縁層４１を、例えば、化学機械研
磨（ＣＭＰ）を用いて平坦化することもできる。薄い絶
縁層４１は、１００〜１０００Åの、好ましくは２００
Åの厚さを有するように形成される。
【００２２】次に、下部電極４２が、物理気相成長法
（ＰＶＤ）または化学気相成長法（ＣＶＤ）のような通
常の付着方法を用いて、絶縁層４１上に付着される。下
部電極４２は、Ｐｔ，Ｒｕ，Ａｇ，Ｐｄ，ＲｕＯ2 ，Ｉ
ｒＯ2 のようなあらゆる適切な導電体からなり、４００
〜４０００Åの、好ましくは２０００Åの厚さを有する
ように形成される。
（ＰＶＤ）または化学気相成長法（ＣＶＤ）のような通
常の付着方法を用いて、絶縁層４１上に付着される。下
部電極４２は、Ｐｔ，Ｒｕ，Ａｇ，Ｐｄ，ＲｕＯ2 ，Ｉ
ｒＯ2 のようなあらゆる適切な導電体からなり、４００
〜４０００Åの、好ましくは２０００Åの厚さを有する
ように形成される。
【００２３】図５において、下部電極４２は、リソグラ
フィおよびエッチングを用いて、ゲート導電体スタック
上の領域で層４１を露出するようにパターニングされ
る。エッチングを、反応性イオンエッチングまたはイオ
ンビームスパッタリングのどちらかによって行うことが
できる。下部電極の領域４２は、ゲート・スタック構造
上に延びるくらい大きいことが好ましいが、ビットライ
ンが接続する領域までは延びない。
フィおよびエッチングを用いて、ゲート導電体スタック
上の領域で層４１を露出するようにパターニングされ
る。エッチングを、反応性イオンエッチングまたはイオ
ンビームスパッタリングのどちらかによって行うことが
できる。下部電極の領域４２は、ゲート・スタック構造
上に延びるくらい大きいことが好ましいが、ビットライ
ンが接続する領域までは延びない。
【００２４】ＳｒＢｉ2Ｔａ2Ｏ9 （ＳＢＴ），Ｐｂ（Ｚ
ｒ，Ｔｉ）Ｏ3 ，またはそれらの同類体のような強誘電
体５０が、有機金属化学気相成長法（ＭＯＣＶＤ），物
理気相成長法（ＰＶＤ），または化学液相成長法（ＣＳ
Ｄ）によりコンフォーマルに付着される。この場合、Ｍ
ＯＣＶＤが好適な付着方法である。強誘電体５０は、パ
ターニングされない下部電極４２の領域上、および下部
電極４２のパターニングによって露出された薄い絶縁層
４１の領域上に形成される。
ｒ，Ｔｉ）Ｏ3 ，またはそれらの同類体のような強誘電
体５０が、有機金属化学気相成長法（ＭＯＣＶＤ），物
理気相成長法（ＰＶＤ），または化学液相成長法（ＣＳ
Ｄ）によりコンフォーマルに付着される。この場合、Ｍ
ＯＣＶＤが好適な付着方法である。強誘電体５０は、パ
ターニングされない下部電極４２の領域上、および下部
電極４２のパターニングによって露出された薄い絶縁層
４１の領域上に形成される。
【００２５】次に、上部電極５１が、下部電極４２につ
いて前述したような周知の方法を用いて、強誘電体材料
５０上に付着される。次に、窒化シリコンまたは酸化シ
リコンのような他の薄い絶縁層５２が、最初の薄い絶縁
層４１と同様の方法で付着される。
いて前述したような周知の方法を用いて、強誘電体材料
５０上に付着される。次に、窒化シリコンまたは酸化シ
リコンのような他の薄い絶縁層５２が、最初の薄い絶縁
層４１と同様の方法で付着される。
【００２６】下部電極４２の一部分の除去は、下部電極
が除去された領域に沿って、続いて形成される各層にリ
セス（ｒｅｃｅｓｓ）を持たせる。絶縁層５２上のこの
リセスは、酸化シリコンのような他の絶縁体５３で充填
される。構造全体は、通常の平坦化方法、例えば、化学
機械研磨（ＣＭＰ）を用いて平坦化される。同様に、絶
縁体５３は、前述したような任意の通常の絶縁材料から
なる。リセスは、多数の役割を果たす。第１に、リセス
は、強誘電体キャパシタ５０の表面積を増大する。第２
に、リセスは、下部電極４２が、中央プラグ７１（図７
に示し、後により詳細に説明する）に接続しないように
する。
が除去された領域に沿って、続いて形成される各層にリ
セス（ｒｅｃｅｓｓ）を持たせる。絶縁層５２上のこの
リセスは、酸化シリコンのような他の絶縁体５３で充填
される。構造全体は、通常の平坦化方法、例えば、化学
機械研磨（ＣＭＰ）を用いて平坦化される。同様に、絶
縁体５３は、前述したような任意の通常の絶縁材料から
なる。リセスは、多数の役割を果たす。第１に、リセス
は、強誘電体キャパシタ５０の表面積を増大する。第２
に、リセスは、下部電極４２が、中央プラグ７１（図７
に示し、後により詳細に説明する）に接続しないように
する。
【００２７】次に、強誘電体キャパシタ構造は、前述し
たように、酸化雰囲気下で、６００〜８５０℃の、好ま
しくは約７５０℃の高温でアニールされる。この発明
が、従来の構造／装置と基本的に異なる理由の１つは、
強誘電体キャパシタがアニールされる時点で、キャパシ
タ電極への導電パスが、まだ形成されていないことであ
る。後に詳細に説明するように、上部電極および下部電
極への種々のコンタクトは、アニール処理後に形成され
る（例えば、図７参照）。
たように、酸化雰囲気下で、６００〜８５０℃の、好ま
しくは約７５０℃の高温でアニールされる。この発明
が、従来の構造／装置と基本的に異なる理由の１つは、
強誘電体キャパシタがアニールされる時点で、キャパシ
タ電極への導電パスが、まだ形成されていないことであ
る。後に詳細に説明するように、上部電極および下部電
極への種々のコンタクトは、アニール処理後に形成され
る（例えば、図７参照）。
【００２８】図６に示すように、開口６０が、通常のリ
ソグラフィを用いるマスキング方法、および反応性イオ
ンエッチングのようなエッチング方法を用いて、絶縁層
５３，５２，上部電極５１，および強誘電体５０を経て
形成される。次に、サイドウォール・スペーサ６１が、
前述したような絶縁材料を付着し、エッチングすること
によって、開口６０の壁に沿って形成される。サイドウ
ォール・スペーサ６１は、好ましくは酸化シリコンまた
は窒化シリコンで形成され、約５０〜５００Åの、より
好ましくは約１５０Åの厚さを有することができる。
ソグラフィを用いるマスキング方法、および反応性イオ
ンエッチングのようなエッチング方法を用いて、絶縁層
５３，５２，上部電極５１，および強誘電体５０を経て
形成される。次に、サイドウォール・スペーサ６１が、
前述したような絶縁材料を付着し、エッチングすること
によって、開口６０の壁に沿って形成される。サイドウ
ォール・スペーサ６１は、好ましくは酸化シリコンまた
は窒化シリコンで形成され、約５０〜５００Åの、より
好ましくは約１５０Åの厚さを有することができる。
【００２９】例えば、サイドウォール・スペーサ６１
を、低温酸化シリコンを付着し、酸化シリコンを異方的
にエッチ・バックすることにより形成することができ
る。酸化シリコンを、約６５０〜９００℃の温度でテト
ラエトキシシラン（ＴＥＯＳ）を用いる化学気相成長
法、または２００〜６００℃の温度でプラズマ励起化学
気相成長法（ＰＥＣＶＤ）を用いて形成することができ
る。異方性エッチングを、低圧反応性イオンエッチャー
で行うことができる。このようなエッチングは、垂直の
表面を除去するよりも、非常に高い速度（例えば、１０
０倍）で水平の表面を除去し、エッチング処理後に、サ
イドウォール・スペーサを残留させる。
を、低温酸化シリコンを付着し、酸化シリコンを異方的
にエッチ・バックすることにより形成することができ
る。酸化シリコンを、約６５０〜９００℃の温度でテト
ラエトキシシラン（ＴＥＯＳ）を用いる化学気相成長
法、または２００〜６００℃の温度でプラズマ励起化学
気相成長法（ＰＥＣＶＤ）を用いて形成することができ
る。異方性エッチングを、低圧反応性イオンエッチャー
で行うことができる。このようなエッチングは、垂直の
表面を除去するよりも、非常に高い速度（例えば、１０
０倍）で水平の表面を除去し、エッチング処理後に、サ
イドウォール・スペーサを残留させる。
【００３０】図７に示すように、開口６０は、例えば、
ハードマスクを用いる通常のマスキング方法およびエッ
チング方法を用いて、トランジスタ構造の拡散領域３２
（図３）まで下へ延ばされる。次に、金属（例えば、タ
ングステン），金属合金，ドープされたアモルファスシ
リコンまたは多結晶シリコン，あるいは同様な導電体の
ような導電材料で、開口６０は充填される。次に、構造
は、通常の平坦化方法を用いて平坦化される。
ハードマスクを用いる通常のマスキング方法およびエッ
チング方法を用いて、トランジスタ構造の拡散領域３２
（図３）まで下へ延ばされる。次に、金属（例えば、タ
ングステン），金属合金，ドープされたアモルファスシ
リコンまたは多結晶シリコン，あるいは同様な導電体の
ような導電材料で、開口６０は充填される。次に、構造
は、通常の平坦化方法を用いて平坦化される。
【００３１】導電材料は、下側にトランジスタ構造を備
えるビットライン・コンタクトのような電気的コンタク
ト７０，７１を形成する。導電パス（例えば、“プラ
グ”）７０，７１は、スペーサ６１によって、上部電極
５１から絶縁される。外側のプラグ７０は、下部電極４
２と接触している。しかし、中央のコンタクト７１は、
上部電極５１および下部電極４２の両方から分離されて
いる。
えるビットライン・コンタクトのような電気的コンタク
ト７０，７１を形成する。導電パス（例えば、“プラ
グ”）７０，７１は、スペーサ６１によって、上部電極
５１から絶縁される。外側のプラグ７０は、下部電極４
２と接触している。しかし、中央のコンタクト７１は、
上部電極５１および下部電極４２の両方から分離されて
いる。
【００３２】誘電体層７３が、プラズマ励起化学気相成
長法のような通常の方法により付着される。誘電体層７
３の厚さは、５００〜３０００Åであり、１０００Åが
好ましい。
長法のような通常の方法により付着される。誘電体層７
３の厚さは、５００〜３０００Åであり、１０００Åが
好ましい。
【００３３】コンタクト開口は、層７３内をリソグラフ
ィおよび反応性イオンエッチングを用いてパターニング
され、Ｗ，Ａｌ，ＷＳｉx ，ドープされたポリシリコン
などのような導電材料７５で充填されている。ある応用
の特定の要求により、導電体７５と導電体７１の間に、
ライナー材料７７を付着してもよく、付着しなくともよ
い。ビットライン７９が、Ａｌ，Ｗ，ＷＳｉx ，または
Ｃｕのような金属層を付着し、リソグラフィおよび反応
性イオンエッチングを用いてパターニングすることによ
り形成される。当業者に既知であるように、追加レベル
の金属配線を、ビットライン上に通常の方法を用いて配
置し、構造を完成することができる。
ィおよび反応性イオンエッチングを用いてパターニング
され、Ｗ，Ａｌ，ＷＳｉx ，ドープされたポリシリコン
などのような導電材料７５で充填されている。ある応用
の特定の要求により、導電体７５と導電体７１の間に、
ライナー材料７７を付着してもよく、付着しなくともよ
い。ビットライン７９が、Ａｌ，Ｗ，ＷＳｉx ，または
Ｃｕのような金属層を付着し、リソグラフィおよび反応
性イオンエッチングを用いてパターニングすることによ
り形成される。当業者に既知であるように、追加レベル
の金属配線を、ビットライン上に通常の方法を用いて配
置し、構造を完成することができる。
【００３４】図８は、この発明のフローチャート表示で
ある。まず、図３に示されるトランジスタ構造が、形成
される（工程８０１）。次に、絶縁層４０，４１が、形
成される（工程８０２）。次に、下部電極４２が、付着
され（工程８０３）、エッチングされる（工程８０
４）。強誘電体５０が、エッチングされた下部電極上に
付着される（工程８０５）。上部電極５１が、付着され
（工程８０６）、絶縁体５２，５３が、付着される（工
程８０７）。
ある。まず、図３に示されるトランジスタ構造が、形成
される（工程８０１）。次に、絶縁層４０，４１が、形
成される（工程８０２）。次に、下部電極４２が、付着
され（工程８０３）、エッチングされる（工程８０
４）。強誘電体５０が、エッチングされた下部電極上に
付着される（工程８０５）。上部電極５１が、付着され
（工程８０６）、絶縁体５２，５３が、付着される（工
程８０７）。
【００３５】次に、構造は、強誘電体キャパシタをアニ
ールするために加熱される（工程８０８）。次に、コン
タクトのための開口の上部分６０が、形成され（工程８
０９）、スペーサ６１が、コンタクト開口の上部に形成
される（工程８１０）。図７に示すように、コンタクト
開口の残りの部分が、形成され（工程８１１）、導電材
料７０，７１が、開口内に付着される（工程８１２）。
ールするために加熱される（工程８０８）。次に、コン
タクトのための開口の上部分６０が、形成され（工程８
０９）、スペーサ６１が、コンタクト開口の上部に形成
される（工程８１０）。図７に示すように、コンタクト
開口の残りの部分が、形成され（工程８１１）、導電材
料７０，７１が、開口内に付着される（工程８１２）。
【００３６】この発明は、強誘電体材料５０のアニール
の際に、コンタクト７０，７１が酸化されないという点
で、従来技術の項目で説明した従来の構造の問題を受け
ない。なぜならば、ビットライン材料７０の付着前に、
強誘電体材料５０をアニールするためである。
の際に、コンタクト７０，７１が酸化されないという点
で、従来技術の項目で説明した従来の構造の問題を受け
ない。なぜならば、ビットライン材料７０の付着前に、
強誘電体材料５０をアニールするためである。
【００３７】さらに、この発明の方法は、強誘電体キャ
パシタ４２，５０，５１がトランジスタ構造の直上に形
成される構造を作製する（図７）。また、この発明は、
キャパシタ５０を直接経るプラグ７０，７１を形成す
る。従って、この構造は、非常にスペースの無駄がな
く、集積回路デバイス全体のサイズを減少する。別の利
点は、キャパシタの形成後に、アレイ領域およびサポー
ト領域は、互いに完全に平坦であることである。
パシタ４２，５０，５１がトランジスタ構造の直上に形
成される構造を作製する（図７）。また、この発明は、
キャパシタ５０を直接経るプラグ７０，７１を形成す
る。従って、この構造は、非常にスペースの無駄がな
く、集積回路デバイス全体のサイズを減少する。別の利
点は、キャパシタの形成後に、アレイ領域およびサポー
ト領域は、互いに完全に平坦であることである。
【００３８】この発明を、好適な実施例について説明し
てきたが、この発明を、特許請求の範囲の主旨および範
囲内で変更して実施することができることを、当業者は
理解できるであろう。
てきたが、この発明を、特許請求の範囲の主旨および範
囲内で変更して実施することができることを、当業者は
理解できるであろう。
【００３９】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１） 集積回路構造を形成する方法において、少なく
とも１つのトランジスタ構造を形成する工程と、前記ト
ランジスタ構造上に、少なくとも１つの強誘電体キャパ
シタを形成する工程と、前記強誘電体キャパシタをアニ
ールする工程と、前記トランジスタ構造と前記強誘電体
キャパシタとの間に、少なくとも１つの導電コンタクト
を形成する工程と、を含むことを特徴とする方法。 （２） 前記強誘電体キャパシタを形成する工程は、前
記トランジスタ構造上に絶縁体を付着する工程と、前記
絶縁体上に下部電極を付着する工程と、前記下部電極上
に強誘電体材料を付着する工程と、前記強誘電体材料上
に上部電極を付着する工程と、を含むことを特徴とする
上記（１）に記載の方法。 （３） 前記強誘電体材料を付着する工程の前に、前記
強誘電体材料および前記上部電極にリセスを形成するよ
うに、前記トランジスタ構造上の前記下部電極の一部分
を除去する工程をさらに含むことを特徴とする上記
（２）に記載の方法。 （４） 前記強誘電体キャパシタを通り抜ける導電コン
タクト開口を形成する工程と、前記導電コンタクトから
前記強誘電体材料および前記上部電極を絶縁し、前記下
部電極を前記導電コンタクトへ接続させるために、前記
下部電極上の前記導電コンタクト開口内に絶縁スペーサ
を形成する工程とをさらに含むことを特徴とする上記
（２）に記載の方法。 （５） 前記強誘電体キャパシタ上に絶縁体を形成する
工程をさらに含むことを特徴とする上記（１）に記載の
方法。 （６） 前記強誘電体材料は、ＳｒＢｉ2Ｔａ2Ｏ9 （Ｓ
ＢＴ）およびＰｂ（Ｚｒ，Ｔｉ）Ｏ3 （ＰＺＴ）のうち
の一種からなることを特徴とする上記（２）に記載の方
法。 （７） 前記導電コンタクトを形成する工程は、前記ト
ランジスタ構造の拡散領域および前記強誘電体キャパシ
タの下部電極に電気的に接続することを特徴とする上記
（１）に記載の方法。 （８） 少なくとも１つのトランジスタ構造と、前記ト
ランジスタ構造上の少なくとも１つの強誘電体キャパシ
タと、前記トランジスタ構造と前記強誘電体キャパシタ
との間の少なくとも１つの導電コンタクトとを備え、前
記強誘電体キャパシタは、前記導電コンタクトが形成さ
れる前にアニールされることを特徴とする構造。 （９） 前記強誘電体キャパシタは、前記トランジスタ
構造上の絶縁体と、前記絶縁体上の下部電極と、前記下
部電極上の強誘電体材料と、前記強誘電体材料上上部電
極と、を備えることを特徴とする上記（８）に記載の集
積回路構造。 （１０） 前記強誘電体材料および前記上部電極にリセ
スをさらに備えることを特徴とする上記（９）に記載の
集積回路構造。 （１１） 前記強誘電体キャパシタを通り抜ける導電コ
ンタクト開口と、前記絶縁スペーサは、前記導電コンタ
クトから、前記強誘電体材料および前記上部電極を絶縁
する、前記下部電極上の前記導電コンタクト開口内の絶
縁スペーサとをさらに備え、前記下部電極は、前記導電
コンタクトに接続することを特徴とする上記（９）に記
載の集積回路構造。 （１２） 前記強誘電体材料は、ＳｒＢｉ2Ｔａ2Ｏ9
（ＳＢＴ）およびＰｂ（Ｚｒ，Ｔｉ）Ｏ3 （ＰＺＴ）の
うちの一種からなることを特徴とする上記（９）に記載
の集積回路構造。 （１３） 前記導電コンタクトは、前記トランジスタ構
造の拡散領域および前記強誘電体キャパシタの下部電極
に電気的に接続することを特徴とする上記（８）に記載
の集積回路構造。
の事項を開示する。 （１） 集積回路構造を形成する方法において、少なく
とも１つのトランジスタ構造を形成する工程と、前記ト
ランジスタ構造上に、少なくとも１つの強誘電体キャパ
シタを形成する工程と、前記強誘電体キャパシタをアニ
ールする工程と、前記トランジスタ構造と前記強誘電体
キャパシタとの間に、少なくとも１つの導電コンタクト
を形成する工程と、を含むことを特徴とする方法。 （２） 前記強誘電体キャパシタを形成する工程は、前
記トランジスタ構造上に絶縁体を付着する工程と、前記
絶縁体上に下部電極を付着する工程と、前記下部電極上
に強誘電体材料を付着する工程と、前記強誘電体材料上
に上部電極を付着する工程と、を含むことを特徴とする
上記（１）に記載の方法。 （３） 前記強誘電体材料を付着する工程の前に、前記
強誘電体材料および前記上部電極にリセスを形成するよ
うに、前記トランジスタ構造上の前記下部電極の一部分
を除去する工程をさらに含むことを特徴とする上記
（２）に記載の方法。 （４） 前記強誘電体キャパシタを通り抜ける導電コン
タクト開口を形成する工程と、前記導電コンタクトから
前記強誘電体材料および前記上部電極を絶縁し、前記下
部電極を前記導電コンタクトへ接続させるために、前記
下部電極上の前記導電コンタクト開口内に絶縁スペーサ
を形成する工程とをさらに含むことを特徴とする上記
（２）に記載の方法。 （５） 前記強誘電体キャパシタ上に絶縁体を形成する
工程をさらに含むことを特徴とする上記（１）に記載の
方法。 （６） 前記強誘電体材料は、ＳｒＢｉ2Ｔａ2Ｏ9 （Ｓ
ＢＴ）およびＰｂ（Ｚｒ，Ｔｉ）Ｏ3 （ＰＺＴ）のうち
の一種からなることを特徴とする上記（２）に記載の方
法。 （７） 前記導電コンタクトを形成する工程は、前記ト
ランジスタ構造の拡散領域および前記強誘電体キャパシ
タの下部電極に電気的に接続することを特徴とする上記
（１）に記載の方法。 （８） 少なくとも１つのトランジスタ構造と、前記ト
ランジスタ構造上の少なくとも１つの強誘電体キャパシ
タと、前記トランジスタ構造と前記強誘電体キャパシタ
との間の少なくとも１つの導電コンタクトとを備え、前
記強誘電体キャパシタは、前記導電コンタクトが形成さ
れる前にアニールされることを特徴とする構造。 （９） 前記強誘電体キャパシタは、前記トランジスタ
構造上の絶縁体と、前記絶縁体上の下部電極と、前記下
部電極上の強誘電体材料と、前記強誘電体材料上上部電
極と、を備えることを特徴とする上記（８）に記載の集
積回路構造。 （１０） 前記強誘電体材料および前記上部電極にリセ
スをさらに備えることを特徴とする上記（９）に記載の
集積回路構造。 （１１） 前記強誘電体キャパシタを通り抜ける導電コ
ンタクト開口と、前記絶縁スペーサは、前記導電コンタ
クトから、前記強誘電体材料および前記上部電極を絶縁
する、前記下部電極上の前記導電コンタクト開口内の絶
縁スペーサとをさらに備え、前記下部電極は、前記導電
コンタクトに接続することを特徴とする上記（９）に記
載の集積回路構造。 （１２） 前記強誘電体材料は、ＳｒＢｉ2Ｔａ2Ｏ9
（ＳＢＴ）およびＰｂ（Ｚｒ，Ｔｉ）Ｏ3 （ＰＺＴ）の
うちの一種からなることを特徴とする上記（９）に記載
の集積回路構造。 （１３） 前記導電コンタクトは、前記トランジスタ構
造の拡散領域および前記強誘電体キャパシタの下部電極
に電気的に接続することを特徴とする上記（８）に記載
の集積回路構造。
【図１】従来の強誘電体キャパシタ構造の概略図であ
る。
る。
【図２】従来の強誘電体キャパシタ構造の概略図であ
る。
る。
【図３】この発明により部分的に完成された強誘電体キ
ャパシタ構造の概略図である。
ャパシタ構造の概略図である。
【図４】この発明により部分的に完成された強誘電体キ
ャパシタ構造の概略図である。
ャパシタ構造の概略図である。
【図５】この発明により部分的に完成された強誘電体キ
ャパシタ構造の概略図である。
ャパシタ構造の概略図である。
【図６】この発明により部分的に完成された強誘電体キ
ャパシタ構造の概略図である。
ャパシタ構造の概略図である。
【図７】この発明による強誘電体キャパシタ構造の概略
図である。
図である。
【図８】この発明の好適な形成方法を示すフローチャー
トである。
トである。
１０，３１ 基板
１１，３２ 拡散領域
１２，４０，５３ 絶縁体層
１３ ポリシリコン・プラグ
１４ バリア層
１５ 電極
１６，２５，５０ 強誘電体
１７ 絶縁体
２０，７１ ビットライン
２１ ワードライン
２２ タングステン・プラグ
２３，５１ 上部電極
２４，４２ 下部電極
２６ 相互接続部
３０ 浅い分離トレンチ
３３ ゲート・スタック
３４ ゲート酸化物
３５ ゲート導電体
３７ 絶縁スペーサ
４１ 薄い絶縁層
５２ 薄い絶縁膜
６０ 開口
６１ サイドウォール・スペーサ
７０ コンタクト
７３ 誘電体層
７５ 導電材料
７７ ライナー
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 デヴィッド・イー・コテッキ
アメリカ合衆国 12533 ニューヨーク
州 ホープウェル ジャンクション シ
ルバン レイク ロード 37
(72)発明者 ジャック・エイ・マンデルマン
アメリカ合衆国 12582 ニューヨーク
州 ストームヴィル ジャミー レーン
５
(56)参考文献 特開 平10−209392（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 27/105
Claims (4)
- 【請求項１】集積回路構造を形成する方法において、 少なくとも１つのトランジスタ構造を形成する工程と、 前記トランジスタ構造上に絶縁体を付着する工程と、 前記絶縁体上に下部電極を付着し、前記下部電極上に強
誘電体材料を付着し、前記強誘電体材料上に上部電極を
付着して、前記トランジスタ構造上に、少なくとも１つ
の強誘電体キャパシタを形成する工程と、 前記強誘電体キャパシタをアニールする工程と、 前記トランジスタ構造と前記強誘電体キャパシタとの間
に、少なくとも１つの導電コンタクトを形成する工程と
を含み、 前記強誘電体材料を付着する前に、前記強誘電体材料お
よび前記上部電極にリセスを形成するように、前記トラ
ンジスタ構造上の前記下部電極の一部分を除去すること
を含む集積回路構造を形成する方法。 - 【請求項２】集積回路構造を形成する方法において、 少なくとも１つのトランジスタ構造を形成する工程と、 前記トランジスタ構造上に絶縁体を付着する工程と、 前記絶縁体上に下部電極を付着し、前記下部電極上に強
誘電体材料を付着し、前記強誘電体材料上に上部電極を
付着して、前記トランジスタ構造上に、少なくとも１つ
の強誘電体キャパシタを形成する工程と、 前記強誘電体キャパシタをアニールする工程と、 前記トランジスタ構造と前記強誘電体キャパシタとの間
に、少なくとも１つの導電コンタクトを形成する工程と
を含み、 前記導電コンタクトを形成する工程は、前記強誘電体キ
ャパシタを通り抜ける導電コンタクト開口を形成する工
程と、前記導電コンタクトと前記上部電極とを絶縁し、
前記下部電極を前記導電コンタクトへ接続させるため
に、前記下部電極よりも上の前記導電コンタクト開口の
領域に絶縁スペーサを形成する工程とを含む集積回路構
造を形成する方法 - 【請求項３】少なくとも１つのトランジスタ構造と、 前記トランジスタ構造上の絶縁体と、 前記絶縁体上の下部電極、前記下部電極上の強誘電体材
料、および前記強誘電体材料上の上部電極を含む、前記
トランジスタ構造上の少なくとも１つの強誘電体キャパ
シタと、 前記トランジスタ構造と前記強誘電体キャパシタとの間
の少なくとも１つの導電コンタクトとを備え、 前記強誘電体キャパシタは、前記導電コンタクトが形成
される前にアニールされ、 前記強誘電体材料および前記上部電極にリセスを備える
集積回路構造。 - 【請求項４】少なくとも１つのトランジスタ構造と、 前記トランジスタ構造上の絶縁体と、 前記絶縁体上の下部電極、前記下部電極上の強誘電体材
料、および前記強誘電体材料上の上部電極を含む、前記
トランジスタ構造上の少なくとも１つの強誘電体キャパ
シタと、 前記強誘電体キャパシタを通り抜ける導電コンタクト開
口と、 前記導電コンタクト開口内に設けられた導電コンタクト
と、 前記導電コンタクトと前記上部電極とを絶縁するために
前記下部電極よりも上の前記導電コンタクト開口の領域
に形成された絶縁スペーサとを備え、 前記強誘電体キャパシタは、前記導電コンタクトが形成
される前にアニールされ、 前記下部電極は、前記導電コンタクトに接続される集積
回路構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/238,853 US6255157B1 (en) | 1999-01-27 | 1999-01-27 | Method for forming a ferroelectric capacitor under the bit line |
| US09/238853 | 1999-01-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000232210A JP2000232210A (ja) | 2000-08-22 |
| JP3384779B2 true JP3384779B2 (ja) | 2003-03-10 |
Family
ID=22899596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000017633A Expired - Fee Related JP3384779B2 (ja) | 1999-01-27 | 2000-01-26 | 集積回路構造およびその形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6255157B1 (ja) |
| JP (1) | JP3384779B2 (ja) |
| KR (1) | KR100355777B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4322347B2 (ja) * | 1999-03-15 | 2009-08-26 | エルピーダメモリ株式会社 | 半導体装置およびその製造方法 |
| US20030178658A1 (en) * | 1999-07-13 | 2003-09-25 | Hiroki Shinkawata | Semiconductor memory and method of manufacture thereof |
| JP3956190B2 (ja) * | 2000-01-28 | 2007-08-08 | セイコーエプソン株式会社 | 強誘電体キャパシタアレイ及び強誘電体メモリの製造方法 |
| KR100418581B1 (ko) * | 2001-06-12 | 2004-02-11 | 주식회사 하이닉스반도체 | 메모리 소자의 제조방법 |
| JP3921401B2 (ja) * | 2002-03-15 | 2007-05-30 | 松下電器産業株式会社 | 容量素子の製造方法 |
| TW200746940A (en) * | 2005-10-14 | 2007-12-16 | Ibiden Co Ltd | Printed wiring board |
| US7799678B2 (en) * | 2008-01-30 | 2010-09-21 | Freescale Semiconductor, Inc. | Method for forming a through silicon via layout |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69123422T2 (de) | 1990-04-24 | 1997-06-05 | Ramtron Int Corp | Halbleiteranordnung mit ferroelektrischem material und verfahren zu deren herstellung |
| JP3185220B2 (ja) | 1990-09-28 | 2001-07-09 | セイコーエプソン株式会社 | 半導体装置 |
| US5357460A (en) | 1991-05-28 | 1994-10-18 | Sharp Kabushiki Kaisha | Semiconductor memory device having two transistors and at least one ferroelectric film capacitor |
| EP0516031A1 (en) | 1991-05-29 | 1992-12-02 | Ramtron International Corporation | Stacked ferroelectric memory cell and method |
| JP2723386B2 (ja) | 1991-07-02 | 1998-03-09 | シャープ株式会社 | 不揮発性ランダムアクセスメモリ |
| US5719416A (en) | 1991-12-13 | 1998-02-17 | Symetrix Corporation | Integrated circuit with layered superlattice material compound |
| US5382817A (en) | 1992-02-20 | 1995-01-17 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a ferroelectric capacitor with a planarized lower electrode |
| JP3407204B2 (ja) | 1992-07-23 | 2003-05-19 | オリンパス光学工業株式会社 | 強誘電体集積回路及びその製造方法 |
| US5371699A (en) | 1992-11-17 | 1994-12-06 | Ramtron International Corporation | Non-volatile ferroelectric memory with folded bit lines and method of making the same |
| JP3412051B2 (ja) | 1993-05-14 | 2003-06-03 | 日本テキサス・インスツルメンツ株式会社 | キャパシタ |
| US5439840A (en) | 1993-08-02 | 1995-08-08 | Motorola, Inc. | Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric |
| JP3039245B2 (ja) | 1993-12-22 | 2000-05-08 | 日本電気株式会社 | 半導体メモリ装置 |
| US5438023A (en) | 1994-03-11 | 1995-08-01 | Ramtron International Corporation | Passivation method and structure for a ferroelectric integrated circuit using hard ceramic materials or the like |
| US5498569A (en) * | 1994-08-22 | 1996-03-12 | Ramtron International Corporation | Layered local interconnect compatible with integrated circuit ferroelectric capacitors |
| US5541807A (en) | 1995-03-17 | 1996-07-30 | Evans, Jr.; Joseph T. | Ferroelectric based capacitor for use in memory systems and method for fabricating the same |
| JP3279453B2 (ja) | 1995-03-20 | 2002-04-30 | シャープ株式会社 | 不揮発性ランダムアクセスメモリ |
| JP2679671B2 (ja) * | 1995-03-30 | 1997-11-19 | 日本電気株式会社 | 半導体記憶装置の容量素子の製造方法 |
| JP3113173B2 (ja) | 1995-06-05 | 2000-11-27 | シャープ株式会社 | 不揮発性ランダムアクセスメモリ及びその製造方法 |
| JPH1012831A (ja) * | 1996-06-21 | 1998-01-16 | Texas Instr Japan Ltd | 強誘電体メモリ装置及びその動作方法 |
-
1999
- 1999-01-27 US US09/238,853 patent/US6255157B1/en not_active Expired - Fee Related
-
2000
- 2000-01-26 JP JP2000017633A patent/JP3384779B2/ja not_active Expired - Fee Related
- 2000-01-26 KR KR1020000003652A patent/KR100355777B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000232210A (ja) | 2000-08-22 |
| KR20000057809A (ko) | 2000-09-25 |
| KR100355777B1 (ko) | 2002-10-19 |
| US6255157B1 (en) | 2001-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6348709B1 (en) | Electrical contact for high dielectric constant capacitors and method for fabricating the same | |
| US7398595B2 (en) | Method for forming a storage cell capacitor compatible with high dielectric constant materials | |
| US6794698B1 (en) | Formation of novel DRAM cell capacitors by integration of capacitors with isolation trench sidewalls | |
| KR100418573B1 (ko) | 반도체소자의 제조 방법 | |
| JPH1174473A (ja) | 高集積記憶素子およびその製造方法 | |
| US20020195642A1 (en) | Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same | |
| KR100508094B1 (ko) | 커패시터를 구비하는 반도체 소자 및 그 형성 방법 | |
| JPH1098155A (ja) | 半導体素子のキャパシタ形成方法 | |
| WO2002056383A1 (fr) | Mémoire à semi-conducteurs et procédé de fabrication | |
| JP3384779B2 (ja) | 集積回路構造およびその形成方法 | |
| JP2003017488A (ja) | 半導体装置およびその製造方法 | |
| JP2886524B2 (ja) | 半導体素子のコンデンサの製造方法 | |
| JPH10223855A (ja) | 半導体メモリ装置及び半導体メモリ装置の製造方法 | |
| US6534810B2 (en) | Semiconductor memory device having capacitor structure formed in proximity to corresponding transistor | |
| US20010024862A1 (en) | Method for forming a lower electrode by using an electroplating method | |
| US6414344B1 (en) | Semiconductor device for use in a memory cell and method for the manufacture thereof | |
| KR100432882B1 (ko) | 강유전성 메모리 장치 형성 방법 | |
| US20020109231A1 (en) | Composite structure of storage node and method of fabrication thereof | |
| JP2000260957A (ja) | 半導体装置の製造方法 | |
| JP2002190580A (ja) | 半導体装置およびその製造方法 | |
| US6346440B1 (en) | Semiconductor memory device and method for the manufacture thereof | |
| TW490801B (en) | Method for forming isolation gap between bit line and capacitor | |
| KR20010037840A (ko) | 스페이서를 이용한 자기정렬 방식의 강유전체 커패시터 제조방법 | |
| KR100846366B1 (ko) | 강유전체 메모리 소자 및 그 제조 방법 | |
| KR20010059002A (ko) | 반도체 소자의 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |