JP3380685B2 - 高周波電子機器 - Google Patents
高周波電子機器Info
- Publication number
- JP3380685B2 JP3380685B2 JP20306196A JP20306196A JP3380685B2 JP 3380685 B2 JP3380685 B2 JP 3380685B2 JP 20306196 A JP20306196 A JP 20306196A JP 20306196 A JP20306196 A JP 20306196A JP 3380685 B2 JP3380685 B2 JP 3380685B2
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- amplifier
- input
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Structure Of Receivers (AREA)
- Superheterodyne Receivers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、例えばテレビ（以
下単にＴＶという）、ビデオテープレコーダ（以下単に
ＶＴＲという）等に組み込まれるＲＦフロントエンド
（以下単にフロントエンドという）等の高周波電子機器
に関する。
下単にＴＶという）、ビデオテープレコーダ（以下単に
ＶＴＲという）等に組み込まれるＲＦフロントエンド
（以下単にフロントエンドという）等の高周波電子機器
に関する。
【０００２】
【従来の技術】従来の高周波電子機器、例えば、ＶＴＲ
に用いられるフロントエンドの構成を図８乃至図１０を
用いて説明する。図８はフロントエンドを使用したＶＴ
Ｒのブロック構成図、図９はフロントエンドの各回路部
の配置図、図１０はフロントエンドの回路部の一つであ
る分配部の回路図である。
に用いられるフロントエンドの構成を図８乃至図１０を
用いて説明する。図８はフロントエンドを使用したＶＴ
Ｒのブロック構成図、図９はフロントエンドの各回路部
の配置図、図１０はフロントエンドの回路部の一つであ
る分配部の回路図である。
【０００３】先ず、図８において、アンテナ１で受信さ
れたＴＶ信号はＶＴＲ２のアンテナ入力端子３に導か
れ、フロントエンド４の分配部５に入力される。分配部
５で分配されたＴＶ信号の一方は出力線６を介してチュ
ーナ部７に入力される。チューナ部７で中間周波数に周
波数変換されたＴＶ信号は後続の復調部８を経て録画部
９に入力され、録画される。また、分配部５からの他方
のＴＶ信号は出力線１０を介して切り替え部１１に入力
される。
れたＴＶ信号はＶＴＲ２のアンテナ入力端子３に導か
れ、フロントエンド４の分配部５に入力される。分配部
５で分配されたＴＶ信号の一方は出力線６を介してチュ
ーナ部７に入力される。チューナ部７で中間周波数に周
波数変換されたＴＶ信号は後続の復調部８を経て録画部
９に入力され、録画される。また、分配部５からの他方
のＴＶ信号は出力線１０を介して切り替え部１１に入力
される。
【０００４】一方、再生部１２からのビデオ信号等は変
調部１３でＲＦ信号に変換され、出力線１４を介して切
り替え部１１に入力される。切り替え部１１は、再生時
には変調部１３からのＲＦ信号をＴＶ出力端子１５に出
力し、テレビ（図示せず）で再生画を視聴する。このと
き、出力線１０からのＴＶ信号はＴＶ出力端子１５へは
出力されないようになっている。
調部１３でＲＦ信号に変換され、出力線１４を介して切
り替え部１１に入力される。切り替え部１１は、再生時
には変調部１３からのＲＦ信号をＴＶ出力端子１５に出
力し、テレビ（図示せず）で再生画を視聴する。このと
き、出力線１０からのＴＶ信号はＴＶ出力端子１５へは
出力されないようになっている。
【０００５】フロントエンド４は図９に示すように、金
属板からなるケース２１にアンテナ入力端子３（図８）
となる入力コネクタ２２とＴＶ出力端子１５（図８）と
なる出力コネクタ２３が取り付けられ、シールド板２４
で分割された複数の区画室２５〜２８を有している。そ
して、区画室２５には分配部５、区画室２６にはチュー
ナ部７、区画室２７には復調部８、区画室２８には切り
替え部１１、変調部１３が収納されている。これらの各
回路部、すなわち分配部５、チューナ部７、復調部８、
切り替え部１１および変調部１３は通常一枚のプリント
基板上に配設されている。
属板からなるケース２１にアンテナ入力端子３（図８）
となる入力コネクタ２２とＴＶ出力端子１５（図８）と
なる出力コネクタ２３が取り付けられ、シールド板２４
で分割された複数の区画室２５〜２８を有している。そ
して、区画室２５には分配部５、区画室２６にはチュー
ナ部７、区画室２７には復調部８、区画室２８には切り
替え部１１、変調部１３が収納されている。これらの各
回路部、すなわち分配部５、チューナ部７、復調部８、
切り替え部１１および変調部１３は通常一枚のプリント
基板上に配設されている。
【０００６】入力コネクタ２２と出力コネクタ２３はケ
ース２１の短側板２９に取り付けられている。また、短
側板２９に隣接する長側板の一方３０から各回路部に供
給する電源や信号の入出力のための外部端子群３１〜３
３が突出している。分配部５と切り替え部１１、変調部
１３はそれぞれ入力コネクタ２２と出力コネクタ２３に
対応した位置で短側板２９に沿った区画室２５、２８に
配設されている。外部端子群３１は切り替え部１１、変
調部１３が配設された区画室内のプリント基板に取り付
けられている。
ース２１の短側板２９に取り付けられている。また、短
側板２９に隣接する長側板の一方３０から各回路部に供
給する電源や信号の入出力のための外部端子群３１〜３
３が突出している。分配部５と切り替え部１１、変調部
１３はそれぞれ入力コネクタ２２と出力コネクタ２３に
対応した位置で短側板２９に沿った区画室２５、２８に
配設されている。外部端子群３１は切り替え部１１、変
調部１３が配設された区画室内のプリント基板に取り付
けられている。
【０００７】区画室２５に配設される分配部５は図１０
に示すようにアンテナ入力フィルタ３４と分配器３５と
を有して、アンテナ入力フィルタ３４の出力端３６と分
配器３５の入力端３７とを信号線路３８で接続して構成
されている。アンテナ入力フィルタ３４は主にテレビの
中間周波数帯に存在する外部からの妨害信号を除去する
ためのものである。分配器３５は入力された信号を２分
配して出力端子３９、４０に出力する。分配器３５は、
一般には、出力端子３９、４０間ではアイソレーション
が充分に確保される。また、出力端子３９、４０に出力
される分配された信号は入力信号に対して理論上３ｄＢ
減衰するが、実際はさらに多く減衰する。
に示すようにアンテナ入力フィルタ３４と分配器３５と
を有して、アンテナ入力フィルタ３４の出力端３６と分
配器３５の入力端３７とを信号線路３８で接続して構成
されている。アンテナ入力フィルタ３４は主にテレビの
中間周波数帯に存在する外部からの妨害信号を除去する
ためのものである。分配器３５は入力された信号を２分
配して出力端子３９、４０に出力する。分配器３５は、
一般には、出力端子３９、４０間ではアイソレーション
が充分に確保される。また、出力端子３９、４０に出力
される分配された信号は入力信号に対して理論上３ｄＢ
減衰するが、実際はさらに多く減衰する。
【０００８】
【発明が解決しようとする課題】ＴＶ、ＶＴＲ等の普及
にともなって、最近は製品に対する顧客の要求が多様化
しており、特に弱電界に起因する受信品質低下の改善要
求が多くある。一方、一般家庭でのテレビの使用形態
は、図８に示すようにアンテナ１からの受信信号をＶＴ
Ｒ２のフロントエンド４を介してテレビ（図示せず）で
視聴するようにしている。そのため、アンテナ１にテレ
ビを直接接続した場合よりも３ｄＢ減衰した信号を受け
ることになり、受信品質が低下し、受信品質の改善要求
がますます多くなってきた。同様に、ＶＴＲ２で録画す
る場合にも、フロントエンド４のチューナ部７は３ｄＢ
減衰した信号を受けるので録画品質が低下し、受信品質
の改善が要求されている。
にともなって、最近は製品に対する顧客の要求が多様化
しており、特に弱電界に起因する受信品質低下の改善要
求が多くある。一方、一般家庭でのテレビの使用形態
は、図８に示すようにアンテナ１からの受信信号をＶＴ
Ｒ２のフロントエンド４を介してテレビ（図示せず）で
視聴するようにしている。そのため、アンテナ１にテレ
ビを直接接続した場合よりも３ｄＢ減衰した信号を受け
ることになり、受信品質が低下し、受信品質の改善要求
がますます多くなってきた。同様に、ＶＴＲ２で録画す
る場合にも、フロントエンド４のチューナ部７は３ｄＢ
減衰した信号を受けるので録画品質が低下し、受信品質
の改善が要求されている。
【０００９】一方、このような要求に応えるには、Ｔ
Ｖ、ＶＴＲの製造者は受信電界の強弱に対応した機種
（セット）を用意することになるが、強電界用、弱電界
用と専用に機種を用意することは徒に基本機種数を増や
し、生産管理上のコストが嵩むことになる。そこで、本
発明は、以上の要求に応えるとともに基本の機種を同じ
くして受信電界の強弱に対応できる高周波電子機器を提
供することを目的とする。
Ｖ、ＶＴＲの製造者は受信電界の強弱に対応した機種
（セット）を用意することになるが、強電界用、弱電界
用と専用に機種を用意することは徒に基本機種数を増や
し、生産管理上のコストが嵩むことになる。そこで、本
発明は、以上の要求に応えるとともに基本の機種を同じ
くして受信電界の強弱に対応できる高周波電子機器を提
供することを目的とする。
【００１０】また、本発明の目的は、従来の生産ライン
をそのまま使用して生産管理コストを押さえることの出
来る高周波電子機器を提供することにある。
をそのまま使用して生産管理コストを押さえることの出
来る高周波電子機器を提供することにある。
【００１１】
【００１２】
【００１３】
【００１４】
【課題を解決するための手段】以上の課題を解決するた
め、本発明は、アンテナ入力端子で受信した信号を後段
の回路に伝送する信号線路を分断して前記アンテナ入力
端子側に接続された第一のはんだ付けランドと前記後段
の回路の入力側に接続された第二のはんだ付けランドと
を第一のプリント基板上に分離して設け、前記第一およ
び第二のはんだ付けランド間に増幅器を接続した高周波
電子機器において、前記増幅器を接続する場合において
は、前記増幅器を第二のプリント基板に構成し、前記第
二のプリント基板には前記増幅器の入力および出力のリ
ード端子それぞれを突設し、前記第一のプリント基板
を、金属ケース内を複数に分割する区画室の少なくとも
一つに収納し、前記第二のプリント基板を前記一つの区
画室内で前記第一のプリント基板に対向配置し、前記入
力のリード端子を前記第一のはんだ付けランドに、前記
出力のリード端子を前記第二の半田付けランドにそれぞ
れ接続した。
め、本発明は、アンテナ入力端子で受信した信号を後段
の回路に伝送する信号線路を分断して前記アンテナ入力
端子側に接続された第一のはんだ付けランドと前記後段
の回路の入力側に接続された第二のはんだ付けランドと
を第一のプリント基板上に分離して設け、前記第一およ
び第二のはんだ付けランド間に増幅器を接続した高周波
電子機器において、前記増幅器を接続する場合において
は、前記増幅器を第二のプリント基板に構成し、前記第
二のプリント基板には前記増幅器の入力および出力のリ
ード端子それぞれを突設し、前記第一のプリント基板
を、金属ケース内を複数に分割する区画室の少なくとも
一つに収納し、前記第二のプリント基板を前記一つの区
画室内で前記第一のプリント基板に対向配置し、前記入
力のリード端子を前記第一のはんだ付けランドに、前記
出力のリード端子を前記第二の半田付けランドにそれぞ
れ接続した。
【００１５】また、前記第一のプリント基板は前記第一
及び第二のはんだ付けランドを含む配線パターンを有
し、前記第二のプリント基板は前記増幅器を構成する配
線パターンを有し、前記第一のプリント基板と前記第二
のプリント基板とを、前記第一のプリント基板の配線パ
ターン面と前記第二のプリント基板の配線パターン面と
が前記ケース内でともに外方に向くように対向配置し
た。
及び第二のはんだ付けランドを含む配線パターンを有
し、前記第二のプリント基板は前記増幅器を構成する配
線パターンを有し、前記第一のプリント基板と前記第二
のプリント基板とを、前記第一のプリント基板の配線パ
ターン面と前記第二のプリント基板の配線パターン面と
が前記ケース内でともに外方に向くように対向配置し
た。
【００１６】また、前記第二のプリント基板に、前記一
つの区画室に隣接する他の区画室まで延在する延在部を
設け、前記延在部に前記増幅器に電圧を供給する電源端
子と電源供給の配線パターンとを設け、前記隣接する他
の区画室で前記第一のプリント基板に取り付けられると
ともに前記ケースから突出する外部端子の近傍で、前記
電源端子を前記第一のプリント基板を介して前記外部端
子に接続した。
つの区画室に隣接する他の区画室まで延在する延在部を
設け、前記延在部に前記増幅器に電圧を供給する電源端
子と電源供給の配線パターンとを設け、前記隣接する他
の区画室で前記第一のプリント基板に取り付けられると
ともに前記ケースから突出する外部端子の近傍で、前記
電源端子を前記第一のプリント基板を介して前記外部端
子に接続した。
【００１７】また、前記増幅器にバイパス回路を設け、
前記外部端子への電圧供給を停止したときに前記アンテ
ナ入力端子からの受信信号を前記バイパス回路を介して
前記後段の回路に入力するようにした。
前記外部端子への電圧供給を停止したときに前記アンテ
ナ入力端子からの受信信号を前記バイパス回路を介して
前記後段の回路に入力するようにした。
【００１８】
【発明の実施の形態】ＶＴＲに使用するフロントエンド
に本発明を適用した実施の形態を図１乃至図７を用いて
説明する。図１は本発明の高周波電子機器の概念を説明
するための説明図、図２は本発明の高周波電子機器で用
いる導通部品の斜視図、図３は本発明の電子機器で用い
る導通部品の斜視図、図４は本発明の高周波電子機器で
用いる増幅器の斜視図、図５は本発明用いる高周波電子
機器で用いる増幅器の回路図、図６は本発明で用いる増
幅器の取り付け状態を説明する斜視図、図７は本発明に
おける図６のＡ−Ａの要部断面図である。
に本発明を適用した実施の形態を図１乃至図７を用いて
説明する。図１は本発明の高周波電子機器の概念を説明
するための説明図、図２は本発明の高周波電子機器で用
いる導通部品の斜視図、図３は本発明の電子機器で用い
る導通部品の斜視図、図４は本発明の高周波電子機器で
用いる増幅器の斜視図、図５は本発明用いる高周波電子
機器で用いる増幅器の回路図、図６は本発明で用いる増
幅器の取り付け状態を説明する斜視図、図７は本発明に
おける図６のＡ−Ａの要部断面図である。
【００１９】本発明を適用したフロントエンドの分配部
４１は、従来の分配部５に於けるアンテナ入力フィルタ
３４と分配器３５とを接続する信号線路３８を分断し、
図１に示すように、アンテナ入力フィルタ３４の出力端
３６に配線パターン４２を介して接続されたはんだ付け
ランド４３と、アンテナ入力フィルタ３４の後段の分配
器３５の入力端３７に配線パターン４４を介して接続さ
れたはんだ付けランド４５とを分離して設ける。はんだ
付けランド４３、４５は、いわゆるチップ部品で接続出
来る程度に近接して設けられている。また、このはんだ
付けランド４３、４５内には、それぞれリード端子挿入
用の透孔４６、４７が穿設されている。この分配部４１
は、図５、６に示すように同一のプリント基板（以下単
にメイン基板という）４８に他の回路部であるチューナ
部７、復調部８、切り替え部１１、変調部１３とともに
組み込まれ、ケース２１に収納されている。
４１は、従来の分配部５に於けるアンテナ入力フィルタ
３４と分配器３５とを接続する信号線路３８を分断し、
図１に示すように、アンテナ入力フィルタ３４の出力端
３６に配線パターン４２を介して接続されたはんだ付け
ランド４３と、アンテナ入力フィルタ３４の後段の分配
器３５の入力端３７に配線パターン４４を介して接続さ
れたはんだ付けランド４５とを分離して設ける。はんだ
付けランド４３、４５は、いわゆるチップ部品で接続出
来る程度に近接して設けられている。また、このはんだ
付けランド４３、４５内には、それぞれリード端子挿入
用の透孔４６、４７が穿設されている。この分配部４１
は、図５、６に示すように同一のプリント基板（以下単
にメイン基板という）４８に他の回路部であるチューナ
部７、復調部８、切り替え部１１、変調部１３とともに
組み込まれ、ケース２１に収納されている。
【００２０】そして、このはんだ付けランド４３、４５
には、図２あるいは図３に示すような、このはんだ付け
ランド４３、４５を直接導通するためのいわゆる０オー
ムチップ部品（抵抗値が０オームのチップ部品）４９も
しくはジャンパーリード５０等の導通部品または、図４
に示すような、増幅器を組み込んだ小基板（以下サブ基
板という）５１を接続出来るようにしている。
には、図２あるいは図３に示すような、このはんだ付け
ランド４３、４５を直接導通するためのいわゆる０オー
ムチップ部品（抵抗値が０オームのチップ部品）４９も
しくはジャンパーリード５０等の導通部品または、図４
に示すような、増幅器を組み込んだ小基板（以下サブ基
板という）５１を接続出来るようにしている。
【００２１】図２の０オームチップ部品４９は二つの電
極５２、５３が導通しており、一般のチップ抵抗器やチ
ップコンデンサ等の回路部品と同様にプリント基板上に
搭載されて使用できる。また、図３に示すジャンパーリ
ード５０は例えば導線をチップ部品と同程度の大きさに
切断して作ったものでもよい。
極５２、５３が導通しており、一般のチップ抵抗器やチ
ップコンデンサ等の回路部品と同様にプリント基板上に
搭載されて使用できる。また、図３に示すジャンパーリ
ード５０は例えば導線をチップ部品と同程度の大きさに
切断して作ったものでもよい。
【００２２】図４に示すサブ基板５１は幅広部５４とこ
の幅広部５４の一端側から延在した延在部である幅狭部
５５とからなってほぼＬ字型をしており、幅広部５４に
増幅器５６が構成されている。サブ基板５１は、図４で
上面側に配線パターンが形成され、増幅器５６を構成す
るチップ部品５７が搭載されている。また、この増幅器
５６の入力端となるリード端子５８および出力端となる
リード端子５９が基板下面側に突出して設けられてい
る。一方、幅狭部５５には、増幅器５６への電源電圧供
給用のリード端子６０とこのリード端子６０に接続され
た電源電圧供給ライン（図５の８３）となる配線パター
ン６１が設けられている。このリード端子６０は幅狭部
５５の先端側に基板下面に突出して設けられている。
の幅広部５４の一端側から延在した延在部である幅狭部
５５とからなってほぼＬ字型をしており、幅広部５４に
増幅器５６が構成されている。サブ基板５１は、図４で
上面側に配線パターンが形成され、増幅器５６を構成す
るチップ部品５７が搭載されている。また、この増幅器
５６の入力端となるリード端子５８および出力端となる
リード端子５９が基板下面側に突出して設けられてい
る。一方、幅狭部５５には、増幅器５６への電源電圧供
給用のリード端子６０とこのリード端子６０に接続され
た電源電圧供給ライン（図５の８３）となる配線パター
ン６１が設けられている。このリード端子６０は幅狭部
５５の先端側に基板下面に突出して設けられている。
【００２３】そして、強電界用のフロントエンドを製造
するときは、メイン基板４８への分配部４１、チューナ
部７、復調部８、切り替え部１１、変調部１３の部品の
取り付け工程時に、図２あるいは図３に示す導通部品４
９あるいは５０をはんだ付けランド４３、４５間に取り
付けるようにする。このようにすることにより、従来
の、フロントエンドの製造工程をそのまま適用できる。
するときは、メイン基板４８への分配部４１、チューナ
部７、復調部８、切り替え部１１、変調部１３の部品の
取り付け工程時に、図２あるいは図３に示す導通部品４
９あるいは５０をはんだ付けランド４３、４５間に取り
付けるようにする。このようにすることにより、従来
の、フロントエンドの製造工程をそのまま適用できる。
【００２４】一方、弱電界用のフロントエンドを製造す
るときは、まず、導通部品４９、５０等を除いてメイン
基板４８への各回路部すなわち、分配部４１、チューナ
部７、復調部８、切り替え部１１、変調部１３の部品取
り付けを行う。そして、メイン基板４８をケース２１に
組み込んだ後、別工程で準備しておいた図４のサブ基板
５１をケース２１に収納されたメイン基板４８に対向さ
せて、入出力のリード端子５８、５９を図１の分配部４
１の透孔４６、４７に挿入した状態ではんだ付けランド
４３、４５に接続するようにしている。
るときは、まず、導通部品４９、５０等を除いてメイン
基板４８への各回路部すなわち、分配部４１、チューナ
部７、復調部８、切り替え部１１、変調部１３の部品取
り付けを行う。そして、メイン基板４８をケース２１に
組み込んだ後、別工程で準備しておいた図４のサブ基板
５１をケース２１に収納されたメイン基板４８に対向さ
せて、入出力のリード端子５８、５９を図１の分配部４
１の透孔４６、４７に挿入した状態ではんだ付けランド
４３、４５に接続するようにしている。
【００２５】次に、図４のサブ基板５１に組み込まれて
いる増幅器５６の回路を図５により説明する。増幅器５
６は増幅回路７１とバイパス回路７２との二つの回路で
構成されている。バイパス回路７２は増幅回路７１の入
出力端に直列接続されたスイッチダイオード７３、７４
を介して増幅回路７１に並列に接続されている。増幅回
路７１にはバイポーラトランジスタ（以下単にトランジ
スタという）７５が用いられる。入力端子７６に入力さ
れた受信信号は増幅回路７１で増幅されて出力端子７７
に出力されるか、または、増幅されずにバイパス回路７
２を介して出力端子７７に出力されるように切り換えら
れる。増幅回路７１はトランジスタ７５のコレクタから
ベースに抵抗７８とインダクタンス７９とによって負帰
還がかけられている。バイパス回路７２はＦＥＴ８０、
８１によるスイッチ回路で構成され、ＦＥＴ８０、８１
の相互のドレインが接続されている。また、電源端子８
２、電源電圧供給ライン８３を介して増幅回路７１に供
給された電圧はスイッチダイオード７３、７４にも印加
される。
いる増幅器５６の回路を図５により説明する。増幅器５
６は増幅回路７１とバイパス回路７２との二つの回路で
構成されている。バイパス回路７２は増幅回路７１の入
出力端に直列接続されたスイッチダイオード７３、７４
を介して増幅回路７１に並列に接続されている。増幅回
路７１にはバイポーラトランジスタ（以下単にトランジ
スタという）７５が用いられる。入力端子７６に入力さ
れた受信信号は増幅回路７１で増幅されて出力端子７７
に出力されるか、または、増幅されずにバイパス回路７
２を介して出力端子７７に出力されるように切り換えら
れる。増幅回路７１はトランジスタ７５のコレクタから
ベースに抵抗７８とインダクタンス７９とによって負帰
還がかけられている。バイパス回路７２はＦＥＴ８０、
８１によるスイッチ回路で構成され、ＦＥＴ８０、８１
の相互のドレインが接続されている。また、電源端子８
２、電源電圧供給ライン８３を介して増幅回路７１に供
給された電圧はスイッチダイオード７３、７４にも印加
される。
【００２６】増幅回路７１とバイパス回路７２との切り
替えはスイッチダイオード７３、７４によって行われ
る。すなわち、電源端子８２に電圧が印加されたとき、
増幅回路７１のトランジスタ７５は増幅に必要な所定の
ベースバイアス電圧が加わるように設定されている。こ
のとき、電圧はスイッチダイオード７３、７４を導通状
態になってバイパス回路７２のＦＥＴ８０、８１にも印
加されるが、この状態では、ＦＥＴ８０、８１はピンチ
オフ状態になるようにゲートバイアス抵抗８４〜８７が
設定されている。従って、入力端子７６に入力された受
信信号はバイパス回路７２を介さずに、増幅回路７１で
増幅されて出力端子７７に出力される。
替えはスイッチダイオード７３、７４によって行われ
る。すなわち、電源端子８２に電圧が印加されたとき、
増幅回路７１のトランジスタ７５は増幅に必要な所定の
ベースバイアス電圧が加わるように設定されている。こ
のとき、電圧はスイッチダイオード７３、７４を導通状
態になってバイパス回路７２のＦＥＴ８０、８１にも印
加されるが、この状態では、ＦＥＴ８０、８１はピンチ
オフ状態になるようにゲートバイアス抵抗８４〜８７が
設定されている。従って、入力端子７６に入力された受
信信号はバイパス回路７２を介さずに、増幅回路７１で
増幅されて出力端子７７に出力される。
【００２７】一方、電源端子８２に電圧が印加されない
ときは増幅回路７１のトランジスタ７５には電圧が印加
されず、スイッチダイオード７３、７４が非導通とな
り、バイパス回路７２のＦＥＴ８０、８１はゲート．ソ
ースが同電位となりドレイン．ソース間は導通状態にな
る。従って、入力端子７６に入力された受信信号は増幅
回路７１では遮断され、バイパス回路７２を介して出力
端子７７に出力される。従って、この増幅器５６をフロ
ントエンド４に組み込めば電源端子８２への電圧印加の
有無によって弱電界用と強電界用との二通りに使用でき
る。なお、入力端子７６側にパラレルバックで挿入され
ている二つのダイオード８８、８９は落雷等から誘導さ
れる衝撃波の進入を防止する保護ダイオードである。
ときは増幅回路７１のトランジスタ７５には電圧が印加
されず、スイッチダイオード７３、７４が非導通とな
り、バイパス回路７２のＦＥＴ８０、８１はゲート．ソ
ースが同電位となりドレイン．ソース間は導通状態にな
る。従って、入力端子７６に入力された受信信号は増幅
回路７１では遮断され、バイパス回路７２を介して出力
端子７７に出力される。従って、この増幅器５６をフロ
ントエンド４に組み込めば電源端子８２への電圧印加の
有無によって弱電界用と強電界用との二通りに使用でき
る。なお、入力端子７６側にパラレルバックで挿入され
ている二つのダイオード８８、８９は落雷等から誘導さ
れる衝撃波の進入を防止する保護ダイオードである。
【００２８】なお、入力端子７６、出力端子７７、電源
端子８２はそれぞれ図４のリード端子５８、５９、６０
に接続されている。
端子８２はそれぞれ図４のリード端子５８、５９、６０
に接続されている。
【００２９】つぎに、この発明に基づいて、増幅器５６
が構成された図４のサブ基板５１をフロントエンド４を
構成するケース２１に取り付けた状態を図６、７により
説明する。先ず、図６に示すように、本発明に関わる分
配部４１、チューナ部７、復調部８、切り替え部１１、
変調部１３が配設されたメイン基板４８がケース２１の
下側（図７）に収納される。この際、分配部４１のはん
だ付けランド４５、４６が設けられている配線パターン
の面はケース２１の外方に向くように下側（図７）とな
っている。そして、分配部４１は区画室２５に、チュー
ナ部７は区画室２６に、復調部８は区画室２７に、切り
替え部１１、変調部１３は区画室２８に収納される。一
方、サブ基板５１はケース２１の分配部４１が収納され
る区画室２５、切り替え部１１および変調部１３が収納
される区画室２８内で、メイン基板４８の上側に間隔を
置いて対向配置される（図７）。この場合、サブ基板５
１の幅広部５４は区画室２５内に、また、幅狭部５５は
区画室２８内にそれぞれ配置される。そして、メイン基
板４８の分配部４１にはサブ基板５１の幅広部５４に設
けられたリード端子５８、５９の位置に対応して図１に
示すはんだ付けランド４３、４５が形成されている。ま
た、メイン基板４８の変調部１３は、区画室２８内で、
外部端子３１が取り付けられている側に構成され、この
変調部１３に、サブ基板５１のリード端子６０に対応し
てはんだ付けランド９０が形成されている。そして、サ
ブ基板５１のリード端子５８、５９、６０はメイン基板
４８のはんだ付けランド４３、４５に穿設された透孔４
６、４７に挿入されて半田付けされる。同様に、リード
端子６０もはんだ付けランド９０に穿設された透孔（図
示せず）に挿入されてはんだ接続される。
が構成された図４のサブ基板５１をフロントエンド４を
構成するケース２１に取り付けた状態を図６、７により
説明する。先ず、図６に示すように、本発明に関わる分
配部４１、チューナ部７、復調部８、切り替え部１１、
変調部１３が配設されたメイン基板４８がケース２１の
下側（図７）に収納される。この際、分配部４１のはん
だ付けランド４５、４６が設けられている配線パターン
の面はケース２１の外方に向くように下側（図７）とな
っている。そして、分配部４１は区画室２５に、チュー
ナ部７は区画室２６に、復調部８は区画室２７に、切り
替え部１１、変調部１３は区画室２８に収納される。一
方、サブ基板５１はケース２１の分配部４１が収納され
る区画室２５、切り替え部１１および変調部１３が収納
される区画室２８内で、メイン基板４８の上側に間隔を
置いて対向配置される（図７）。この場合、サブ基板５
１の幅広部５４は区画室２５内に、また、幅狭部５５は
区画室２８内にそれぞれ配置される。そして、メイン基
板４８の分配部４１にはサブ基板５１の幅広部５４に設
けられたリード端子５８、５９の位置に対応して図１に
示すはんだ付けランド４３、４５が形成されている。ま
た、メイン基板４８の変調部１３は、区画室２８内で、
外部端子３１が取り付けられている側に構成され、この
変調部１３に、サブ基板５１のリード端子６０に対応し
てはんだ付けランド９０が形成されている。そして、サ
ブ基板５１のリード端子５８、５９、６０はメイン基板
４８のはんだ付けランド４３、４５に穿設された透孔４
６、４７に挿入されて半田付けされる。同様に、リード
端子６０もはんだ付けランド９０に穿設された透孔（図
示せず）に挿入されてはんだ接続される。
【００３０】また、ケース２１の長側板３０にはメイン
基板４８が収納された側（図６の下側）に切り欠９１、
９２、９３が形成され、この切り欠き９１、９２、９３
からメイン基板４８に取り付けられた端子群３１、３
２、３３がケース２１外方に突出している。このうちの
端子群３１の中の一つがメイン基板４８のはんだ付けラ
ンド９０を介して電源電圧供給用のリード端子６０に接
続される。このはんだ付けランド９０はリード端子６０
の近傍に設ける。
基板４８が収納された側（図６の下側）に切り欠９１、
９２、９３が形成され、この切り欠き９１、９２、９３
からメイン基板４８に取り付けられた端子群３１、３
２、３３がケース２１外方に突出している。このうちの
端子群３１の中の一つがメイン基板４８のはんだ付けラ
ンド９０を介して電源電圧供給用のリード端子６０に接
続される。このはんだ付けランド９０はリード端子６０
の近傍に設ける。
【００３１】なお、メイン基板４８とサブ基板５１は配
線パターン面が互いに外向きになるようにケース２１に
取り付けられる。こうすることによって、サブ基板５１
のリード端子５８、５９、６０はメイン基板４８のはん
だ付けランド４３、４５、９０にはんだ接続し易くなっ
ている。
線パターン面が互いに外向きになるようにケース２１に
取り付けられる。こうすることによって、サブ基板５１
のリード端子５８、５９、６０はメイン基板４８のはん
だ付けランド４３、４５、９０にはんだ接続し易くなっ
ている。
【００３２】なお、今までの、実施の形態は、金属ケー
スに収納されてユニット化されたＲＦフロントエンドを
用いて説明してきたが、必ずしもこれに限ることなく、
例えば、チューナ部７、復調部８等がユニット化され
ず、これらの回路部が直接組み込まれた受信機全般にも
適用可能である。
スに収納されてユニット化されたＲＦフロントエンドを
用いて説明してきたが、必ずしもこれに限ることなく、
例えば、チューナ部７、復調部８等がユニット化され
ず、これらの回路部が直接組み込まれた受信機全般にも
適用可能である。
【００３３】
【００３４】
【００３５】
【００３６】
【発明の効果】以上のように、第一および第二のはんだ
付けランド間に増幅器を接続した構成において、増幅器
を第二のプリント基板に構成し、第二のプリント基板に
は増幅器の入力および出力のリード端子それぞれを突設
し、第一のプリント基板を、金属ケース内を複数に分割
する区画室の少なくとも一つに収納し、第二のプリント
基板を一つの区画室内で第一のプリント基板に対向配置
し、入力のリード端子を第一のはんだ付けランドに、出
力のリード端子を第二の半田付けランドにそれぞれ接続
したので、組立易くなり、総合的な製造コストを低減で
きる。また、 高周波電子機器のケースの形状を大きくす
ることなく従来のケースをそのまま使用することがで
き、部品費、組立費、管理費ともに低減できる。
付けランド間に増幅器を接続した構成において、増幅器
を第二のプリント基板に構成し、第二のプリント基板に
は増幅器の入力および出力のリード端子それぞれを突設
し、第一のプリント基板を、金属ケース内を複数に分割
する区画室の少なくとも一つに収納し、第二のプリント
基板を一つの区画室内で第一のプリント基板に対向配置
し、入力のリード端子を第一のはんだ付けランドに、出
力のリード端子を第二の半田付けランドにそれぞれ接続
したので、組立易くなり、総合的な製造コストを低減で
きる。また、 高周波電子機器のケースの形状を大きくす
ることなく従来のケースをそのまま使用することがで
き、部品費、組立費、管理費ともに低減できる。
【００３７】また、前記第一のプリント基板と前記第二
のプリント基板とを、前記第一のプリント基板の配線パ
ターン面と前記第二のプリント基板の配線パターン面と
が前記ケース内でともに外方に向くように対向配置した
ので、第二のプリント基板を第一のプリント基板に取り
付ける際にはんだ付けしやすく、組立性にすぐれてい
る。
のプリント基板とを、前記第一のプリント基板の配線パ
ターン面と前記第二のプリント基板の配線パターン面と
が前記ケース内でともに外方に向くように対向配置した
ので、第二のプリント基板を第一のプリント基板に取り
付ける際にはんだ付けしやすく、組立性にすぐれてい
る。
【００３８】また、前記第二のプリント基板に、前記一
つの区画室に隣接する他の区画室まで延在する延在部を
設け、前記延在部に前記増幅器に電圧を供給する電源端
子と電源供給の配線パターンとを設け、前記隣接する他
の区画室で前記第一のプリント基板の取り付けられると
ともに前記ケースから突出する外部端子の近傍で、前記
電源端子を前記第一のプリント基板を介して前記外部端
子に接続したので、第二のプリント基板は二つの区画室
にまたがって取り付けられることになり取り付け状態が
安定し、さらに第一のプリント基板に増幅器への電源供
給のための余分な配線パターンを設けなくてすむので第
一のプリント基板を大きくする必要がない。
つの区画室に隣接する他の区画室まで延在する延在部を
設け、前記延在部に前記増幅器に電圧を供給する電源端
子と電源供給の配線パターンとを設け、前記隣接する他
の区画室で前記第一のプリント基板の取り付けられると
ともに前記ケースから突出する外部端子の近傍で、前記
電源端子を前記第一のプリント基板を介して前記外部端
子に接続したので、第二のプリント基板は二つの区画室
にまたがって取り付けられることになり取り付け状態が
安定し、さらに第一のプリント基板に増幅器への電源供
給のための余分な配線パターンを設けなくてすむので第
一のプリント基板を大きくする必要がない。
【００３９】また、前記増幅器にバイパス回路を設け、
前記外部端子への電圧供給を停止したときに前記アンテ
ナ入力端子からの受信信号を前記バイパス回路を介して
前記後段の回路に入力するようにしたので、強電界用と
して製造した高周波電子機器であっても、強電界用と弱
電界用の二通りに対応でき高周波電子機器の利便性が高
なる。
前記外部端子への電圧供給を停止したときに前記アンテ
ナ入力端子からの受信信号を前記バイパス回路を介して
前記後段の回路に入力するようにしたので、強電界用と
して製造した高周波電子機器であっても、強電界用と弱
電界用の二通りに対応でき高周波電子機器の利便性が高
なる。
【図面の簡単な説明】
【図１】本発明の高周波電子機器の概念を説明するため
の説明図である。
の説明図である。
【図２】本発明の高周波電子機器で用いる導通部品の斜
視図である。
視図である。
【図３】本発明の高周波電子機器で用いる導通部品の斜
視図である。
視図である。
【図４】本発明の高周波電子機器で用いる増幅器の斜視
図である。
図である。
【図５】本発明の高周波電子機器で用いる増幅器の回路
図である。
図である。
【図６】本発明の高周波電子機器で用いる増幅器の取り
付け状態を説明する斜視図である。
付け状態を説明する斜視図である。
【図７】本発明に於ける図６のＡ−Ａの要部断面図であ
る。
る。
【図８】従来のフロントエンドを使用したＶＴＲのブロ
ック構成図である。
ック構成図である。
【図９】従来のフロントエンドの各回路部の配置図であ
る。
る。
【図１０】従来のフロントエンドの分配部の回路図であ
る。
る。
１ アンテナ
２ ＶＴＲ
３ アンテナ入力端子
４ フロントエンド
５．４１ 分配部
６．１０．１４ 出力線
７ チューナ部
８ 復調部
９ 録画部
１１ 切り替え部
１２ 再生部
１３ 変調部
１５ ＴＶ出力端子
２１ ケース
２２ 入力コネクタ
２３ 出力コネクタ
２４ シールド板
２５．２６．２７．２８ 区画室
２９ 短側板
３０ 長側板
３１．３１．３３ 端子群
３４ アンテナ入力フィルタ
３５ 分配器
３６．３９．４０ 出力線
３７ 入力線
３８ 信号線路
４２．４４．６１ 配線パターン
４３．４５．９０ はんだ付けランド
４６．４７ 透孔
４８ メイン基板
４９ ０オームチップ部品
５０ ジャンパーリード
５１ サブ基板
５２．５３ 電極
５４ 幅広部
５５ 幅狭部
５６ 増幅器
５７ チップ部品
５８．５９．６０ リード端子
７１ 増幅回路
７２ バイパス回路
７３．７４ スイッチダイオード
７５ トランジスタ
７６ 入力端子
７７ 出力端子
７８．８４．８５．８６．８７ 抵抗
７９ インダクタンス
８０．８１ ＦＥＴ
８２ 電源端子
８３ 電源電圧供給端子
８８．８９ ダイオード
９１．９２．９３ 切り欠き
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 川村 晃
東京都大田区雪谷大塚町１番７号 アル
プス電気株式会社内
(72)発明者 佐藤 義浩
東京都大田区雪谷大塚町１番７号 アル
プス電気株式会社内
(56)参考文献 特開 平４−208777（ＪＰ，Ａ)
特開 平５−29972（ＪＰ，Ａ)
特開 昭51−18426（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04B 1/26
H04B 1/18 - 1/24
Claims (4)
- 【請求項１】 アンテナ入力端子で受信した信号を後段
の回路に伝送する信号線路を分断して前記アンテナ入力
端子側に接続された第一のはんだ付けランドと前記後段
の回路の入力側に接続された第二のはんだ付けランドと
を第一のプリント基板上に分離して設け、前記第一およ
び第二のはんだ付けランド間に増幅器を接続した高周波
電子機器において、前記増幅器を第二のプリント基板に
構成し、前記第二のプリント基板には前記増幅器の入力
および出力のリード端子それぞれを突設し、前記第一の
プリント基板を、金属ケース内を複数に分割する区画室
の少なくとも一つに収納し、前記第二のプリント基板を
前記一つの区画室内で前記第一のプリント基板に対向配
置し、前記入力のリード端子を前記第一のはんだ付けラ
ンドに、前記出力のリード端子を前記第二の半田付けラ
ンドにそれぞれ接続したことを特徴とする高周波電子機
器。 - 【請求項２】 前記第一のプリント基板は前記第一及び
第二のはんだ付けランドを含む配線パターンを有し、前
記第二のプリント基板は前記増幅器を構成する配線パタ
ーンを有し、前記第一のプリント基板と前記第二のプリ
ント基板とを、前記第一のプリント基板の配線パターン
面と前記第二のプリント基板の配線パターン面とが前記
ケース内でともに外方に向くように対向配置したことを
特徴とする請求項１に記載の高周波電子機器。 - 【請求項３】 前記第二のプリント基板に、前記一つの
区画室に隣接する他の区画室まで延在する延在部を設
け、前記延在部に、前記増幅器に電圧を供給する電源端
子と電源供給の配線パターンとを設け、前記隣接する他
の区画室で前記第一のプリント基板に取り付けられると
ともに前記ケースから突設する外部端子の近傍で、前記
電源端子を前記第一のプリント基板を介して前記外部端
子に接続したことを特徴とする請求項２に記載の高周波
電子機器。 - 【請求項４】 前記増幅器にバイパス回路を設け、前記
外部端子への電圧供給を停止したときに前記アンテナ入
力端子からの受信信号を前記バイパス回路を介して前記
後段の回路に入力したことを特徴とする請求項３に記載
の高周波電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20306196A JP3380685B2 (ja) | 1996-07-12 | 1996-07-12 | 高周波電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20306196A JP3380685B2 (ja) | 1996-07-12 | 1996-07-12 | 高周波電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1032514A JPH1032514A (ja) | 1998-02-03 |
| JP3380685B2 true JP3380685B2 (ja) | 2003-02-24 |
Family
ID=16467696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20306196A Expired - Fee Related JP3380685B2 (ja) | 1996-07-12 | 1996-07-12 | 高周波電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3380685B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3100213U (ja) | 2003-09-03 | 2004-05-13 | アルプス電気株式会社 | テレビジョンチューナ |
| JP3100214U (ja) | 2003-09-03 | 2004-05-13 | アルプス電気株式会社 | テレビジョンチューナ |
| WO2019035129A1 (en) * | 2017-08-15 | 2019-02-21 | Goji Limited | MICROWAVE HEATING CONTROL BY MOVING RADIANT ELEMENTS |
-
1996
- 1996-07-12 JP JP20306196A patent/JP3380685B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1032514A (ja) | 1998-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5710999A (en) | Radio frequency apparatus | |
| JPH07235775A (ja) | 多層プリント配線基板 | |
| CA1183903A (en) | Portable radio receiver with high antenna gain | |
| JP3380685B2 (ja) | 高周波電子機器 | |
| JPH09284066A (ja) | 高周波装置 | |
| JP2822482B2 (ja) | 駆動回路装置 | |
| JP3633278B2 (ja) | 複数放送波の受信装置 | |
| JPS62139395A (ja) | 多機能回路基板 | |
| JP3526771B2 (ja) | Ｒｆモジュレータ装置 | |
| JPH11317687A (ja) | 電子チューナ | |
| JPH0336081Y2 (ja) | ||
| JPH06120685A (ja) | チューナーの出力端子構造 | |
| JPS6322625Y2 (ja) | ||
| JP3134419B2 (ja) | カード型電子チューナ | |
| JP3049870B2 (ja) | カード型電子チューナ | |
| JPS6031334Y2 (ja) | 高周波信号切換装置 | |
| JP3139080B2 (ja) | カード型電子チューナ | |
| JPH0347348Y2 (ja) | ||
| JPH0119213Y2 (ja) | ||
| JP3094608B2 (ja) | カード型電子チューナ | |
| JPS62208698A (ja) | 電子機器 | |
| JPH02153622A (ja) | オフスルースイッチ回路 | |
| JPS6217730Y2 (ja) | ||
| JPH0741262Y2 (ja) | テレビチューナ | |
| JP3484885B2 (ja) | Ｓａｗフィルタの取付構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021203 |
|
| LAPS | Cancellation because of no payment of annual fees |