JPH02153622A - オフスルースイッチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ＶＴＲ等の映像機器のアンテナ入力回路に使
用するオフスル−スイッチ回路に関するものである。

従来の技術 近年、ＶＴＲはますます高画質化、高性能化されＣムτ
Ｖ等の放送チャンネルの増加とともに、ＶＴＲに使用さ
れるアンテナ入力回路でも、さらに高妨害排除特性を有
する事が望まれている。

従来、この種のアンテナ入力回路は、第５図に示すよう
な基本回路のオフスルースイッチ回路形式で、第６図に
示すような実装部品配置で使用されていた。

第６図、第６図において、伝送線路７の人、出力端子８
．９間にシングルエミッタトランジスタ１７のコレクタ
端子２が接続され、エミッタ端子３は、直接に接地され
ている。オフスルースイッチ回路の直流制御電圧１ｏは
抵抗６を介してペース端子６へ供給される構成である。

第３図は、直流制御電圧１０印加時のオフスルースイッ
チ回路の等両回路で、１４．１５．１６はその等両回路
を構成する等価素子である。

以上のように構成された従来のオフスルースイッチ回路
について、以下その動作について説明する。

第６図において、直流制御電圧１ｏを、抵抗６を介して
、シングルエミッタトランジスタ１７のベース端子６に
印加し、トランジスタが飽和領域になるようにペース、
エミッタ間にペース電流を流すとコレクタ端子２とエミ
ッタ端子３間は、高周波的に導通した状態となる。すな
わち、第３図に示す等両回路の状態となシ、伝送線路７
が、インダクタンス成分１４と抵抗成分１６の直列イン
ピーダンスと並列のキャパシタンス成分１６の等価終端
インピーダンス２で終端された事となる。

その為、伝送線路７は、遮断状態となり、入力端子８か
ら入力されたＲＦ倍信号、大きく減衰されて出力端子９
から出力される事となる。

周波数に対するこの減衰の度合い（以下、アイソレージ
四ンと呼ぶ）が大きい程、高妨害排除能力に優れると言
える。

一方、直流制御電圧１０が印加されない時（以下〜ＯＦ
Ｆ状態と記す）杜、シングルエミッタトランジスタ１７
には、電流が流れず、人、出力端子８，９間において伝
送線路７は、導通状態となる。この場合、伝送線路７が
有する配線インピーダンスと寄生容量とシングルエミッ
タトランジスタ１７の出力容量で決定される伝送ロス（
以下、挿入損失と記す）を有して導通している。

さらに従来、第６図に示すようにシングルエミッタトラ
ンジスタ１７の実装される配線基板において・コレクタ
端子ランド１２は・伝送線路７の一部となるが、特に接
地パターンで取り囲んではいなかった。

発明が解決しようとする課題 このような従来方式では、直流制御電圧１ｏの印加時（
以下、ＯＮ状態と記す）にシングルエミッタトランジス
タ１７のエミッタ部固有のインピーダンスにより、第３
図に示すＯＮ状態の等両回路におけるインダクタンス成
分１４と抵抗成分１６が大きくなり、伝送線路７に対す
る終端インピーダンス２も大きくなってしまい、周波数
が高い程、インダクタンス成分１４の影響により、特に
アイソレージテンが劣化するという欠点があった。本発
明は１上記問題点を解決するもので、複雑な回路構成を
用いず伝送線路の挿入損失を悪化させる事なく、アイソ
レーシッンに優れたオフスルースイッチ回路を構成する
事を目的としている。

課題を解決するための手段 この課題を解決するために本発明は、従来のシングルエ
ミッタトランジスタに代えてダブルエミッタトランジス
タを用い、両エミッタ端子を各々、接地点に接続するも
のである。

作用 本発明は上記した構成によりｏｙｙ状態の挿入損失を悪
化させる事なく、ＯＮ状態ではインピーダンスが小さく
なるので、特にＵＨＦ帯の高周波領域テのアイソレーシ
ッンを改善する事ができる。

実施例 以下、本発明の一実施例を添付図面に基づいて説明する
。

第１図は、本発明の一実施例によるオフスルースイッチ
回路の基本回路図であり、１はダブルエミッタトランジ
スタ、２はコレクタ端子、３は第一のエミッタ端子、４
は第二のエミッタ端子、６はベース端子、６はベース端
子に接続する抵抗、７は伝送線路、８は入力端子、９は
出力端子、１０は直流制御電圧を示している。

以上のように構成されたオフスルースイッチ回路につい
て、以下その動作説明をする。

第１図において直流制御電圧１ｏが、抵抗らを介して、
ダブルエミッタトランジスタ１のベース端子６へ印加さ
れた時（ＯＮ状態）、ペース電流が、ベース端子６から
第一のエミッタ端子３とベース端子５から第二のエミッ
タ端子４へと両方に流れ、高周波的にコレクタ端子２と
第一のエミッタ端子３及び第二のエミッタ端子４０２線
路が導通した状態となる。

すなわち、ダブルエミッタトランジスタ１を用い、その
両エミッタ３．４を接地した事により、第３図に示すＯ
Ｎ状態の等両回路において、インダクタンス成分１４と
抵抗成分１５が著しく低下した事となり、下記（ａ）式
で表わされる伝送線路７に対する終端インピーダンス２
が小さくなり、人。

出力端子８．９間の伝送線路は、優れたアイソレーショ
ンを示すようになる。

逆に、第１図において直流制御電圧１ｏが印加されない
場合（ｏｙｙ状態）では、ダブルエミッタトランジスタ
１には電流が流れず、人、出力端子８，９間は導通状態
となっている。この場合、伝送線路７が有する配線イン
ピーダンスと寄生容量とダブルエミッタトランジスタ１
固有の出力容量で決定される挿入損失を有する事となシ
、この挿入損失は少ない程好ましいが、出力容量はダブ
ルエミッタトランジスタ１のコレクタ端子２とペース端
子６間に形成される容量であり、トランジスタ構造のダ
ブルエミッタとシングルエミッタの差では、出力容量は
変化しない。又、もちろん上記配線インピーダンスと寄
生容量も変化しない。

従って、挿入損失も変わらない。

すなわち、オフスルースイッチ回路のＯＦＦ状態におけ
る挿入損失を劣化させる事なく、ＯＮ状態のアイツレ−
シーンを改善する事ができる。

次に第４図は、従来回路と本発明の基本回路を用いた挿
入損失とアイソレーションの周波数特性の比較を示して
おり、本比較データは従来、最も多く実用されているト
ランジスタ１石のオフスルースイッチ基本回路を３設置
列接続にした場合の例である。第４図において実線のグ
ラフで示したイと口は、それぞれ本発明のオフスルース
イッチ回路を用いたアイソレーションと挿入損失の特性
を示しておシ、点線のハと二は、それぞれ従来のオフス
ルースイッチ回路を用いた場合の特性データである。第
４図において明らかな様に１本発明のデータは、挿入損
失（ロ）では、従来例（ニ）と同等の性能であるが、高
い周波数領域でのアイソレージロン（イはハに対して）
の改善度が大きい事がわかる。

次に本発明の特許請求の範囲第２項の一実施例を第２図
を用いて説明する。第２図はオフスルースイッチ回路の
部品実装配置を示しておシ、１２は、配線基板のコレク
タ端子ランドを、１３は接地パターンを示している。以
上のように構成されたオフスルースイッチ回路について
従来例と比較して説明を行う。

先ず第７図に示すような従来の部品実装配置では、シン
グルエミッタトランジスタ１７のコレクタ端子ランド１
２の高い高周波電位が、伝送線路７以外の周辺部品と高
周波結合しやすく、周辺部品を介しての高周波漏れ電流
が、出力端子９に流れアイソレーションを劣化させやす
いという欠点もあった。これに対して本実施例のもので
もオフスルースイッチ回路が、ＯＮ状態の場合、上記の
第１図及び第３図の実施例で説明した様に伝送線路７が
終端インピーダンス２で終端された事となり入、出力端
子８．９間は、アイソレーション特性を示し、コレクタ
端子ランド１２は、第一、第二のエミッタ端子３．４の
接地点に対し常に高周波的に高電位となっている。

しかしながら本実施例では、コレクタ端子ランド１２０
周辺を、基準電位である接地パターン１３で取り囲むよ
うにしているので、コレクタ端子ランド１２と周辺部品
や配線パターンとの高周波結合が軽減され、高周波漏れ
電流が少なくなる。従って純粋な回路上の基本的な伝送
特性と近くなシ・アイソレージロン特性が向上するとい
う効果が得られる。尚、接地パターン１３は、高周波的
なインピーダンスをゼロに近づけるように極力太く短い
配線とする事が好ましいのは言うまでもない。

以上のように本実施例によれば、複雑な回路構成を用い
ず、安価に特にＵＨＦ帯の高周波領域で挿入損失を劣化
させる事なくアイソレージロンに優れるオフスルースイ
ッチ回路を提供できる。

発明の効果 以上のように本発明によれば、ダブルエミッタトランジ
スタを用いたので、ＯＦＦ状態の挿入損失を劣化させる
事なく、特に、ＵＨＦ帯の高周波領域でＯＮ状態のアイ
ソレーションを改善する事ができ、したがって本発明の
オフスルースイッチ回路を用いたアンテナ入力回路では
、ＵＨＦ帯の高周波領域まで優れた妨害排除特性が得ら
れるものとなる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は本発
明の一実施例を示す部品実装配置を示す図、第３図はそ
のＯＮ状態のオンス２ｍスイッチ回路の等価回路図、第
４図は従来例と本発明の一実施例の回路を用いたオンス
２ｍスイッチ回路の比較特性図、第６図は従来例の回路
図、第６図は従来例の部品実装配置を示す図である。 １・・・・・・ダブルエミッタトランジスタ、２・・・
・・・コレクタ端子、３・・・・・・第一のエミッタ端
子、４・・・・・・第二のエミッタ端子、６・・・・・
・ペース端子、６・・・・・・抵抗、７・・・・・・伝
送線路、１ｏ・・・・・・直流制御電圧、１２・・・・
・・コレクタ端子ランド、１３・・・・・・接地パター
ン。 代理人の氏名　弁理士　粟　野　重　孝　ほか１名第 図 雇浚敷 （閂Ｈｚ）

Claims (2)

【特許請求の範囲】
1. （１）ダブルエミッタトランジスタのコレクタ端子を信
   号の伝送線路に接続し、前記ダブルエミッタトランジス
   タの両エミッタ端子を、各々接地点に接続し、且つ前記
   ダブルエミッタトランジスタのベース端子に抵抗を介し
   て、直流制御電圧を供給する手段を設けたオフスルース
   イッチ回路。
2. （２）ダブルエミッタトランジスタを実装する配線基板
   の少なくともコレクタ端子ランドを接地パターンで取り
   囲んだ特許請求の範囲第（１）項記載のオフスルースイ
   ッチ回路。