JP2003218724A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003218724A JP2003218724A JP2002010597A JP2002010597A JP2003218724A JP 2003218724 A JP2003218724 A JP 2003218724A JP 2002010597 A JP2002010597 A JP 2002010597A JP 2002010597 A JP2002010597 A JP 2002010597A JP 2003218724 A JP2003218724 A JP 2003218724A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- semiconductor device
- wiring
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/10—Auxiliary devices for switching or interrupting
- H01P1/15—Auxiliary devices for switching or interrupting by semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1903—Structure including wave guides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Abstract
(57)【要約】
【課題】 アイソレーションＤ／Ｕ比が高く、かつ、イ
ンピーダンス整合のとれた半導体装置を提供する。 【解決手段】 信号切換器は、ＲＦ信号である信号Ａ及
びＢが入力され、２つの受像機１及び２に何れかの信号
を切り換えて出力する。マトリックススイッチを構成す
る実装基板４０上の回路パターンは、ＲＦ配線５１、５
２、６１、６２が交差する部分がないようにパターンニ
ングされるため、アイソレーション特性が向上する。ま
た、ＲＦ配線は、実装基板４０の表面及び裏面に配線さ
れ、各配線５１、５２、６１、６２の実装基板を挟んで
対向する部分に接地面を形成してマイクロストリップラ
イン構造にする。このため、インピーダンス整合が容易
となる。
ンピーダンス整合のとれた半導体装置を提供する。 【解決手段】 信号切換器は、ＲＦ信号である信号Ａ及
びＢが入力され、２つの受像機１及び２に何れかの信号
を切り換えて出力する。マトリックススイッチを構成す
る実装基板４０上の回路パターンは、ＲＦ配線５１、５
２、６１、６２が交差する部分がないようにパターンニ
ングされるため、アイソレーション特性が向上する。ま
た、ＲＦ配線は、実装基板４０の表面及び裏面に配線さ
れ、各配線５１、５２、６１、６２の実装基板を挟んで
対向する部分に接地面を形成してマイクロストリップラ
イン構造にする。このため、インピーダンス整合が容易
となる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に配線間のアイソレーション特性が高い半導体装
置に関する。
し、特に配線間のアイソレーション特性が高い半導体装
置に関する。
【０００２】
【従来の技術】近年、衛星放送は広く普及し、放送の多
チャンネル化が進んでいる。衛星放送受信システムで、
複数のチャンネルの高周波信号を、複数の受像機に切り
換えて受け渡す信号切換器を使用するシステムが知られ
ている。一般に、信号切換器には、複数入力を切り換え
て出力するマトリックススイッチが使用される。
チャンネル化が進んでいる。衛星放送受信システムで、
複数のチャンネルの高周波信号を、複数の受像機に切り
換えて受け渡す信号切換器を使用するシステムが知られ
ている。一般に、信号切換器には、複数入力を切り換え
て出力するマトリックススイッチが使用される。
【０００３】図７は、２つの入力信号の何れかを、２つ
の受像機で独立に受信させる信号切換器を示している。
信号切換器は、２入力・２出力のマトリックススイッチ
として構成され、２つのＳＰＤＴ（Single Pole Dual T
hrow）スイッチからなる。それぞれの出力端子に接続さ
れた受像機１及び受像機２は、それぞれの入力端子から
入力されたＲＦ信号である信号Ａ又はＢの何れか一方を
独立に受信する。
の受像機で独立に受信させる信号切換器を示している。
信号切換器は、２入力・２出力のマトリックススイッチ
として構成され、２つのＳＰＤＴ（Single Pole Dual T
hrow）スイッチからなる。それぞれの出力端子に接続さ
れた受像機１及び受像機２は、それぞれの入力端子から
入力されたＲＦ信号である信号Ａ又はＢの何れか一方を
独立に受信する。
【０００４】一般に、通信用ＩＣや通信用ＬＳＩ中のマ
トリックススイッチは、接合型ＦＥＴによって構成され
る。通信用ＩＣには、マトリックススイッチの最小構成
単位であるＳＰＤＴスイッチの単体をＩＣ化したSPDT S
WIC（以下単にSWIC）や、ＳＰＤＴスイッチを２つ並列
に並べてＩＣ化したツインSWICなどがあり、これらは薄
い誘電体基板の表裏に配線をパターンニングしたプリン
ト配線基板に実装される。又は、これらに代えて、ツイ
ンSWICの構成に、予め配線の一部をＩＣ内の配線として
パッケージングした２×２SWICを実装することもでき
る。
トリックススイッチは、接合型ＦＥＴによって構成され
る。通信用ＩＣには、マトリックススイッチの最小構成
単位であるＳＰＤＴスイッチの単体をＩＣ化したSPDT S
WIC（以下単にSWIC）や、ＳＰＤＴスイッチを２つ並列
に並べてＩＣ化したツインSWICなどがあり、これらは薄
い誘電体基板の表裏に配線をパターンニングしたプリン
ト配線基板に実装される。又は、これらに代えて、ツイ
ンSWICの構成に、予め配線の一部をＩＣ内の配線として
パッケージングした２×２SWICを実装することもでき
る。
【０００５】マトリックススイッチの性能は、アイソレ
ーションＤ／Ｕ比（Desired to Undesired signal rati
o）で評価される。アイソレーションＤ／Ｕ比は、同時
に入力される複数の信号のうち、受信したい信号と受信
したくない信号との電力比（ｄＢ）で計算される。衛星
放送受信システムには、マトリックススイッチに４０ｄ
Ｂを超える高いアイソレーションＤ／Ｕ比が要求されて
いる。
ーションＤ／Ｕ比（Desired to Undesired signal rati
o）で評価される。アイソレーションＤ／Ｕ比は、同時
に入力される複数の信号のうち、受信したい信号と受信
したくない信号との電力比（ｄＢ）で計算される。衛星
放送受信システムには、マトリックススイッチに４０ｄ
Ｂを超える高いアイソレーションＤ／Ｕ比が要求されて
いる。
【０００６】
【発明が解決しようとする課題】上記したアイソレーシ
ョンＤ／Ｕ比が４０ｄＢを超える高いアイソレーション
特性は、構成するデバイスの選定、回路構成や回路定数
の設定、及び、回路パターンレイアウトの設計を適切に
することで、SWIC単体の特性としては実現可能である。
しかし、複数入力・複数出力のマトリックススイッチで
は、複数のSWICを相互に接続する際に、ＲＦ配線同士が
交差する点が必ず生じるため、高いアイソレーション特
性を実現することが困難である。図７の場合は、図中に
丸で囲んだ交差部で、信号ＡのＲＦ配線と信号ＢのＲＦ
配線とが交差するため、この部分で信号漏れが発生し、
アイソレーション特性が低くなる。
ョンＤ／Ｕ比が４０ｄＢを超える高いアイソレーション
特性は、構成するデバイスの選定、回路構成や回路定数
の設定、及び、回路パターンレイアウトの設計を適切に
することで、SWIC単体の特性としては実現可能である。
しかし、複数入力・複数出力のマトリックススイッチで
は、複数のSWICを相互に接続する際に、ＲＦ配線同士が
交差する点が必ず生じるため、高いアイソレーション特
性を実現することが困難である。図７の場合は、図中に
丸で囲んだ交差部で、信号ＡのＲＦ配線と信号ＢのＲＦ
配線とが交差するため、この部分で信号漏れが発生し、
アイソレーション特性が低くなる。
【０００７】マトリックススイッチは、上述のように、
配線をパターンニングしたプリント基板上にSWIC又はツ
インSWICを実装するか、２×２ SWICを基板に実装する
ことで得られる。SWIC又はツインSWICを使用したマトリ
ックススイッチでは、プリント基板上でＲＦ配線が交差
し、２×２ SWICを使用したマトリックススイッチで
は、ＩＣ内でＲＦ配線が交差する。一般に、ＲＦ配線間
の離隔距離を大きくとるか、或いは、向かい合う配線か
らの投影面積を狭くすることで、信号漏れを抑制でき
る。
配線をパターンニングしたプリント基板上にSWIC又はツ
インSWICを実装するか、２×２ SWICを基板に実装する
ことで得られる。SWIC又はツインSWICを使用したマトリ
ックススイッチでは、プリント基板上でＲＦ配線が交差
し、２×２ SWICを使用したマトリックススイッチで
は、ＩＣ内でＲＦ配線が交差する。一般に、ＲＦ配線間
の離隔距離を大きくとるか、或いは、向かい合う配線か
らの投影面積を狭くすることで、信号漏れを抑制でき
る。
【０００８】図８は、２×２ SWICを使用した信号切換
器を示しており、（ａ）は回路構成を、（ｂ）は配線の
交差部の断面を示している。この信号切換器では、単一
のＩＣを用いてマトリックススイッチを構成できる。Ｒ
Ｆ配線は、同図（ｂ）に示すように厚い酸化膜上の金メ
ッキ配線４６と、酸化膜下のメタル配線４７とで構成さ
れ、酸化膜４２を挟んで交差する。
器を示しており、（ａ）は回路構成を、（ｂ）は配線の
交差部の断面を示している。この信号切換器では、単一
のＩＣを用いてマトリックススイッチを構成できる。Ｒ
Ｆ配線は、同図（ｂ）に示すように厚い酸化膜上の金メ
ッキ配線４６と、酸化膜下のメタル配線４７とで構成さ
れ、酸化膜４２を挟んで交差する。
【０００９】酸化膜は、通常ミクロンオーダーの厚さを
有しているため、ＲＦ配線同士の離隔距離は短く、配線
間のクロストークは大きくなる。双方の配線の対向面積
を、一般的な光学露光プロセスで可能な限り小さくして
数ミクロン角としても、配線間のクロストークは無視で
きないレベル（３０ｄＢ程度）で存在する。
有しているため、ＲＦ配線同士の離隔距離は短く、配線
間のクロストークは大きくなる。双方の配線の対向面積
を、一般的な光学露光プロセスで可能な限り小さくして
数ミクロン角としても、配線間のクロストークは無視で
きないレベル（３０ｄＢ程度）で存在する。
【００１０】図９は、２つのSWICを使用した信号切換器
を示しており、（ａ）は回路構成を、（ｂ）は配線の交
差部の断面を示している。この信号切換器では、基板上
に２つのSWICを実装し、交差する２本の配線をプリント
配線基板４０の表面及び裏面に施すことで、マトリック
ススイッチを構成する。このため、配線の交差部では、
同図（ｂ）に示すように、配線間の離隔距離が基板の厚
さ（1mm程度以下）となる。
を示しており、（ａ）は回路構成を、（ｂ）は配線の交
差部の断面を示している。この信号切換器では、基板上
に２つのSWICを実装し、交差する２本の配線をプリント
配線基板４０の表面及び裏面に施すことで、マトリック
ススイッチを構成する。このため、配線の交差部では、
同図（ｂ）に示すように、配線間の離隔距離が基板の厚
さ（1mm程度以下）となる。
【００１１】しかし、プリント配線基板上の配線幅は、
伝送線路のインピーダンスが５０Ωになるように設計さ
れるため、一般的なプリント配線基板（たとえばε=3.3
8、基板厚=0.51mm）では、1mm前後の幅となる。従っ
て、離隔距離を長くすることはできるが、向かい合う配
線の面積が数mm角と広いため、無視できないレベル（３
０ｄＢ程度）での信号漏れが起こる。また特に、プリン
ト基板がマイクロストリップラインの構造をとっている
場合、交差部近傍で裏面に接地面（ＧＮＤ）面を形成で
きないことにより、特性インピーダンスの不整合が起
き、リターンロスなど信号特性に影響を与える。
伝送線路のインピーダンスが５０Ωになるように設計さ
れるため、一般的なプリント配線基板（たとえばε=3.3
8、基板厚=0.51mm）では、1mm前後の幅となる。従っ
て、離隔距離を長くすることはできるが、向かい合う配
線の面積が数mm角と広いため、無視できないレベル（３
０ｄＢ程度）での信号漏れが起こる。また特に、プリン
ト基板がマイクロストリップラインの構造をとっている
場合、交差部近傍で裏面に接地面（ＧＮＤ）面を形成で
きないことにより、特性インピーダンスの不整合が起
き、リターンロスなど信号特性に影響を与える。
【００１２】図１０は、２つのSWICを使用した信号切換
器を示しており、（ａ）は回路構成を、（ｂ）は配線の
交差部の断面を示している。この信号切換器は、プリン
ト配線基板４０に多層基板を用い、中間層に接地面８０
を配置してマイクロストリップ構造を形成する点で、図
９に示す信号切換器と相違する。図１０に示す信号切換
器では、クロストークを低くし、かつ、特性インピーダ
ンスの不整合を抑制することができる。しかし、一般的
な単層基板に比べて、基板のコストは大幅に増大する。
器を示しており、（ａ）は回路構成を、（ｂ）は配線の
交差部の断面を示している。この信号切換器は、プリン
ト配線基板４０に多層基板を用い、中間層に接地面８０
を配置してマイクロストリップ構造を形成する点で、図
９に示す信号切換器と相違する。図１０に示す信号切換
器では、クロストークを低くし、かつ、特性インピーダ
ンスの不整合を抑制することができる。しかし、一般的
な単層基板に比べて、基板のコストは大幅に増大する。
【００１３】図１１は、ツインSWICを使用した信号切換
器を示しており、（ａ）は回路構成を、（ｂ）は配線の
交差部を模式的に示している。この信号切換器では、基
板上にツインSWICを実装し、配線をプリント配線基板に
施すことでマトリックススイッチを構成する。また、配
線の交差部は、同図（ｂ）に示すように、高周波信号用
ケーブルであるセミリジットケーブルなどを用いた空中
配線５０としている。これにより、ＲＦ配線間のクロス
トークは十分に抑制される。
器を示しており、（ａ）は回路構成を、（ｂ）は配線の
交差部を模式的に示している。この信号切換器では、基
板上にツインSWICを実装し、配線をプリント配線基板に
施すことでマトリックススイッチを構成する。また、配
線の交差部は、同図（ｂ）に示すように、高周波信号用
ケーブルであるセミリジットケーブルなどを用いた空中
配線５０としている。これにより、ＲＦ配線間のクロス
トークは十分に抑制される。
【００１４】しかし、この配線では、空中配線５０のケ
ーブル芯線と基板パターンの信号配線との接合部で、５
０Ωの特性インピーダンスに対して不整合が起き、リタ
ーンロスなどの信号特性に影響を及ぼす。更に、このよ
うな構造のケーブルをプリント配線基板上に接続する際
に工数が大幅に増大するという問題もある。
ーブル芯線と基板パターンの信号配線との接合部で、５
０Ωの特性インピーダンスに対して不整合が起き、リタ
ーンロスなどの信号特性に影響を及ぼす。更に、このよ
うな構造のケーブルをプリント配線基板上に接続する際
に工数が大幅に増大するという問題もある。
【００１５】上述した各従来技術では、高いアイソレー
ションＤ／Ｕ比を確保しながら、リターンロスなどの特
性を悪化させることなく、かつ、アセンブリ工数やコス
トの上昇を抑えるようなマトリックススイッチ構造の実
現は困難であった。
ションＤ／Ｕ比を確保しながら、リターンロスなどの特
性を悪化させることなく、かつ、アセンブリ工数やコス
トの上昇を抑えるようなマトリックススイッチ構造の実
現は困難であった。
【００１６】本発明は、上記課題を解決し、高いアイソ
レーションＤ／Ｕ比を確保し、かつ、インピーダンス整
合のとれた配線の交差部を、価格や作業工数を増大する
ことなく実現する半導体装置を提供することを目的とす
る。
レーションＤ／Ｕ比を確保し、かつ、インピーダンス整
合のとれた配線の交差部を、価格や作業工数を増大する
ことなく実現する半導体装置を提供することを目的とす
る。
【００１７】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置は、第１及び第２の入力信号を
夫々入力する第１及び第２の信号入力線と、前記第１及
び第２の信号から生成される第１及び第２の出力信号を
夫々出力する第１及び第２の信号出力線とを備える半導
体装置において、前記第１の信号入力線と前記第２の信
号入力線との間に交差部分が存在しないことを特徴とす
る。
に、本発明の半導体装置は、第１及び第２の入力信号を
夫々入力する第１及び第２の信号入力線と、前記第１及
び第２の信号から生成される第１及び第２の出力信号を
夫々出力する第１及び第２の信号出力線とを備える半導
体装置において、前記第１の信号入力線と前記第２の信
号入力線との間に交差部分が存在しないことを特徴とす
る。
【００１８】本発明の半導体装置では、高いアイソレー
ション特性が求められる配線が、交差することなく配置
されるため、クロストークなどに起因する特性の劣化を
防ぐことができる。
ション特性が求められる配線が、交差することなく配置
されるため、クロストークなどに起因する特性の劣化を
防ぐことができる。
【００１９】本発明の半導体装置は、前記第１の信号出
力線と前記第２の出力線との間、前記第１の入力線と前
記第１及び第２の出力線との間、及び、前第２の信号入
力線と前記第１及び第２の信号出力線との間に交差部分
が存在しないことが好ましい。信号入力線側のみでな
く、信号出力線側にも交差する部分が存在しないこと
で、アイソレーション特性が高まる。
力線と前記第２の出力線との間、前記第１の入力線と前
記第１及び第２の出力線との間、及び、前第２の信号入
力線と前記第１及び第２の信号出力線との間に交差部分
が存在しないことが好ましい。信号入力線側のみでな
く、信号出力線側にも交差する部分が存在しないこと
で、アイソレーション特性が高まる。
【００２０】また、本発明の半導体装置は、前記第１の
出力信号は前記第１の入力信号と第２の入力信号とを切
り替える第１のＳＰＤＴスイッチで生成され、前記第２
の出力信号は前記第１の入力信号と第２の入力信号とを
切り替える第２のＳＰＤＴスイッチで生成されることが
好ましい。この場合、アイソレーション特性の高いマト
リックススイッチが構成できる。
出力信号は前記第１の入力信号と第２の入力信号とを切
り替える第１のＳＰＤＴスイッチで生成され、前記第２
の出力信号は前記第１の入力信号と第２の入力信号とを
切り替える第２のＳＰＤＴスイッチで生成されることが
好ましい。この場合、アイソレーション特性の高いマト
リックススイッチが構成できる。
【００２１】本発明の半導体装置は、前記第１及び第２
のＳＰＤＴスイッチが夫々接合型ＦＥＴによって構成さ
れることが好ましい。この場合、高周波信号の制御に適
したスイッチが得られる。
のＳＰＤＴスイッチが夫々接合型ＦＥＴによって構成さ
れることが好ましい。この場合、高周波信号の制御に適
したスイッチが得られる。
【００２２】本発明の半導体装置は、前記第１及び第２
のＳＰＤＴスイッチが異なるＩＣとしてもよく、１つの
ＩＣとしても構成してもよい。
のＳＰＤＴスイッチが異なるＩＣとしてもよく、１つの
ＩＣとしても構成してもよい。
【００２３】本発明の半導体装置は、前記第１の信号入
力線及び前記第２の信号入力線が実装基板の表面及び裏
面に夫々配設されることが好ましい。この場合、実装基
板に施された配線間の線間距離を広くとることが容易に
なり、また、実装基板のスペースを有効に使うことがで
きる。
力線及び前記第２の信号入力線が実装基板の表面及び裏
面に夫々配設されることが好ましい。この場合、実装基
板に施された配線間の線間距離を広くとることが容易に
なり、また、実装基板のスペースを有効に使うことがで
きる。
【００２４】本発明の半導体装置は、前記第１及び第２
の信号入力線と基板を挟んで対向する位置にそれぞれグ
ランドラインが配設されることが好ましい。この場合、
マイクロストリップライン構造になるため、インピーダ
ンス整合が容易となる。
の信号入力線と基板を挟んで対向する位置にそれぞれグ
ランドラインが配設されることが好ましい。この場合、
マイクロストリップライン構造になるため、インピーダ
ンス整合が容易となる。
【００２５】本発明の半導体装置は、前記第１及び第２
の入力信号が衛星放送受信信号であり、前記第１及び第
２の信号出力線が第１及び第２の受像器に夫々接続され
ることが好ましい。この場合、アイソレーション特性の
高い、衛星放送信号切換器が構成できる。
の入力信号が衛星放送受信信号であり、前記第１及び第
２の信号出力線が第１及び第２の受像器に夫々接続され
ることが好ましい。この場合、アイソレーション特性の
高い、衛星放送信号切換器が構成できる。
【００２６】
【発明の実施の形態】以下、図面を参照し、本発明の実
施形態例に基づいて、本発明を詳細に説明する。図１
は、本発明の実施形態例１の信号切換器を示しており、
（ａ）は２入力・２出力の信号切換器の回路構成を、
（ｂ）は実装基板の回路パターンを示している。本実施
形態例の信号切換器は、２つのSWIC（１０）、（１１）
を実装基板（プリント基板）４０上に実装し、実装基板
４０上の配線をパターンニングすることで構成される。
施形態例に基づいて、本発明を詳細に説明する。図１
は、本発明の実施形態例１の信号切換器を示しており、
（ａ）は２入力・２出力の信号切換器の回路構成を、
（ｂ）は実装基板の回路パターンを示している。本実施
形態例の信号切換器は、２つのSWIC（１０）、（１１）
を実装基板（プリント基板）４０上に実装し、実装基板
４０上の配線をパターンニングすることで構成される。
【００２７】信号切換器には、ＲＦ信号である信号Ａ及
びＢが入力され、信号入力線５１、５２、SWIC（１
０）、（１１）、及び、信号出力線６１、６２を介し
て、受像機１及び受像機２は、それぞれ独立に、信号Ａ
又はＢを受信する。受像機１の受信信号の切り換えは、
SWIC（１０）が行い、受像機２の受信信号の切り換え
は、SWIC（１１）が行い、双方のSWICによってマトリッ
クススイッチが構成される。信号入力線５１、５２は、
図１（ｂ）に示すように、交差部分を有しないように実
装基板４０でパターンニングされる。また、同図（ｂ）
中に、実線で示す部分は実装基板の表面に、点線で示す
部分は実装基板の裏面に、それぞれ配線され、スルーホ
ール４１は、実装基板の表面の配線と、裏面の配線とを
接続する。
びＢが入力され、信号入力線５１、５２、SWIC（１
０）、（１１）、及び、信号出力線６１、６２を介し
て、受像機１及び受像機２は、それぞれ独立に、信号Ａ
又はＢを受信する。受像機１の受信信号の切り換えは、
SWIC（１０）が行い、受像機２の受信信号の切り換え
は、SWIC（１１）が行い、双方のSWICによってマトリッ
クススイッチが構成される。信号入力線５１、５２は、
図１（ｂ）に示すように、交差部分を有しないように実
装基板４０でパターンニングされる。また、同図（ｂ）
中に、実線で示す部分は実装基板の表面に、点線で示す
部分は実装基板の裏面に、それぞれ配線され、スルーホ
ール４１は、実装基板の表面の配線と、裏面の配線とを
接続する。
【００２８】図２は、図１のＸ−Ｘ断面を示している。
図１（ｂ）に示す実装基板４０の配線には、図２に示す
ように、表面及び裏面に配置される信号入力線５１、５
２の配線に対応する反対側の面に接地面８０がそれぞれ
形成される。本実施形態例の信号切換器では、交差部分
がないために、全ての配線と対向する面に接地面８０を
形成することができる。
図１（ｂ）に示す実装基板４０の配線には、図２に示す
ように、表面及び裏面に配置される信号入力線５１、５
２の配線に対応する反対側の面に接地面８０がそれぞれ
形成される。本実施形態例の信号切換器では、交差部分
がないために、全ての配線と対向する面に接地面８０を
形成することができる。
【００２９】図３は、実装基板４０上に実装されたSWIC
の断面を模式的に示している。SWICのＲＦ配線である金
メッキ配線４６は、絶縁膜４２、ＧａＡｓ基板４３、マ
ウントエリアのリードフレーム４４、及び、モールド４
５を介して、実装基板１０の裏面にパターンニングされ
たメタル配線である信号入力線５２と対向している。通
常、SWICの金メッキ配線４６と、実装基板の信号入力線
５２との間の線間距離は、mmのオーダーであり、十分に
長い。また、メタル配線が実装基板の表面に施されてい
る場合でも、線間距離は十分に確保されている。更に、
交差する配線の一方が幅の狭いＩＣ内配線であるため、
配線同士の対向面積も十分に小さく、クロストークは低
く抑えられる。
の断面を模式的に示している。SWICのＲＦ配線である金
メッキ配線４６は、絶縁膜４２、ＧａＡｓ基板４３、マ
ウントエリアのリードフレーム４４、及び、モールド４
５を介して、実装基板１０の裏面にパターンニングされ
たメタル配線である信号入力線５２と対向している。通
常、SWICの金メッキ配線４６と、実装基板の信号入力線
５２との間の線間距離は、mmのオーダーであり、十分に
長い。また、メタル配線が実装基板の表面に施されてい
る場合でも、線間距離は十分に確保されている。更に、
交差する配線の一方が幅の狭いＩＣ内配線であるため、
配線同士の対向面積も十分に小さく、クロストークは低
く抑えられる。
【００３０】実施形態例１の信号切換器では、配線の交
差を避けて配線されるため、信号Ａと信号Ｂとの間のク
ロストークが低減され、アイソレーションＤ／Ｕ比が４
０ｄＢを超える高いアイソレーション特性が得られる。
また、全ての配線をマイクロストリップ線路構造とする
ことができ、インピーダンス整合が容易となる。更に、
配線の全てを基板上でパターンニングするので、新たな
部材や加工技術、又は、アセンブリ工数を必要としない
ため、コスト及び生産性の面で優れている。
差を避けて配線されるため、信号Ａと信号Ｂとの間のク
ロストークが低減され、アイソレーションＤ／Ｕ比が４
０ｄＢを超える高いアイソレーション特性が得られる。
また、全ての配線をマイクロストリップ線路構造とする
ことができ、インピーダンス整合が容易となる。更に、
配線の全てを基板上でパターンニングするので、新たな
部材や加工技術、又は、アセンブリ工数を必要としない
ため、コスト及び生産性の面で優れている。
【００３１】図４は、本発明の実施形態例２の信号切換
器を示しており、（ａ）は２入力・２出力の信号切換器
の回路構成図を、（ｂ）は実装基板の回路パターンを示
している。本実施形態例は、２つのSWIC（１０）、（１
１）を用いるのに代えて、ツインSWIC（２０）を用いて
マトリックススイッチを構成する点、及び、実装基板上
の回路パターンが相違する。
器を示しており、（ａ）は２入力・２出力の信号切換器
の回路構成図を、（ｂ）は実装基板の回路パターンを示
している。本実施形態例は、２つのSWIC（１０）、（１
１）を用いるのに代えて、ツインSWIC（２０）を用いて
マトリックススイッチを構成する点、及び、実装基板上
の回路パターンが相違する。
【００３２】本実施形態例の信号切換器は、先の実施形
態例と比較して、実装基板４０に実装するＩＣが１つで
済む分だけ、工程が簡素となる。それ以外は、先の実施
形態例と同様の効果が得られる。なお、本実施形態例の
実装基板４０の回路パターンは、実施形態例１の回路パ
ターンと同様にすることもできる。しかし、ツインSWIC
（２０）の４つの入力端子のうち、中２つの入力端子
は、端子間距離が短いためにクロストークが発生しやす
い。このため、中２つの入力端子に、同じ信号である信
号Ａを入力する図４（ｂ）の回路構成の採用により、高
いアイソレーション特性を実現できる。
態例と比較して、実装基板４０に実装するＩＣが１つで
済む分だけ、工程が簡素となる。それ以外は、先の実施
形態例と同様の効果が得られる。なお、本実施形態例の
実装基板４０の回路パターンは、実施形態例１の回路パ
ターンと同様にすることもできる。しかし、ツインSWIC
（２０）の４つの入力端子のうち、中２つの入力端子
は、端子間距離が短いためにクロストークが発生しやす
い。このため、中２つの入力端子に、同じ信号である信
号Ａを入力する図４（ｂ）の回路構成の採用により、高
いアイソレーション特性を実現できる。
【００３３】図５は、本発明の実施形態例３の信号切換
器を示しており、（ａ）は４入力・２出力の信号切換器
の回路構成を、（ｂ）は実装基板の回路パターンを示し
ている。本実施形態例の信号切換器は、２つのツインSW
IC（２０）、（２１）と、２つのSWIC（１０）、（１
１）とを用いてマトリックススイッチが構成される。
器を示しており、（ａ）は４入力・２出力の信号切換器
の回路構成を、（ｂ）は実装基板の回路パターンを示し
ている。本実施形態例の信号切換器は、２つのツインSW
IC（２０）、（２１）と、２つのSWIC（１０）、（１
１）とを用いてマトリックススイッチが構成される。
【００３４】ツインSWIC（２０）は、信号入力線５１、
５２を介して入力された信号Ａ又は信号Ｂを選択し、何
れかの信号を信号線７１、７３を介してSWIC（１０）、
（１１）にそれぞれ独立に出力する。ツインSWIC（２
１）は、入力信号線５３、５４を介して入力された信号
C又は信号Dを選択し、何れかの信号を信号線７２、７４
を介してSWIC（１０）、（１１）にそれぞれ独立に出力
する。信号線７１、７３は、SWIC（１０）の入力信号線
となり、信号線７２、７４は、SWIC（１１）の信号入力
線となる。SWIC（１０）、（１１）は、入力された信号
の何れか一方を出力する。受像機１及び受像機２は、入
力されたＲＦ信号Ａ、Ｂ、Ｃ、及び、Ｄのうちの何れか
１つの信号を、それぞれ独立に受信する。
５２を介して入力された信号Ａ又は信号Ｂを選択し、何
れかの信号を信号線７１、７３を介してSWIC（１０）、
（１１）にそれぞれ独立に出力する。ツインSWIC（２
１）は、入力信号線５３、５４を介して入力された信号
C又は信号Dを選択し、何れかの信号を信号線７２、７４
を介してSWIC（１０）、（１１）にそれぞれ独立に出力
する。信号線７１、７３は、SWIC（１０）の入力信号線
となり、信号線７２、７４は、SWIC（１１）の信号入力
線となる。SWIC（１０）、（１１）は、入力された信号
の何れか一方を出力する。受像機１及び受像機２は、入
力されたＲＦ信号Ａ、Ｂ、Ｃ、及び、Ｄのうちの何れか
１つの信号を、それぞれ独立に受信する。
【００３５】入力信号線５１、５２、及び、入力信号線
５３、５４の実装基板４０の回路パターンは、図５
（ｂ）に示すように、図４（ｂ）の入力信号線の回路パ
ターンと同じである。また、ツインSWIC（２０）、（２
１）の出力である信号線７１、７２、７３、７４の回路
パターンは、交差する部分がないようにパターンニング
され、SWIC（１０）、（１１）に入力される。このた
め、実施形態例１及び２と同様の効果が得られ、全ての
信号間に高いアイソレーション特性が得られる。
５３、５４の実装基板４０の回路パターンは、図５
（ｂ）に示すように、図４（ｂ）の入力信号線の回路パ
ターンと同じである。また、ツインSWIC（２０）、（２
１）の出力である信号線７１、７２、７３、７４の回路
パターンは、交差する部分がないようにパターンニング
され、SWIC（１０）、（１１）に入力される。このた
め、実施形態例１及び２と同様の効果が得られ、全ての
信号間に高いアイソレーション特性が得られる。
【００３６】図６は、本発明の実施形態例４の信号切換
器を示しており、（ａ）は４入力２出力の信号切換器の
回路構成を、（ｂ）は実装基板の回路パターンを示して
いる。本実施形態例の信号切換器は、実施形態例３の信
号切換器とは、SWIC（２０）、（２１）に代え、２×２
SWIC（３０）、（３１）を用いてマトリックススイッ
チを構成する点、及び、実装基板上の回路パターンの一
部が相違する。
器を示しており、（ａ）は４入力２出力の信号切換器の
回路構成を、（ｂ）は実装基板の回路パターンを示して
いる。本実施形態例の信号切換器は、実施形態例３の信
号切換器とは、SWIC（２０）、（２１）に代え、２×２
SWIC（３０）、（３１）を用いてマトリックススイッ
チを構成する点、及び、実装基板上の回路パターンの一
部が相違する。
【００３７】本実施形態例の信号切換器では、２×２ S
WICを使用するため、信号ＡとＢとの間のアイソレーシ
ョンＤ／Ｕ比、及び、信号ＣとＤとの間のアイソレーシ
ョンＤ／Ｕ比は、３０ｄＢ程度と低い値になる。しか
し、信号Ａ又はＢと、信号Ｃ又はＤとの間のアイソレー
ションＤ／Ｕ比は４０ｄＢ以上の高い値となる。特定の
経路に関してのみ高いアイソレーション特性が要求され
ている場合には、本実施形態例で示す信号切換器を使用
することが可能である。
WICを使用するため、信号ＡとＢとの間のアイソレーシ
ョンＤ／Ｕ比、及び、信号ＣとＤとの間のアイソレーシ
ョンＤ／Ｕ比は、３０ｄＢ程度と低い値になる。しか
し、信号Ａ又はＢと、信号Ｃ又はＤとの間のアイソレー
ションＤ／Ｕ比は４０ｄＢ以上の高い値となる。特定の
経路に関してのみ高いアイソレーション特性が要求され
ている場合には、本実施形態例で示す信号切換器を使用
することが可能である。
【００３８】上記実施形態例の説明では、信号切換器を
例に挙げて説明したが、本発明の半導体装置は、アンプ
やドライバなど、配線間のクロストークを低減する必要
のある半導体装置の基板実装や、Ku〜Ka帯やそれ以上の
高周波動作のMMICのように信号の伝播損失が大きく、従
ってＲＦ配線のインピーダンス整合が極めて重要となる
半導体装置の基板実装についても同様に有効である。ア
ンプの場合には、特に入力信号線の交差を避けること
で、高いアイソレーション特性が可能となる。
例に挙げて説明したが、本発明の半導体装置は、アンプ
やドライバなど、配線間のクロストークを低減する必要
のある半導体装置の基板実装や、Ku〜Ka帯やそれ以上の
高周波動作のMMICのように信号の伝播損失が大きく、従
ってＲＦ配線のインピーダンス整合が極めて重要となる
半導体装置の基板実装についても同様に有効である。ア
ンプの場合には、特に入力信号線の交差を避けること
で、高いアイソレーション特性が可能となる。
【００３９】また、一般に、SWICではアイソレーション
特性を重視するためパッケージ裏面に接地面がある。こ
のため、実施形態例の説明では、実装基板の配線は、Ｉ
Ｃ直下の裏面領域を用いて配線する例を説明したが、パ
ッケージ裏面に接地面がない場合などには、基板のＩＣ
直下の表面領域を用いて配線を施すことも可能である。
特性を重視するためパッケージ裏面に接地面がある。こ
のため、実施形態例の説明では、実装基板の配線は、Ｉ
Ｃ直下の裏面領域を用いて配線する例を説明したが、パ
ッケージ裏面に接地面がない場合などには、基板のＩＣ
直下の表面領域を用いて配線を施すことも可能である。
【００４０】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明の半導体装置は、上記実施形
態例にのみ限定されるものではなく、上記実施形態例の
構成から種々の修正及び変更を施した半導体装置も、本
発明の範囲に含まれる。
づいて説明したが、本発明の半導体装置は、上記実施形
態例にのみ限定されるものではなく、上記実施形態例の
構成から種々の修正及び変更を施した半導体装置も、本
発明の範囲に含まれる。
【００４１】
【図１】本発明の実施形態例１の信号切換器を示し、
（ａ）は２入力・２出力の信号切換器の回路構成を示す
回路図、（ｂ）は実装基板の回路パターンを示す模式
図。
（ａ）は２入力・２出力の信号切換器の回路構成を示す
回路図、（ｂ）は実装基板の回路パターンを示す模式
図。
【図２】図１のＸ−Ｘ断面を示す模式図。
【図３】実装基板に実装されたSWICの断面を示す模式
図。
図。
【図４】本発明の実施形態例２の信号切換器を示し、
（ａ）は２入力・２出力の信号切換器の回路構成を示す
回路図、（ｂ）は実装基板の回路パターンを示す模式図
である。
（ａ）は２入力・２出力の信号切換器の回路構成を示す
回路図、（ｂ）は実装基板の回路パターンを示す模式図
である。
【図５】本発明の実施形態例３の信号切換器を示し、
（ａ）は４入力・２出力の信号切換器の回路構成を示す
回路図、（ｂ）は実装基板の回路パターンを示す模式図
である。
（ａ）は４入力・２出力の信号切換器の回路構成を示す
回路図、（ｂ）は実装基板の回路パターンを示す模式図
である。
【図６】本発明の実施形態例４の信号切換器を示し、
（ａ）は４入力・２出力の信号切換器の回路構成を示す
回路図、（ｂ）は実装基板の回路パターンを示す模式図
である。
（ａ）は４入力・２出力の信号切換器の回路構成を示す
回路図、（ｂ）は実装基板の回路パターンを示す模式図
である。
【図７】従来の信号切換器の回路構成を示す回路図。
【図８】従来の、２×２SWICを使用した信号切換器を示
し、（ａ）は２入力・２出力の信号切換器の回路構成を
示す回路図、（ｂ）はＲＦ配線の交差部の断面を示した
模式図。
し、（ａ）は２入力・２出力の信号切換器の回路構成を
示す回路図、（ｂ）はＲＦ配線の交差部の断面を示した
模式図。
【図９】従来の、２つのSPDT SWICを使用した信号切換
器を示し、（ａ）は２入力・２出力の信号切換器の回路
構成を示す回路図、（ｂ）はＲＦ配線の交差部の断面を
示した模式図。
器を示し、（ａ）は２入力・２出力の信号切換器の回路
構成を示す回路図、（ｂ）はＲＦ配線の交差部の断面を
示した模式図。
【図１０】従来の、２つのSPDT SWICを使用した信号切
換器を示し、（ａ）は２入力・２出力の信号切換器の回
路構成を示す回路図、（ｂ）はＲＦ配線の交差部の断面
を示した模式図。
換器を示し、（ａ）は２入力・２出力の信号切換器の回
路構成を示す回路図、（ｂ）はＲＦ配線の交差部の断面
を示した模式図。
【図１１】従来の、ツインSPDT SWICを使用した信号切
換器を示し、（ａ）は２入力・２出力の信号切換器の回
路構成を示す回路図、（ｂ）はＲＦ配線の交差部の断面
を示した模式図。
換器を示し、（ａ）は２入力・２出力の信号切換器の回
路構成を示す回路図、（ｂ）はＲＦ配線の交差部の断面
を示した模式図。
１０、１１：SPDT SWIC
２０、２１：ツインSPDT SWIC
３０、３１：２×２SWIC
４０：実装基板（プリント基板）
４１：スルーホール
４２：絶縁膜
４３：ＧａＡｓ基板
４４：リードフレーム
４５：モールド
４６：金メッキ配線
４７：メタル配線
５０：空中配線
５１、５２、５３、５４：信号入力線
６１、６２：信号出力線
７１、７２、７３、７４：信号線
８０：接地面
Claims (8)
- 【請求項１】 第１及び第２の入力信号を夫々入力する
第１及び第２の信号入力線と、前記第１及び第２の信号
から生成される第１及び第２の出力信号を夫々出力する
第１及び第２の信号出力線とを備える半導体装置におい
て、 前記第１の信号入力線と前記第２の信号入力線との間に
交差部分が存在しないことを特徴とする半導体装置。 - 【請求項２】 前記第１の信号出力線と前記第２の出力
線との間、前記第１の入力線と前記第１及び第２の出力
線との間、及び、前第２の信号入力線と前記第１及び第
２の信号出力線との間に交差部分が存在しない、請求項
１に記載の半導体装置。 - 【請求項３】 前記第１の出力信号は、前記第１の入力
信号と第２の入力信号とを切り替える第１のＳＰＤＴス
イッチで生成され、前記第２の出力信号は、前記第１の
入力信号と第２の入力信号とを切り替える第２のＳＰＤ
Ｔスイッチで生成される、請求項１又は２に記載の半導
体装置。 - 【請求項４】 前記第１及び第２のＳＰＤＴスイッチが
夫々接合型ＦＥＴによって構成される、請求項３に記載
の半導体装置。 - 【請求項５】 前記第１及び第２のＳＰＤＴスイッチが
異なるＩＣとして構成される、請求項４に記載の半導体
装置。 - 【請求項６】 前記第１の信号入力線及び前記第２の信
号入力線が実装基板の表面及び裏面に夫々配設される、
請求項１〜５の何れかに記載の半導体装置。 - 【請求項７】 前記第１及び第２の信号入力線と基板を
挟んで対向する位置にそれぞれグランドラインが配設さ
れる、請求項１〜６の何れかに記載の半導体装置。 - 【請求項８】 前記第１及び第２の入力信号が衛星放送
受信信号であり、前記第１及び第２の信号出力線が第１
及び第２の受像器に夫々接続される、請求項１〜７の何
れかに記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002010597A JP2003218724A (ja) | 2002-01-18 | 2002-01-18 | 半導体装置 |
| US10/341,698 US6787815B2 (en) | 2002-01-18 | 2003-01-14 | High-isolation semiconductor device |
| EP03000962A EP1333496A3 (en) | 2002-01-18 | 2003-01-16 | Semiconductor device for RF signal switching with high isolation layout for the signal lines |
| TW092101137A TW580794B (en) | 2002-01-18 | 2003-01-17 | High-isolation semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002010597A JP2003218724A (ja) | 2002-01-18 | 2002-01-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003218724A true JP2003218724A (ja) | 2003-07-31 |
Family
ID=19191607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002010597A Pending JP2003218724A (ja) | 2002-01-18 | 2002-01-18 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6787815B2 (ja) |
| EP (1) | EP1333496A3 (ja) |
| JP (1) | JP2003218724A (ja) |
| TW (1) | TW580794B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009051982A3 (en) * | 2007-10-18 | 2009-08-13 | Elbex Video Ltd | Method and apparatus for remotely operating ac powered appliances from video interphones or shopping terminals |
| JP2013528341A (ja) * | 2010-06-07 | 2013-07-08 | クゥアルコム・インコーポレイテッド | 同一周波数帯域におけるラジオ周波数信号に対するアンテナ共有 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9007822B2 (en) | 2012-09-14 | 2015-04-14 | Micron Technology, Inc. | Complementary decoding for non-volatile memory |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0752265B2 (ja) * | 1988-07-07 | 1995-06-05 | 松下電器産業株式会社 | 駆動回路 |
| JPH06310558A (ja) * | 1993-04-20 | 1994-11-04 | Sanyo Electric Co Ltd | Ｉｃチップ |
| JP3284435B2 (ja) * | 1995-10-17 | 2002-05-20 | 日本電信電話株式会社 | 多入力多出力スイッチ回路 |
| US5864975A (en) * | 1996-01-25 | 1999-02-02 | Alvern Asa | Display apparatus |
| US6463446B1 (en) * | 1998-02-26 | 2002-10-08 | Sun Microsystems, Inc. | Method and apparatus for transporting behavior in an event-based distributed system |
| JPH10209899A (ja) * | 1997-01-17 | 1998-08-07 | Nippon Antenna Co Ltd | 低雑音コンバータ |
| US6290532B1 (en) * | 2000-07-05 | 2001-09-18 | Tyco Electronics Corporation | Apparatus and method for positioning wires in a highspeed serial data connector |
| CA2315449A1 (en) * | 2000-08-10 | 2002-02-10 | Ibm Canada Limited-Ibm Canada Limitee | Generation of runtime execution traces of applications and associated problem determination |
| TW492117B (en) * | 2000-12-15 | 2002-06-21 | Acer Labs Inc | Substrate layout method and structure thereof for decreasing crosstalk between adjacent signals |
| US7325233B2 (en) * | 2001-11-07 | 2008-01-29 | Sap Ag | Process attachable virtual machines |
| US7392415B2 (en) * | 2002-06-26 | 2008-06-24 | Intel Corporation | Sleep protection |
| US7478387B2 (en) * | 2002-09-25 | 2009-01-13 | International Business Machines Corporation | System and method for creating a restartable non-native language routine execution environment |
-
2002
- 2002-01-18 JP JP2002010597A patent/JP2003218724A/ja active Pending
-
2003
- 2003-01-14 US US10/341,698 patent/US6787815B2/en not_active Expired - Fee Related
- 2003-01-16 EP EP03000962A patent/EP1333496A3/en not_active Withdrawn
- 2003-01-17 TW TW092101137A patent/TW580794B/zh not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009051982A3 (en) * | 2007-10-18 | 2009-08-13 | Elbex Video Ltd | Method and apparatus for remotely operating ac powered appliances from video interphones or shopping terminals |
| US7864500B2 (en) | 2007-10-18 | 2011-01-04 | Elbex Video Ltd. | Method and apparatus for remotely operating AC powered appliances from video interphones or shopping terminals |
| JP2013528341A (ja) * | 2010-06-07 | 2013-07-08 | クゥアルコム・インコーポレイテッド | 同一周波数帯域におけるラジオ周波数信号に対するアンテナ共有 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6787815B2 (en) | 2004-09-07 |
| EP1333496A3 (en) | 2005-09-21 |
| TW580794B (en) | 2004-03-21 |
| TW200302626A (en) | 2003-08-01 |
| EP1333496A2 (en) | 2003-08-06 |
| US20030136967A1 (en) | 2003-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11631933B2 (en) | Antenna module and communication device | |
| US11171421B2 (en) | Antenna module and communication device equipped with the same | |
| US7728771B2 (en) | Dual band quadpack transmit/receive module | |
| US7154353B2 (en) | Microstrip lines in a multi-layered shielded configuration | |
| JP2000196330A (ja) | フェーズドアレイアンテナおよびその製造方法 | |
| US6972638B2 (en) | Directional coupler and electronic device using the same | |
| WO2022107460A1 (ja) | 高周波モジュールおよび通信装置 | |
| JP2003017991A (ja) | マトリックス・スイッチ装置 | |
| US20190260128A1 (en) | Wiring board, coupler module, and communication device | |
| JP2000196331A (ja) | フェーズドアレイアンテナおよびその製造方法 | |
| JP2003218724A (ja) | 半導体装置 | |
| US11749889B1 (en) | Antenna and PCB layout topology designs for frequency scalability in PCB technology for antenna arrays | |
| US6842631B1 (en) | Reduced-layer isolated planar beamformer | |
| JPH06334449A (ja) | 高周波増幅器回路多層基板 | |
| US6281857B1 (en) | Dipole UHF antenna | |
| JP3379484B2 (ja) | 高周波装置およびその製造方法 | |
| JP3317320B2 (ja) | スイッチ回路 | |
| JP2001345651A (ja) | 高周波増幅器モジュール | |
| JPH11103176A (ja) | 多層高周波回路基板及びこれを用いた高周波装置 | |
| KR102190809B1 (ko) | 무선통신용 fpcb 케이블 | |
| JP3126694B2 (ja) | マイクロ波回路装置 | |
| JP4162819B2 (ja) | 高周波回路装置 | |
| JPH05129803A (ja) | スイツチ | |
| JP3224932B2 (ja) | 高周波回路 | |
| JP2988599B2 (ja) | 配線板および高速ｉｃパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041202 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060425 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061124 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070329 |