JP3328931B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3328931B2
JP3328931B2 JP02862899A JP2862899A JP3328931B2 JP 3328931 B2 JP3328931 B2 JP 3328931B2 JP 02862899 A JP02862899 A JP 02862899A JP 2862899 A JP2862899 A JP 2862899A JP 3328931 B2 JP3328931 B2 JP 3328931B2
Authority
JP
Japan
Prior art keywords
insulating layer
semiconductor device
layer
hole
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02862899A
Other languages
English (en)
Other versions
JP2000228444A (ja
Inventor
志郎 森永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP02862899A priority Critical patent/JP3328931B2/ja
Priority to TW089100856A priority patent/TW447001B/zh
Priority to KR10-2000-0003930A priority patent/KR100391777B1/ko
Priority to EP00102466A priority patent/EP1026726A3/en
Priority to US09/499,437 priority patent/US6297150B1/en
Publication of JP2000228444A publication Critical patent/JP2000228444A/ja
Application granted granted Critical
Publication of JP3328931B2 publication Critical patent/JP3328931B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の技術
分野に属するものであり、特に空孔を有する絶縁膜を備
えた半導体装置及び空孔を有する絶縁膜の形成工程に特
徴を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】半導体
装置特にＬＳＩ装置においては、高集積化が要求されて
おり、これに応えるためには装置内の電子回路素子と接
続される配線を微細化し、多層配線の各配線層間隔を小
さくし、同一配線層内においても隣接配線間の間隔を小
さくすることが必要である。
【０００３】しかし、配線を微細化すると、配線間の距
離が短くなることで配線間の容量が大きくなり、配線を
介して伝達される信号の伝達速度が低下し、ひいては半
導体装置の動作速度の低下を招くことになる。
【０００４】このような問題の発生を抑制すべく配線間
距離短縮に伴う容量増加を抑制するために、配線間に存
在する絶縁膜の誘電率を低下させる手法が利用されてい
る。この誘電率低下のための１つの手段として、絶縁膜
中に空孔（空隙）を存在させることが提案されている。
【０００５】絶縁膜中の空孔形成のための手法として
は、エッチング選択比の比較的小さい材質からなる母材
中にエッチング選択比の比較的大きい材質からなる微小
な可溶出部分を分散配置してなる絶縁膜を形成した後
に、該絶縁膜の全面をエッチングすることで可溶出部分
を除去して空孔を形成するものがある。しかしながら、
この手法では、可溶出部分どうしが接していないと良好
なエッチングができず、このため可溶出部分の割合を多
くする必要があり、良好な強度の絶縁膜を得ることが困
難である。更に、この手法では、空孔の大きさや配置な
どを所望の様式に設定することができない。
【０００６】また、絶縁膜中の空孔形成のための手法と
しては、絶縁膜をＣＶＤ法などにより堆積形成する際
に、下地となる配線パターン形成面の凹部上に空隙を残
留させるものがある（特開昭６２−１８８２３０号公
報、特開平２−８６１４６号公報）。しかしながら、こ
の手法では、空孔の形状や大きさは隣接配線間の距離や
配線層の膜厚や絶縁膜の堆積条件などが所要の関係を持
つような場合にしか空孔を形成できないし、空孔の大き
さも所望のものとすることは困難である。更に、この手
法では、配線の上方には空孔を形成することができない
ので、多層配線の場合の異なる配線層に属する配線間の
容量低減のためには十分ではない。
【０００７】また、絶縁膜中の空孔形成のための手法と
しては、絶縁膜を複数の絶縁層から構成し、そのうちの
下側絶縁層上に形成した中間絶縁層に窓を形成し、該窓
を介して下側絶縁層をウェットエッチングすることで隣
接配線間に空隙を形成し、しかる後に中間絶縁層上に上
側絶縁層を堆積形成し、この上側絶縁層の形成によるオ
ーバーハングを利用して中間絶縁層の窓を塞ぎ、隣接配
線間に空孔を形成するものがある（特開平４−２０７０
５５号公報）。しかしながら、この手法では、上側絶縁
層の堆積形成を開始してから中間絶縁層の窓上に上側絶
縁層のオーバーハングが形成され該オーバーハングによ
り窓が塞がれるまでの間は、窓を通って隣接配線間の空
隙内に上側絶縁層材料が入り込み基板上に上側絶縁層材
料が堆積せしめられる。このため、隣接配線間に形成さ
れる空孔の深さは浅くなり、その分だけ配線間容量の低
減効果は小さくなる。
【０００８】そこで、本発明は、上記従来技術の問題点
に鑑み、空孔を有する配線層間絶縁膜などの絶縁膜を有
する半導体装置の製造方法であって、形成される空孔の
形状や寸法や位置の設定が容易で、良好な強度を有する
層間絶縁膜を形成することが可能な半導体装置の製造方
法を提供することを目的とするものである。
【０００９】更に、本発明は、空孔を有し誘電率低減効
果の良好な絶縁膜を備えた半導体装置を提供することを
目的とするものである。また、本発明は、空孔を有する
が良好な強度をもつ絶縁膜を備えた半導体装置を提供す
ることを目的とするものである。
【００１０】
【課題を解決するための手段】本発明によれば、以上の
如き目的を達成するものとして、配線層上に絶縁膜が積
層形成されている半導体装置を製造する方法であって、
前記絶縁膜を形成するに際して、下側絶縁層を形成し、
該下側絶縁層上に加熱処理に対する流動性が前記下側絶
縁層より高い上側絶縁層を形成し、該上側絶縁層と前記
下側絶縁層とにわたって延びる孔を形成する孔開けを行
い、しかる後に前記加熱処理を行うことで前記上側絶縁
層を流動させて該上側絶縁層における前記孔の部分を塞
ぐことで前記下側絶縁層における前記穴の部分を空孔と
して残すことを特徴とする、半導体装置の製造方法、が
提供される。
【００１１】本発明の一態様においては、前記上側絶縁
層はＢＰＳＧ、ＢＳＧまたはＰＳＧからなる。
【００１２】本発明の一態様においては、前記絶縁膜は
前記上側絶縁層上の第１の追加絶縁層を含んでおり、該
第１の追加絶縁層は前記加熱処理に対する流動性が前記
上側絶縁層より低いものであり、前記孔開けは前記第１
の追加絶縁層をも貫通するように行われる。
【００１３】本発明の一態様においては、前記孔開けに
先立って前記第１の追加絶縁層の上面を平坦化する。
【００１４】本発明の一態様においては、前記絶縁膜は
前記第１の追加絶縁層上の第２の追加絶縁層を含んでお
り、該第２の追加絶縁層は、前記加熱処理の後に、前記
第１の追加絶縁層の前記孔の部分内に延びる突出部を持
つようにして形成される。
【００１５】本発明の一態様においては、前記第２の追
加絶縁層は、前記突出部内に微小空孔を持つようにして
形成される。
【００１６】本発明の一態様においては、前記第２の追
加絶縁層の上面を平坦化する。
【００１７】本発明の一態様においては、前記孔開けを
前記配線層の配線パターンの領域において行う。
【００１８】本発明の一態様においては、前記孔開けを
前記配線層の隣接する配線パターン間の領域において行
う。
【００１９】また、本発明によれば、以上の如き目的を
達成するものとして、配線層上に絶縁膜が積層形成され
ている半導体装置を製造する方法であって、前記絶縁膜
を形成するに際して、下側絶縁層を形成し、該下側絶縁
層上にエッチングレートが前記下側絶縁層より低い上側
絶縁層を形成し、該上側絶縁層と前記下側絶縁層とにわ
たって延びる孔を形成する孔開けを行い、しかる後にエ
ッチング処理を行うことで前記下側絶縁層における前記
孔の部分を拡大し、その後、加熱処理を行うことで前記
上側絶縁層を流動させて該上側絶縁層における前記孔の
部分を塞ぐことで前記下側絶縁層における前記穴の部分
を空孔として残すことを特徴とする、半導体装置の製造
方法、が提供される。
【００２０】本発明の一態様においては、前記エッチン
グ処理は等方性ウェットエッチング処理である。
【００２１】本発明の一態様においては、前記下側絶縁
層は前記加熱処理に対する流動性が前記上側絶縁層より
高い。
【００２２】本発明の一態様においては、前記下側絶縁
層はＢＰＳＧ、ＢＳＧまたはＰＳＧからなり、前記上側
絶縁層は前記下側絶縁層よりホウ素酸化物及びリン酸化
物の合計含有率が少ないＢＰＳＧ、ＢＳＧまたはＰＳＧ
からなる。
【００２３】本発明の一態様においては、前記絶縁膜は
前記上側絶縁層上の第１の追加絶縁層を含んでおり、該
第１の追加絶縁層はエッチングレートが前記上側絶縁層
より高いものであり、前記孔開けは前記第１の追加絶縁
層をも貫通するように行われる。
【００２４】本発明の一態様においては、前記孔開けに
先立って前記第１の追加絶縁層の上面を平坦化する。
【００２５】本発明の一態様においては、前記孔開けを
前記配線層の隣接する配線パターン間の領域において行
う。
【００２６】本発明の一態様においては、前記絶縁膜上
に上層配線を形成する。
【００２７】本発明の一態様においては、前記孔開けを
異方性ドライエッチング処理により行う。
【００２８】更に、本発明によれば、以上の如き目的を
達成するものとして、配線層上に絶縁膜が積層形成され
ている半導体装置であって、前記絶縁膜は少なくとも下
側絶縁層及び上側絶縁層を含んでおり、該下側絶縁層に
は層厚方向に該下側絶縁層を貫通する空孔が形成されて
おり、前記上側絶縁層は前記空孔を塞いでおり、該空孔
は少なくとも前記配線層の配線パターンの領域に形成さ
れていることを特徴とする半導体装置、が提供され、ま
た、配線層上に絶縁膜が積層形成されている半導体装置
であって、前記絶縁膜は少なくとも下側絶縁層及び上側
絶縁層を含んでおり、該下側絶縁層には層厚方向に該下
側絶縁層を貫通する空孔が形成されており、前記上側絶
縁層は前記空孔を塞いでおり、該空孔は少なくとも前記
配線層の隣接する配線パターン間の領域に形成されてお
り、該配線パターン間の領域では前記空孔以外の部分に
おいて前記下側絶縁層により前記上側絶縁層が支持され
ていることを特徴とする半導体装置、が提供される。
【００２９】本発明の一態様においては、前記配線パタ
ーン間の領域では前記空孔が複数とびとびに配列されて
いる。
【００３０】本発明の一態様においては、前記上側絶縁
層は前記加熱処理に対する流動性が前記下側絶縁層より
高い。
【００３１】本発明の一態様においては、前記上側絶縁
層はＢＰＳＧ、ＢＳＧまたはＰＳＧからなる。
【００３２】本発明の一態様においては、前記絶縁膜は
前記上側絶縁層上の第１の追加絶縁層を含んでおり、該
第１の追加絶縁層は前記加熱処理に対する流動性が前記
上側絶縁層より低いものである。
【００３３】本発明の一態様においては、前記絶縁膜は
前記第１の追加絶縁層上の第２の追加絶縁層を含んでお
り、該第２の追加絶縁層は前記空孔に対応して前記第１
の追加絶縁層に形成された孔内に延びる突出部を持つ。
【００３４】本発明の一態様においては、前記第２の追
加絶縁層は前記突出部内に微小空孔を持つ。
【００３５】更に、本発明によれば、以上の如き目的を
達成するものとして、配線層上に絶縁膜が積層形成され
ている半導体装置であって、前記絶縁膜は少なくとも下
側絶縁層及び上側絶縁層を含んでおり、該下側絶縁層に
は層厚方向に該下側絶縁層を貫通する空孔が形成されて
おり、前記上側絶縁層は前記空孔を塞いでおり、前記下
側絶縁層は前記空孔に面する端面が層厚方向を含む断面
の形状において前記空孔に向けて凸の形状をなしている
ことを特徴とする半導体装置、が提供される。
【００３６】本発明の一態様においては、前記上側絶縁
層は等方性ウェットエッチング処理に対するエッチング
レートが前記下側絶縁層より低い。
【００３７】本発明の一態様においては、前記下側絶縁
層はＢＰＳＧ、ＢＳＧまたはＰＳＧからなり、前記上側
絶縁層は前記下側絶縁層よりホウ素酸化物及びリン酸化
物の合計含有率が少ないＢＰＳＧ、ＢＳＧまたはＰＳＧ
からなる。
【００３８】本発明の一態様においては、前記空孔は少
なくとも前記配線層の隣接する配線パターン間の領域に
形成されている。
【００３９】本発明の一態様においては、前記絶縁膜は
前記上側絶縁層上の第１の追加絶縁層を含んでおり、該
第１の追加絶縁層はエッチングレートが前記上側絶縁層
より高いものである。
【００４０】本発明の一態様においては、前記絶縁膜上
に上層配線が形成されている。
【００４１】
【発明の実施の形態】以下、本発明による半導体装置及
びその製造方法の実施の形態について図面を参照しなが
ら説明する。
【００４２】図１は本発明方法の第１の実施形態により
製造された半導体装置の特に絶縁膜（層間絶縁膜）の構
成を示す模式的断面図である。
【００４３】シリコン基板などの半導体基板１には、不
図示の領域にてトランジスタ、コンデンサ、抵抗体など
の電子回路素子が作り込まれており、これらの電子回路
素子どうしまたはこれらの電子回路素子と外部回路との
接続のために、図示されている領域において、上面にチ
タン、金、銅などの導電体からなる下層配線２が形成さ
れている。該下層配線２は、基板１の表面にて所要のパ
ターンに形成されており、図では、２つの配線２が互い
に紙面と垂直の方向に平行に延びている形態が示されて
いる。配線２は厚さが例えば２０００〜４０００Å程度
で幅（図１における左右方向の寸法）が例えば０．５〜
１．０μｍ程度であり、隣接する２つの配線２の間の間
隔は例えば０．５〜２．０μｍ程度である。
【００４４】下層配線２を覆うように層間絶縁膜３が形
成されている。該層間絶縁膜３は、第１〜５の絶縁層３
１〜３５からなっている。
【００４５】第１の絶縁層３１は、下層配線２及び半導
体基板１の露出部を一様に覆っており、下層配線保護の
機能を有し、厚さ１０００Å程度のＳｉＯ2 膜またはＳ
ｉＮ膜からなる。
【００４６】第２の絶縁層（下側絶縁層）３２は、第１
の絶縁層３１上に形成されており、上下方向（層厚方
向）に貫通せる多数の空孔７を有する。この空孔７の孔
径は例えば０．１〜０．３μｍ程度であり、隣接する空
孔７の間の間隔は例えば０．１〜０．３μｍ程度であ
る。第２の絶縁層３２は厚さ３０００〜５０００Å程度
のＢ（ホウ素）及び／またはＰ（リン）の含有率（実際
にはホウ素酸化物及びリン酸化物の合計含有率：モル
比）が比較的低いＢＰＳＧ（ホウ素リンケイ酸ガラス）
膜、ＢＳＧ（ホウケイ酸ガラス）膜、ＰＳＧ（リンケイ
酸ガラス）膜またはＳｉＯ2 膜からなる。
【００４７】第３の絶縁層（上側絶縁層）３３は、第２
の絶縁層３２上に形成されており、上記空孔７を塞ぐよ
うに被されている。第３の絶縁層３３は厚さ３０００〜
５０００Å程度のＢ及び／またはＰの含有率が比較的高
いＢＰＳＧ膜、ＢＳＧ膜またはＰＳＧ膜からなる。
【００４８】尚、ＢＰＳＧ膜、ＢＳＧ膜またはＰＳＧ膜
に関して上記したＢ及び／またはＰの含有率の高低に関
しては、後述する。
【００４９】第４の絶縁層３４は、第３の絶縁層３３上
に形成されており、上記第２の絶縁層３２の多数の空孔
７に対応する位置に上下方向の孔を有する。第４の絶縁
層３４は第２の絶縁層３２と同様にＢ及び／またはＰの
含有率が比較的低いＢＰＳＧ膜、ＢＳＧ膜、ＰＳＧ膜ま
たはＳｉＯ2 膜からなる。
【００５０】第５の絶縁層３５は、第４の絶縁層３４上
に形成されており、該第４の絶縁層３４の上記孔内にま
で延びた突出部３５ａを有しており、第４の絶縁層３４
を覆うように形成されている。第５の絶縁層３５はＳｉ
Ｏ2 膜またはＳｉＮ膜からなる。尚、第４の絶縁層３４
の上面及び第５の絶縁層３５の上面は、いずれも半導体
基板１の表面とほぼ平行になるように平坦化されてい
る。
【００５１】層間絶縁膜３上には、チタン、金、銅など
の導電体からなる上層配線４が形成されている。該上層
配線４は、層間絶縁膜３の第５の絶縁層３５の上表面に
て所要のパターンに形成されており、図では、紙面と平
行の方向に延びている形態が示されている。上層配線４
の厚さ及び幅並びに隣接する２つの上層配線４間の間隔
などの寸法は下層配線２の寸法と同等である。上層配線
４（及び第５の絶縁層３５の露出部）を一様に覆うよう
にしてＳｉＯ2 膜またはＳｉＮ膜からなる絶縁層５が形
成されている。
【００５２】次に、図２〜８を参照しながら本実施形態
の製造工程を説明する。
【００５３】先ず、図２に示されているように、半導体
基板１上に下層配線２を所望パターンにて形成した後、
第１〜第４の層間絶縁膜３１〜３４を４段階で形成す
る。次いで、図３に示されているように、ＣＭＰまたは
エッチングにより第４の絶縁層３４の表面を平坦化す
る。但し、この第４の絶縁層の上面の平坦化処理を施さ
なくともよい。
【００５４】次いで、図４及び図５に示されているよう
に、第４の絶縁層３４、第３の絶縁層３３及び第２の絶
縁層３２を貫通するように、これら絶縁層３２〜３４に
異方性ドライエッチングにより内径０．２〜０．５μｍ
程度の多数の孔１０を開ける。図５は図４の状態を上か
ら見た図である。これらの孔１０の内径及び隣接する孔
１０間の間隔は、図１を参照しながら説明した空孔７の
内径及び隣接する空孔７間の間隔と同一である。
【００５５】次いで、図６及び図７に示されているよう
に、加熱処理を行って、第３の絶縁層３３を流動させ
て、該第３の絶縁層３３の部分において孔１０を閉じ
る。その際、第２の絶縁層３２及び第４の絶縁層３４は
第３の絶縁層３３より流動を起こしにくいので、これら
の部分では孔１０はそのまま残る。この第３の絶縁層３
３の熱流動の際には、該第３の絶縁層３３の上に存在す
る第４の絶縁層３４が「重し」として作用するので、第
３の絶縁層３３の熱流動が促進される。
【００５６】この加熱処理について更に詳述する。本実
施形態では、第３の絶縁層３３として第２の絶縁層３２
及び第４の絶縁層３４より加熱処理に対する流動性が高
いものを用いている。加熱処理に対する流動性は、絶縁
層として使用する材料により決まる。例えば、ＢＰＳ
Ｇ、ＰＳＧ及びＳｉＯ2 の熱流動性は、Ｂ及び／または
Ｐの含有率に応じて、次の表１に示すようになる。表１
において、Ｔｇはガラス転移温度であり、Ｔｆは当該組
成の材料を第３の絶縁層３３として用いて窒素雰囲気下
で３０分間程度の熱処理を行って材料の熱流動を生じさ
せて穴を閉じる際の処理において、用いられる温度を示
す：
【００５７】
【表１】 表中、組成Ｎｏ．１はＳｉＯ2 であり、組成Ｎｏ．２は
ＰＳＧであり、組成Ｎｏ．３〜５はＢＰＳＧである。
【００５８】組成Ｎｏ．１から組成Ｎｏ．５へと次第
に、Ｂ及び／またはＰの含有率が高くなり、加熱流動性
が大きくなる。第３の絶縁層３３として例えば組成Ｎ
ｏ．４のものを用いる場合には、第２の絶縁層３２及び
第４の絶縁層３４として組成Ｎｏ．１〜３のものを用い
ることができ、なかでも組成Ｎｏ．１〜２のものを用い
ると、第２の絶縁層３２とのガラス移転温度の差が大き
くなるので、第２の絶縁層３２に形成される空孔７の形
状が変化しにくくなる。
【００５９】表１にはＢＰＳＧ及びＰＳＧが示されてい
るが、ＢＳＧについても同様であり、これを含めてＢ及
び／またはＰの含有率が高くなるほど加熱流動性が大き
くなる。
【００６０】本発明でいう加熱処理に対する流動性の高
低は、以上のような比較の上でのことであり、同等の流
動を生ずるために要する加熱温度の高い方が加熱処理に
対する流動性が低いことになる。
【００６１】以上のような加熱処理により、第２の絶縁
層３２に多数の空孔７が形成され（空孔７の一部は第３
の絶縁層３３の下面部内にまで延びている）、これに対
応して第４の絶縁層３４に多数の孔８が形成される（孔
８の一部は第３の絶縁層３３の上面部内にまで延びてい
る）。図７は図６の状態を上から見た図である。
【００６２】次いで、図８に示されているように、第４
の絶縁層３４上に第５の絶縁層３５を形成する。その
際、第４の絶縁層３４に形成されていた孔８内に第５の
絶縁層３５の一部が入り込み突出部３５ａが形成され
る。次いで、ＣＭＰまたはエッチングにより第５の絶縁
層３５の表面を平坦化する。
【００６３】その後、上記下層配線２の形成と同様にし
て、第５の絶縁層３５上に上層配線４を形成し、その上
に上記第１の絶縁層３１の形成と同様にして絶縁層５を
形成することにより、図１に示されている構造の半導体
装置が得られる。
【００６４】以上の本実施形態の製造工程では、加熱処
理により第３の絶縁層３３を流動化させることで孔１０
を閉じて空孔７を形成している。このようにすること
で、空孔７内に異物の堆積が生ずる可能性を実質上なく
すことができるので、予定した形状及び寸法に極めて近
い形態の空孔を形成することができ、所望の誘電率低減
を容易に実現することができる。
【００６５】本実施形態で得られる半導体装置において
は、下層配線２の隣接配線パターン間の領域にて層間絶
縁膜３内に空孔７が形成されているので、これら配線パ
ターン間の容量を低下させることが可能となる。更に、
下層配線２の配線パターンの領域にて層間絶縁膜３内に
空孔７が形成されており、即ち下層配線２と上層配線４
との間において層間絶縁膜３内にに空孔７が形成されて
いるので、これら上下層配線間の容量を低下させること
が可能となる。上層配線４の上に更に層間絶縁膜３と同
様な層間絶縁膜を絶縁層５を含んで形成し、この層間絶
縁膜上に更に第３の配線層を形成することができるが、
この場合も同様にして各配線層の配線パターン間の容量
及び配線層間の容量を低下させることが可能となる。
【００６６】本実施形態の半導体装置においては、絶縁
膜３内の空孔は第２の絶縁層３２を上下方向に貫通して
形成されており、しかも隣接する配線２間の領域及び配
線２上の領域では空孔７の形成された第２の絶縁層３２
の空孔以外の部分が第３の絶縁層３３を上下方向に関し
て良好に支持している。このように、本実施形態の半導
体装置は、空孔を有し誘電率低減効果が良好で尚且つ強
度良好な絶縁膜を備えている。
【００６７】以上のように、層間絶縁膜に空孔を形成す
ることで、層間絶縁膜の誘電率が低くなる為に層間絶縁
膜を介する配線（パターン）間の容量が小さくなり、こ
のため、ＬＳＩの処理スピードの高速化が可能となり、
更にＬＳＩの微細化に伴う配線及びその配列の微細化を
行っても処理スピードが極端に低下することはない。
【００６８】但し、以上の実施形態において、第４の絶
縁層３４は省略してもよい。
【００６９】図９に、上記第１の本実施形態の変形形態
を示す。この形態では、第４の絶縁層３４の孔内にまで
延びた突出部３５ａ内に、微小空孔３５ｂが形成されて
いる。このような形態は、第４の絶縁層３４に形成され
た孔の内径及び深さの関係や第５の絶縁層３５の形成の
際の堆積条件などにより、第４の絶縁層３４に形成され
た孔内が第５の絶縁層３５の材料では完全に満たされな
い場合に、上記特開昭６２−１８８２３０号公報や特開
平２−８６１４６号公報に記載のようにして得られる。
この微小空孔３５ｂは、上記空孔７に対する付加的なも
のであり、形状及び寸法に多少のばらつきがあっても支
障はない。
【００７０】本変形形態によれば、下層配線２と上層配
線４との間の絶縁膜３に空孔７に加えて更に微小空孔３
５ｂが形成されているので、下層配線２と上層配線４と
の間の絶縁膜３の誘電率を更に低下させることができ
る。
【００７１】次に、図１０〜１５を参照しながら本発明
による半導体装置の製造方法の第２の実施形態の製造工
程を説明する。これらの図において、上記図１〜９にお
けると同様な機能を有する部分には同一の符号が付され
ている。この第２の実施形態は、下層配線において隣接
配線間の距離が小さく、主としてこの点に基づく配線間
容量の増大がＬＳＩ動作上の問題を生ずる場合に好適な
対処法である。
【００７２】本実施形態では、上記第１の実施形態と同
様にして、図１０に示されているように、半導体基板１
上に下層配線２を形成した後、第１〜第４の絶縁層３
１’〜３４’を４段階で形成し、ＣＭＰまたはエッチン
グにて第４の絶縁層３４’の表面を平坦化する。
【００７３】ここで、第１の絶縁層３１’としては、上
記第１の実施形態の第１の絶縁層３１と同様のものを使
用することができる。しかし、第２〜４の絶縁層３２’
〜３４’は、後述のように、上記第１の実施形態のもの
と異なる。
【００７４】次いで、図１１に示されているように、下
層配線２のパターン配列が密の部分の隣接配線間領域に
対応する絶縁層３２’〜３４’の部分をエッチングする
ために、所要パターンのレジスト膜１１を形成し、異方
性ドライエッチングにより孔１２を形成する。
【００７５】次いで、図１２に示されているように、た
とえば弗酸を使用して等方性ウェットエッチングを行
い、下層配線２のパターンが隣接する領域にて第３の絶
縁層３３’を残し且つ第２及び第４の絶縁層３２’，３
４’を除去するように等方性エッチングを行う。ここ
で、第１の絶縁層３１’は、たとえば窒化シリコン膜の
様に第２〜４の絶縁層３２’〜３４’よりもエッチング
レートの低い膜が使用されているので、この窒化シリコ
ン膜がエッチングストッパーとして機能する。ここで、
第３の絶縁層３３’は第２及び第４の絶縁層３２’，３
４’と比べてエッチングレートが低いので、図１２に示
される様に、第２の絶縁層３２’及び第４の絶縁層３
４’には、配線層２の隣接パターン間の領域にて空孔１
３，１４が形成される。
【００７６】本実施形態では、以上のような等方性エッ
チングを実現するために、第２の絶縁層３２’及び第４
の絶縁層３４’として、Ｂ及び／またはＰの含有率が比
較的高いＢＰＳＧ、ＢＳＧ、ＰＳＧを用いており、第３
の絶縁膜３３’として、Ｂ及び／またはＰの含有率が比
較的低いＢＰＳＧ、ＢＳＧ、ＰＳＧを用いてる。これ
は、上記第１の実施形態の場合とは逆の関係であり、第
２の絶縁層３２’及び第４の絶縁層３４’は第３の絶縁
層３３’より加熱処理に対する流動性が高い。
【００７７】次いで、熱処理を行って絶縁層３３’を流
動化させ、図１３に示されているように、第３の絶縁層
３３’に形成されていた孔１２を塞ぐ。即ち、熱処理
は、第３の絶縁層３３’が流動する温度で行なわれる。
これにより第２の絶縁層３２’に形成されている空孔１
３が閉塞される。尚、この熱処理の際には、第２及び第
４の絶縁層３２’，３４’の流動性が第３の絶縁層３
３’の流動性より大きいので、第２及び第４の絶縁層３
２’，３４’も流動して形状変化を起こす。即ち、第２
の絶縁層３２’は、第３及び第４の絶縁層３３’，３
４’の重し効果により、特に空孔１３に面する端面が層
厚方向を含む断面（図１３に示される断面）の形状にお
いて空孔１３に向けて凸の形状をなすようになる。しか
し、上記等方性エッチングにより内径が拡大された空孔
１３，１４が形成されているために、該空孔１３，１４
が消失するようなことはない。
【００７８】次いで、上記第１の実施形態と同様にし
て、図１４に示されているように、第４の絶縁層３４’
上に第５の絶縁層３５’を形成し、ＣＭＰまたはエッチ
ングにより第５の絶縁層３５’の表面を平坦化する。
【００７９】図１５は、図１４に示される本実施形態に
おける下層配線２と空孔１３との関係を示す模式的平面
図である。図１５に示されているように、空孔１３は隣
接する配線２の間隔が小さい位置において形成されてお
り、従って、図１４に示されているように、第２の絶縁
層３２は隣接する配線２の対向する端面の上縁位置にお
いて空孔１３に面している。即ち、加熱処理による流動
で、第２の絶縁層３２’の空孔１３に面する部分の形状
及び位置は、図１２の状態から図１３の状態へと変化す
るが、配線２の端面上縁位置が安定位置であり、この位
置に落ち着く。従って、本実施形態では、図１１におい
てレジスト膜１１に形成する孔１２の位置に多少の誤差
があったとしても、図１２の状態から加熱処理を経て図
１３の状態へと移行することにより、空孔１３の中心は
２つの配線２の間の領域のちょうど中央に位置するよう
になる。このため、レジスト膜１１における孔１２の形
成の際の位置決め精度を緩やかなものとすることができ
る。
【００８０】本第２の実施形態においても、上記第１の
実施形態と同様に、隣接配線２間の誘電率低減に基づく
配線間容量低減の効果が得られる。
【００８１】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、加熱処理により絶縁層を流動化
させることで該絶縁層を貫通して形成されていた穴を閉
じてその下方に空孔を形成しているので、形成される空
孔の形状や寸法や位置の設定が容易で、良好な強度を有
する層間絶縁膜を形成することが可能である。
【００８２】また、本発明の半導体装置の製造方法は、
加熱処理により絶縁層を流動化させることで空孔を形成
しているので、該空孔内に異物が侵入して誘電率低減効
果を損なうようなことがない。
【００８３】更に、本発明の半導体装置は、空孔を有し
誘電率低減効果の良好な絶縁膜を備えている。また、空
孔を有するが良好な強度をもつ絶縁膜を備えている。従
って、本発明の半導体装置によれば、配線間の容量が小
さくなり、このため、ＬＳＩの処理スピードの高速化が
可能となり、更にＬＳＩの微細化に伴う配線及びその配
列の微細化を行っても処理スピードが極端に低下するこ
とはない。
【図面の簡単な説明】
【図１】本発明方法の第１の実施形態により製造された
半導体装置の特に層間絶縁膜の構成を示す模式的断面図
である。
【図２】本発明方法の第１の実施形態の製造工程を説明
するための模式的断面図である。
【図３】本発明方法の第１の実施形態の製造工程を説明
するための模式的断面図である。
【図４】本発明方法の第１の実施形態の製造工程を説明
するための模式的断面図である。
【図５】本発明方法の第１の実施形態の製造工程を説明
するための模式的平面図である。
【図６】本発明方法の第１の実施形態の製造工程を説明
するための模式的断面図である。
【図７】本発明方法の第１の実施形態の製造工程を説明
するための模式的平面図である。
【図８】本発明方法の第１の実施形態の製造工程を説明
するための模式的断面図である。
【図９】本発明方法の第１の実施形態の変形形態を説明
するための模式的断面図である。
【図１０】本発明方法の第２の実施形態の製造工程を説
明するための模式的断面図である。
【図１１】本発明方法の第２の実施形態の製造工程を説
明するための模式的断面図である。
【図１２】本発明方法の第２の実施形態の製造工程を説
明するための模式的断面図である。
【図１３】本発明方法の第２の実施形態の製造工程を説
明するための模式的断面図である。
【図１４】本発明方法の第２の実施形態の製造工程を説
明するための模式的断面図である。
【図１５】本発明方法の第２の実施形態の下層配線と空
孔との関係を示す模式的平面図である。
【符号の説明】
１：半導体基板 ２：下層配線 ３：層間絶縁膜 ４：上層配線 ５：絶縁層 ７：空孔 ８：孔 １０：孔 １１：レジスト膜 １２：孔 １３，１４：空孔 ３１〜３５，３１’〜３５’：絶縁層 ３５ａ：突出部 ３５ｂ：微小空孔
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 21/90 Ｎ (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/768 H01L 21/314 H01L 21/316 H01L 21/318

Claims (32)

    (57)【特許請求の範囲】
  1. 【請求項１】 配線層上に絶縁膜が積層形成されている
    半導体装置を製造する方法であって、 前記絶縁膜を形成するに際して、下側絶縁層を形成し、
    該下側絶縁層上に加熱処理に対する流動性が前記下側絶
    縁層より高い上側絶縁層を形成し、該上側絶縁層と前記
    下側絶縁層とにわたって延びる孔を形成する孔開けを行
    い、しかる後に前記加熱処理を行うことで前記上側絶縁
    層を流動させて該上側絶縁層における前記孔の部分を塞
    ぐことで前記下側絶縁層における前記穴の部分を空孔と
    して残し、 前記絶縁膜は前記上側絶縁層上の第１の追加絶縁層を含
    んでおり、該第１の追加絶縁層は前記加熱処理に対する
    流動性が前記上側絶縁層より低いものであり、前記孔開
    けは前記第１の追加絶縁層をも貫通するように行われる
    ことを特徴とする、半導体装置の製造方法。
  2. 【請求項２】 前記上側絶縁層はＢＰＳＧ、ＢＳＧまた
    はＰＳＧからなることを特徴とする、請求項１に記載の
    半導体装置の製造方法。
  3. 【請求項３】 前記孔開けに先立って前記第１の追加絶
    縁層の上面を平坦化することを特徴とする、請求項１〜
    ２のいずれかに記載の半導体装置の製造方法。
  4. 【請求項４】 前記絶縁膜は前記第１の追加絶縁層上の
    第２の追加絶縁層を含んでおり、該第２の追加絶縁層
    は、前記加熱処理の後に、前記第１の追加絶縁層の前記
    孔の部分内に延びる突出部を持つようにして形成される
    ことを特徴とする、請求項１〜３のいずれかに記載の半
    導体装置の製造方法。
  5. 【請求項５】 前記第２の追加絶縁層は、前記突出部内
    に微小空孔を持つようにして形成されることを特徴とす
    る、請求項４に記載の半導体装置の製造方法。
  6. 【請求項６】 前記第２の追加絶縁層の上面を平坦化す
    ることを特徴とする、請求項４〜５のいずれかに記載の
    半導体装置の製造方法。
  7. 【請求項７】 前記孔開けを前記配線層の配線パターン
    の領域において行うことを特徴とする、請求項１〜６の
    いずれかに記載の半導体装置の製造方法。
  8. 【請求項８】 前記孔開けを前記配線層の隣接する配線
    パターン間の領域において行うことを特徴とする、請求
    項１〜７のいずれかに記載の半導体装置の製造方法。
  9. 【請求項９】 配線層上に絶縁膜が積層形成されている
    半導体装置を製造する方法であって、 前記絶縁膜を形成するに際して、下側絶縁層を形成し、
    該下側絶縁層上に加熱処理に対する流動性が前記下側絶
    縁層より高い上側絶縁層を形成し、該上側絶縁層と前記
    下側絶縁層とにわたって延びる孔を形成する孔開けを行
    い、しかる後に前記加熱処理を行うことで前記上側絶縁
    層を流動させて該上側絶縁層における前記孔の部分を塞
    ぐことで前記下側絶縁層における前記穴の部分を空孔と
    して残し、 前記孔開けを前記配線層の配線パターンの領域において
    行うことを特徴とする、半導体装置の製造方法。
  10. 【請求項１０】 前記上側絶縁層はＢＰＳＧ、ＢＳＧま
    たはＰＳＧからなることを特徴とする、請求項９に記載
    の半導体装置の製造方法。
  11. 【請求項１１】 前記孔開けを前記配線層の隣接する配
    線パターン間の領域において行うことを特徴とする、請
    求項９〜１０のいずれかに記載の半導体装置の製造方
    法。
  12. 【請求項１２】 配線層上に絶縁膜が積層形成されてい
    る半導体装置を製造する方法であって、 前記絶縁膜を形成するに際して、下側絶縁層を形成し、
    該下側絶縁層上にエッチングレートが前記下側絶縁層よ
    り低い上側絶縁層を形成し、該上側絶縁層と前記下側絶
    縁層とにわたって延びる孔を形成する孔開けを行い、し
    かる後にエッチング処理を行うことで前記下側絶縁層に
    おける前記孔の部分を拡大し、その後、加熱処理を行う
    ことで前記上側絶縁層を流動させて該上側絶縁層におけ
    る前記孔の部分を塞ぐことで前記下側絶縁層における前
    記穴の部分を空孔として残すことを特徴とする、半導体
    装置の製造方法。
  13. 【請求項１３】 前記エッチング処理は等方性ウェット
    エッチング処理であることを特徴とする、請求項１２に
    記載の半導体装置の製造方法。
  14. 【請求項１４】 前記下側絶縁層は前記加熱処理に対す
    る流動性が前記上側絶縁層より高いことを特徴とする、
    請求項１２〜１３のいずれかに記載の半導体装置の製造
    方法。
  15. 【請求項１５】 前記下側絶縁層はＢＰＳＧ、ＢＳＧま
    たはＰＳＧからなり、前記上側絶縁層は前記下側絶縁層
    よりホウ素酸化物及びリン酸化物の合計含有率が少ない
    ＢＰＳＧ、ＢＳＧまたはＰＳＧからなることを特徴とす
    る、請求項１４に記載の半導体装置の製造方法。
  16. 【請求項１６】 前記絶縁膜は前記上側絶縁層上の第１
    の追加絶縁層を含んでおり、該第１の追加絶縁層はエッ
    チングレートが前記上側絶縁層より高いものであり、前
    記孔開けは前記第１の追加絶縁層をも貫通するように行
    われることを特徴とする、請求項１２〜１５のいずれか
    に記載の半導体装置の製造方法。
  17. 【請求項１７】 前記孔開けに先立って前記第１の追加
    絶縁層の上面を平坦化することを特徴とする、請求項１
    ６に記載の半導体装置の製造方法。
  18. 【請求項１８】 前記孔開けを前記配線層の隣接する配
    線パターン間の領域において行うことを特徴とする、請
    求項１２〜１７のいずれかに記載の半導体装置の製造方
    法。
  19. 【請求項１９】 前記絶縁膜上に上層配線を形成するこ
    とを特徴とする、請求項１〜１８のいずれかに記載の半
    導体装置の製造方法。
  20. 【請求項２０】 前記孔開けを異方性ドライエッチング
    処理により行うことを特徴とする、請求項１〜１９のい
    ずれかに記載の半導体装置の製造方法。
  21. 【請求項２１】 配線層上に絶縁膜が積層形成されてい
    る半導体装置であって、 前記絶縁膜は少なくとも下側絶縁層及び上側絶縁層を含
    んでおり、該下側絶縁層には層厚方向に該下側絶縁層を
    貫通する空孔が形成されており、前記上側絶縁層は前記
    空孔を塞いでおり、該空孔は少なくとも前記配線層の配
    線パターンの領域に形成されており、 前記上側絶縁層は前記加熱処理に対する流動性が前記下
    側絶縁層より高く、 前記絶縁膜は前記上側絶縁層上の第１の追加絶縁層を含
    んでおり、該第１の追加絶縁層は前記加熱処理に対する
    流動性が前記上側絶縁層より低いものであることを特徴
    とする半導体装置。
  22. 【請求項２２】 配線層上に絶縁膜が積層形成されてい
    る半導体装置であって、 前記絶縁膜は少なくとも下側絶縁層及び上側絶縁層を含
    んでおり、該下側絶縁層には層厚方向に該下側絶縁層を
    貫通する空孔が形成されており、前記上側絶縁層は前記
    空孔を塞いでおり、該空孔は少なくとも前記配線層の隣
    接する配線パターン間の領域に形成されており、該配線
    パターン間の領域では前記空孔以外の部分において前記
    下側絶縁層により前記上側絶縁層が支持されており、 前記上側絶縁層は前記加熱処理に対する流動性が前記下
    側絶縁層より高く、 前記絶縁膜は前記上側絶縁層上の第１の追加絶縁層を含
    んでおり、該第１の追加絶縁層は前記加熱処理に対する
    流動性が前記上側絶縁層より低いものであることを特徴
    とする半導体装置。
  23. 【請求項２３】 前記配線パターン間の領域では前記空
    孔が複数とびとびに配列されていることを特徴とする、
    請求項２２に記載の半導体装置。
  24. 【請求項２４】 前記上側絶縁層はＢＰＳＧ、ＢＳＧま
    たはＰＳＧからなることを特徴とする、請求項２１〜２
    ３のいずれかに記載の半導体装置。
  25. 【請求項２５】 前記絶縁膜は前記第１の追加絶縁層上
    の第２の追加絶縁層を含んでおり、該第２の追加絶縁層
    は前記空孔に対応して前記第１の追加絶縁層に形成され
    た孔内に延びる突出部を持つことを特徴とする、請求項
    ２１〜２４のいずれかに記載の半導体装置。
  26. 【請求項２６】 前記第２の追加絶縁層は前記突出部内
    に微小空孔を持つことを特徴とする、請求項２５に記載
    の半導体装置。
  27. 【請求項２７】 配線層上に絶縁膜が積層形成されてい
    る半導体装置であって、 前記絶縁膜は少なくとも下側絶縁層及び上側絶縁層を含
    んでおり、該下側絶縁層には層厚方向に該下側絶縁層を
    貫通する空孔が形成されており、前記上側絶縁層は前記
    空孔を塞いでおり、前記下側絶縁層は前記空孔に面する
    端面が層厚方向を含む断面の形状において前記空孔に向
    けて凸の形状をなしており、 前記上側絶縁層は等方性ウェットエッチング処理に対す
    るエッチングレートが前記下側絶縁層より低いことを特
    徴とする半導体装置。
  28. 【請求項２８】 前記下側絶縁層はＢＰＳＧ、ＢＳＧま
    たはＰＳＧからなり、前記上側絶縁層は前記下側絶縁層
    よりホウ素酸化物及びリン酸化物の合計含有率が少ない
    ＢＰＳＧ、ＢＳＧまたはＰＳＧからなることを特徴とす
    る、請求項２７に記載の半導体装置。
  29. 【請求項２９】 前記空孔は少なくとも前記配線層の隣
    接する配線パターン間の領域に形成されていることを特
    徴とする、請求項２７〜２８のいずれかに記載の半導体
    装置。
  30. 【請求項３０】 前記絶縁膜は前記上側絶縁層上の第１
    の追加絶縁層を含んでおり、該第１の追加絶縁層はエッ
    チングレートが前記上側絶縁層より高いものであること
    を特徴とする、請求項２７〜２９のいずれかに記載の半
    導体装置。
  31. 【請求項３１】 配線層上に絶縁膜が積層形成されてい
    る半導体装置であって、 前記絶縁膜は少なくとも下側絶縁層及び上側絶縁層を含
    んでおり、該下側絶縁層には層厚方向に該下側絶縁層を
    貫通する空孔が形成されており、前記上側絶縁層は前記
    空孔を塞いでおり、前記下側絶縁層は前記空孔に面する
    端面が層厚方向を含む断面の形状において前記空孔に向
    けて凸の形状をなしており、 前記絶縁膜は前記上側絶縁層上の第１の追加絶縁層を含
    んでおり、該第１の追加絶縁層はエッチングレートが前
    記上側絶縁層より高いものであることを特徴とする半導
    体装置。
  32. 【請求項３２】 前記絶縁膜上に上層配線が形成されて
    いることを特徴とする、請求項２１〜３１のいずれかに
    記載の半導体装置。
JP02862899A 1999-02-05 1999-02-05 半導体装置及びその製造方法 Expired - Fee Related JP3328931B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP02862899A JP3328931B2 (ja) 1999-02-05 1999-02-05 半導体装置及びその製造方法
TW089100856A TW447001B (en) 1999-02-05 2000-01-19 Semiconductor device and semiconductor manufacture method
KR10-2000-0003930A KR100391777B1 (ko) 1999-02-05 2000-01-27 반도체장치 및 그 제조방법
EP00102466A EP1026726A3 (en) 1999-02-05 2000-02-04 Semiconductor device having an insulating film with voides and method for manufacturing the same
US09/499,437 US6297150B1 (en) 1999-02-05 2000-02-07 Methods of manufacturing a semiconductor device with pores formed between and over wiring patterns of an interlevel insulating layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02862899A JP3328931B2 (ja) 1999-02-05 1999-02-05 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000228444A JP2000228444A (ja) 2000-08-15
JP3328931B2 true JP3328931B2 (ja) 2002-09-30

Family

ID=12253830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02862899A Expired - Fee Related JP3328931B2 (ja) 1999-02-05 1999-02-05 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US6297150B1 (ja)
EP (1) EP1026726A3 (ja)
JP (1) JP3328931B2 (ja)
KR (1) KR100391777B1 (ja)
TW (1) TW447001B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW544849B (en) * 2000-08-29 2003-08-01 Samsung Electronics Co Ltd Method for manufacturing semiconductor device
JP4956874B2 (ja) * 2001-08-02 2012-06-20 ソニー株式会社 半導体装置及び半導体の製造方法
DE10140754A1 (de) * 2001-08-20 2003-03-27 Infineon Technologies Ag Leiterbahnanordnung und Verfahren zum Herstellen einer Leiterbahnanordnung
JP3778128B2 (ja) * 2002-05-14 2006-05-24 株式会社デンソー メンブレンを有する半導体装置の製造方法
DE10341544B4 (de) * 2003-09-09 2005-10-13 Infineon Technologies Ag Verfahren zum Herstellen einer Leiterbahnanordnung und Leiterbahnanordnung
US8358011B1 (en) * 2007-09-07 2013-01-22 International Business Machines Corporation Interconnect structures with engineered dielectrics with nanocolumnar porosity
US7268432B2 (en) * 2003-10-10 2007-09-11 International Business Machines Corporation Interconnect structures with engineered dielectrics with nanocolumnar porosity
JP2009094378A (ja) * 2007-10-11 2009-04-30 Panasonic Corp 半導体装置及びその製造方法
JP2009295733A (ja) * 2008-06-04 2009-12-17 Sharp Corp 半導体装置及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62188230A (ja) 1986-02-13 1987-08-17 Seiko Epson Corp 半導体装置
JPH0286146A (ja) 1988-09-22 1990-03-27 Hitachi Ltd 半導体装置
JP2960538B2 (ja) 1990-11-30 1999-10-06 関西日本電気株式会社 半導体装置の製造方法
US5278103A (en) * 1993-02-26 1994-01-11 Lsi Logic Corporation Method for the controlled formation of voids in doped glass dielectric films
US5364817A (en) * 1994-05-05 1994-11-15 United Microelectronics Corporation Tungsten-plug process
US5470802A (en) * 1994-05-20 1995-11-28 Texas Instruments Incorporated Method of making a semiconductor device using a low dielectric constant material
US5955786A (en) * 1995-06-07 1999-09-21 Advanced Micro Devices, Inc. Semiconductor device using uniform nonconformal deposition for forming low dielectric constant insulation between certain conductive lines
US5641712A (en) * 1995-08-07 1997-06-24 Motorola, Inc. Method and structure for reducing capacitance between interconnect lines
US5847464A (en) * 1995-09-27 1998-12-08 Sgs-Thomson Microelectronics, Inc. Method for forming controlled voids in interlevel dielectric
US5728631A (en) * 1995-09-29 1998-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a low capacitance dielectric layer
JPH09172079A (ja) * 1995-12-20 1997-06-30 Nec Corp 半導体装置およびその製造方法
US5949143A (en) * 1998-01-22 1999-09-07 Advanced Micro Devices, Inc. Semiconductor interconnect structure with air gap for reducing intralayer capacitance in metal layers in damascene metalization process
US6022802A (en) * 1999-03-18 2000-02-08 Taiwan Semiconductor Manufacturing Company Low dielectric constant intermetal dielectric (IMD) by formation of air gap between metal lines
US6211057B1 (en) * 1999-09-03 2001-04-03 Taiwan Semiconductor Manufacturing Company Method for manufacturing arch air gap in multilevel interconnection

Also Published As

Publication number Publication date
US6297150B1 (en) 2001-10-02
KR100391777B1 (ko) 2003-07-16
EP1026726A2 (en) 2000-08-09
JP2000228444A (ja) 2000-08-15
TW447001B (en) 2001-07-21
EP1026726A3 (en) 2001-10-17
KR20000076532A (ko) 2000-12-26

Similar Documents

Publication Publication Date Title
US5789818A (en) Structure with selective gap fill of submicron interconnects
JP2910713B2 (ja) 半導体装置の製造方法
US5786624A (en) Dual masking for selective gap fill of submicron interconnects
KR20000023210A (ko) 반도체 디바이스 및 그 제조 방법
KR0185298B1 (ko) 반도체 소자의 콘택홀 매립용 플러그 형성방법
JP3328931B2 (ja) 半導体装置及びその製造方法
JPS59208859A (ja) 半導体ウエハおよびその製造方法
JP3461761B2 (ja) 半導体装置の製造方法
JPH063804B2 (ja) 半導体装置製造方法
KR100799077B1 (ko) 금속 배선 및 그 형성 방법
JP2900909B2 (ja) 半導体装置の製造方法
JP2948588B1 (ja) 多層配線を有する半導体装置の製造方法
JPH07254607A (ja) 集積回路及びその製造方法
JPS6360539B2 (ja)
JPH1167908A (ja) 半導体装置およびその製法
JP3052892B2 (ja) 半導体集積回路装置の製造方法
JP3033839B2 (ja) 半導体装置のコンタクトホール形成方法
US5200880A (en) Method for forming interconnect for integrated circuits
JP3342150B2 (ja) 半導体装置の製造方法
JP2000058651A (ja) 多層配線を有する半導体装置及びその製造方法
JPS61187251A (ja) 半導体装置の製造方法
JPS6039849A (ja) 半導体装置の製造方法
JP3295172B2 (ja) ドライエッチング方法及び半導体装置の製造方法
JPS62293644A (ja) 半導体装置の製造方法
JPH04307939A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees