KR100391777B1 - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR100391777B1
KR100391777B1 KR10-2000-0003930A KR20000003930A KR100391777B1 KR 100391777 B1 KR100391777 B1 KR 100391777B1 KR 20000003930 A KR20000003930 A KR 20000003930A KR 100391777 B1 KR100391777 B1 KR 100391777B1
Authority
KR
South Korea
Prior art keywords
insulating layer
hole
layer
wiring
semiconductor device
Prior art date
Application number
KR10-2000-0003930A
Other languages
English (en)
Other versions
KR20000076532A (ko
Inventor
모리나가시로우
Original Assignee
엔이씨 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 코포레이션 filed Critical 엔이씨 일렉트로닉스 코포레이션
Publication of KR20000076532A publication Critical patent/KR20000076532A/ko
Application granted granted Critical
Publication of KR100391777B1 publication Critical patent/KR100391777B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

반도체기판(1)상에 형성된 하층배선(2)상의 층간절연막(3)을 형성하는 데 있어서, SiO2절연층(31)을 형성하고, 그 위에 BPSG절연층(32)을 형성하고, 그 위에 가열처리에 대한 유동성이 절연층(32)보다 높은 BPSG절연층(33)을 형성하고, 그 위에 가열처리에 대한 유동성이 절연층(32)과 동등한 BPSG절연층(34)을 형성하여, 그 상면을 평탄화한다. 절연층(32,33,34)에 걸쳐 연장되는 공을 형성하는 개공을 수행하고, 그 후에 가열처리를 하는 것으로 절연층(33)을 유동시켜 절연층(33)에 있어서의 공의 부분을 막는 것으로 절연층(32)에 있어서의 구멍의 부분을 공홀(7)로서 남긴다. 절연층(34)상에 SiO2절연층(35)을 형성한다. 층간절연막(3)상에 상층배선(4) 및 절연층(5)을 형성한다.
이로써, 공홀을 갖는 층간절연막을 가지는 반도체장치의 제조시에, 공홀의 형상이나 치수 또는 위치의 설정이 용이하고, 양호한 강도를 가지는 층간절연막을 형성한다.

Description

반도체장치 및 그 제조방법{Semiconductor device and method for manufacturing the same}
본 발명은, 반도체장치의 기술분야에 속하는 것으로서, 보다 상세하게는 공홀을 갖는 절연막을 구비한 반도체장치 및 공홀을 갖는 절연막의 형성공정에 특징을 가지는 반도체장치의 제조방법에 관한 것이다.반도체장치, 특히 LSI장치에 있어서는, 고집적화가 요구되고 있고, 이에 대응하기 위해서는 장치내의 전자회로소자와 접속되는 배선을 미세화하여, 다층배선의 각 배선층의 간격을 작게하고, 동일배선층내에서도 인접배선간의 간격을 작게 하는 것이 필요하다.그러나, 배선을 미세화하면, 배선간의 거리가 짧게 되기 때문에 배선간의 용량이 커져, 배선을 개재하여 전달되는 신호의 전달속도가 저하되고, 나아가서는 반도체장치의 동작속도의 저하를 야기하게 된다.이러한 문제의 발생을 억제할 만큼 배선간거리단축에 따르는 용량증가를 억제하기 위해서, 배선사이에 존재하는 절연막의 유전율을 저하시키는 방법이 이용되고 있다. 이 유전율저하를 위한 하나의 수단으로서, 절연막중에 공홀(틈)을 존재시키는 것이 제안되어 있다.절연막중의 공홀형성을 위한 방법으로서는, 에칭선택비가 비교적 작은 재질로 이루어진 모재 중에 에칭선택비가 비교적 큰 재질로 이루어진 미세한 가용출부분을 분산배치하여 되는 절연막을 형성한 후에, 해당 절연막의 전면을 에칭하는 것으로 가용출부분을 제거하고 공홀을 형성하는 것이 있다. 그렇지만, 이 방법으로는, 가용출부분끼리 접하지 않으면 양호한 에칭을 할 수 없고, 이를 위해서, 가용출부분의 비율을 많게 해야 할 필요가 있고, 양호한 강도의 절연막을 얻는 것이 곤란하다. 더욱이, 이 방법에서는, 공홀의 크기나 배치 등을 소망하는 양식으로 설정할 수 없다.또한, 절연막 중에 공홀을 형성하기 위한 방법으로서는, 절연막을 CVD법등에 의해 퇴적형성할 때, 기초가 되는 배선패턴형성면의 오목부상에 틈을 잔류시키는 것이 있다(특개소62-188230호공보, 특개평2-86146호공보). 그렇지만, 이 방법으로는, 공홀의 형상이나 크기는 인접배선간의 거리나 배선층의 막두께 또는 절연막의 퇴적조건등이 소정의 관계를 가지는 것 같은 경우외에는 공홀을 형성할 수 없고, 공홀의 크기도 소망하는 것으로 하는 것은 곤란하다. 더, 이 방법에서는, 배선의 상방에는 공홀을 형성할 수 없기 때문에, 다층배선의 경우가 다른 배선층에 속하는 배선간의 용량저감를 위해서는 충분하지 않다.또한, 절연막내의 공홀형성을 위한 방법으로서는, 절연막을 복수개의 절연층으로 구성하고, 그 속의 하측절연층상에 형성한 중간절연층에 창문을 형성하고, 해당 창문을 개재하여 하측절연층을 습식에칭하는 것으로 인접배선사이에 틈을 형성하고, 그 후에 중간절연층상에 상측절연층을 퇴적형성하며, 이 상측절연층의 형성에 의한 오버행(overhang)을 이용하여 중간절연층의 창문을 막아, 인접배선사이에 공홀을 형성하는 것이 있다.(특개평4-207055호 공보). 그렇지만, 이 방법으로서는, 상측절연층의 퇴적형성을 개시한 후 부터 중간절연층의 창문상에 상측절연층의 오버행이 형성되어 해당 오버행에 의해 창문이 막힐 때까지의 사이는, 창문을 통햐여 인접배선간의 틈내에 상측절연층재료가 들어가 기판상에 상측절연층재료가 퇴적된다. 이것 때문에, 인접배선사이에 형성되는 공홀의 깊이는 얕게 되어, 그 만큼 배선간용량의 저감효과는 작게 된다.
따라서, 본 발명은, 상기 종래기술의 문제점을 고려하여, 공홀을 가지는 배선층간절연막 등의 절연막을 가지는 반도체장치의 제조방법에 있어서, 형성되는 공홀의 형상이나 치수나 위치의 설정이 용이하고, 양호한 강도를 가지는 층간절연막을 형성하는 것이 가능한 반도체장치의 제조방법을 제공하는 것을 목적으로 하는 것이다.
또한, 본 발명은, 공홀을 가져 유전율저감효과가 양호한 절연막을 구비한 반도체장치를 제공하는 것을 목적으로 하는 것이다. 또한, 본 발명은, 공홀을 가지지면서 양호한 강도를 갖는 절연막을 구비한 반도체장치를 제공하는 것을 목적으로 하는 것이다.
도 1은 본 발명방법의 제1실시예에 의해 제조된 반도체장치의 층간절연막의 구성을 나타내는 모식적 단면도이다.
도 2는 본 발명방법의 제1실시예의 제조공정을 설명하기 위한 모식적 단면도이다.
도 3은 본 발명방법의 제1실시예의 제조공정을 설명하기 위한 모식적 단면도이다.
도 4는 본 발명방법의 제1실시예의 제조공정을 설명하기 위한 모식적 단면도이다.
도 5는 본 발명방법의 제1실시예의 제조공정을 설명하기 위한 모식적 평면도이다.
도 6은 본 발명방법의 제1실시예의 제조공정을 설명하기 위한 모식적 단면도이다.
도 7은 본 발명방법의 제1실시예의 제조공정을 설명하기 위한 모식적 평면도이다.
도 8은 본 발명방법의 제1실시예의 제조공정을 설명하기 위한 모식적 단면도이다.
도 9는 본 발명방법의 제1실시예의 변형형태를 설명하기 위한 모식적 단면도이다.
도 10은 본 발명방법의 제2실시예의 제조공정을 설명하기 위한 모식적 단면도이다.
도 11은 본 발명방법의 제2실시예의 제조공정을 설명하기 위한 모식적 단면도이다.
도 12는 본 발명방법의 제2실시예의 제조공정을 설명하기 위한 모식적 단면도이다.
도 13은 본 발명방법의 제2실시예의 제조공정을 설명하기 위한 모식적 단면도이다.
도 14는 본 발명방법의 제2실시예의 제조공정을 설명하기 위한 모식적 단면도다.
도 15는 본 발명방법의 제2실시예의 하층배선과 공홀의 관계를 나타내는 모식적 평면도이다.
※도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2 : 하층배선
3 : 층간절연막 4 : 상층배선
5,31∼(35),31'∼(35)' : 절연층 7,13,14 : 공홀
8,10,12 : 홀 11 : 레지스트막
35a : 돌출부 35b : 미세공홀
본 발명에 따르면, 이상과 같은 목적을 달성하는 것으로서,
배선층상에 절연막이 적층형성된 반도체장치를 제조하는 방법에 있어서,
상기 절연막을 형성하는 데 있어서, 하측절연층을 형성하고, 해당 하측절연층상에 가열처리에 대한 유동성이 상기 하측절연층보다 높은 상측절연층을 형성하고, 해당 상측절연층과 상기 하측절연층에 걸쳐 연장되는 홀을 형성하는 개공을 하여, 그 후에, 상기 가열처리을 하는 것으로 상기 상측절연층을 유동시키고 해당 상측절연층에 있어서의 상기 홀의 부분을 막는 것으로 상기 하측절연층에 있어서의 상기 구멍의 부분을 공홀으로서 남기는 것을 특징으로 하는 반도체장치의 제조방법이 제공된다.
본 발명의 일면에 따르면, 상기 상측절연층은 BPSG, BSG 또는 PSG로 이루어진다.
본 발명의 일면에 따르면, 상기 절연막은 상기 상측절연층상의 제1추가절연층을 포함하고 있고, 해당 제1추가절연층은 상기 가열처리에 대한 유동성이 상기 상측절연층보다 낮고, 상기 개공은 상기 제1추가절연층도 관통하도록 수행된다.
본 발명의 일면에 따르면, 상기 개공에 앞서 상기 제1추가절연층의 상면을 평탄화한다.
본 발명의 일면에 따르면, 상기 절연막은 상기 제1추가절연층상의 제2추가절연층을 포함하고 있고, 해당 제2추가절연층은, 상기 가열처리 후에, 상기 제1추가절연층의 상기 홀의 부분내에 연장되는 돌출부를 갖도록 형성된다.
본 발명의 일면에 따르면, 상기 제2추가절연층은, 상기 돌출부내에 미소공홀을 갖도록 형성된다.
본 발명의 일면에 따르면, 상기 제2추가절연층의 상면을 평탄화한다.
본 발명의 일면에 따르면, 상기 개공을 상기 배선층의 배선패턴의 영역에서 행한다.
본 발명의 일면에 따르면, 상기 개공을 상기 배선층이 인접하는 배선패턴간의 영역에서 행한다.
또한, 본 발명에 따르면, 이상과 같은 목적을 달성하기 위하여,
배선층상에 절연막이 적층형성되어 있는 반도체장치를 제조하는 방법에 있어서,
상기 절연막을 형성하는 데에 있어서, 하측절연층을 형성하고, 해당 하측절연층상에 에칭레이트가 상기 하측절연층보다 낮은 상측절연층을 형성하고, 해당 상측절연층과 상기 하측절연층에 걸쳐 연장되는 홀을 형성하는 개공을 행하고, 그 후에 에칭처리을 하는 것으로 상기 하측절연층에 있어서의 상기 홀의 부분을 확대하고, 그 후에, 가열처리을 하는 것으로 상기 상측절연층을 유동시켜 해당 상측절연층에 있어서의 상기 홀의 부분을 막는 것으로 상기 하측절연층에 있어서의 상기 구멍의 부분을 공홀로서 남기는 것을 특징으로 하는 반도체장치의 제조방법이 제공된다.
본 발명의 일면에 따르면, 상기 에칭처리는 등방성습식에칭처리이다.
본 발명의 일면에 따르면, 상기 하측절연층은 상기 가열처리에 대한 유동성이 상기 상측절연층보다 높다.
본 발명의 일면에 따르면, 상기 하측절연층은 BPSG, BSG 또는 PSG로 이루어져, 상기 상측절연층은 상기 하측절연층보다 붕소산화물 및 인산화물의 합계함유율이 적은 BPSG, BSG 또는 PSG로 이루어진다.
본 발명의 일면에 따르면, 상기 절연막은 상기 상측절연층상의 제1추가절연층을 포함하고 있고, 해당 제1추가절연층은 에칭레이트가 상기 상측절연층보다 높고, 상기 개공은 상기 제1추가절연층도 관통하도록 행하여진다.
본 발명의 일면에 따르면, 상기 개공에 앞서 상기 제1추가절연층의 상면을 평탄화한다.
본 발명의 일면에 따르면, 상기 개공을 상기 배선층의 인접하는 배선패턴간의 영역에서 행한다.
본 발명의 일면에 따르면, 상기 절연막상에 상층배선을 형성한다.
본 발명의 일면에 따르면, 상기 개공을 이방성드라이에칭처리에 의해 행한다.
또한, 본 발명에 따르면, 이상과 같은 목적을 달성하기 위하여, 배선층상에 절연막이 적층형성되어 있는 반도체장치에 있어서,
상기 절연막은 적어도 하측절연층 및 상측절연층을 포함하고 있고, 해당 하측절연층에는 층두께방향으로 해당 하측절연층을 관통하는 공홀이 형성되어 있고, 상기 상측절연층은 상기 공홀을 막고 있고, 해당 공홀은 적어도 상기 배선층의 배선패턴의 영역에 형성되어 있는 것을 특징으로 하는 반도체장치가 제공되고, 또한,
배선층상에 절연막이 적층형성되어 있는 반도체장치에 있어서,
상기 절연막은 적어도 하측절연층 및 상측절연층을 포함하고 있고, 해당 하측절연층에는 층두께방향으로 해당 하측절연층을 관통하는 공홀이 형성되어 있고,상기 상측절연층은 상기 공홀을 막고 있고, 해당 공홀은 적어도 상기 배선층이 인접하는 배선패턴간의 영역에 형성되어 있고, 해당 배선패턴간의 영역에서는 상기 공홀이외의 부분에 있어서 상기 하측절연층에 의해 상기 상측절연층이 지지되어 있는 것을 특징으로 하는 반도체장치가 제공된다.
본 발명의 일면에 따르면, 상기 배선패턴간의 영역에서는 상기 공홀이 복수개가 간격을 두고 배열되어 있다.
본 발명의 일면에 따르면, 상기 상측절연층은 상기 가열처리에 대한 유동성이 상기 하측절연층보다 높다.
본 발명의 일면에 따르면, 상기 상측절연층은 BPSG, BSG 또는 PSG로 이루어진다.
본 발명의 일면에 따르면, 상기 절연막은 상기 상측절연층상의 제1추가절연층을 포함하고 있고, 해당 제1추가절연층은 상기 가열처리에 대한 유동성이 상기 상측절연층보다 낮다.
본 발명의 일면에 따르면, 상기 절연막은 상기 제1추가절연층상의 제2추가절연층을 포함하고 있고, 해당 제2추가절연층은 상기 공홀에 대응하여 상기 제1추가절연층에 형성된 홀내로 연장되는 돌출부를 가진다.
본 발명의 일면에 따르면, 상기 제2추가절연층은 상기 돌출부내에 미소공홀을 가진다.
또한, 본 발명에 따르면, 이상과 같은 목적을 달성하기 위하여,
배선층상에 절연막이 적층형성되어 있는 반도체장치에 있어서,
상기 절연막은 적어도 하측절연층 및 상측절연층을 포함하고 있고, 해당 하측절연층에는 층두께방향으로 해당 하측절연층을 관통하는 공홀이 형성되어 있고, 상기 상측절연층은 상기 공홀을 막고 있고, 상기 하측절연층은 상기 공홀에 면하는 단면이 층두께방향을 포함하는 단면의 형상에 있어서 상기 공홀을 향하여 볼록형상을 하고 있는 것을 특징으로 하는 반도체장치가 제공된다.
본 발명의 일면에 따르면, 상기 상측절연층은 등방성습식에칭처리에 대한 에칭레이트가 상기 하측절연층보다 낮다.
본 발명의 일면에 따르면, 상기 하측절연층은 BPSG, BSG 또는 PSG로 이루어져, 상기 상측절연층은 상기 하측절연층보다 붕소산화물 및 인산화물의 합계함유율이 적은 BPSG, BSG 또는 PSG로 이루어진다.
본 발명의 일면에 따르면, 상기 공홀은 적어도 상기 배선층의 인접하는 배선패턴간의 영역에 형성되어 있다.
본 발명의 일면에 따르면, 상기 절연막은 상기 상측절연층상의 제1추가절연층을 포함하고 있고, 해당 제1추가절연층은 에칭레이트가 상기 상측절연층보다 높다.
본 발명의 일면에 따르면, 상기 절연막상에 상층배선이 형성되어 있다.
이하, 본 발명에 따른 반도체장치 및 그 제조방법의 실시예에 관해서 도면을 참조하여 설명한다.
도 1은 본 발명방법의 제1실시예에 의해 제조된 반도체장치의 특히 절연막(층간절연막)의 구성을 나타내는 모식적 단면도이다.
실리콘기판등의 반도체기판(1)에는, 미도시된 영역에서 트랜지스터, 콘덴서, 저항체등의 전자회로소자가 형성되고 있고, 이들 전자회로소자끼리 또는 이들 전자회로소자와 외부회로와의 접속를 위해, 도시되어 있는 영역에 있어서, 상면에 티타늄, 금, 동등의 도전체로 이루어지는 하층배선(2)이 형성되어 있다. 해당 하층배선(2)은 기판(1)의 표면에서 소정의 패턴으로 형성되어 있고, 도면에서는, 2개의 배선(2)이 서로 지면과 수직한 방향으로 평행하게 연장되고 있는 형태로 나타내고 있다. 배선(2)은 두께가 예컨대 2000∼4000Å정도로 폭(도 1에의 좌우방향의 치수)이 예컨대 0.5∼1.0㎛정도이며, 인접하는 2개의 배선(2) 사이의 간격은 예컨대 0.5∼2.0㎛정도이다.
하층배선(2)을 덮도록 층간절연막(3)이 형성되어 있다. 해당 층간절연막(3)은 제1∼5절연층(31∼35)으로 이루어지고 있다.
제1절연층(31)은 하층배선(2) 및 반도체기판(1)의 노출부를 모두 덮고있고, 하층배선보호의 기능을 가지며, 두께 1000Å정도의 SiO2막 또는 SiN막으로 이루어진다.
제2절연층(하측절연층)(32)은, 제1절연층(31)상에 형성되어 있고, 상하방향(층두께방향)으로 관통된 다수의 공홀(7)을 가진다. 이 공홀(7)의 홀직경은 예컨대 0.1∼0.3㎛정도이고, 인접하는 공홀(7)의 간의 간격은 예컨대 0.1∼0.3㎛정도이다. 제2절연층(32)은 두께 3000∼5000Å정도의 B(붕소) 및/또는 P(인)의 함유율(실제로는 붕소산화물 및 인산화물의 합계함유율 : 몰비)이 비교적 낮은 BPSG(붕소인실리케이트산글래스)막, BSG(붕소실리케이트산글래스)막, PSG(인실리케이트산글래스)막 또는 SiO2막으로 이루어진다.
제3절연층(상측절연층)(33)은 제2절연층(32)상에 형성되어 있고, 상기 공홀(7)을 막도록 덮여져 있다. 제3절연층(33)은 두께 3000∼500OÅ정도의 B 및/또는 P의 함유율이 비교적 높은 BPSG막, BSG막, 또는 PSG막으로 이루어진다.
한편, BPSG막, BSG막 또는 PSG막에 관해서 상기의 B 및/또는 P의 함유율의 고저에 관해서는 후술한다.
제4절연층(34)은, 제3절연층(33)상에 형성되어 있고, 상기 제2절연층(32)의 다수의 공홀(7)에 대응하는 위치에 상하방향의 홀을 가진다. 제4절연층(34)은 제2절연층(32)과 같이 B 및/또는 P의 함유율이 비교적 낮은 BPSG막, BSG막, PSG 막 또는 SlO2막으로 이루어진다.
제5절연층(35)은 제4절연층(34)상에 형성되어 있고, 해당 제4절연층(34)의 상기 홀내에까지 연장된 돌출부(35a)를 가지고 있고, 제4절연층(34)을 덮도록 형성되어 있다. 제5절연층(35)은 SlO2막 또는 SiN막으로 이루어진다. 한편, 제4절연층(34)의 상면 및 제5절연층(35)의 상면은, 모두 반도체기판(1)의 표면과 거의 평행하게 되도록 평탄화되어 있다.
층간절연막(3)상에는, 티타늄, 금, 동등의 도전체로 이루어지는 상층배선(4)이 형성되어 있다. 해당 상층배선(4)은 층간절연막(3)의 제5절연층(35)의 상면에서 소정의 패턴으로 형성되어 있고, 도면에서는, 지면과 평행의 방향으로 연장되고 있는 형태가 나타내어 지고 있다. 상층배선(4)의 두께, 폭 및 인접하는 2개의 상층배선(4)간의 간격등의 치수는 하층배선(2)의 치수와 동등하다. 상층배선(4)(및 제5절연층(35)의 노출부)을 모두 덮도록 하는 SiO2막 또는 SlN막으로 이루어지는 절연층(5)이 형성되어 있다.
다음에, 도 2 내지 도 8을 참조하여 본 실시예의 제조공정을 설명한다.
먼저, 도 2에 도시된 바와 같이, 반도체기판(1)상에 하층배선(2)을 소정패턴으로 형성한 후, 제1∼제4층간절연막(31∼34)을 4단계로 형성한다. 이어서, 도 3에 도시된 바와 같이, CMP 또는 에칭에 의해 제4절연층(34)의 표면을 평탄화한다. 단, 이 제4절연층의 상면의 평탄화처리를 시행하지 않더라도 좋다.
이어서, 도 4 및 도 5에 도시된 바와 같이, 제4절연층(34),제3절연층(33) 및 제2절연층(32)을 관통하도록 이들 절연층(32∼34)에 이방성드라이에칭에 의해 내경 0.2∼0.5㎛정도의 다수의 홀(10)을 형성한다. 도 5는 도 4의 상태를 위에서 본 도면이다. 이들 홀(10)의 내경 및 인접하는 홀(10)간의 간격은, 도 1을 참조하여 설명한 공홀(7)의 내경 및 인접하는 공홀(7)간의 간격과 동일하다.
이어서, 도 6 및 도 7에 도시된 바와 같이, 가열처리을 하여, 제3절연층(33)을 유동시켜, 해당 제3절연층(33)의 부분에서 홀(10)을 닫는다. 이 때, 제2절연층(32) 및 제4절연층(34)은 제3절연층(33)보다 유동을 일으키기 어렵기 때문에, 이들 부분에서는 홀(10)이 그대로 남는다. 이 제3절연층(33)이 열유동할 때에는, 해당 제3절연층(33)의 위에 존재하는 제4절연층(34)이「무게」로서 작용하기 때문에, 제3절연층(33)의 열유동이 촉진된다.
이 가열처리에 관해서 더욱 상세하게 설명한다. 본 실시예에서는, 제3절연층(33)으로서 제2절연층(32) 및 제4절연층(34)보다 가열처리에 대한 유동성이 높은 것을 사용하고 있다. 가열처리에 대한 유동성은, 절연층으로서 사용하는 재료에 의해 결정된다. 예컨대, BPSG, PSG 및 SiO2의 열유동성은, B 및/또는 P의 함유율에 따라, 다음의 표 1에 나타낸 바와 같다. 표 1에 있어서, Tg는 글래스전이온도이고, Tf는 해당 조성의 재료를 제3절연층(33)으로서 사용하여 질소분위기하에서 30분간정도의 열처리을 행하여 재료의 열유동을 발생시켜 구멍을 닫힐 때의 처리에 있어서, 사용되는 온도를 나타낸다.
[표 1]
표에서, 조성No.1은 SiO2이고, 조성No.2는 PSG이며, 조성No.3∼5는 BPSG이다.
조성No.1으로부터 조성No.5으로, 점차로, B 및/또는 P의 함유율이 높게 되어, 가열유동성이 커진다. 제3절연층(33)으로서 예컨대 조성No.4의 것을 사용하는 경우에는, 제2절연층(32) 및 제4절연층(34)으로서 조성No.1∼3의 것을 사용하는 수 있고, 그중에서도 조성No.1∼2의 것을 사용하면, 제2절연층(32)과의 글래스이전온도의 차이가 커지기 때문에, 제2절연층(32)에 형성되는 공홀(7)의 형상이 변화하기 어렵게 된다.
표 1에는 BPSG 및 PSG를 나타내고 있지만, BSG에 관해서도 마찬가지이고, 이것을 포함해서 B 및/또는 P의 함유율이 높을 수록 가열유동성이 커진다.
본 발명에서 말하는 가열처리에 대한 유동성의 고저는, 이상과 같은 비교에서의 것이고, 동등한 유동을 생기기 위해서 요하는 가열온도가 높은 것이 가열처리에 대한 유동성이 낮은 것으로 된다.
이상과 같은 가열처리에 의해, 제2절연층(32)에 다수의 공홀(7)이 형성되며(공홀(7)의 일부는 제3절연층(33)의 하면부내에까지 연장되고 있다), 이것에 대응하여 제4절연층(34)에 다수의 홀(8)이 형성된다.(홀(8)의 일부는 제3절연층(33)의 상면부내에까지 연장된다). 도 7는 도 6의 상태를 위에서 본 도면이다.
이어서, 도 8에 도시된 바와 같이, 제4절연층(34)상에 제5절연층(35)을 형성한다. 그 때, 제4절연층(34)에 형성되어 있던 홀(8)내에 제5절연층(35)의 일부가 들어가 돌출부(35a)가 형성된다. 이어서, CMP 또는 에칭에 의해 제5절연층(35)의 표면을 평탄화한다.
그 후, 상기 하층배선(2)의 형성과 동일하게, 제5절연층(35)상에 상층배선(4)을 형성하고, 그 위에 상기 제1절연층(31)의 형성과 동일하게 절연층(5)을 형성하는 것에 의해, 도 1에 도시되어 있는 구조의 반도체장치가 얻어질 수 있다.
이상의 본 실시예의 제조공정에서는, 가열처리에 의해 제3절연층(33)을 유동화시키는 것으로 홀(10)을 닫고 공홀(7)을 형성하고 있다. 이와 같이 하는 것으로, 공홀(7)내에 이물질의 퇴적이 생기는 가능성을 실질적으로 없앨 수가 있기 때문에, 예정한 형상 및 치수에 지극히 가까운 형태의 공홀을 형성할 수가 있어, 소망하는 유전율저감을 용이하게 실현할 수가 있다.
본 실시예로 얻을 수 있는 반도체장치에 있어서는, 하층배선(2)의 인접배선패턴간의 영역에서 층간절연막(3)내에 공홀(7)이 형성되어 있기 때문에, 이들 배선패턴간의 용량을 저하시키는 것이 가능해진다. 또한, 하층배선(2)의 배선패턴의 영역에서 층간절연막(3)내에 공홀(7)이 형성되어 있고, 즉, 하층배선(2)과 상층배선(4)의 사이에서 층간절연막(3)내에 공홀(7)이 형성되어 있기 때문에, 이들 상하층배선간의 용량을 저하시키는 것이 가능해진다. 상층배선(4)의 위에 추가로 층간절연막(3)과 동일한 층간절연막을 절연층(5)을 포함하여 형성하여, 이 층간절연막상에 더 제3배선층을 형성할 수 있지만, 이 경우에서도 마찬가지로 각 배선층의 배선패턴간의 용량 및 배선층간의 용량을 저하시키는 것이 가능해진다.
본 실시예의 반도체장치에 있어서는, 절연막(3)내의 공홀이 제2절연층(32)을 상하방향으로 관통하여 형성되어 있고, 또한, 인접하는 배선(2)간의 영역 및 배선(2)상의 영역에서는 공홀(7)이 형성된 제2절연층(32)의 공홀이외의 부분이 제3절연층(33)을 상하방향에 대하여 양호하게 지지하고 있다. 이와 같이, 본 실시예의 반도체장치는, 공홀을 가져 유전율저감효과가 양호하고 또한 강도가 양호한 절연막을 구비하고 있다.
이상과 같이, 층간절연막에 공홀을 형성 하는 것으로, 층간절연막의 유전율이 낮게 되기 때문에 층간절연막을 개재하는 배선(패턴)간의 용량이 작아지게 되고, 이 때문에, LSI의 처리스피드의 고속화가 가능해지고, 또한, LSI의 미세화에 따르는 배선 및 그 배열이 미세화되더라도 처리스피드가 극단적으로 저하되는 것은 없다.
단, 이상의 실시예에 있어서, 제4절연층(34)은 생략되어도 좋다.
도 9에, 상기 제1실시예의 변형형태를 나타낸다. 이 형태에서는, 제4절연층(34)의 홀내에까지 연장된 돌출부(35a)내에, 미소공홀(35b)이 형성되어 있다. 이러한 형태는, 제4절연층(34)에 형성된 홀의 내경 및 깊이의 관계나 제5절연층(35) 형성시의 퇴적조건등에 의해, 제4절연층(34)에 형성된 홀내가 제5절연층(35)의 재료로 완전히 채워지지 않은 경우에, 상기 특개소62-188230호 공보 또는 특개평2-86146호 공보에 기재된 것과 같이 하여 얻을 수 있다. 이 미소공홀(35b)은, 상기 공홀(7)에 대하여 부가적인 것으로서, 형상 및 치수에 다소의 격차가 있더라도 지장은 없다.
이 변형형태에 의하면, 하층배선(2)과 상층배선(4)간의 절연막(3)에 공홀(7)에 부가하여 미소공홀(35b)이 형성되어 있기 때문에, 하층배선(2)과 상층배선(4) 사이의 절연막(3)의 유전율을 더욱 저하시킬 수 있다.
다음에, 도 10 내지 도 15를 참조하여, 본 발명에 따른 반도체장치의 제조방법의 제2실시예의 제조공정을 설명한다. 이것들의 도면에 있어서, 상기 도 1 내지 도 9에서와 동일한 기능을 가지는 부분에는 동일한 부호를 부여하고 있다. 이 제2실시예는, 하층배선에 있어서 인접배선간의 거리가 작고, 주로 이 점에 근거하는 배선간용량의 증대가 LSI동작상의 문제를 발생시키는 경우에 바람직한 대처방법이다.
본 실시예에서는, 상기 제1실시예에서와 마찬가지로, 도 10에 도시된 바와 같이, 반도체기판(1)상에 하층배선(2)을 형성한 후, 제 1∼4 절연층(31'∼34')을 4단계로 형성하여, CMP 또는 에칭으로써 제4절연층(34')의 표면을 평탄화한다.
여기에서, 제1절연층(3)으로서, 상기 제1실시예의 제1절연층(31)과 동일한 것을 사용할 수 있다. 그러나, 제 2∼4 절연층(32'∼34')은, 후술하는 바와 같이, 상기 제1실시예와 다르다.
이어서, 도 11에 도시된 바와 같이, 하층배선(2)의 패턴배열이 조밀한 부분의 인접배선간영역에 대응하는 절연층(32'∼34')의 부분을 에칭하기 위해서, 소정패턴의 레지스트막(11)을 형성하여, 이방성드라이에칭에 의해 홀(12)을 형성한다.
이어서, 도 12에 도시된 바와 같이, 예를 들면, 플루오르화수소산을 사용하여 등방성습식에칭을 하여, 하층배선(2)의 패턴이 인접하는 영역에서 제3절연층(33')을 남기고, 제2및 제4절연층(32',34')을 제거하도록, 등방성에칭한다. 여기에서, 제1절연층(31')은, 예를 들면 질화실리콘막과 같이 제 2∼4 절연층(32'∼34')보다도 에칭레이트가 낮은 막이 사용되기 때문에, 이 질화실리콘막이 에칭스토퍼로서 기능한다. 여기에서, 제3절연층(33')은 제2및 제4절연층(32',34')과 비교하여 에칭레이트가 낮기 때문에, 도 12에 도시된 바와 같이, 제2절연층(32') 및 제4절연층(34')에는, 배선층(2)의 인접패턴간의 영역에서 공홀(13,14)이 형성된다.
본 실시예에서는, 이상과 같은 등방성에칭을 실현하기 위해서, 제2절연층(32') 및 제4절연층(34')으로서, B 및/또는 P의 함유율이 비교적 높은 BPSG, BSG, PSG를 사용하고 있고, 제3절연막(33')으로서, B 및/또는 P의 함유율이 비교적 낮은 BPSG, BSG, PSG를 사용하고 있다. 이것은, 상기 제1실시예의 경우와는 반대의 관계이고, 제2절연층(32') 및 제4절연층(34')은 제3절연층(33')보다 가열처리에 대한 유동성이 높다.
이어서, 열처리를 하여 절연층(33')을 유동화시켜, 도 13에 도시된 바와 같이, 제3절연층(33')에 형성되어 있던 홀(12)을 막는다. 즉, 열처리는, 제3절연층(33')이 유동하는 온도로 행하여진다. 이것에 의해 제2절연층(32)'에 형성되어 있는 공홀(13)이 막혀진다. 더욱이, 이 열처리시에는, 제2및 제4절연층(32',34')의 유동성이 제3절연층(33')의 유동성보다 크기 때문에, 제2및 제4절연층(32',34')도 유동하여 형상변화를 일으킨다. 즉, 제2절연층(32)'은, 제3및 제4절연층(33',34')의 무게효과에 의해, 특히 공홀(13)에 면하는 단면이 층두께방향을 포함하는 단면(도 13에 나타내여지는 단면)의 형상에 있어서 공홀(13)을 향하여 볼록형상을 갖게 된다. 그러나, 상기 등방성에칭에 의해 내경이 확대된 공홀(13,14)이 형성되어 있기 때문에, 해당 공홀(13,14)이 소실하는 것과 같은 일은 없다.
이어서, 상기 제1실시예와 마찬가지로, 도 14에 도시된 바와 같이, 제4절연층(34')상에 제5절연층(35')을 형성하여, CMP 또는 에칭에 의해 제5절연층(35')의 표면을 평탄화한다.
도 15는, 도 14에 도시된 실시예에 있어서의 하층배선(2)과 공홀(13)과의 관계를 나타내는 모식적 평면도이다. 도 15에 도시된 바와 같이, 공홀(13)은 인접하는 배선(2)의 간격이 작은 위치에서 형성되어 있고, 따라서, 도 14에 도시된 바와 같이, 제2절연층(32)은 인접하는 배선(2)의 대향하는 단면의 상부엣지위치에서 공홀(13)에 면하고 있다. 즉, 가열처리에 의한 유동으로, 제2절연층(32)'의 공홀(13)에 면하는 부분의 형상 및 위치는, 도 12의 상태로부터 도 13의 상태로 변화하지만, 배선(2)의 단면상부엣지위치가 안정위치이고, 이 위치에 안정된다. 따라서, 본 실시예에서는, 도 11에 있어서 레지스트막(11)에 형성하는 홀(12)의 위치에 다소의 오차가 있더라도, 도 12의 상태로부터 가열처리를 지나서 도 13의 상태로 이행하는 것에 의해, 공홀(13)의 중심은 2개의 배선(2)간의 영역의 바로 중앙에 위치하게 된다. 이것 때문에, 레지스트막(11)에 있어서의 홀(12)의 형성시의 위치결정정밀도를 완만하게 할 수 있다.
이 제2실시예에 있어서도, 상기 제1실시예와 같이, 인접배선(2)간의 유전율저감에 근거하는 배선간용량저감의 효과를 얻을 수 있다.
이상 설명한 바와 같이, 본 발명의 반도체장치의 제조방법에 의하면, 가열처리에 의해 절연층을 유동화시키는 것으로 해당 절연층을 관통하여 형성되어 있던구멍을 닫아 그 아래쪽으로 공홀을 형성하고 있기 때문에, 형성되는 공홀의 형상이나 치수나 위치의 설정이 용이하고, 양호한 강도를 가지는 층간절연막을 형성하는 것이 가능하다.
또한, 본 발명의 반도체장치의 제조방법은, 가열처리에 의해 절연층을 유동화시키는 것으로 공홀을 형성하고 있기 때문에, 해당 공홀내에 이물질이 침입하여 유전율저감효과를 손상하는 것 같은 일이 없다.
또한, 본 발명의 반도체장치는, 공홀을 가져 유전율저감효과가 양호한 절연막을 구비하고 있다. 또한, 공홀을 가지지만 양호한 강도를 갖는 절연막을 구비하고 있다. 따라서, 본 발명의 반도체장치에 의하면, 배선간의 용량이 작게 되고, 이것 때문에, LSI의 처리스피드의 고속화가 가능해지고, 더욱이, LSI의 미세화에 따르는 배선 및 그 배열이 미세화되더라도 처리스피드가 극단적으로 저하하지 않는다.

Claims (32)

  1. 배선층상에 절연막이 적층형성되어 있는 반도체장치 제조방법에 있어서,
    상기 절연막형성시에 있어서, 하측절연층을 형성하고, 해당 하측절연층상에 가열처리에 대한 유동성이 상기 하측절연층보다 높은 상측절연층을 형성하여, 해당 상측절연층과 상기 하측절연층에 걸쳐 연장되는 홀을 형성하는 개공을 수행하고, 그 후에, 상기 가열처리을 하는 것으로 상기 상측절연층을 유동시켜 해당 상측절연층에 있어서의 상기 홀의 부분을 막는 것으로 상기 하측절연층에 있어서의 상기 홀의 부분을 공홀으로서 남기는 것을 특징으로 하는 반도체장치 제조방법.
  2. 제1항에 있어서, 상기 상측절연층은 BPSG, BSG 또는 PSG로 이루어지는 것을 특징으로 하는 반도체장치 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 절연막은 상기 상측절연층상의 제1추가절연층을 포함하고, 해당 제1추가절연층은 상기 가열처리에 대한 유동성이 상기 상측절연층보다 낮고, 상기 개공은 상기 제1추가절연층을 관통하도록 행하여지는 것을 특징으로 하는 반도체장치 제조방법.
  4. 제3항에 있어서, 상기 개공에 앞서 상기 제1추가절연층의 상면을 평탄화하는 것을 특징으로 하는 반도체장치 제조방법.
  5. 제3항에 있어서, 상기 절연막은 상기 제1추가절연층상의 제2추가절연층을 포함하고, 해당 제2추가절연층은, 상기 가열처리 후에, 상기 제1추가절연층의 상기 홀의 부분내에 연장되는 돌출부를 가지도록 형성되는 것을 특징으로 하는 반도체장치 제조방법.
  6. 제5항에 있어서, 상기 제2추가절연층은, 상기 돌출부내에 미소공홀을 가지도록 형성되는 것을 특징으로 하는 반도체장치 제조방법.
  7. 제5항에 있어서, 상기 제2추가절연층의 상면을 평탄화하는 것을 특징으로 하는 반도체장치 제조방법.
  8. 제1항 또는 제2항에 있어서, 상기 개공은 상기 배선층의 배선패턴의 영역에서 행하는 것을 특징으로 하는 반도체장치 제조방법.
  9. 제1항 또는 제2항에 있어서, 상기 개공은 상기 배선층이 인접하는 배선패턴간의 영역에서 행하는 것을 특징으로 하는 반도체장치 제조방법.
  10. 배선층상에 절연막이 적층형성되어 있는 반도체장치 제조방법에 있어서,
    상기 절연막형성시에 있어서, 하측절연층을 형성하고, 해당 하측절연층상에에칭레이트가 상기 하측절연층보다 낮은 상측절연층을 형성하고, 해당 상측절연층과 상기 하측절연층에 걸쳐 연장되는 홀을 형성하는 개공을 수행하고, 그 후에 에칭처리을 하는 것으로 상기 하측절연층에 있어서의 상기 홀의 부분을 확대하고, 그 후, 가열처리을 하는 것으로 상기 상측절연층을 유동시켜 해당 상측절연층에 있어서의 상기 홀의 부분을 막는 것으로 상기 하측절연층에 있어서의 상기 홀의 부분을 공홀으로서 남기는 것을 특징으로 하는 반도체장치 제조방법.
  11. 제10항에 있어서, 상기 에칭처리는 등방성습식에칭처리인 것을 특징으로 하는 반도체장치 제조방법.
  12. 제10항 또는 제11항에 있어서, 상기 하측절연층은 상기 가열처리에 대한 유동성이 상기 상측절연층보다 높은 것을 특징으로 하는 반도체장치 제조방법.
  13. 제12항에 있어서, 상기 하측절연층은 BPSG, BSG 또는 PSG로 이루어지고, 상기 상측절연층은 상기 하측절연층보다 붕소산화물 및 인산화물의 합계함유율이 적은 BPSG, BSG 또는 PSG로 이루어지는 것을 특징으로 하는 반도체장치 제조방법.
  14. 제10항 또는 제11항에 있어서, 상기 절연막은 상기 상측절연층상의 제1추가절연층을 포함하고, 해당 제1추가절연층은 에칭레이트가 상기 상측절연층보다 높고, 상기 개공은 상기 제1추가절연층을 관통하도록 행하여지는 것을 특징으로 하는 반도체장치 제조방법.
  15. 제14항에 있어서, 상기 개공에 앞서 상기 제1추가절연층의 상면을 평탄화하는 것을 특징으로 하는 반도체장치 제조방법.
  16. 제10항 또는 제11항에 있어서, 상기 개공은 상기 배선층이 인접하는 배선패턴간의 영역에서 행하는 것을 특징으로 하는 반도체장치 제조방법.
  17. 제1항, 제2항, 제10항 또는 제11항에 있어서, 상기 절연막상에 상층배선을 형성하는 것을 특징으로 하는 반도체장치 제조방법.
  18. 제1항, 제2항, 제10항 또는 제11항에 있어서, 상기 개공은 이방성드라이에칭처리에 의해 행해지는 것을 특징으로 하는 반도체장치 제조방법.
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
KR10-2000-0003930A 1999-02-05 2000-01-27 반도체장치 및 그 제조방법 KR100391777B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-028628 1999-02-05
JP02862899A JP3328931B2 (ja) 1999-02-05 1999-02-05 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20000076532A KR20000076532A (ko) 2000-12-26
KR100391777B1 true KR100391777B1 (ko) 2003-07-16

Family

ID=12253830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0003930A KR100391777B1 (ko) 1999-02-05 2000-01-27 반도체장치 및 그 제조방법

Country Status (5)

Country Link
US (1) US6297150B1 (ko)
EP (1) EP1026726A3 (ko)
JP (1) JP3328931B2 (ko)
KR (1) KR100391777B1 (ko)
TW (1) TW447001B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW544849B (en) * 2000-08-29 2003-08-01 Samsung Electronics Co Ltd Method for manufacturing semiconductor device
JP4956874B2 (ja) * 2001-08-02 2012-06-20 ソニー株式会社 半導体装置及び半導体の製造方法
DE10140754A1 (de) 2001-08-20 2003-03-27 Infineon Technologies Ag Leiterbahnanordnung und Verfahren zum Herstellen einer Leiterbahnanordnung
JP3778128B2 (ja) * 2002-05-14 2006-05-24 株式会社デンソー メンブレンを有する半導体装置の製造方法
DE10341544B4 (de) * 2003-09-09 2005-10-13 Infineon Technologies Ag Verfahren zum Herstellen einer Leiterbahnanordnung und Leiterbahnanordnung
US8358011B1 (en) * 2007-09-07 2013-01-22 International Business Machines Corporation Interconnect structures with engineered dielectrics with nanocolumnar porosity
US7268432B2 (en) * 2003-10-10 2007-09-11 International Business Machines Corporation Interconnect structures with engineered dielectrics with nanocolumnar porosity
JP2009094378A (ja) * 2007-10-11 2009-04-30 Panasonic Corp 半導体装置及びその製造方法
JP2009295733A (ja) * 2008-06-04 2009-12-17 Sharp Corp 半導体装置及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0766290A2 (en) * 1995-09-27 1997-04-02 STMicroelectronics, Inc. Method for forming controlled voids in interlevel dielectric

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62188230A (ja) 1986-02-13 1987-08-17 Seiko Epson Corp 半導体装置
JPH0286146A (ja) 1988-09-22 1990-03-27 Hitachi Ltd 半導体装置
JP2960538B2 (ja) 1990-11-30 1999-10-06 関西日本電気株式会社 半導体装置の製造方法
US5278103A (en) * 1993-02-26 1994-01-11 Lsi Logic Corporation Method for the controlled formation of voids in doped glass dielectric films
US5364817A (en) * 1994-05-05 1994-11-15 United Microelectronics Corporation Tungsten-plug process
US5470802A (en) * 1994-05-20 1995-11-28 Texas Instruments Incorporated Method of making a semiconductor device using a low dielectric constant material
US5955786A (en) * 1995-06-07 1999-09-21 Advanced Micro Devices, Inc. Semiconductor device using uniform nonconformal deposition for forming low dielectric constant insulation between certain conductive lines
US5641712A (en) * 1995-08-07 1997-06-24 Motorola, Inc. Method and structure for reducing capacitance between interconnect lines
US5728631A (en) * 1995-09-29 1998-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a low capacitance dielectric layer
JPH09172079A (ja) * 1995-12-20 1997-06-30 Nec Corp 半導体装置およびその製造方法
US5949143A (en) * 1998-01-22 1999-09-07 Advanced Micro Devices, Inc. Semiconductor interconnect structure with air gap for reducing intralayer capacitance in metal layers in damascene metalization process
US6022802A (en) * 1999-03-18 2000-02-08 Taiwan Semiconductor Manufacturing Company Low dielectric constant intermetal dielectric (IMD) by formation of air gap between metal lines
US6211057B1 (en) * 1999-09-03 2001-04-03 Taiwan Semiconductor Manufacturing Company Method for manufacturing arch air gap in multilevel interconnection

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0766290A2 (en) * 1995-09-27 1997-04-02 STMicroelectronics, Inc. Method for forming controlled voids in interlevel dielectric

Also Published As

Publication number Publication date
EP1026726A2 (en) 2000-08-09
EP1026726A3 (en) 2001-10-17
JP2000228444A (ja) 2000-08-15
KR20000076532A (ko) 2000-12-26
TW447001B (en) 2001-07-21
US6297150B1 (en) 2001-10-02
JP3328931B2 (ja) 2002-09-30

Similar Documents

Publication Publication Date Title
EP0689246B1 (en) Improvements in or relating to semiconductor devices
EP0687005B1 (en) Method of making interconnections on semiconductor devices
EP0680084B1 (en) Method of forming vias in a semiconductor device having a low permittivity dielectric layer thereon
US7473632B2 (en) Semiconductor device with an air gap between lower interconnections and a connection portion to the lower interconnections not formed adjacent to the air gap
US7094689B2 (en) Air gap interconnect structure and method thereof
JP2910713B2 (ja) 半導体装置の製造方法
KR100186238B1 (ko) 반도체 장치 및 그 제조방법
KR20150058556A (ko) 스트레인-완화된 tsv에 대한 구조 및 방법
KR100391777B1 (ko) 반도체장치 및 그 제조방법
US20010041411A1 (en) Semiconductor device having improved parasitic capacitance and mechanical strength
KR20010077876A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US5164334A (en) Semiconductor integrated circuit device with multi-level wiring structure
US7632755B2 (en) Method for forming an intermetal dielectric layer using low-k dielectric material and a semiconductor device manufactured thereby
JP3461761B2 (ja) 半導体装置の製造方法
US6100590A (en) Low capacitance multilevel metal interconnect structure and method of manufacture
US6770554B1 (en) On-chip interconnect circuits with use of large-sized copper fill in CMP process
US6229195B1 (en) Semiconductor device with air gaps between interconnections
KR100198804B1 (ko) 스피럴 인덕터 제조 방법
JPH0530065B2 (ko)
JP2797929B2 (ja) 半導体装置
JPS6039849A (ja) 半導体装置の製造方法
JPH04307939A (ja) 半導体装置の製造方法
JP2003060034A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
N231 Notification of change of applicant
AMND Amendment
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee