JP3227923B2 - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JP3227923B2 JP3227923B2 JP20452893A JP20452893A JP3227923B2 JP 3227923 B2 JP3227923 B2 JP 3227923B2 JP 20452893 A JP20452893 A JP 20452893A JP 20452893 A JP20452893 A JP 20452893A JP 3227923 B2 JP3227923 B2 JP 3227923B2
- Authority
- JP
- Japan
- Prior art keywords
- bit lines
- wiring
- intermediate layer
- layer
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000003491 array Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 51
- 239000011229 interlayer Substances 0.000 description 16
- 238000000605 extraction Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 239000002994 raw material Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本願の発明は、一対のビット線が
同一のセンスアンプに接続されている半導体記憶装置に
関するものである。
同一のセンスアンプに接続されている半導体記憶装置に
関するものである。
【０００２】
【従来の技術】図５〜７は、ＡＳＩＣに搭載されるスタ
ックトキャパシタＤＲＡＭの一従来例を示している。こ
の一従来例では、長方形の素子活性領域１１が互い違い
の行列状に半導体基板に設けられており、ポリサイド膜
等から成るワード線１２が素子活性領域１１の短辺方向
へ延在している。ワード線１２の両側の素子活性領域１
１には拡散層１３、１４が設けられて、トランジスタ１
５が構成されている。
ックトキャパシタＤＲＡＭの一従来例を示している。こ
の一従来例では、長方形の素子活性領域１１が互い違い
の行列状に半導体基板に設けられており、ポリサイド膜
等から成るワード線１２が素子活性領域１１の短辺方向
へ延在している。ワード線１２の両側の素子活性領域１
１には拡散層１３、１４が設けられて、トランジスタ１
５が構成されている。
【０００３】拡散層１３上にはコンタクト孔１６が設け
られており、このコンタクト孔１６を介して記憶ノード
電極１７が拡散層１３にコンタクトしている。記憶ノー
ド電極１７の上層にはキャパシタ絶縁膜（図示せず）と
プレート電極（図示せず）とが設けられて、キャパシタ
１８が構成されている。そして、トランジスタ１５とキ
ャパシタ１８とで、メモリセル２１が構成されている。
られており、このコンタクト孔１６を介して記憶ノード
電極１７が拡散層１３にコンタクトしている。記憶ノー
ド電極１７の上層にはキャパシタ絶縁膜（図示せず）と
プレート電極（図示せず）とが設けられて、キャパシタ
１８が構成されている。そして、トランジスタ１５とキ
ャパシタ１８とで、メモリセル２１が構成されている。
【０００４】キャパシタ１８のプレート電極は層間絶縁
膜２２に覆われており、拡散層１４に達するコンタクト
孔２３が層間絶縁膜２２等に設けられている。そして、
第１層目のＡｌ膜から成るビット線２４が、コンタクト
孔２３を介して拡散層１４にコンタクトしている。ビッ
ト線２４は素子活性領域１１の長辺方向へ延在してお
り、互いに隣接する一対のビット線２４が同一のセンス
アンプ２５に接続されている。
膜２２に覆われており、拡散層１４に達するコンタクト
孔２３が層間絶縁膜２２等に設けられている。そして、
第１層目のＡｌ膜から成るビット線２４が、コンタクト
孔２３を介して拡散層１４にコンタクトしている。ビッ
ト線２４は素子活性領域１１の長辺方向へ延在してお
り、互いに隣接する一対のビット線２４が同一のセンス
アンプ２５に接続されている。
【０００５】ビット線２４は層間絶縁膜２６に覆われて
おり、第２層目のＡｌ膜から成るワード線１２の分路２
７が層間絶縁膜２６上でワード線１２に沿って延在して
いる。そして、分路２７が層間絶縁膜２８に覆われてい
る。なお、図５では、図面を明確にするために、トラン
ジスタ１５及びキャパシタ１８が図示されておらず、コ
ンタクト孔２３は丸い形状で図示されている。
おり、第２層目のＡｌ膜から成るワード線１２の分路２
７が層間絶縁膜２６上でワード線１２に沿って延在して
いる。そして、分路２７が層間絶縁膜２８に覆われてい
る。なお、図５では、図面を明確にするために、トラン
ジスタ１５及びキャパシタ１８が図示されておらず、コ
ンタクト孔２３は丸い形状で図示されている。
【０００６】
【発明が解決しようとする課題】ところで、ＡＳＩＣに
搭載されるＤＲＡＭにおける第１層目のＡｌ配線を流れ
る電流は、汎用ＤＲＡＭにおけるビット線を流れる電流
よりも多い。そこで、第１層目のＡｌ配線における電流
密度を低下させてエレクトロマイグレーション耐性を向
上させ、これによって信頼性を高めるために、第１層目
のＡｌ配線の膜厚が厚く、第１層目のＡｌ膜から成って
いるビット線２４の膜厚も汎用ＤＲＡＭにおけるビット
線の膜厚よりも厚い。
搭載されるＤＲＡＭにおける第１層目のＡｌ配線を流れ
る電流は、汎用ＤＲＡＭにおけるビット線を流れる電流
よりも多い。そこで、第１層目のＡｌ配線における電流
密度を低下させてエレクトロマイグレーション耐性を向
上させ、これによって信頼性を高めるために、第１層目
のＡｌ配線の膜厚が厚く、第１層目のＡｌ膜から成って
いるビット線２４の膜厚も汎用ＤＲＡＭにおけるビット
線の膜厚よりも厚い。
【０００７】しかし、この様にビット線２４の膜厚が厚
いので、図６からも明らかな様にビット線２４同士の相
対面積が大きくて、ビット線２４間の容量が大きい。こ
の結果、容量結合によるビット線２４間の雑音が大きく
て、センスアンプ２５が誤動作を生じ易い。従って、上
述の従来例では、エレクトロマイグレーション耐性は高
いが、動作余裕が小さいという点で信頼性が低かった。
いので、図６からも明らかな様にビット線２４同士の相
対面積が大きくて、ビット線２４間の容量が大きい。こ
の結果、容量結合によるビット線２４間の雑音が大きく
て、センスアンプ２５が誤動作を生じ易い。従って、上
述の従来例では、エレクトロマイグレーション耐性は高
いが、動作余裕が小さいという点で信頼性が低かった。
【０００８】
【課題を解決するための手段】請求項１の半導体記憶装
置は、一対のビット線２４ａ、２４ｂが同一のセンスア
ンプ２５に接続されている半導体記憶装置において、互
いに隣接する前記センスアンプ２５に接続されている前
記ビット線２４ａ、２４ｂが互いに異なる層の配線によ
って形成されており、前記一対のビット線２４ａ、２４
ｂが１列置きのメモリセルアレイに沿って配置されてお
り、互いに隣接する前記センスアンプ２５に接続されて
いる前記ビット線２４ａ、２４ｂ同士の中間層に配線２
７が設けられており、前記中間層の配線２７がワード線
１２の分路になっていることを特徴としている。
置は、一対のビット線２４ａ、２４ｂが同一のセンスア
ンプ２５に接続されている半導体記憶装置において、互
いに隣接する前記センスアンプ２５に接続されている前
記ビット線２４ａ、２４ｂが互いに異なる層の配線によ
って形成されており、前記一対のビット線２４ａ、２４
ｂが１列置きのメモリセルアレイに沿って配置されてお
り、互いに隣接する前記センスアンプ２５に接続されて
いる前記ビット線２４ａ、２４ｂ同士の中間層に配線２
７が設けられており、前記中間層の配線２７がワード線
１２の分路になっていることを特徴としている。
【０００９】請求項２の半導体記憶装置は、一対のビッ
ト線２４ａ、２４ｂが同一のセンスアンプ２５に接続さ
れている半導体記憶装置において、互いに隣接する前記
センスアンプ２５に接続されている前記ビット線２４
ａ、２４ｂが互いに異なる層の配線によって形成されて
おり、前記一対のビット線２４ａ、２４ｂが１列置きの
メモリセルアレイに沿って配置されており、互いに隣接
する前記センスアンプ２５に接続されている前記ビット
線２４ａ、２４ｂ同士の中間層に配線３８が設けられて
おり、前記中間層の配線３８よりも上層側の前記ビット
線２４ｂとメモリセル２１とのコンタクト部（コンタク
ト孔３４及びその近傍）を除いて、この中間層の配線３
８が広がっていることを特徴としている。
ト線２４ａ、２４ｂが同一のセンスアンプ２５に接続さ
れている半導体記憶装置において、互いに隣接する前記
センスアンプ２５に接続されている前記ビット線２４
ａ、２４ｂが互いに異なる層の配線によって形成されて
おり、前記一対のビット線２４ａ、２４ｂが１列置きの
メモリセルアレイに沿って配置されており、互いに隣接
する前記センスアンプ２５に接続されている前記ビット
線２４ａ、２４ｂ同士の中間層に配線３８が設けられて
おり、前記中間層の配線３８よりも上層側の前記ビット
線２４ｂとメモリセル２１とのコンタクト部（コンタク
ト孔３４及びその近傍）を除いて、この中間層の配線３
８が広がっていることを特徴としている。
【００１０】請求項３の半導体記憶装置は、前記中間層
の配線３８よりも下層側の前記ビット線２４ａ同士の間
と上層側の前記ビット線２４ｂ同士の間とに、これらの
ビット線２４ａ、２４ｂと同一層で前記中間層の配線３
８に電気的に接続されている配線３６、４３が設けられ
ていることを特徴としている。
の配線３８よりも下層側の前記ビット線２４ａ同士の間
と上層側の前記ビット線２４ｂ同士の間とに、これらの
ビット線２４ａ、２４ｂと同一層で前記中間層の配線３
８に電気的に接続されている配線３６、４３が設けられ
ていることを特徴としている。
【００１１】
【作用】請求項１の半導体記憶装置では、互いに隣接す
るセンスアンプ２５に接続されているビット線２４ａ、
２４ｂが互いに異なる層の配線によって形成されている
ので、同一のセンスアンプ２５に接続されている一対の
ビット線２４ａ、２４ｂが１列置きのメモリセルアレイ
に沿って配置されていても、これらのビット線２４ａ、
２４ｂは立体的に交差することがあっても平面的に交差
することはない。
るセンスアンプ２５に接続されているビット線２４ａ、
２４ｂが互いに異なる層の配線によって形成されている
ので、同一のセンスアンプ２５に接続されている一対の
ビット線２４ａ、２４ｂが１列置きのメモリセルアレイ
に沿って配置されていても、これらのビット線２４ａ、
２４ｂは立体的に交差することがあっても平面的に交差
することはない。
【００１２】そして、同一のセンスアンプ２５に接続さ
れている一対のビット線２４ａ、２４ｂは、１列置きの
メモリセルアレイに沿って配置されているので、互いに
隣接するメモリセルアレイの列に沿ってこれらのビット
線２４ａ、２４ｂが配置されている構造に比べて、ビッ
ト線２４ａ、２４ｂ同士の間隔が広い。
れている一対のビット線２４ａ、２４ｂは、１列置きの
メモリセルアレイに沿って配置されているので、互いに
隣接するメモリセルアレイの列に沿ってこれらのビット
線２４ａ、２４ｂが配置されている構造に比べて、ビッ
ト線２４ａ、２４ｂ同士の間隔が広い。
【００１３】また、互いに隣接するセンスアンプ２５に
接続されているビット線２４ａ、２４ｂは、平面的には
互いに隣接するメモリセルアレイの列に沿って配置され
ていても、これらのビット線２４ａ、２４ｂは互いに異
なる層の配線によって形成されているので、これらのビ
ット線２４ａ、２４ｂが単一層の配線によって形成され
ている構造に比べて、ビット線２４ａ、２４ｂ同士の間
隔が広い。
接続されているビット線２４ａ、２４ｂは、平面的には
互いに隣接するメモリセルアレイの列に沿って配置され
ていても、これらのビット線２４ａ、２４ｂは互いに異
なる層の配線によって形成されているので、これらのビ
ット線２４ａ、２４ｂが単一層の配線によって形成され
ている構造に比べて、ビット線２４ａ、２４ｂ同士の間
隔が広い。
【００１４】また、互いに異なる層のビット線２４ａ、
２４ｂ同士の中間層に、ワード線１２の分路になってい
る配線２７が設けられているので、ワード線１２の信号
遅延を防止すると共に、異なる層のビット線２４ａ、２
４ｂ同士をシールドしている。
２４ｂ同士の中間層に、ワード線１２の分路になってい
る配線２７が設けられているので、ワード線１２の信号
遅延を防止すると共に、異なる層のビット線２４ａ、２
４ｂ同士をシールドしている。
【００１５】請求項２の半導体記憶装置では、互いに異
なる層のビット線２４ａ、２４ｂ同士の中間層に設けら
れている配線３８の面積がワード線１２の分路の面積よ
りも広いので、異なる層のビット２４ａ、２４ｂ線同士
をシールドする効果が大きい。
なる層のビット線２４ａ、２４ｂ同士の中間層に設けら
れている配線３８の面積がワード線１２の分路の面積よ
りも広いので、異なる層のビット２４ａ、２４ｂ線同士
をシールドする効果が大きい。
【００１６】請求項３の半導体記憶装置では、中間層の
配線３８よりも下層側のビット線２４ａ同士の間及び上
層側のビット線２４ｂ同士の間にも、中間層の配線３８
に電気的に接続されている配線３６、４３が設けられて
いるので、互いに異なる層のビット線２４ａ、２４ｂ同
士のみならず、同一層のビット線２４ａ、２４ｂ同士も
シールドしている。
配線３８よりも下層側のビット線２４ａ同士の間及び上
層側のビット線２４ｂ同士の間にも、中間層の配線３８
に電気的に接続されている配線３６、４３が設けられて
いるので、互いに異なる層のビット線２４ａ、２４ｂ同
士のみならず、同一層のビット線２４ａ、２４ｂ同士も
シールドしている。
【００１７】
【実施例】以下、ＡＳＩＣに搭載されるスタックトキャ
パシタＤＲＡＭに適用した本願の発明の第１及び第２実
施例を、図１〜４を参照しながら説明する。なお、図５
〜７に示した一従来例と対応する構成部分には、同一の
符号を付してある。
パシタＤＲＡＭに適用した本願の発明の第１及び第２実
施例を、図１〜４を参照しながら説明する。なお、図５
〜７に示した一従来例と対応する構成部分には、同一の
符号を付してある。
【００１８】図１、２が、第１実施例を示している。こ
の第１実施例でも、トランジスタ１５とキャパシタ１８
とから成るメモリセル２１自体は、図５〜７に示した一
従来例と実質的に同様の構成を有している。しかし、上
述の従来例では、１個ずつの素子活性領域１１が互い違
いの行列状に半導体基板に設けられているのに対して、
この第１実施例では、２個ずつの素子活性領域１１が互
い違いの行列状に半導体基板に設けられている。
の第１実施例でも、トランジスタ１５とキャパシタ１８
とから成るメモリセル２１自体は、図５〜７に示した一
従来例と実質的に同様の構成を有している。しかし、上
述の従来例では、１個ずつの素子活性領域１１が互い違
いの行列状に半導体基板に設けられているのに対して、
この第１実施例では、２個ずつの素子活性領域１１が互
い違いの行列状に半導体基板に設けられている。
【００１９】第１層目のＡｌ膜から成っておりコンタク
ト孔２３を介して拡散層１４にコンタクトしているビッ
ト線２４ａは、一つ置きのセンスアンプ２５に接続され
ている。また、これらのビット線２４ａは、１列置きの
メモリセル２１のアレイに沿って配置されている。但
し、ビット線２４ａが配置されていないメモリセル２１
でも、第１層目のＡｌ膜から成る取り出し配線３１が、
コンタクト孔２３を介して拡散層１４にコンタクトして
いる。
ト孔２３を介して拡散層１４にコンタクトしているビッ
ト線２４ａは、一つ置きのセンスアンプ２５に接続され
ている。また、これらのビット線２４ａは、１列置きの
メモリセル２１のアレイに沿って配置されている。但
し、ビット線２４ａが配置されていないメモリセル２１
でも、第１層目のＡｌ膜から成る取り出し配線３１が、
コンタクト孔２３を介して拡散層１４にコンタクトして
いる。
【００２０】ビット線２４ａ及び取り出し配線３１は層
間絶縁膜２６に覆われており、取り出し配線３１に達す
るコンタクト孔３２が層間絶縁膜２６に設けられてい
る。そして、第２層目のＡｌ膜から成る取り出し配線３
３が、コンタクト孔３２中のプラグ（図示せず）を介し
て取り出し配線３１にコンタクトすると共に、取り出し
配線３３と同様に第２層目のＡｌ膜から成るワード線１
２の分路２７が、層間絶縁膜２６上で取り出し配線３３
を回避しつつワード線１２に沿って延在している。
間絶縁膜２６に覆われており、取り出し配線３１に達す
るコンタクト孔３２が層間絶縁膜２６に設けられてい
る。そして、第２層目のＡｌ膜から成る取り出し配線３
３が、コンタクト孔３２中のプラグ（図示せず）を介し
て取り出し配線３１にコンタクトすると共に、取り出し
配線３３と同様に第２層目のＡｌ膜から成るワード線１
２の分路２７が、層間絶縁膜２６上で取り出し配線３３
を回避しつつワード線１２に沿って延在している。
【００２１】分路２７及び取り出し配線３３は層間絶縁
膜２８に覆われており、取り出し配線３３に達するコン
タクト孔３４が層間絶縁膜２８に設けられている。そし
て、第３層目のＡｌ膜から成っておりコンタクト孔３４
中のプラグ（図示せず）を介して取り出し配線３３にコ
ンタクトしているビット線２４ｂが、ビット線２４ａの
接続されていない一つ置きのセンスアンプ２５に接続さ
れている。また、これらのビット線２４ｂも、ビット線
２４ａの配置されていない１列置きのメモリセル２１の
アレイに沿って配置されている。
膜２８に覆われており、取り出し配線３３に達するコン
タクト孔３４が層間絶縁膜２８に設けられている。そし
て、第３層目のＡｌ膜から成っておりコンタクト孔３４
中のプラグ（図示せず）を介して取り出し配線３３にコ
ンタクトしているビット線２４ｂが、ビット線２４ａの
接続されていない一つ置きのセンスアンプ２５に接続さ
れている。また、これらのビット線２４ｂも、ビット線
２４ａの配置されていない１列置きのメモリセル２１の
アレイに沿って配置されている。
【００２２】ビット線２４ｂは層間絶縁膜３５に覆われ
ており、この層間絶縁膜３５上に第４層目以降のＡｌ膜
から成る配線が設けられているが、これらの配線の図示
は省略してある。なお、ビット線２４ａ、２４ｂや分路
２７等を形成しているＡｌ膜は、Ｔｉ膜、ＴｉＮ膜、Ｔ
ｉＯＮ膜等と共に多層構造になっている。
ており、この層間絶縁膜３５上に第４層目以降のＡｌ膜
から成る配線が設けられているが、これらの配線の図示
は省略してある。なお、ビット線２４ａ、２４ｂや分路
２７等を形成しているＡｌ膜は、Ｔｉ膜、ＴｉＮ膜、Ｔ
ｉＯＮ膜等と共に多層構造になっている。
【００２３】また、層間絶縁膜２２、２６、２８、３５
は、ＴＥＯＳを原料とするプラズマＣＶＤ法やＯ3 −Ｔ
ＥＯＳを原料とする常圧ＣＶＤ法で形成したＳｉＯ2 膜
等から成っており、必要に応じて、エッチバックまたは
ＳＯＧ膜を塗布した後のエッチバックによって、平滑化
されている。
は、ＴＥＯＳを原料とするプラズマＣＶＤ法やＯ3 −Ｔ
ＥＯＳを原料とする常圧ＣＶＤ法で形成したＳｉＯ2 膜
等から成っており、必要に応じて、エッチバックまたは
ＳＯＧ膜を塗布した後のエッチバックによって、平滑化
されている。
【００２４】図３、４が、第２実施例を示している。こ
の第２実施例でも、メモリセル２１自体は図５〜７の一
従来例と実質的に同様の構成を有している点、２個ずつ
の素子活性領域１１が互い違いの行列状に半導体基板に
設けられている点、及びビット線２４ａと取り出し配線
３１とが第１層目のＡｌ膜で形成されている点は、図
１、２に示した第１実施例と同様である。
の第２実施例でも、メモリセル２１自体は図５〜７の一
従来例と実質的に同様の構成を有している点、２個ずつ
の素子活性領域１１が互い違いの行列状に半導体基板に
設けられている点、及びビット線２４ａと取り出し配線
３１とが第１層目のＡｌ膜で形成されている点は、図
１、２に示した第１実施例と同様である。
【００２５】しかし、この第２実施例では、ビット線２
４ａに沿って取り出し配線３１間に配線３６が配置され
ており、この配線３６も第１層目のＡｌ膜で形成されて
いる。ビット線２４ａ、取り出し配線３１及び配線３６
を覆っている層間絶縁膜２６には、取り出し配線３１及
び配線３６に達するコンタクト孔３２、３７が設けられ
ている。
４ａに沿って取り出し配線３１間に配線３６が配置され
ており、この配線３６も第１層目のＡｌ膜で形成されて
いる。ビット線２４ａ、取り出し配線３１及び配線３６
を覆っている層間絶縁膜２６には、取り出し配線３１及
び配線３６に達するコンタクト孔３２、３７が設けられ
ている。
【００２６】そして、第２層目のＡｌ膜から成る取り出
し配線３３が、コンタクト孔３２中のプラグ（図示せ
ず）を介して取り出し配線３１にコンタクトしている。
また、取り出し配線３３と同様に第２層目のＡｌ膜から
成る配線３８が、層間絶縁膜２６上で取り出し配線３３
及びその近傍を除くメモリセル２１のアレイの全面に広
がると共に、コンタクト孔３７中のプラグ４１を介して
配線３６にコンタクトしている。
し配線３３が、コンタクト孔３２中のプラグ（図示せ
ず）を介して取り出し配線３１にコンタクトしている。
また、取り出し配線３３と同様に第２層目のＡｌ膜から
成る配線３８が、層間絶縁膜２６上で取り出し配線３３
及びその近傍を除くメモリセル２１のアレイの全面に広
がると共に、コンタクト孔３７中のプラグ４１を介して
配線３６にコンタクトしている。
【００２７】取り出し配線３３及び配線３８を覆ってい
る層間絶縁膜２８には、取り出し配線３３及び配線３８
に達するコンタクト孔３４、４２が設けられている。そ
して、図１、２に示した第１実施例と同様に、第３層目
のＡｌ膜から成っておりコンタクト孔３４中のプラグ
（図示せず）を介して取り出し配線３３にコンタクトし
ているビット線２４ｂが、ビット線２４ａの接続されて
いない一つ置きのセンスアンプ２５に接続されている。
る層間絶縁膜２８には、取り出し配線３３及び配線３８
に達するコンタクト孔３４、４２が設けられている。そ
して、図１、２に示した第１実施例と同様に、第３層目
のＡｌ膜から成っておりコンタクト孔３４中のプラグ
（図示せず）を介して取り出し配線３３にコンタクトし
ているビット線２４ｂが、ビット線２４ａの接続されて
いない一つ置きのセンスアンプ２５に接続されている。
【００２８】また、ビット線２４ｂに沿って配線４３が
配置されており、この配線４３も第３層目のＡｌ膜から
成ると共にコンタクト孔４２中のプラグ４４を介して配
線３８にコンタクトしている。なお、プラグ４１、４４
等は、ブランケットタングステンＣＶＤ法や選択タング
ステンＣＶＤ法で形成されたタングステンであってもよ
く、また半導体基板を５００℃以上の温度に加熱した状
態で第２層及び第３層目のＡｌ膜をスパッタリングして
このＡｌ膜自体をコンタクト孔内に流し込んだＡｌであ
ってもよい。
配置されており、この配線４３も第３層目のＡｌ膜から
成ると共にコンタクト孔４２中のプラグ４４を介して配
線３８にコンタクトしている。なお、プラグ４１、４４
等は、ブランケットタングステンＣＶＤ法や選択タング
ステンＣＶＤ法で形成されたタングステンであってもよ
く、また半導体基板を５００℃以上の温度に加熱した状
態で第２層及び第３層目のＡｌ膜をスパッタリングして
このＡｌ膜自体をコンタクト孔内に流し込んだＡｌであ
ってもよい。
【００２９】
【発明の効果】請求項１の半導体記憶装置では、同一の
センスアンプに接続されている一対のビット線同士、及
び互いに隣接するセンスアンプに接続されているビット
線同士の何れの間隔も広く、また、異なる層のビット線
同士をシールドしているので、ビット線間の容量が小さ
い。従って、容量結合によるビット線間の雑音が小さ
く、動作余裕が大きくて、信頼性が高い。しかも、ワー
ド線の信号遅延も防止しているので、動作も高速であ
る。
センスアンプに接続されている一対のビット線同士、及
び互いに隣接するセンスアンプに接続されているビット
線同士の何れの間隔も広く、また、異なる層のビット線
同士をシールドしているので、ビット線間の容量が小さ
い。従って、容量結合によるビット線間の雑音が小さ
く、動作余裕が大きくて、信頼性が高い。しかも、ワー
ド線の信号遅延も防止しているので、動作も高速であ
る。
【００３０】請求項２の半導体記憶装置では、同一のセ
ンスアンプに接続されている一対のビット線同士、及び
互いに隣接するセンスアンプに接続されているビット線
同士の何れの間隔も広く、また、異なる層のビット線同
士をシールドする効果が大きいので、ビット線間の容量
が更に小さい。従って、容量結合によるビット線間の雑
音が更に小さく、動作余裕が更に大きくて、信頼性が更
に高い。
ンスアンプに接続されている一対のビット線同士、及び
互いに隣接するセンスアンプに接続されているビット線
同士の何れの間隔も広く、また、異なる層のビット線同
士をシールドする効果が大きいので、ビット線間の容量
が更に小さい。従って、容量結合によるビット線間の雑
音が更に小さく、動作余裕が更に大きくて、信頼性が更
に高い。
【００３１】請求項３の半導体記憶装置では、互いに異
なる層のビット線同士のみならず、同一層のビット線同
士もシールドしているので、ビット線間の雑音が更に小
さくて、信頼性が更に高い。
なる層のビット線同士のみならず、同一層のビット線同
士もシールドしているので、ビット線間の雑音が更に小
さくて、信頼性が更に高い。
【図１】本願の発明の第１実施例の平面図である。
【図２】図１のＩＩ−ＩＩ線に沿う位置における拡大側
断面図である。
断面図である。
【図３】本願の発明の第２実施例の平面図である。
【図４】図３のＩＶ−ＩＶ線に沿う位置における拡大側
断面図である。
断面図である。
【図５】本願の発明の一従来例の平面図である。
【図６】図５のＶＩ−ＶＩ線に沿う位置における拡大側
断面図である。
断面図である。
【図７】本願の発明の第１及び第２実施例並びに一従来
例におけるメモリセルの拡大平面図である。
例におけるメモリセルの拡大平面図である。
１２ ワード線 ２１ メモリセル ２４ａ ビット線 ２４ｂ ビット線 ２５ センスアンプ ２７ 分路 ３６ 配線 ３８ 配線 ４３ 配線
Claims (3)
- 【請求項１】 一対のビット線が同一のセンスアンプに
接続されている半導体記憶装置において、 互いに隣接する前記センスアンプに接続されている前記
ビット線が互いに異なる層の配線によって形成されてお
り、 前記一対のビット線が１列置きのメモリセルアレイに沿
って配置されており、 互いに隣接する前記センスアンプ
に接続されている前記ビット線同士の中間層に配線が設
けられており、 前記中間層の配線がワード線の分路になって いることを
特徴とする半導体記憶装置。 - 【請求項２】 一対のビット線が同一のセンスアンプに
接続されている半導体記憶装置において、 互いに隣接する前記センスアンプに接続されている前記
ビット線が互いに異なる層の配線によって形成されてお
り、 前記一対のビット線が１列置きのメモリセルアレイに沿
って配置されており、 互いに隣接する前記センスアンプに接続されている前記
ビット線同士の中間層に配線が設けられており、 前記中間層の配線よりも上層側の前記ビット線とメモリ
セルとのコンタクト部を除いて、この中間層の配線が広
がっていることを特徴とする半導体記憶装置。 - 【請求項３】 前記中間層の配線よりも下層側の前記ビ
ット線同士の間と上層側の前記ビット線同士の間とに、
これらのビット線と同一層で前記中間層の配線に電気的
に接続されている配線が設けられていることを特徴とす
る請求項２記載の半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20452893A JP3227923B2 (ja) | 1993-07-27 | 1993-07-27 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20452893A JP3227923B2 (ja) | 1993-07-27 | 1993-07-27 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0745722A JPH0745722A (ja) | 1995-02-14 |
| JP3227923B2 true JP3227923B2 (ja) | 2001-11-12 |
Family
ID=16492035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20452893A Expired - Fee Related JP3227923B2 (ja) | 1993-07-27 | 1993-07-27 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3227923B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6319929B1 (en) | 1994-04-29 | 2001-11-20 | The University Of North Carolina At Chapel Hill | Suksdorfin analogs, compositions thereof, and methods for making and using thereof |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3599970B2 (ja) * | 1997-09-18 | 2004-12-08 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
| US5877976A (en) * | 1997-10-28 | 1999-03-02 | International Business Machines Corporation | Memory system having a vertical bitline topology and method therefor |
| KR100324817B1 (ko) * | 1999-05-13 | 2002-02-28 | 박종섭 | 반도체 메모리 소자 |
| JP3433741B2 (ja) | 2000-09-05 | 2003-08-04 | セイコーエプソン株式会社 | 半導体装置 |
| JP2002190532A (ja) | 2000-12-19 | 2002-07-05 | Hitachi Ltd | 半導体記憶装置 |
| JP2002368134A (ja) * | 2001-06-12 | 2002-12-20 | Hitachi Ltd | 半導体記憶装置 |
| US20050017360A1 (en) * | 2001-11-19 | 2005-01-27 | Hiroshige Hirano | Semiconductor device |
| JP3910047B2 (ja) | 2001-11-20 | 2007-04-25 | 松下電器産業株式会社 | 半導体記憶装置 |
| KR100609193B1 (ko) | 2002-02-14 | 2006-08-02 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| KR100702007B1 (ko) * | 2005-01-14 | 2007-03-30 | 삼성전자주식회사 | 반도체 메모리 장치 및 이의 신호라인 배치 방법 |
| JP2006013537A (ja) * | 2005-08-05 | 2006-01-12 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| JP4509887B2 (ja) * | 2005-08-05 | 2010-07-21 | パナソニック株式会社 | 半導体記憶装置 |
| JP5434127B2 (ja) * | 2009-02-20 | 2014-03-05 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
-
1993
- 1993-07-27 JP JP20452893A patent/JP3227923B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6319929B1 (en) | 1994-04-29 | 2001-11-20 | The University Of North Carolina At Chapel Hill | Suksdorfin analogs, compositions thereof, and methods for making and using thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0745722A (ja) | 1995-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3227923B2 (ja) | 半導体記憶装置 | |
| JP3174209B2 (ja) | 不揮発性強誘電体メモリ装置、不揮発性強誘電体メモリアレイ装置及びそのメモリアレイ装置の形成方法 | |
| EP0317161B1 (en) | Semiconductor memory device having an aluminium-based metallization film and a refractory metal silicide-based metallization film | |
| KR100420250B1 (ko) | 반도체집적회로장치및그제조방법 | |
| US5414655A (en) | Semiconductor memory device having a stack-type capacitor | |
| JP3175705B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH11121705A (ja) | 強誘電体ｒａｍ装置及びその製造方法 | |
| KR100869555B1 (ko) | 반도체기억장치 | |
| KR20010076467A (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
| EP0183517B1 (en) | Semiconductor memory device wirings | |
| JP3128829B2 (ja) | 半導体メモリ装置 | |
| JPH1074906A (ja) | Ｄｒａｍ | |
| JP3039420B2 (ja) | 半導体メモリ | |
| JPH0277156A (ja) | 半導体メモリ装置 | |
| US6605507B2 (en) | Non-volatile semiconductor memory device and manufacturing method thereof | |
| JP3144367B2 (ja) | Ｃｏｂ型ｄｒａｍ半導体装置及びその製造方法 | |
| JP3147144B2 (ja) | 半導体装置及びその製造方法 | |
| KR100450684B1 (ko) | 비아식각저지막을 이용하는 강유전체 메모리 소자 및 그제조방법 | |
| JPH08236721A (ja) | 半導体装置及びその製造方法 | |
| JPH09167796A (ja) | 強誘電体記憶装置 | |
| JP2743389B2 (ja) | メモリ装置 | |
| JP2876658B2 (ja) | 半導体装置 | |
| JP2643892B2 (ja) | 強誘電体メモリ | |
| JP2631713B2 (ja) | 半導体装置の製造方法 | |
| JP2000040803A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |