JP3224772B2 - はんだマスクを含むフレキシブル薄膜ボール・グリッド・アレイ - Google Patents
はんだマスクを含むフレキシブル薄膜ボール・グリッド・アレイInfo
- Publication number
- JP3224772B2 JP3224772B2 JP06967198A JP6967198A JP3224772B2 JP 3224772 B2 JP3224772 B2 JP 3224772B2 JP 06967198 A JP06967198 A JP 06967198A JP 6967198 A JP6967198 A JP 6967198A JP 3224772 B2 JP3224772 B2 JP 3224772B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- solder mask
- major surface
- electronic package
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/041—Solder preforms in the shape of solder balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0455—PTH for surface mount device [SMD], e.g. wherein solder flows through the PTH during mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1377—Protective layers
- H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は電子パッケージに関
し、特に薄いボール・グリッド・アレイ・フレキシブル
・パネルおよびその製造方法に関する。より詳細には、
本発明は、はんだマスクを含み、フレキシブル膜キャリ
アの歪みの問題を解決するＴＢＧＡフレキシブル・パネ
ルに関する。
し、特に薄いボール・グリッド・アレイ・フレキシブル
・パネルおよびその製造方法に関する。より詳細には、
本発明は、はんだマスクを含み、フレキシブル膜キャリ
アの歪みの問題を解決するＴＢＧＡフレキシブル・パネ
ルに関する。
【０００２】
【従来の技術】薄膜回路部材を一体部分として含む電子
パッケージは当業界において周知であり、その例はフナ
リ（Funari）等の米国特許４８４９８５６号およびアン
シェル（Anschel）等の米国特許４９１４５５１号にお
いて定義されており、これらの特許は本発明と同じ譲受
人に譲渡されている。これらの電子パッケージ構造にお
いて、はんだボンドが一般に用いられる。１つの技術に
おいては、電子デバイスまたはモジュール（半導体チッ
プ）を、パッケージング用薄膜構造上に「フリップ−チ
ップ」の向きに取り付ける。この向きでは、接触位置を
有するチップの表面が薄膜回路部材に面するように置か
れる。チップ上の接触位置とそれぞれの薄膜導電性要素
は、はんだ構造を用いて電気的に接続されており、cont
rolled collapse chip connection(C4)とも呼ばれる。
金属層を真空蒸着、積層、または接着したポリイミドが
フレキシブル薄膜構造としてしばしば用いられる。
パッケージは当業界において周知であり、その例はフナ
リ（Funari）等の米国特許４８４９８５６号およびアン
シェル（Anschel）等の米国特許４９１４５５１号にお
いて定義されており、これらの特許は本発明と同じ譲受
人に譲渡されている。これらの電子パッケージ構造にお
いて、はんだボンドが一般に用いられる。１つの技術に
おいては、電子デバイスまたはモジュール（半導体チッ
プ）を、パッケージング用薄膜構造上に「フリップ−チ
ップ」の向きに取り付ける。この向きでは、接触位置を
有するチップの表面が薄膜回路部材に面するように置か
れる。チップ上の接触位置とそれぞれの薄膜導電性要素
は、はんだ構造を用いて電気的に接続されており、cont
rolled collapse chip connection(C4)とも呼ばれる。
金属層を真空蒸着、積層、または接着したポリイミドが
フレキシブル薄膜構造としてしばしば用いられる。
【０００３】Ｃ４型の接続を用いて半導体デバイスを有
機フレキシブル基板に取り付ける時、製造上の問題が生
じる。具体的には有機基板は柔軟な性質をもつために、
加工中または温度変化によって反ったり曲がったりし易
い。さらに、キャリア上の個々のモジュールのコストを
大幅に削減する努力の中で、個々のはんだボール接続の
代わりに、全てのはんだボールを一挙にリフローさせる
方法が提案されている。はんだ付けされる材料が各パッ
ドに極めて近い位置にあるので、はんだを各パッドの位
置に保つためにはんだマスクを使う必要がある。この問
題ははんだマスクを用いて解決できるが、このために別
の問題が発生した。具体的には、フレキシブル膜キャリ
ア上にはんだマスクを置くと、フレキシブルで壊れやす
い膜キャリアパネルが激しく歪む。しかし、マスク・リ
フロー技術を適切に実施するには、フレキシブル膜キャ
リアが適度に平坦または平面状であることが必要であ
る。したがって、はんだマスクの使用に伴うフレキシブ
ル膜キャリアの歪みという付随的な問題のないはんだマ
スクが使用できることが望ましい。
機フレキシブル基板に取り付ける時、製造上の問題が生
じる。具体的には有機基板は柔軟な性質をもつために、
加工中または温度変化によって反ったり曲がったりし易
い。さらに、キャリア上の個々のモジュールのコストを
大幅に削減する努力の中で、個々のはんだボール接続の
代わりに、全てのはんだボールを一挙にリフローさせる
方法が提案されている。はんだ付けされる材料が各パッ
ドに極めて近い位置にあるので、はんだを各パッドの位
置に保つためにはんだマスクを使う必要がある。この問
題ははんだマスクを用いて解決できるが、このために別
の問題が発生した。具体的には、フレキシブル膜キャリ
ア上にはんだマスクを置くと、フレキシブルで壊れやす
い膜キャリアパネルが激しく歪む。しかし、マスク・リ
フロー技術を適切に実施するには、フレキシブル膜キャ
リアが適度に平坦または平面状であることが必要であ
る。したがって、はんだマスクの使用に伴うフレキシブ
ル膜キャリアの歪みという付随的な問題のないはんだマ
スクが使用できることが望ましい。
【０００４】
【発明が解決しようとする課題】本発明は、はんだマス
クを利用するマスク・リフロー技術を用いながら、同時
に歪みの問題を完全に解消できないまでも大幅に削減す
ることを可能にする。
クを利用するマスク・リフロー技術を用いながら、同時
に歪みの問題を完全に解消できないまでも大幅に削減す
ることを可能にする。
【０００５】
【課題を解決するための手段】より詳しくは、本発明
は、両主表面上に電子回路を有し、第１の主表面上に複
数のはんだ相互接続パッドを有するフレキシブル膜キャ
リアを備える電子パッケージに関する。この電子パッケ
ージはさらに、フレキシブル膜キャリアの第１の主表面
上にあり、はんだ相互接続パッドに相互接続されたはん
だボールによってキャリアに取り付けられた複数のモジ
ュールを含む。第１の主表面上に後で取り付けられる個
々のモジュールの間の領域にはんだマスク材料がないこ
とを条件として、はんだマスク層はフレキシブル膜キャ
リアの両主表面上にある。
は、両主表面上に電子回路を有し、第１の主表面上に複
数のはんだ相互接続パッドを有するフレキシブル膜キャ
リアを備える電子パッケージに関する。この電子パッケ
ージはさらに、フレキシブル膜キャリアの第１の主表面
上にあり、はんだ相互接続パッドに相互接続されたはん
だボールによってキャリアに取り付けられた複数のモジ
ュールを含む。第１の主表面上に後で取り付けられる個
々のモジュールの間の領域にはんだマスク材料がないこ
とを条件として、はんだマスク層はフレキシブル膜キャ
リアの両主表面上にある。
【０００６】本発明はまた、上記に開示した電子パッケ
ージの製作方法に関する。この方法は、両主要平面上に
電子回路を有し、第１の主表面上に複数のはんだ相互接
続パッドを有するフレキシブル膜キャリアを提供するス
テップを含む。第１の主表面上に後で取り付けられる隣
り合った個々のモジュールの間にはんだマスク材料のな
い領域ができるように、はんだマスク層がフレキシブル
膜キャリアの両主表面上に形成される。はんだボールを
有するモジュールを、はんだボールが対応するはんだ相
互接続パッドに対合するように膜の隅に配置する。次
に、はんだボールをリフローさせてチップをフレキシブ
ル膜キャリアに結合される。隣接する個々のモジュール
の間の領域にはんだマスク材料がないため、応力が大幅
に減少し、それによって歪みが減少する。はんだマスク
材料のない領域は、応力解除されない剛性で僅かに歪ん
だ部分に対して蝶番の役目を果たす。さらに、フレキシ
ブル膜キャリアの第２の主表面上にはんだマスクがある
ため、はんだ継手が強化される。
ージの製作方法に関する。この方法は、両主要平面上に
電子回路を有し、第１の主表面上に複数のはんだ相互接
続パッドを有するフレキシブル膜キャリアを提供するス
テップを含む。第１の主表面上に後で取り付けられる隣
り合った個々のモジュールの間にはんだマスク材料のな
い領域ができるように、はんだマスク層がフレキシブル
膜キャリアの両主表面上に形成される。はんだボールを
有するモジュールを、はんだボールが対応するはんだ相
互接続パッドに対合するように膜の隅に配置する。次
に、はんだボールをリフローさせてチップをフレキシブ
ル膜キャリアに結合される。隣接する個々のモジュール
の間の領域にはんだマスク材料がないため、応力が大幅
に減少し、それによって歪みが減少する。はんだマスク
材料のない領域は、応力解除されない剛性で僅かに歪ん
だ部分に対して蝶番の役目を果たす。さらに、フレキシ
ブル膜キャリアの第２の主表面上にはんだマスクがある
ため、はんだ継手が強化される。
【０００７】
【発明の実施の形態】本発明の理解を容易にするため
に、図を参照する。本発明の電子パッケージは、両主表
面上に電子回路７（図５）を有するフレキシブル膜キャ
リア１を含む（図３）。フレキシブル膜キャリアは誘電
材料であり、熱可塑性樹脂または熱硬化性有機樹脂でよ
い。
に、図を参照する。本発明の電子パッケージは、両主表
面上に電子回路７（図５）を有するフレキシブル膜キャ
リア１を含む（図３）。フレキシブル膜キャリアは誘電
材料であり、熱可塑性樹脂または熱硬化性有機樹脂でよ
い。
【０００８】典型的な有機材料には、通常のＦＲ−４エ
ポキシ、ならびに耐熱エポキシ、ポリイミド、シアナー
ト（トリアジン）、フッ素樹脂、ベンゾシクロブテン、
ポリフェニレンスルフィド、ポリスルホン、ポリエーテ
ルイミド、ポリエーテルケトン、ポリフェニルキノキサ
リン、ポリベンゾキサゾール、ポリフェニルベンゾビス
チアゾールなどの耐熱樹脂をベースとした積層品があ
る。
ポキシ、ならびに耐熱エポキシ、ポリイミド、シアナー
ト（トリアジン）、フッ素樹脂、ベンゾシクロブテン、
ポリフェニレンスルフィド、ポリスルホン、ポリエーテ
ルイミド、ポリエーテルケトン、ポリフェニルキノキサ
リン、ポリベンゾキサゾール、ポリフェニルベンゾビス
チアゾールなどの耐熱樹脂をベースとした積層品があ
る。
【０００９】好ましい材料にはポリイミドがあり、無修
飾のポリイミドでもよいが、ポリエステルイミド、ポリ
アミドイミドエステル、ポリアミドイミド、ポリシロキ
サンイミド、および他の混合イミドなどの修飾ポリイミ
ドでもよい。これらは従来技術において周知であり、詳
細な説明は不要である。
飾のポリイミドでもよいが、ポリエステルイミド、ポリ
アミドイミドエステル、ポリアミドイミド、ポリシロキ
サンイミド、および他の混合イミドなどの修飾ポリイミ
ドでもよい。これらは従来技術において周知であり、詳
細な説明は不要である。
【００１０】一般にポリイミドは下記の繰り返し単位を
有する
有する
【化１】
【００１１】上式中、ｎは通常分子量１０，０００〜１
００，０００を与える繰り返し単位の数を表す整数であ
る。Ｒは化学式２からなる群から選ばれた少なくとも１
つの四価の有機基であり、Ｒ5は炭素原子数１〜４の二
価の脂肪族炭化水素基、カルボニル基、オキシ基、スル
ホ基、ヘキサフルオロイソプロピリデン、およびスルホ
ニル基からなる群から選ばれ、式中、Ｒ1は化学式３か
らなる群から選ばれた少なくとも１つの二価の基であ
り、式中、Ｒ6はＲ5、ケイ素、およびアミノ基からなる
群から選ばれた二価の有機基である。２個以上のＲ基ま
たはＲ1基あるいはその両方、特にアミド基を有するＲ1
の複数の繰り返しを含むポリマーを使用することができ
る。
００，０００を与える繰り返し単位の数を表す整数であ
る。Ｒは化学式２からなる群から選ばれた少なくとも１
つの四価の有機基であり、Ｒ5は炭素原子数１〜４の二
価の脂肪族炭化水素基、カルボニル基、オキシ基、スル
ホ基、ヘキサフルオロイソプロピリデン、およびスルホ
ニル基からなる群から選ばれ、式中、Ｒ1は化学式３か
らなる群から選ばれた少なくとも１つの二価の基であ
り、式中、Ｒ6はＲ5、ケイ素、およびアミノ基からなる
群から選ばれた二価の有機基である。２個以上のＲ基ま
たはＲ1基あるいはその両方、特にアミド基を有するＲ1
の複数の繰り返しを含むポリマーを使用することができ
る。
【化２】
【化３】
【００１２】市販のポリイミド前駆体（ポリアミン酸）
にはデュポン社の種々のポリイミド前駆体があり、Ｐｙ
ｒａｌｉｎという商品名で市販されている。これらのポ
リイミド前駆体には、ＰＩ−２５５５、ＰＩ−２５４
５、ＰＩ−２５６０、ＰＩ−５８７８、ＰＩＨ−６１４
５４、およびＰＩ−２５４０の商品名でデュポン社から
市販されているＰｙｒａｌｉｎポリイミド前駆体を含め
て、多くの等級のものがある。その一種は、二無水ピロ
メリット酸−オキシジアニリン（ＰＭＤＡ−ＯＤＡ）ポ
リイミド前駆体である。
にはデュポン社の種々のポリイミド前駆体があり、Ｐｙ
ｒａｌｉｎという商品名で市販されている。これらのポ
リイミド前駆体には、ＰＩ−２５５５、ＰＩ−２５４
５、ＰＩ−２５６０、ＰＩ−５８７８、ＰＩＨ−６１４
５４、およびＰＩ−２５４０の商品名でデュポン社から
市販されているＰｙｒａｌｉｎポリイミド前駆体を含め
て、多くの等級のものがある。その一種は、二無水ピロ
メリット酸−オキシジアニリン（ＰＭＤＡ−ＯＤＡ）ポ
リイミド前駆体である。
【００１３】市販の化学的に硬化されたポリイミドに
は、Ｋａｐｔｏｎの商品名で市販されているデュポン社
の種々のポリイミドがあり、これにはＨ−Ｋａｐｔｏ
ｎ、Ｖ−Ｋａｐｔｏｎ、ＨＮ−Ｋａｐｔｏｎ、およびＶ
Ｎ−Ｋａｐｔｏｎが含まれ、全て化学的に硬化されたポ
リイミドである。化学的に硬化されたポリイミドは、一
般に無水酢酸などの無水物硬化剤を用いて硬化される。
また、宇部興産のＵｐｉｌｅｘポリイミドも市販されて
いる。
は、Ｋａｐｔｏｎの商品名で市販されているデュポン社
の種々のポリイミドがあり、これにはＨ−Ｋａｐｔｏ
ｎ、Ｖ−Ｋａｐｔｏｎ、ＨＮ−Ｋａｐｔｏｎ、およびＶ
Ｎ−Ｋａｐｔｏｎが含まれ、全て化学的に硬化されたポ
リイミドである。化学的に硬化されたポリイミドは、一
般に無水酢酸などの無水物硬化剤を用いて硬化される。
また、宇部興産のＵｐｉｌｅｘポリイミドも市販されて
いる。
【００１４】好ましい薄膜フレキシブル・キャリアはポ
リイミドである。薄膜キャリアの厚みは通常約０．０５
〜０．２５ｍｍ（２〜１０ミル）であり、好ましくは約
０．０２５〜０．０７５ｍｍ（１〜３ミル）である。
リイミドである。薄膜キャリアの厚みは通常約０．０５
〜０．２５ｍｍ（２〜１０ミル）であり、好ましくは約
０．０２５〜０．０７５ｍｍ（１〜３ミル）である。
【００１５】フレキシブル膜キャリア１の第１主要平面
上に複数のはんだ相互接続パッド８が設けられる。典型
的なはんだ相互接続パッド８は銅またははんだ付け可能
な材料である。また、はんだパッドの上には、はんだパ
ッドを洗浄し、リフロー工程中はんだボールを定位置に
保つための比較的高粘度、低固形分のはんだ融剤を配す
る。典型的なはんだ融剤組成物はロジンをベースとする
ものである。ロジン融剤の主要な活性酸化物還元剤はア
ビエチン酸である。ロジン融剤組成物の例は米国特許第
２７１５０８４号、第３４７８４１４号、第４１６８９
９６号、第３７３０７８２号、および第４４４１９３８
号に出ており、参照により本説明書に合体する。本発明
に用いられる典型的な融剤組成物は、プロポキシレート
化アミンであるクァドロール・ポリオール、特にテトラ
（ヒドロキシプロピル）エチレンジアミンである。もう
１つの典型的な融剤は、変性ロジン、ジエチレングリコ
ールブチルエーテル、石油蒸留物、および有機シックナ
とを含む非洗浄融剤Ｋｅｓｔｅｒ Ｒ−２４４Ｃであ
る。用いられる融剤は、ペースト状またはクリーム状
で、低融点共融はんだ用の処方のものが望ましい。ペー
ストを使って、はんだボールを付着させ、またはボール
自体を形成することができる。
上に複数のはんだ相互接続パッド８が設けられる。典型
的なはんだ相互接続パッド８は銅またははんだ付け可能
な材料である。また、はんだパッドの上には、はんだパ
ッドを洗浄し、リフロー工程中はんだボールを定位置に
保つための比較的高粘度、低固形分のはんだ融剤を配す
る。典型的なはんだ融剤組成物はロジンをベースとする
ものである。ロジン融剤の主要な活性酸化物還元剤はア
ビエチン酸である。ロジン融剤組成物の例は米国特許第
２７１５０８４号、第３４７８４１４号、第４１６８９
９６号、第３７３０７８２号、および第４４４１９３８
号に出ており、参照により本説明書に合体する。本発明
に用いられる典型的な融剤組成物は、プロポキシレート
化アミンであるクァドロール・ポリオール、特にテトラ
（ヒドロキシプロピル）エチレンジアミンである。もう
１つの典型的な融剤は、変性ロジン、ジエチレングリコ
ールブチルエーテル、石油蒸留物、および有機シックナ
とを含む非洗浄融剤Ｋｅｓｔｅｒ Ｒ−２４４Ｃであ
る。用いられる融剤は、ペースト状またはクリーム状
で、低融点共融はんだ用の処方のものが望ましい。ペー
ストを使って、はんだボールを付着させ、またはボール
自体を形成することができる。
【００１６】フレキシブル膜キャリアの第１の主表面上
にはんだマスク材料５が配置され、フレキシブル膜キャ
リアの第２の主表面上にはんだマスク層６が配置され
る。図示したように、第１の主表面上に後で取り付けら
れる隣接する個々のモジュールの間にははんだマスク５
のない領域が存在する。その結果、はんだマスクのない
領域のパネルを応力解除することにより、Ｘ、Ｙ、Ｚの
全方向における歪みが減少する。応力解除された領域
は、フレキシブル膜キャリアの応力解除されない剛性で
歪んだ部分に対して蝶番の役目を果たす。しかし、これ
らの領域は、フレキシブル膜キャリアを後で融剤および
はんだボール材料で処理するのに充分な平面状にする。
はんだ材料のない領域はたとえば、材料中にエッチング
で作られる単なるスリットにでもよく、幅は約３．２ｍ
ｍ（１／８インチ）で十分であり、約２．２５ｍｍ
（０．１インチ）未満とすべきである。本発明のより好
ましい様態においては、後で隣接して配置される集積回
路チップの間の実質的に全ての領域にはんだマスク材料
がない。
にはんだマスク材料５が配置され、フレキシブル膜キャ
リアの第２の主表面上にはんだマスク層６が配置され
る。図示したように、第１の主表面上に後で取り付けら
れる隣接する個々のモジュールの間にははんだマスク５
のない領域が存在する。その結果、はんだマスクのない
領域のパネルを応力解除することにより、Ｘ、Ｙ、Ｚの
全方向における歪みが減少する。応力解除された領域
は、フレキシブル膜キャリアの応力解除されない剛性で
歪んだ部分に対して蝶番の役目を果たす。しかし、これ
らの領域は、フレキシブル膜キャリアを後で融剤および
はんだボール材料で処理するのに充分な平面状にする。
はんだ材料のない領域はたとえば、材料中にエッチング
で作られる単なるスリットにでもよく、幅は約３．２ｍ
ｍ（１／８インチ）で十分であり、約２．２５ｍｍ
（０．１インチ）未満とすべきである。本発明のより好
ましい様態においては、後で隣接して配置される集積回
路チップの間の実質的に全ての領域にはんだマスク材料
がない。
【００１７】フレキシブル膜キャリアの第２の主表面上
のはんだマスク材料６は、後で付着させるはんだがはん
だボール９形成時にリフロー温度で、回路線７（図５）
をウィックアップするのを防ぐ。さらに、はんだマスク
材料６ははんだ結合の強化を助ける。希望するならば、
フレキシブル膜キャリアの第２の主表面上にもはんだマ
スク材料のない領域が存在してもよい。
のはんだマスク材料６は、後で付着させるはんだがはん
だボール９形成時にリフロー温度で、回路線７（図５）
をウィックアップするのを防ぐ。さらに、はんだマスク
材料６ははんだ結合の強化を助ける。希望するならば、
フレキシブル膜キャリアの第２の主表面上にもはんだマ
スク材料のない領域が存在してもよい。
【００１８】はんだマスク材料は、永久はんだマスクを
もたらすものでなければならず、感光性アクリレートま
たはメタクリレート型のはんだマスク材料、およびエポ
キシ・ベースのはんだ材料がそれに含まれる。はんだマ
スク材料は液状またはドライ・フィルムでよい。液状の
場合、キャリア状上スプレーまたはスクリーン塗布する
ことができる。適当なはんだマスク材料の例は、デュポ
ン社から市販のＶａｃｒｅｌ ８１２０である。Ｖａｃ
ｒｅｌ ８１２０は厚み約０．０５ｍｍ（２ミル）の光
結像可能なドライ・フィルムで、ポリオールアクリレー
ト・モノマー、ベンゾフェノン、４−ジメチルアミノ安
息香酸エチル、Ｎ−メチル−２−ピロリドン、および塩
化メチレンからのアクリレート系システムである。他の
市販のはんだマスクには、Ｌａｍｉｎａｒ Ｌ−８４０
４としても知られるＡＳＭ ＤＦ、ＰＳＲ−４０００、
ＡＳＭ ＵＶ硬化エポキシ、Ｇｒａｃｅ ＣＭ ２００
１（３３０２バージョン）、およびＨｙｓｏｌ ＳＲ８
２００がある。ＡＳＭ ＤＦは厚さ約０．０５ｍｍ（２
ミル）の光結像可能なエポキシ系ドライ・フィルムであ
る。これはエポキシ樹脂、プロピレングリコールメチル
エーテルアセテート、フィラー、および有機アンチモン
塩を含む。ＰＳＲ−４０００は、ジエチレングリコール
モノエチルアセテートを含むエポキシ系システムからの
液状の光結像可能なはんだである。Ｇｒａｃｅ ＣＭ
２００１（３２０２バージョン）は、エポキシ樹脂、エ
チレングリコールモノブチルエーテルアセテート、アク
リレート化オリゴマー、光開始剤、および硬化剤を含む
液状アクリル酸エステル系である。Ｈｙｓｏｌ ＳＲ８
２００は、エポキシ樹脂と、エチレングリコールモノブ
チルエーテルアセテートからの光結像可能なフラット・
マットはんだマスクである。ＡＳＭ ＵＶ硬化エポキシ
は、ＡＳＭ ＤＦに似ているが、希釈剤をより多く含み
液状である。
もたらすものでなければならず、感光性アクリレートま
たはメタクリレート型のはんだマスク材料、およびエポ
キシ・ベースのはんだ材料がそれに含まれる。はんだマ
スク材料は液状またはドライ・フィルムでよい。液状の
場合、キャリア状上スプレーまたはスクリーン塗布する
ことができる。適当なはんだマスク材料の例は、デュポ
ン社から市販のＶａｃｒｅｌ ８１２０である。Ｖａｃ
ｒｅｌ ８１２０は厚み約０．０５ｍｍ（２ミル）の光
結像可能なドライ・フィルムで、ポリオールアクリレー
ト・モノマー、ベンゾフェノン、４−ジメチルアミノ安
息香酸エチル、Ｎ−メチル−２−ピロリドン、および塩
化メチレンからのアクリレート系システムである。他の
市販のはんだマスクには、Ｌａｍｉｎａｒ Ｌ−８４０
４としても知られるＡＳＭ ＤＦ、ＰＳＲ−４０００、
ＡＳＭ ＵＶ硬化エポキシ、Ｇｒａｃｅ ＣＭ ２００
１（３３０２バージョン）、およびＨｙｓｏｌ ＳＲ８
２００がある。ＡＳＭ ＤＦは厚さ約０．０５ｍｍ（２
ミル）の光結像可能なエポキシ系ドライ・フィルムであ
る。これはエポキシ樹脂、プロピレングリコールメチル
エーテルアセテート、フィラー、および有機アンチモン
塩を含む。ＰＳＲ−４０００は、ジエチレングリコール
モノエチルアセテートを含むエポキシ系システムからの
液状の光結像可能なはんだである。Ｇｒａｃｅ ＣＭ
２００１（３２０２バージョン）は、エポキシ樹脂、エ
チレングリコールモノブチルエーテルアセテート、アク
リレート化オリゴマー、光開始剤、および硬化剤を含む
液状アクリル酸エステル系である。Ｈｙｓｏｌ ＳＲ８
２００は、エポキシ樹脂と、エチレングリコールモノブ
チルエーテルアセテートからの光結像可能なフラット・
マットはんだマスクである。ＡＳＭ ＵＶ硬化エポキシ
は、ＡＳＭ ＤＦに似ているが、希釈剤をより多く含み
液状である。
【００１９】電子パッケージに加わる応力が、特に加工
中に最小になるように、はんだマスク材料とフレキシブ
ル膜キャリアの熱膨張係数はできるだけ近いことが望ま
しい。さらに、はんだマスク組成物は周知であり、詳細
に説明する必要はない。同業者なら、本出願を知りさえ
すれば、容易に適当なはんだマスク組成物を容易に選ぶ
ことができる。
中に最小になるように、はんだマスク材料とフレキシブ
ル膜キャリアの熱膨張係数はできるだけ近いことが望ま
しい。さらに、はんだマスク組成物は周知であり、詳細
に説明する必要はない。同業者なら、本出願を知りさえ
すれば、容易に適当なはんだマスク組成物を容易に選ぶ
ことができる。
【００２０】はんだマスク材料は通常、フレキシブル膜
キャリアの両主表面上に積層またはブランケット被覆さ
れる。たとえば、Ｖａｃｒｅｌを積層するときは、通常
真空下約９０℃の温度で約６０〜９０秒間行う。次に第
１の主表面上のはんだマスク材料５を光現像する。具体
的には、マスクを位置合せし、次にはんだマスク材料を
紫外光、Ｘ線、電子線などの化学線、典型的な例では平
行紫外光に約１５０ミリジュールのエネルギーで、約４
０℃で露光する。次にこれを１％炭酸ナトリウム水溶液
などの溶剤中で現像する。炭酸ナトリウムは約５０ｐｓ
ｉの噴射圧力で、流速１７１ｍ／ｍｉｎ．で添加するこ
とができる。残ったマスク材料は約１５０℃などの温度
で約１時間ポストベークし、約２．５ジュールの紫外線
などで最終硬化を行う。ポジティブ・フォトレジストの
場合、露光された部分は現像で除去され、はんだパッド
があった部分が残り、後で取り付けられる隣接した個々
のモジュール間にはんだマスク材料のない領域を提供す
る。
キャリアの両主表面上に積層またはブランケット被覆さ
れる。たとえば、Ｖａｃｒｅｌを積層するときは、通常
真空下約９０℃の温度で約６０〜９０秒間行う。次に第
１の主表面上のはんだマスク材料５を光現像する。具体
的には、マスクを位置合せし、次にはんだマスク材料を
紫外光、Ｘ線、電子線などの化学線、典型的な例では平
行紫外光に約１５０ミリジュールのエネルギーで、約４
０℃で露光する。次にこれを１％炭酸ナトリウム水溶液
などの溶剤中で現像する。炭酸ナトリウムは約５０ｐｓ
ｉの噴射圧力で、流速１７１ｍ／ｍｉｎ．で添加するこ
とができる。残ったマスク材料は約１５０℃などの温度
で約１時間ポストベークし、約２．５ジュールの紫外線
などで最終硬化を行う。ポジティブ・フォトレジストの
場合、露光された部分は現像で除去され、はんだパッド
があった部分が残り、後で取り付けられる隣接した個々
のモジュール間にはんだマスク材料のない領域を提供す
る。
【００２１】次に、はんだボール９を有する個々のモジ
ュール２を、フレキシブル膜キャリアの第１の主表面上
の対応するはんだパッド８に対合させる。はんだボール
は、６３Ｓｎ３７Ｐｂ、６０Ｓｎ４０Ｐｂなどのはんだ
共融混合物のような比較的低融点のはんだ、または参照
により本明細書に合体する米国特許５５５３７６９号に
開示された低融点はんだ材料であることが好ましい。典
型的な例は、融点約４３〜５４℃（１１０〜１２０°
Ｆ）で、Ｂｉ約４４．５〜４４．７％、Ｐｂ約２２．５
〜２２．７％、Ｓｎ約８．０〜８．３％、Ｃｄ約５．０
〜５．３％、およびＩｎ約１７．５〜１８．１％を含む
ものである。はんだボールはリフロー工程を容易にする
ために比較的低融点の材料で作られる。
ュール２を、フレキシブル膜キャリアの第１の主表面上
の対応するはんだパッド８に対合させる。はんだボール
は、６３Ｓｎ３７Ｐｂ、６０Ｓｎ４０Ｐｂなどのはんだ
共融混合物のような比較的低融点のはんだ、または参照
により本明細書に合体する米国特許５５５３７６９号に
開示された低融点はんだ材料であることが好ましい。典
型的な例は、融点約４３〜５４℃（１１０〜１２０°
Ｆ）で、Ｂｉ約４４．５〜４４．７％、Ｐｂ約２２．５
〜２２．７％、Ｓｎ約８．０〜８．３％、Ｃｄ約５．０
〜５．３％、およびＩｎ約１７．５〜１８．１％を含む
ものである。はんだボールはリフロー工程を容易にする
ために比較的低融点の材料で作られる。
【００２２】モジュールが適切に位置合せされた後に、
アセンブリをはんだリフロー工程にかけ、約２００〜約
２３０℃、通常は約２２０℃で約３分間加熱してはんだ
ボールをリフローさせ、フレキシブル膜キャリア上のは
んだパッドと相互接続させる。
アセンブリをはんだリフロー工程にかけ、約２００〜約
２３０℃、通常は約２２０℃で約３分間加熱してはんだ
ボールをリフローさせ、フレキシブル膜キャリア上のは
んだパッドと相互接続させる。
【００２３】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００２４】（１）両主表面上に電子回路を有し、第１
の主表面上に複数のはんだ相互接続パッドを有するフレ
キシブル膜キャリアと、前記第１の主表面上に後で取り
付けられる隣接した個々のモジュールの間にはんだマス
クのない領域が存在するという条件で、前記フレキシブ
ル膜キャリアの両主表面上に配置されたはんだマスク層
と、前記フレキシブル膜キャリアの前記第１の主表面上
に配置され、前記第１主表面上のはんだ相互接続パッド
に対合するはんだボールによって前記フレキシブル膜キ
ャリアに取り付けられた複数のモジュールとを含む電子
パッケージ。 （２）前記フレキシブル膜キャリアがポリイミドであ
る、上記（１）の電子パッケージ。 （３）両主表面上の前記はんだマスク層が同じ材料であ
る、上記（１）の電子パッケージ。 （４）前記はんだマスク層が永久はんだマスク材料であ
る、上記（１）の電子パッケージ。 （５）前記はんだマスク材料がエポキシ、アクリレー
ト、またはメタクリレートをベースとする材料である、
上記（１）の電子パッケージ。 （６）前記フレキシブル膜キャリアの前記第１の主表面
上の前記はんだマスクが、少なくとも３．２ｍｍ（１／
８インチ）幅のスリットを有する、上記（１）の電子パ
ッケージ。 （７）隣接する個々のモジュールの間の実質的に全ての
領域に前記はんだマスクがない、上記（１）の電子パッ
ケージ。 （８）はんだボールが共融スズ／鉛混合物である、上記
（１）の電子パッケージ。 （９）前記第二の主表面上に、モジュール間にはんだマ
スクのない領域が存在する、上記（１）の電子パッケー
ジ。 （１０）ａ．両主表面上に電子回路を有し、第１の主表
面上に複数のはんだ相互接続パッドを有するフレキシブ
ル膜キャリアを準備するステップと、 ｂ．前記第１の主表面上に後で取り付けられる隣接する
個々のモジュールの間に前記はんだマスクのない領域が
存在するように、前記フレキシブル膜キャリアの両主表
面上にはんだマスク層を設けるステップと、 ｃ．はんだボールを有する複数のモジュールを、前記フ
レキシブル膜キャリア上の前記第１の主表面上の対応す
るはんだ相互接続パッドと位置合せするステップと、 ｄ．前記はんだボールを加熱によりリフローさせ、それ
によって前記モジュールを前記フレキシブル膜キャリア
に取り付けて電子パッケージを提供するステップとを含
む電子パッケージの製造方法。 （１１）前記はんだマスク層がフレキシブル膜キャリア
に積層され、前記フレキシブル膜キャリアの前記第１の
主表面上の前記はんだマスク材料が、前記はんだマスク
のない領域を提供するために光処理される、上記（１
０）の方法。 （１２）前記はんだマスク材料が前記フレキシブル膜キ
ャリア上の両主表面上にブランケット被覆され、前記フ
レキシブル膜キャリアの前記第１の主表面上の前記はん
だマスク材料が、はんだマスク材料のない領域を提供す
るために光処理される、上記（１０）の方法。 （１３）リフロー技術が約２００〜２３０℃の温度で実
施される、上記（１０）の方法。 （１４）前記はんだマスク材料が永久はんだマスク材料
である、上記（１０）の方法。 （１５）前記はんだマスク材料がエポキシ、アクリレー
ト、またはメタクリレート系の材料である、上記（１
０）の方法。 （１６）前記はんだボールが低融点スズ／鉛共融材料で
ある、上記（１０）の方法。 （１７）さらに、複数のモジュールを取り付ける前に、
前記はんだ相互接続パッド上にはんだ融剤材料を供給す
るステップを含む、上記（１０）の方法。 （１８）前記はんだ融剤材料がロジン系の材料である、
上記（１０）の方法。 （１９）さらに、個々のモジュールの間の前記第２の主
表面上に前記はんだマスクのない領域を提供するステッ
プを含む、上記（１０）の方法。
の主表面上に複数のはんだ相互接続パッドを有するフレ
キシブル膜キャリアと、前記第１の主表面上に後で取り
付けられる隣接した個々のモジュールの間にはんだマス
クのない領域が存在するという条件で、前記フレキシブ
ル膜キャリアの両主表面上に配置されたはんだマスク層
と、前記フレキシブル膜キャリアの前記第１の主表面上
に配置され、前記第１主表面上のはんだ相互接続パッド
に対合するはんだボールによって前記フレキシブル膜キ
ャリアに取り付けられた複数のモジュールとを含む電子
パッケージ。 （２）前記フレキシブル膜キャリアがポリイミドであ
る、上記（１）の電子パッケージ。 （３）両主表面上の前記はんだマスク層が同じ材料であ
る、上記（１）の電子パッケージ。 （４）前記はんだマスク層が永久はんだマスク材料であ
る、上記（１）の電子パッケージ。 （５）前記はんだマスク材料がエポキシ、アクリレー
ト、またはメタクリレートをベースとする材料である、
上記（１）の電子パッケージ。 （６）前記フレキシブル膜キャリアの前記第１の主表面
上の前記はんだマスクが、少なくとも３．２ｍｍ（１／
８インチ）幅のスリットを有する、上記（１）の電子パ
ッケージ。 （７）隣接する個々のモジュールの間の実質的に全ての
領域に前記はんだマスクがない、上記（１）の電子パッ
ケージ。 （８）はんだボールが共融スズ／鉛混合物である、上記
（１）の電子パッケージ。 （９）前記第二の主表面上に、モジュール間にはんだマ
スクのない領域が存在する、上記（１）の電子パッケー
ジ。 （１０）ａ．両主表面上に電子回路を有し、第１の主表
面上に複数のはんだ相互接続パッドを有するフレキシブ
ル膜キャリアを準備するステップと、 ｂ．前記第１の主表面上に後で取り付けられる隣接する
個々のモジュールの間に前記はんだマスクのない領域が
存在するように、前記フレキシブル膜キャリアの両主表
面上にはんだマスク層を設けるステップと、 ｃ．はんだボールを有する複数のモジュールを、前記フ
レキシブル膜キャリア上の前記第１の主表面上の対応す
るはんだ相互接続パッドと位置合せするステップと、 ｄ．前記はんだボールを加熱によりリフローさせ、それ
によって前記モジュールを前記フレキシブル膜キャリア
に取り付けて電子パッケージを提供するステップとを含
む電子パッケージの製造方法。 （１１）前記はんだマスク層がフレキシブル膜キャリア
に積層され、前記フレキシブル膜キャリアの前記第１の
主表面上の前記はんだマスク材料が、前記はんだマスク
のない領域を提供するために光処理される、上記（１
０）の方法。 （１２）前記はんだマスク材料が前記フレキシブル膜キ
ャリア上の両主表面上にブランケット被覆され、前記フ
レキシブル膜キャリアの前記第１の主表面上の前記はん
だマスク材料が、はんだマスク材料のない領域を提供す
るために光処理される、上記（１０）の方法。 （１３）リフロー技術が約２００〜２３０℃の温度で実
施される、上記（１０）の方法。 （１４）前記はんだマスク材料が永久はんだマスク材料
である、上記（１０）の方法。 （１５）前記はんだマスク材料がエポキシ、アクリレー
ト、またはメタクリレート系の材料である、上記（１
０）の方法。 （１６）前記はんだボールが低融点スズ／鉛共融材料で
ある、上記（１０）の方法。 （１７）さらに、複数のモジュールを取り付ける前に、
前記はんだ相互接続パッド上にはんだ融剤材料を供給す
るステップを含む、上記（１０）の方法。 （１８）前記はんだ融剤材料がロジン系の材料である、
上記（１０）の方法。 （１９）さらに、個々のモジュールの間の前記第２の主
表面上に前記はんだマスクのない領域を提供するステッ
プを含む、上記（１０）の方法。
【図１】本発明による、その上にモジュールを有するフ
レキシブル膜キャリアの概略底面図である。
レキシブル膜キャリアの概略底面図である。
【図２】本発明による、その上にモジュールを有するフ
レキシブル膜キャリアの概略上面図である。
レキシブル膜キャリアの概略上面図である。
【図３】本発明の電子パッケージに用いられるモジュー
ルの横断面図である。
ルの横断面図である。
【図４】図３の横断面図の上面図である。
【図５】図３の横断面図の底面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート・ニコラス・アイヴズ アメリカ合衆国13780 ニューヨーク州 ギルフォード メイン・ストリート ボ ックス129 (72)発明者 マーク・ヴィンセント・ピアソン アメリカ合衆国13901 ニューヨーク州 ビンガムトン ホスピタル・ヒル・ロー ド 65 (72)発明者 テリー・アラン・タル アメリカ合衆国13862 ニューヨーク州 ホイットニー・ポイント エヌッワイ・ ルート206 3005 (56)参考文献 特開 昭51−46874（ＪＰ，Ａ) 特開 平７−263846（ＪＰ，Ａ) 特開 平９−17794（ＪＰ，Ａ) 特開 平８−111578（ＪＰ，Ａ) 特開 昭61−228701（ＪＰ，Ａ) 特開 昭52−147773（ＪＰ，Ａ) 実開 平５−8981（ＪＰ，Ｕ) 実開 昭52−2154（ＪＰ，Ｕ) 特表 平８−501663（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/34 H01L 21/60 H01L 23/12 H05K 3/28 H05K 1/18
Claims (19)
- 【請求項１】両主表面上に電子回路を有し第１の主表面
上に複数のはんだ相互接続パッドを有するフレキシブル
膜キャリアと、前記第１の主表面上のはんだ相互接続パ
ッドに対向するはんだボールによって前記フレキシブル
膜キャリアに取り付けられた複数のモジュールとを含む
電子パッケージであって、前記第１の主表面上に取り付
けられる隣接した個々のモジュールの間にはんだマスク
のない領域が存在するように、前記フレキシブル膜キャ
リアの両主表面上にはんだマスク層を配置してなる電子
パッケージ。 - 【請求項２】前記フレキシブル膜キャリアがポリイミド
である、請求項１の電子パッケージ。 - 【請求項３】両主表面上の前記はんだマスク層が同じ材
料である、請求項１の電子パッケージ。 - 【請求項４】前記はんだマスク層が永久はんだマスク材
料である、請求項１の電子パッケージ。 - 【請求項５】前記はんだマスク材料がエポキシ、アクリ
レート、またはメタクリレートをベースとする材料であ
る、請求項１の電子パッケージ。 - 【請求項６】前記フレキシブル膜キャリアの前記第１の
主表面上の前記はんだマスクが、少なくとも３．２ｍｍ
（１／８インチ）幅のスリットを有する、請求項１の電
子パッケージ。 - 【請求項７】隣接する個々のモジュールの間の実質的に
全ての領域に前記はんだマスクがない、請求項１の電子
パッケージ。 - 【請求項８】はんだボールが共融スズ／鉛混合物であ
る、請求項１の電子パッケージ。 - 【請求項９】前記第二の主表面上に、モジュール間には
んだマスクのない領域が存在する、請求項１の電子パッ
ケージ。 - 【請求項１０】ａ．両主表面上に電子回路を有し、第１
の主表面上に複数のはんだ相互接続パッドを有するフレ
キシブル膜キャリアを準備するステップと、 ｂ．前記第１の主表面上に後で取り付けられる隣接する
個々のモジュールの間に前記はんだマスクのない領域が
存在するように、前記フレキシブル膜キャリアの両主表
面上にはんだマスク層を設けるステップと、 ｃ．はんだボールを有する複数のモジュールを、前記フ
レキシブル膜キャリア上の前記第１の主表面上の対応す
るはんだ相互接続パッドと位置合せするステップと、 ｄ．前記はんだボールを加熱によりリフローさせ、それ
によって前記モジュールを前記フレキシブル膜キャリア
に取り付けて電子パッケージを提供するステップとを含
む電子パッケージの製造方法。 - 【請求項１１】前記はんだマスク層がフレキシブル膜キ
ャリアに積層され、前記フレキシブル膜キャリアの前記
第１の主表面上の前記はんだマスク材料が、前記はんだ
マスクのない領域を提供するために光処理される、請求
項１０の方法。 - 【請求項１２】前記はんだマスク材料が前記フレキシブ
ル膜キャリア上の両主表面上にブランケット被覆され、
前記フレキシブル膜キャリアの前記第１の主表面上の前
記はんだマスク材料が、はんだマスク材料のない領域を
提供するために光処理される、請求項１０の方法。 - 【請求項１３】リフロー技術が約２００〜２３０℃の温
度で実施される、請求項１０の方法。 - 【請求項１４】前記はんだマスク材料が永久はんだマス
ク材料である、請求項１０の方法。 - 【請求項１５】前記はんだマスク材料がエポキシ、アク
リレート、またはメタクリレート系の材料である、請求
項１０の方法。 - 【請求項１６】前記はんだボールが低融点スズ／鉛共融
材料である、請求項１０の方法。 - 【請求項１７】さらに、複数のモジュールを取り付ける
前に、前記はんだ相互接続パッド上にはんだ融剤材料を
供給するステップを含む、請求項１０の方法。 - 【請求項１８】前記はんだ融剤材料がロジン系の材料で
ある、請求項１０の方法。 - 【請求項１９】さらに、個々のモジュールの間の前記第
２の主表面上に前記はんだマスクのない領域を提供する
ステップを含む、請求項１０の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/828205 | 1997-03-21 | ||
| US08/828,205 US5818697A (en) | 1997-03-21 | 1997-03-21 | Flexible thin film ball grid array containing solder mask |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10270835A JPH10270835A (ja) | 1998-10-09 |
| JP3224772B2 true JP3224772B2 (ja) | 2001-11-05 |
Family
ID=25251162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06967198A Expired - Fee Related JP3224772B2 (ja) | 1997-03-21 | 1998-03-19 | はんだマスクを含むフレキシブル薄膜ボール・グリッド・アレイ |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US5818697A (ja) |
| JP (1) | JP3224772B2 (ja) |
| KR (1) | KR100303408B1 (ja) |
| CN (1) | CN1100474C (ja) |
| MY (1) | MY118146A (ja) |
| SG (1) | SG60206A1 (ja) |
| TW (1) | TW336340B (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6246548B1 (en) | 1997-03-24 | 2001-06-12 | Maxtor Corporation | Mechanically formed standoffs in a circuit interconnect |
| US5962151A (en) * | 1997-12-05 | 1999-10-05 | Delco Electronics Corp. | Method for controlling solderability of a conductor and conductor formed thereby |
| US6329605B1 (en) | 1998-03-26 | 2001-12-11 | Tessera, Inc. | Components with conductive solder mask layers |
| JP2000022039A (ja) * | 1998-07-06 | 2000-01-21 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US6194667B1 (en) * | 1998-08-19 | 2001-02-27 | International Business Machines Corporation | Receptor pad structure for chip carriers |
| US6122187A (en) | 1998-11-23 | 2000-09-19 | Micron Technology, Inc. | Stacked integrated circuits |
| US6861345B2 (en) * | 1999-08-27 | 2005-03-01 | Micron Technology, Inc. | Method of disposing conductive bumps onto a semiconductor device |
| US6274474B1 (en) * | 1999-10-25 | 2001-08-14 | International Business Machines Corporation | Method of forming BGA interconnections having mixed solder profiles |
| US6448106B1 (en) * | 1999-11-09 | 2002-09-10 | Fujitsu Limited | Modules with pins and methods for making modules with pins |
| JP2001210919A (ja) * | 1999-11-17 | 2001-08-03 | Sharp Corp | フレキシブル配線板およびそれを用いた電子機器 |
| US6413102B2 (en) | 1999-12-22 | 2002-07-02 | Micron Technology, Inc. | Center bond flip chip semiconductor carrier and a method of making and using it |
| US6573610B1 (en) * | 2000-06-02 | 2003-06-03 | Siliconware Precision Industries Co., Ltd. | Substrate of semiconductor package for flip chip package |
| US6828517B2 (en) * | 2001-05-16 | 2004-12-07 | Bourns, Inc. | Position encoder |
| CN1315187C (zh) * | 2001-06-13 | 2007-05-09 | 先进封装解决方案私人有限公司 | 形成晶片级别芯片规模封装的方法及由此形成的封装 |
| US6573461B2 (en) * | 2001-09-20 | 2003-06-03 | Dpac Technologies Corp | Retaining ring interconnect used for 3-D stacking |
| US6693384B1 (en) * | 2002-02-01 | 2004-02-17 | Alien Technology Corporation | Interconnect structure for electronic devices |
| US6599768B1 (en) * | 2002-08-20 | 2003-07-29 | United Epitaxy Co., Ltd. | Surface mounting method for high power light emitting diode |
| TWI257136B (en) * | 2005-03-16 | 2006-06-21 | Advanced Semiconductor Eng | Method for manufacturing a bump of wafer level package |
| US20090065936A1 (en) * | 2005-03-16 | 2009-03-12 | Jenny Wai Lian Ong | Substrate, electronic component, electronic configuration and methods of producing the same |
| US8533936B1 (en) * | 2011-01-26 | 2013-09-17 | Western Digital (Fremont), Llc | Systems and methods for pre-heating adjacent bond pads for soldering |
| CN104384647B (zh) * | 2014-10-10 | 2016-06-29 | 中国电子科技集团公司第四十一研究所 | 用于超小肖特基二极管与石英基片薄膜电路吻合焊接方法 |
| US10085338B2 (en) | 2015-09-24 | 2018-09-25 | Seagate Technology Llc | Printed circuit board with flux reservoir |
| KR102458034B1 (ko) | 2015-10-16 | 2022-10-25 | 삼성전자주식회사 | 반도체 패키지, 반도체 패키지의 제조방법, 및 반도체 모듈 |
| US20170179069A1 (en) * | 2015-12-18 | 2017-06-22 | Jonathon R. Carstens | Ball grid array solder attachment |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4480288A (en) * | 1982-12-27 | 1984-10-30 | International Business Machines Corporation | Multi-layer flexible film module |
| US4720324A (en) * | 1985-10-03 | 1988-01-19 | Hayward John S | Process for manufacturing printed circuit boards |
| US4615781A (en) * | 1985-10-23 | 1986-10-07 | Gte Products Corporation | Mask assembly having mask stress relieving feature |
| US5201451A (en) * | 1987-03-11 | 1993-04-13 | International Business Machines Corp. | Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate |
| US5252846A (en) * | 1987-03-13 | 1993-10-12 | Kabushiki Kaisha Toshiba | Semiconductor memory device with an improved erroneous write characteristic and erasure characteristic |
| US4965700A (en) * | 1988-05-26 | 1990-10-23 | International Business Machines Corporation | Thin film package for mixed bonding of chips |
| KR920006736B1 (ko) * | 1989-11-08 | 1992-08-17 | 삼성전자 주식회사 | 반도체장치 및 그 제조방법 |
| US5121299A (en) * | 1989-12-29 | 1992-06-09 | International Business Machines Corporation | Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein |
| US5003429A (en) * | 1990-07-09 | 1991-03-26 | International Business Machines Corporation | Electronic assembly with enhanced heat sinking |
| US5057969A (en) * | 1990-09-07 | 1991-10-15 | International Business Machines Corporation | Thin film electronic device |
| US5103293A (en) * | 1990-12-07 | 1992-04-07 | International Business Machines Corporation | Electronic circuit packages with tear resistant organic cores |
| US5203075A (en) * | 1991-08-12 | 1993-04-20 | Inernational Business Machines | Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders |
| US5368884A (en) * | 1991-11-06 | 1994-11-29 | Nippon Paint Co., Ltd. | Method of forming solder mask |
| US5263245A (en) * | 1992-01-27 | 1993-11-23 | International Business Machines Corporation | Method of making an electronic package with enhanced heat sinking |
| US5286991A (en) * | 1992-08-26 | 1994-02-15 | Pioneer Semiconductor Corporation | Capacitor for a BiCMOS device |
| JPH07297560A (ja) * | 1994-04-28 | 1995-11-10 | Hitachi Ltd | 多層プリント配線基板およびその実装構造体 |
| US5629835A (en) * | 1994-07-19 | 1997-05-13 | Olin Corporation | Metal ball grid array package with improved thermal conductivity |
| JPH08192482A (ja) * | 1995-01-13 | 1996-07-30 | Fuji Kiko Denshi Kk | 異種材料積層板およびその製造方法 |
| US5593083A (en) * | 1995-02-14 | 1997-01-14 | International Business Machines Corporation | Castellated nozzle and method of use therof |
| US5585162A (en) * | 1995-06-16 | 1996-12-17 | Minnesota Mining And Manufacturing Company | Ground plane routing |
| US5863812A (en) * | 1996-09-19 | 1999-01-26 | Vlsi Technology, Inc. | Process for manufacturing a multi layer bumped semiconductor device |
| US5956605A (en) * | 1996-09-20 | 1999-09-21 | Micron Technology, Inc. | Use of nitrides for flip-chip encapsulation |
| US5981314A (en) * | 1996-10-31 | 1999-11-09 | Amkor Technology, Inc. | Near chip size integrated circuit package |
| US5938856A (en) * | 1997-06-13 | 1999-08-17 | International Business Machines Corporation | Process of removing flux residue from microelectronic components |
-
1997
- 1997-03-21 US US08/828,205 patent/US5818697A/en not_active Expired - Lifetime
- 1997-09-26 TW TW086114060A patent/TW336340B/zh active
- 1997-12-02 KR KR1019970065340A patent/KR100303408B1/ko not_active IP Right Cessation
-
1998
- 1998-02-20 CN CN98105317A patent/CN1100474C/zh not_active Expired - Fee Related
- 1998-02-23 MY MYPI98000773A patent/MY118146A/en unknown
- 1998-02-26 SG SG1998000429A patent/SG60206A1/en unknown
- 1998-03-19 JP JP06967198A patent/JP3224772B2/ja not_active Expired - Fee Related
- 1998-07-10 US US09/113,573 patent/US6187610B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100303408B1 (ko) | 2002-04-27 |
| CN1100474C (zh) | 2003-01-29 |
| TW336340B (en) | 1998-07-11 |
| US5818697A (en) | 1998-10-06 |
| JPH10270835A (ja) | 1998-10-09 |
| MY118146A (en) | 2004-09-30 |
| SG60206A1 (en) | 1999-02-22 |
| KR19980079504A (ko) | 1998-11-25 |
| CN1195263A (zh) | 1998-10-07 |
| US6187610B1 (en) | 2001-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3224772B2 (ja) | はんだマスクを含むフレキシブル薄膜ボール・グリッド・アレイ | |
| TW457602B (en) | Flip chip metallization | |
| US7198989B2 (en) | Method of producing a COF flexible printed wiring board | |
| EP0939436B1 (en) | Manufacture of flip-chip devices | |
| JP2002093853A (ja) | プリント配線板およびフリップチップ実装方法 | |
| JPH0677618A (ja) | 電子パッケージおよびその作成方法 | |
| JP2003068804A (ja) | 電子部品実装用基板 | |
| JP2854782B2 (ja) | 電子部品の固定方法、回路基板の製造方法及び回路基板 | |
| JP3178417B2 (ja) | 半導体キャリアおよびその製造方法 | |
| JPH11265967A (ja) | Ｌｓｉ実装基板の構造及びその製造方法 | |
| JPH05198933A (ja) | はんだパターン転写フィルムおよびその製造方法 | |
| WO2004070826A1 (ja) | 電極間接続構造体の形成方法および電極間接続構造体 | |
| JP2004327944A (ja) | 配線基板の実装方法 | |
| JP2002208657A (ja) | 半導体装置及び半導体装置実装用基板 | |
| JPH02234447A (ja) | 半導体集積回路素子の接続方法 | |
| JP2016139754A (ja) | 半導体装置の製造方法 | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP2019169559A (ja) | 微細配線層付きコアレス基板、半導体パッケージおよび半導体装置、並びに微細配線層付きコアレス基板および半導体パッケージの製造方法 | |
| JP2004356549A (ja) | プリント配線板の製造方法およびプリント配線板 | |
| JPH0558659B2 (ja) | ||
| JP6511830B2 (ja) | 半導体装置の製造方法 | |
| JP3480005B2 (ja) | 半導体装置搭載用基板 | |
| JPH0638464B2 (ja) | 薄い可撓性基板構造体 | |
| JP3909740B2 (ja) | 電子部品実装用基板の反り低減方法 | |
| JPS60229397A (ja) | 電子部品装着方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |