JPH0558659B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、IC（集積回路）、LSI（大規模集積回
路）チツプ等の半導体素子を導電パターンが形成
されている回路配線基板上へ実装する方法に関
し、特に、配線基板における導電パターンの形成
から半導体素子の電極又はフイルムキヤリア等の
外部リード群を配線基板の対応する導電パターン
に接続するに至る一連の技術分野にて利用するこ
とができる。

従来の技術 近年、半導体素子を多数個用いた薄型、小型で
高密度実装のデバイス、機器の開発が促進されて
きている。例えば、ポケツトテレビ、携帯型のワ
ードプロセツサ及びそのメモリカード等があり、
これらは、いずれも多数個のIC、LSIを一定の面
積を有する基板上に高密度に実装しなければなら
ない。このIC、LSIの薄型、高密度実装の手段と
して、フリツプチツプ方式、フイルムキヤリア方
式等が公知である。

フリツプチツプ方式は、半導体素子電極と配線
パターンとを相互に位置合せした後、これらを半
田付けで接合するか、又は半導体素子電極側の金
属に配線パターン金属と合金を生成せしめる金属
を用い、熱もしくは超音波により共晶反応を得て
電気的接続を得るようにしたものである。

フイルムキヤリア方式は、ワイヤボンデイング
方式のワイヤの代りに、エツチングして作つた銅
箔のフインガを用いて、半導体素子の電極に接続
された外部リード端子群と配線パターンとの電気
的接続を得るようにしたものである。

さらに、異方性導電膜を用いる接続方式があ
る。これら基板の配線パターンとバンプ付チツプ
との間に異方性導電樹脂の膜を挿置し、チツプを
加圧して樹脂を加熱溶融することで、樹脂中の導
電性粒子がバンプと配線パターンとの間の電気的
接続を成すものである。

発明が解決しようとする課題 上述の接続方式において、フリツプチツプ方式
では、半導体素子及び配線パターンに高温、高圧
を加えるため、配線基板の反りやひずみなどの問
題が生じたり、ポリエステルフイルム基材と金属
箔とにより構成されているようなフレキシブルプ
リント基板では、基材が熱により変形してしまう
ため、適用することができない、又、接続部は合
金などにより固着されているため、外部からの機
械的な衝撃や震動、更には、接合部周辺の環境温
度の変化の際に素子母材と配線基板との熱膨張係
数の違いから発生する熱応力により、配線基板の
反りやひずみが発生し、これが顕著な場合には、
接続部のはく離が生じることがある。

フイルムキヤリア方式においても、半田付けな
どにより接続を行つているため、フリツプチツプ
方式の場合と同様の問題がある。又、配線パター
ン間の線間絶縁性を良好に保ちながら線間50μｍ
ピツチ以下の高密度実装は非常に困難である。

異方性導電膜による接続方式では、接続部周辺
の環境温度や湿度の変化による異方性導電膜の膨
張収縮のため、異方性導電膜の垂直方向の接続抵
抗値が均一とならない。また、導電体を樹脂中に
分散させているため、線間50μｍピツチ以下の微
小ピツチ実装では、横方向の絶縁性を確保するこ
とは困難である。

又、基板の配線パターンは、通常、Cu、Al、
ITO（インジウム・スズ酸化物）などを母体とし
ており、劣化しやすいCu、Alなどは絶縁樹脂に
よる保護膜が必要であり、特に、半導体素子電極
又はリード群との配線パターンの接続部は更に
Auメツキ、Snメツキ又は半田メツキ等の処理を
施す必要がある。

本発明は上記事情にかんがみてなされたもの
で、配線パターンの母材に関しメツキ処理など劣
化に対して特別な考慮を必要とせず、かつ半導体
素子電極又はリード群と配線パターンとの接続を
十分な導電性を確保しながら微小線間ピツチをも
つて行うことができる高密度実装方法を提供する
ことを目的とする。

課題を解決するための手段 本発明によれば、半導体素子の電極又は外部リ
ード端子群と相対する配線基板上の配線パターン
を、導電性を有するレジスト材料にて形成し、前
記電極又は外部リード端子群及び配線パターン
を、相互に位置合せした後、前記レジスト材料を
介して、加圧及び加熱することで相互の電気的接
続を行うようにした半導体素子の実装方法が提供
される。

作 用 本発明方法では、配線パターンを形成した後に
配線パターン上に正確に残つているレジスト材料
は除去されることなく配線パターンの保護膜とし
て機能すると共に半導体素子と配線パターンとの
接続部では導電性接合剤として機能している。

実施例 以下、添付図面に例示した本発明の好適な実施
例を参照して、本発明による半導体素子の実装方
法を詳述する。

第１図ａには、配線基板１の片面に配線パター
ン母材２が付着されており、その上に配線パター
ン形成材料である導電性レジスト材３が塗布され
ている状態が示されている。配線板基材１として
は、リジツド板ではガラスエポキシ、紙−フエノ
ール、ガラス、酸化アルミナ系セラミツクなど、
フレキシブル板ではポリエステルフイルム、ポリ
イミドフイルムなどとすることができる。配線パ
ターン母材２としては、Al、Cuなどが使用され
る。導電性レジスト材３は変性アクリレート系、
フエノールノボラツク系、又はエポキシ系などの
樹脂を基材とし、これにそれぞれ対応する光硬化
開始剤、Ag、Niなどの導電性を有する無機又は
有機の物質、そして熱可塑性樹脂又はロジンなど
の熱接着性材料を含んだものとすることができ
る。更に、熱硬化性触媒を添加して実装後におけ
るレジスト材の耐湿性、耐熱性などの特性を向上
させることができる。又、このレジスト材３の塗
布はスピンコート又はロールコートなど適当な手
段を用いて行われるが、その際のレジスト材３の
粘度を反応性希釈剤又は有機溶剤にて調整するこ
ともできる。

その後、通常のウエツト又はドライエツチング
工程を経て、第１図ｂに示すような配線パターン
４が形成される。例えば、ウエツトエツチング工
程においては、塗布された導電性レジスト材３を
乾燥した後、配線パターンマスク越しに例えば
UV（紫外線）光による露光が行われ、所望のパ
ターン部上のレジスト材だけを硬化させる。次い
で、酢酸エチル、メチルエチルケトンなどの有機
溶剤の単品又は混合物にて未硬化部のレジスト材
を除去し、次いで配線パターン母材２の露出され
ている不要金属部分を例えば塩化第二鉄の溶液に
て除去し、そして水洗乾燥することで所望の配線
パターン４を得ることができる。この配線パター
ン４は実装しようとする半導体素子５（第１図ｃ
参照）に設けられた対応電極とほぼ同一幅、同一
ピツチで形成される。

次いで、第１図ｃのように、配線パターン４上
のレジスト材３を残したまま、いわゆるフリツプ
チツプと呼ばれている半導体素子５の電極６（又
はフイルムキヤリア等の外部リード端子群）とこ
れらに対応する配線パターン４とを相互に位置合
せする。なお、本実施例では、半導体素子５の電
極６はCr−Cu又はTi−Pdなどの多層金属膜で形
成されたものとしている。しかし、コスト的に不
利であるが、それら電極上にAu、Cu、Ni、半田
などのバンプが形成されている半導体素子を利用
することもできる。

第１図ｄは、半導体素子５及び対応の配線パタ
ーン４の位置合せの後、それらを矢印７の方向に
加圧すると共に加熱して、レジスト材３の導電性
及び熱接着性により相互の電気的接続及び接合が
得られた状態を示している。このときの加圧圧力
は10〜200Kg／cm²、加熱温度はレジスト材３の温
度が加圧治具から半導体素子５を介しての伝熱に
より又は超音波加熱により100〜200℃になるよう
に調整され、圧着時間は５秒〜５分程度である。
その後、必要に応じて半導体素子との電気的接続
を寄与していない配線パターン上のレジスト材の
更なる硬化、オーバコートなどを施してもよい。

第２図は本発明による実装方法のうち、特に半
導体素子の圧着工程に関する別な実施例を示すも
のである。この実施例において、第１図の実施例
のａ〜ｃの工程が同じなので省略してある。

第２図において、半導体素子５及び対応の配線
パターンを位置合せした後、それらを加圧及び加
熱するが、このとき、これらの間に介在するレジ
スト材３が押し出されて半導体素子５の電極６及
び配線パターン４の周辺を覆うようになるまで続
けられる。このように、半導体素子５の電極６及
び配線パターン４が包囲された状態で接合される
ので、素子電極及び配線パターン母材２が特に劣
化しやすい素材の使用が可能となる。この場合、
レジスト材塗布工程における塗布厚み及び加圧及
び加熱工程における厚着条件などを適宜調整する
ことによつて、第１図の実施例と同一の操作にて
実装を行うことができる。

発明の効果 本発明によれば以下の効果を奏することができ
る。

(1) 配線パターン形成材料として導電性を有する
レジスト材を用い、このレジスト材自身が半導
体素子の電極と配線パターンとの接合材料とし
て用いているので、パターン形成後のレジスト
材のはく離工程を削減することができる。

(2) 半導体素子の電極と配線パターンとの接合は
レジスト材の熱接着性を利用しているので、合
金を作りにくい配線パターン材料や処理をしに
くい配線パターン、例えばITO等の材料とでも
容易に電気的接続を得ることができる。

(3) 接合剤としてのレジスト材は配線パターン上
にのみ存在しかつその熱接着性を利用するのみ
であるので、異方性導電膜による接続の場合の
ようにパターンのピツチを十分にとる必要がな
く、半田付けや合金化の場合のような接続時に
発生する余剰の半田や合金による電極パツド間
又は配線パターン間の電気的短絡を発生させる
ことなく、高密度の微小ピツチパターンに対し
て適用できる。

(4) レジスト材は半田等の金属に比しヤング率の
小さな高分子材料であるため、外部からの機械
的衝撃や振動、あるいは接続部周辺の環境温度
の変化等により発生する熱応力を吸収緩和する
ことができ、従来の接続方式に比し信頼性の高
い接続体を得ることができる。

(5) 更に、実装後のデバイス特性のチエツクの段
階で、不良の半導体素子が発見された場合、半
田付け等による接続では半導体素子のはく離に
300℃以上の温度をかける必要があつたが、本
発明では例えば200℃以下の低温で行うことが
できる。

【図面の簡単な説明】

第１図ａ〜ｄは本発明による実装方法の工程を
示す図、第２図は本発明による実装方法の別の実
施例を示す図である。 １……配線板基材、２……配線パターン母材、
３……レジスト材、４……配線パターン、５……
半導体素子、６……電極。

Claims (1)

1. 【特許請求の範囲】 １ 半導体素子の電極又は外部リード端子群と相
   対する配線基板上の配線パターンを、導電性を有
   するレジスト材料にて形成し、前記電極又は外部
   リード端子群及び配線パターンを、相互に位置合
   せした後、加圧及び加熱して前記レジスト材料に
   より相互に接続したことを特徴とする半導体素子
   の実装方法。 ２ 請求項１記載の方法において、加圧及び加熱
   する工程は半導体素子の電極又は外部リード端子
   群及びこれらに対応する配線基板上の配線パター
   ンがこれらの間から押し出されたレジスト材料に
   よつて覆われるまで行うことを特徴とする半導体
   素子の実装方法。