JP3205103B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3205103B2
JP3205103B2 JP00116193A JP116193A JP3205103B2 JP 3205103 B2 JP3205103 B2 JP 3205103B2 JP 00116193 A JP00116193 A JP 00116193A JP 116193 A JP116193 A JP 116193A JP 3205103 B2 JP3205103 B2 JP 3205103B2
Authority
JP
Japan
Prior art keywords
etching
etching mask
mask
anisotropic etching
anisotropic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP00116193A
Other languages
English (en)
Other versions
JPH06204208A (ja
Inventor
秀行 中西
明 上野
秀男 永井
昭男 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP00116193A priority Critical patent/JP3205103B2/ja
Priority to US08/175,629 priority patent/US5478438A/en
Priority to DE69419186T priority patent/DE69419186T2/de
Priority to EP94100132A priority patent/EP0607808B1/en
Publication of JPH06204208A publication Critical patent/JPH06204208A/ja
Application granted granted Critical
Publication of JP3205103B2 publication Critical patent/JP3205103B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Micromachines (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、単結晶からなる半導体基板の異方性エッ
チングプロセスに関するものである。
【0002】
【従来の技術】従来より、単結晶基板の面方位により各
面のもつ活性化エネルギーが異なることを利用して、面
方位によりエッチングレートを異なるような溶液を用い
て、単結晶基板を非等方的にエッチングするいわゆる異
方性エッチングは、単結晶からなる半導体基板の製造工
程において、広く用いられている。
【0003】かかる半導体基板の異方性エッチングにつ
いて、従来のプロセスの一例を図3の工程断面図に示
す。
【0004】図3(a)に示すように、面方位が(10
0)であるベアシリコン基板1を準備し、該ベアシリコ
ンであるシリコン基板1の表面を熱酸化して、SiO2
膜2を形成する(同図(b)参照)。そして、SiO2
膜2の上に第1フォトレジスト3を塗布し(同図(c)
参照)、第1フォトレジスト3の一部に所定の開口部A
を形成するパタニングを行って(同図(d)参照)、そ
の開口部AのSiO2膜2をエッチングにより除去した
後(同図(e)参照)、第1フォトレジスト3を除去す
る(同図(f)参照)。
【0005】次に、基板全体に第1回目の異方性エッチ
ングを施し、SiO2 膜2の開口部Aのシリコン基板1
を掘り下げて、所定の段差をもって凹んだ第1異方性エ
ッチング領域4を形成する(同図(g)参照)。
【0006】その場合、シリコン基板1の異方性エッチ
ング溶液としては、エチレンジアミン・水酸化カリウム
水溶液・ピロカテコール等が知られており、これらの溶
液に溶解しないエッチングマスクとして、一般にSiO
2 膜が用いられている。
【0007】すなわち、この従来例は、まずエッチング
マスクとなる酸化膜をシリコン基板を熱酸化することに
より形成し、その熱酸化膜を通常のフォトリソグラフィ
技術でパタニングし、最後に、異方性エッチング溶液に
浸してエッチングを行うという技術である。ちなみに、
このエッチングにおいて、SiO2 パタンとして<11
0>方向を辺とする窓領域を設けた場合、(100)シ
リコン基板を用いているので(111)面(基板主面に
対して54゜の角をなす。)を4つの斜面とする四角錐
台状あるいは四角錐状の異方性エッチング領域4が得ら
れる。
【0008】
【発明が解決しようとする課題】この従来の技術の第1
の問題点は、2回以上異方性エッチング工程を繰り返す
場合に発生する。
【0009】すなわち、図5に示すように、1回目の異
方性エッチングを行った後、シリコン基板1は凹凸のあ
る表面になるため、第2フォトレジスト8を改めてスピ
ンコートにより塗布しようとすると第1異方性エッチン
グ領域4のエッジ部6において第2フォトレジスト8の
段切れが生じ易くなる。この段切れは、第2フォトレジ
スト8をスピンコートする際に遠心力を利用して塗り広
げるためにエッジ部6のフォトレジスト厚が薄くなり、
ついには段切れとなってしまうものである。
【0010】この段切れは、スピンコートの回転速度に
よりある程度回避できるが、異方性エッチング深さが数
10μmに達すると、段切れを起こさないようにするた
めには、回転数を1000rpm程度に低下させなけれ
ばならない。しかし、このように回転数を低下させる
と、エッジ部6における段切れが起こらなくなる反面、
第2フォトレジスト8を十分に塗り広げられなくなった
り、またフォトレジスト厚に大きなムラが発生し、微細
なフォトリソグラフィが行えないなどの問題があるた
め、段切れをなくすことは困難であった。
【0011】一方、第2回目の異方性エッチングは、図
6の工程断面図に示す手順で行われる。
【0012】すなわち、第1回目の異方性エッチングが
終了したシリコン基板1上の第1エッチングマスクとな
ったSiO2 膜2を除去した後(図5の(a)参照)、
改めてシリコン基板1全体を熱酸化して、SiO2 膜1
5からなる第2エッチングマスク用を形成し(同図
(b)参照)、その上に第2フォトレジスト8を塗布
し、第2の開口部Bを設けたパタニングを行う(同図
(c)参照)。しかし、この段階で、上述のような第1
異方性エッチング領域4のエッジ部6における第2フォ
トレジスト8の段切れが生じている。
【0013】そして、このエッジ部6における段切れが
あるままに2回目の異方性エッチングを行うとすると、
SiO2 膜15のパタンエッチングを行った後(同図
(d)参照)、第2フォトレジスト8を除去し(同図
(e)参照)、異方性エッチングにより開口部Bのシリ
コン基板1を掘り下げてなる第2異方性エッチング領域
10を形成する(同図(f)参照)。
【0014】その場合、同図(f)に示すように、第1
異方性エッチング領域4のエッジ部6のシリコン基板1
も同時に異方性エッチングされ、第1異方性エッチング
領域4の形状が乱れてしまうという問題があった。
【0015】すなわち、第1異方性エッチング領域4の
エッジ部6における第2フォトレジスト8の段切れがあ
るままにパタニングしたのち第2エッチングマスク7を
パタンエッチングすると、マスクとなるべきエッジ部6
のSiO2 膜自体がエッチングにより除去されてしまう
ために、つぎの異方性エッチングプロセスにおいてエッ
ジ部6が異方性エッチングされ、第1異方性エッチング
領域4の形状が乱れてしまうというものである。
【0016】さらに、上記問題点以外に第2の問題点と
して、図3に示されるような断面構造のシリコン基板を
得るために、第1異方性エッチング領域4の内部に第2
異方性エッチング領域9を形成する場合にも、上述と同
様の過程により、第1異方性エッチング領域4の形状が
乱れるという問題が生じる。
【0017】このような構造を実現する場合、図7の工
程断面図に示すように、第1回目エッチングを終了した
シリコン基板1(同図(a)参照)を熱酸化してSiO
2 膜20を形成し(同図(b)参照)、第1異方性エッ
チング領域4のエッジ6aを左端とする第2の開口部B
を有する第2フォトレジスト(図示せず)を形成し、第
2フォトレジストをフォトマスクとしてSiO2 膜20
をパタンエッチングし、第2エッチングマスクを形成す
る(同図(c)参照)。
【0018】このとき、第2フォトレジスト8にエッジ
部6における段切れがなく塗布できたとしても、エッジ
6aにおけるマスク精度が完全であれば問題無いが、通
常は幅Δdのマスクずれが発生してエッジ6aとマスク
端は完全には一致しない。そして、このような状態で2
回目の異方性エッチングを行うと、エッジ6aの近傍つ
まり上記図4(f)と同様のエッジ部6がエッチングさ
れて形状が乱れてしまう(図6(d)参照)という問題
が発生する。
【0019】その場合、マスクずれの幅Δdを仮に0.
5μmまで短縮できたとしても、例えばこのエッチング
斜面を可視光や近赤外光の反射ミラーとして用いるとき
は光の波長レベルで平坦な面が要求されるため、無視で
きない問題である。しかも、実際に大きくうねりのある
フォトレジスト膜では、マスクずれの幅Δdを0.5μ
m以下に抑制することは困難である。
【0020】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、少なくとも2回の異方性エッチング
をシリコン単結晶との半導体基板に施す工程を含む半導
体装置の製造方法として、1回目の異方性エッチングの
マスクを残して、2回目の異方性エッチングを行うため
のマスクを形成してから、2回目異方性エッチングを行
うとともに、1回目の異方性エッチングのマスクを2回
目の異方性エッチングのマスクのパタンエッチングで侵
されない材料で構成することにより、凹状の第1異方性
エッチング領域のエッジ部における形状の乱れを有効に
防止することにある。
【0021】
【課題を解決するための手段】本発明の第1の半導体装
置の製造方法は、半導体基板上に2回以上の異方性エッ
チングを行なうようにした半導体装置の製造方法であっ
て、素材となる半導体基板に対し、所定の開口部を有す
る第1エッチングマスクを用いて1回目の異方性エッチ
ングを行って、上記第1エッチングマスクの開口部に凹
状の第1異方性エッチング領域を形成する工程と、上記
第1エッチングマスクを残したままで、その上から第2
エッチングマスクを形成し、第2エッチングマスクを用
いて2回目の異方性エッチングを行う工程とを含むとと
もに、上記第1エッチングマスクは、上記第2エッチン
グマスクのパタニング用エッチング剤に対して耐性を有
する物質により構成され、上記第1エッチングマスク及
び第2エッチングマスクのうち一方は誘電体材料からな
る1層以上の膜により形成され、他方は金属材料からな
る1層以上の膜により形成されている。
【0022】上記第1エッチングマスクを基板を構成す
る半導体材料の酸化膜で形成し、第2エッチングマスク
を金属材料からなる1層以上の膜で形成することができ
る。
【0023】上記金属材料膜からなるエッチングマスク
を、2種類の相異なる金属材料で構成される2層膜とす
ることができる。
【0024】本発明の第2の半導体装置の製造方法は、
半導体基板上に2回以上の異方性エッチングを行なうよ
うにした半導体装置の製造方法であって、素材となる半
導体基板に対し、所定の開口部を有する第1エッチング
マスクを用いて1回目の異方性エッチングを行って、上
記第1エッチングマスクの開口部に凹状の第1異方性エ
ッチング領域を形成する工程と、上記第1エッチングマ
スクを残したままで、その上から第2エッチングマスク
を形成し、第2エッチングマスクを用いて2回目の異方
性エッチングを行う工程とを含むとともに、上記第1エ
ッチングマスクは、上記第2エッチングマスクのパタニ
ング用エッチング剤に対して耐性を有する物質により構
成され、上記第1エッチングマスク及び第2エッチング
マスクのうち一方は酸化シリコン膜により形成され、他
方はシリコン窒化膜又は酸化アルミニウムにより形成さ
れている。
【0025】上記金属材料で形成されるエッチングマス
クの材料を、Au、Pt、Ti、W又はそれらを主成分
として含有する材料とすることができる。
【0026】
【作用】以上の方法により、第1の半導体装置の製造方
法では、2回目の異方性エッチングを行うに際し、第1
エッチングマスクが残された状態で第2エッチングマス
クが形成されるので、凹状の第1異方性エッチング領域
のエッジ部には、第1エッチングマスクが積層された状
態となっている。一方、第2エッチングマスクを形成す
るためのフォトレジストを塗布する際に、基板回転数と
凹部の深さとの関係で第1異方性エッチング領域のエッ
ジ部にフォトレジストの段切れが生じたり、各エッチン
グマスク間のずれが生じると、その部分の第2エッチン
グマスクが開口され、2回目の異方性エッチング作用を
受ける虞れがある。
【0027】ここで、本発明では、第1異方性エッチン
グ領域のエッジ部には第1エッチングマスクが残ってお
り、この第1エッチングマスクは第2エッチングマスク
をパタニングするためのエッチング剤に対して耐性を有
するので、2回目の異方性エッチングにおいてこの部分
の半導体基板がエッチングされることなく保護される。
したがって、2回目の異方性エッチングによって第1異
方性エッチング領域の形状が乱されることなく良好に保
たれることになる。
【0028】しかも、第1エッチングマスクと第2エッ
チングマスクとは、一方が誘電体材料であり、他方が金
属材料であることにより、そのエッチング剤に対する化
学的性質が大きく異なる。したがって、第2エッチング
マスクのパタンエッチング剤として第1エッチングマス
クを侵さないものを選択することが容易となる。
【0029】第1エッチングマスクが基板を構成する半
導体材料の酸化膜からなることにより、半導体基板の熱
酸化による酸化膜が利用可能となるので、製造が容易と
なる。
【0030】金属材料を2層に組み合わせてエッチング
マスクを構成することにより、半導体基板への密着性と
エッチング剤に対する耐性とを共に確保するよう調整す
ることが可能となる。
【0031】本発明の第2の半導体装置の製造方法によ
り、酸化シリコン膜とシリコン窒化膜の化学的性質の差
異を利用して、例えば第1エッチングマスクが酸化シリ
コン膜からなる場合には、第2エッチングマスクのパタ
ンエッチング剤を酢酸系溶液とし、第1エッチングマス
クがシリコン窒化膜からなる場合には第2エッチングマ
スクのパタンエッチング剤をフッ酸系溶液とすることに
より、第1エッチングマスクが第2エッチングマスクの
パタンエッチングで除去されず、第1異方性エッチング
領域の形状が良好に保たれることになる。
【0032】ッチングマスクがAu、Pt、Ti、W
又はそれらを主成分として含有する材料で構成されるこ
とで、異方性エッチング剤に対する良好な耐性が得られ
ることになる。
【0033】
【実施例】以下、本発明の実施例について、図1に基づ
き説明する。
【0034】本実施例では、面方位が(100)である
シリコン基板に異方性エッチングを2回行う工程で、第
1異方性エッチング領域の中に第2異方性エッチング領
域を形成する場合について、図1の工程断面図に基づき
説明する。
【0035】まず、ベアシリコンであるシリコン基板1
(同図(a)参照)を熱酸化することによりSiO2 膜
2を形成する(同図(b)参照)。次に、第1フォトレ
ジスト3を塗布し(同図(c)参照)、フォトリソグラ
フィにより第1フォトレジスト3に開口部Aをパタニン
グした後(同図(d)参照)、SiO2 膜2をパタンエ
ッチングする(同図(e)参照)。このエッチングはH
F系のエッチング液を用いることにより容易に実現可能
である。そして、第2フォトレジスト3を除去した後
(同図(f)参照)、シリコン基板1全体に1回目の異
方性エッチングを施して、開口部Aに四角錐台状の第1
異方性エッチング領域4を形成する。ここまでは従来技
術と同じである。
【0036】次に、SiO2 膜2を残したままで、2回
目の異方性エッチングを行う際には、第2エッチングマ
スクとなるAu膜7を全面蒸着し(同図(h)参照)、
この上に第2フォトレジスト8を塗布する(同図(i)
参照)。この状態で、フォトリソグラフィにより第2フ
ォトレジスト8をパタニングした後(同図(j)参
照)、Au膜のパタニングを行って、第2エッチングマ
スクを形成する(同図(k)参照)。このエッチング
は、よう素よう化カリウム水溶液により、容易に行え
る。そして、第2フォトレジスト8を除去した後(同図
(l)参照)、2回目異方性エッチングを行い、第1異
方性エッチング領域4の中に第2異方性エッチング領域
9を形成した後(同図(m)参照)、最後にAu膜7及
びSiO2 膜2を除去して、図3に示すような構造のシ
リコン基板1を得ることができる。
【0037】このとき、図2に拡大詳示するごとく、1
回目シリコン異方性エッチング後の第2フォトレジスト
8のエッジ部6における段切れやパタニングずれが生じ
ると、その後Au膜7のパタンエッチングにより、この
エッジ部6において、第2エッチングマスクであるAu
膜7が除去されてしまうが、その下の第1エッチングマ
スクであるSiO2 膜2は、よう素よう化カリウム水溶
液には溶けず残っている。従って、2回目異方性エッチ
ング時に、エッジ部6のシリコン基板1は保護され、2
回目異方性エッチング工程において、第1異方性エッチ
ング領域4の形状が乱されるのを有効に防止することが
できる。
【0038】このように、1回目と2回目の異方性エッ
チングマスクとして、共に異方性エッチング溶液に溶解
せず、しかも1回目異方性エッチングマスク2が2回目
異方性エッチングマスク7のパタンエッチング液(本実
施例の場合はよう素よう化カリウム水溶液)に溶解しな
いような材料を用いることにより、1回目シリコン異方
性エッチング後の第2フォトレジスト8に段切れやレジ
ストパタン切れがある場合にも、2回目異方性エッチン
グにおいて、シリコン基板1のエッジ部6は保護され、
第1異方性エッチング領域4の形状が乱されずに2回目
異方性エッチングを行うことができる。
【0039】本実施例では、1回目異方性エッチングマ
スクとしてSiO2 膜、2回目異方性エッチングマスク
としてAu膜を用いたが、誘電体や金属材料等で化学的
溶解特性の異なる材料の組み合わせであれば、本実施例
の材料に限られない。例えば、異方性エッチング溶液と
して水酸化カリウム水溶液を用いる場合、表1のような
材料の組み合わせ(およびそれらのパタンエッチング溶
液)が考えられる。
【0040】上記表1に示されるように、例えば酸化シ
リコン膜とシリコン窒化膜との組み合わせでは、第1エ
ッチングマスクが酸化シリコン膜からなる場合には、第
2エッチングマスクのパタンエッチング剤を酢酸系溶液
とし、第1エッチングマスクがシリコン窒化膜からなる
場合には第2エッチングマスクのパタンエッチング剤を
フッ酸系溶液とすることで、上述のような第1異方性エ
ッチング領域4の形状維持効果が得られる。また、酸化
シリコン膜と酸化アルミニウム膜との組み合わせでは、
第1エッチングマスクが酸化シリコン膜からなる場合に
は、第2エッチングマスクのパタンエッチング剤を塩酸
系溶液とし、第1エッチングマスクが酸化アルミニウム
膜からなる場合には第2エッチングマスクのパタンエッ
チング剤をフッ酸系溶液とすることで、同様の効果が得
られる。
【0041】また、本実施例では金属材料としてAu膜
を用いているが、TiやPt,W等異方性エッチング溶
液に溶解しないものであれば構わない。
【0042】特に、各金属材料の組み合わせにより、よ
り優れたエッチングマスクを得ることもできる。例え
ば、Au膜はシリコン基板との密着性が悪く、Ti膜は
異方性エッチング溶液である水酸化カリウム水溶液に対
する耐性がAu膜ほどには良くない。そこで、Ti膜/
Au膜の2層金属膜にすることによりシリコンとの密着
性、水酸化カリウム水溶液に対する耐性ともに良好なエ
ッチングマスクが得られる。
【0043】また、エッチングマスクとして金属材料を
用いる場合は、本実施例で示したように真空蒸着法によ
り容易に得ることができるという利点がある。金属膜を
真空蒸着法で得る場合、蒸着条件により耐薬品性が余り
変化することがないため、誘電体膜よりも簡便にしかも
安定にエッチングマスクを得ることができるという点
で、金属膜エッチングマスクは非常に有効である。
【0044】なお、本発明においては2回異方性エッチ
ングを行う工程を示したが、異方性エッチングの回数は
2回に限定されるものではない。より多くの異方性エッ
チングを行う場合でも、n回目のエッチングマスクとそ
れまでのエッチングマスクの材料を変えることにより、
同様の効果を得ることができる。
【0045】また、本実施例ではシリコン基板を用いて
いるが、他の単結晶基板でも同様の効果を得ることがで
きる。
【0046】また、本実施例では、異方性エッチング方
法やエッチングマスクのパタンエッチング方法として、
ウェットエッチング法を用いているが、ドライエッチン
グ法でも同様である。
【0047】また、本実施例では、エッチングマスクの
パタンエッチングに際して、2回目のエッチングマスク
(ここでは金属膜)を全面に蒸着した後でフォトレジス
トで保護されている領域以外の部分をエッチングする方
法を取っているが、逆に、フォトレジストパタンを形成
した後に全面で2回目のエッチングマスク材料(ここで
は金属膜)を蒸着し、フォトレジスト上のエッチングマ
スクをフォトレジストと共に除去する方法(一般にリフ
トオフ法と言われている方法)でも構わない。
【0048】
【発明の効果】以上説明したように、本発明の第1の半
導体装置の製造方法によれば、素材となる半導体基板に
対し、第1エッチングマスクを用いて凹状の第1異方性
エッチング領域を形成する1回目の異方性エッチング
と、第1エッチングマスクを残したままでその上から第
2エッチングマスクを形成して、第2エッチングマスク
を用いて第2回異方性エッチングを行う工程との少なく
とも2回の異方性エッチング工程を行うとともに、第1
エッチングマスクを第2エッチングマスクのパタニング
用エッチング剤に対して耐性を有する物質により構成す
るようにしたので、2回目の異方性エッチングにおい
て、第2エッチングマスクの塗布工程における第1異方
性エッチング領域のエッジ部の段切れや、第1エッチン
グマスクとのパタンずれによる影響を受けることなく、
2回目の異方性エッチングによって第1異方性エッチン
グ領域の形状を良好に保持することができ、よって、半
導体装置の精度の向上を図ることができる。
【0049】しかも、第1エッチングマスクと第2エッ
チングマスクのうち、一方を誘電体材料で、他方を金属
材料で構成したので、両者のエッチング剤に対する化学
的性質の大きな差異を利用して、第2エッチングマスク
のパタンエッチング剤として、第1エッチングマスクを
侵さないものを容易に選択することでき、よって、製造
の容易化を図ることができる。
【0050】第1エッチングマスクを基板を構成する半
導体材料の酸化膜で構成し第2エッチングマスクを金属
材料からなる1層以上の膜で構成することにより、半導
体基板の熱酸化による酸化膜の利用が可能となり、さら
に製造の容易化を図ることができる。
【0051】金属材料で構成されるエッチングマスク
を、2種類の相異なる金属材料で構成される2層膜と
ることにより、半導体基板への密着性とエッチング剤に
対する耐性とを確保することができる。
【0052】本発明の第1の半導体装置の製造方法によ
れば、素材となる半導体基板に対し、第1エッチングマ
スクを用いて凹状の第1異方性エッチング領域を形成す
る1回目の異方性エッチングと、第1エッチングマスク
を残したままでその上から第2エッチングマスクを形成
して、第2エッチングマスクを用いて第2回異方性エッ
チングを行う工程との少なくとも2回の異方性エッチン
グ工程を行うとともに、第1エッチングマスクを第2エ
ッチングマスクのパタニング用エッチング剤に対して耐
性を有する物質により構成するとともに、各エッチング
マスクのうち一方を酸化シリコン膜とし、他方をシリコ
ン窒化膜としたので、両者の化学的性質の差異を利用し
て、第2エッチングマスクのパタンエッチング剤として
酢酸系溶液又はフッ酸系溶液を選択することで、第1異
方性エッチング領域の形状を良好に保持することができ
る。
【0053】エッチングマスクをAu、Pt、Ti、W
又はそれらを主成分として含有する材料で構成すること
により、異方性エッチング剤に対する良好な耐性の発揮
により、第1の発明の実効を得ることができる。
【図面の簡単な説明】
【図1】本発明の実施例に係る半導体装置の製造工程を
示す工程断面図である。
【図2】上記図1の第2エッチングマスク形成用フォト
レジストの塗布工程における工程断面図の拡大詳示図で
ある。
【図3】半導体基板の2段階の異方性エッチング終了後
の形状を示す断面図である。
【図4】従来の製造方法における1回目の異方性エッチ
ング終了までの工程を示す工程断面図である。
【図5】凹部を有する半導体基板にフォトレジストを塗
布するときに生じる段切れ状態を説明するための断面図
である。
【図6】従来の製造方法における2回目の異方性エッチ
ングを第1異方性エッチング領域とは別の箇所に施す場
合の工程断面図である。
【図7】従来の製造方法における2回目の異方性エッチ
ングを第1異方性エッチング領域の中に施す場合の工程
断面図である。
【符号の説明】
1 シリコン基板、 2 SiO2 膜(第1エッチングマスク) 3 第1フォトレジスト 4 第1異方性エッチング領域 6 エッジ部 7 Au膜(第2エッチングマスク) 8 第2フォトレジスト 9 第2異方性エッチング領域 10 第2異方性エッチング領域 15 SiO2 膜 20 SiO2 膜
フロントページの続き (72)発明者 吉川 昭男 大阪府門真市大字門真1006番地 松下電 子工業株式会社内 (56)参考文献 特開 平2−84341(JP,A) 特開 平2−52453(JP,A) 特開 昭61−271842(JP,A) 特開 平2−97037(JP,A) 特開 平4−282835(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/306 - 21/308

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板上に2回以上の異方性エッチ
    ングを行なうようにした半導体装置の製造方法であっ
    て、 素材となる半導体基板に対し、所定の開口部を有する第
    1エッチングマスクを用いて1回目の異方性エッチング
    を行って、上記第1エッチングマスクの開口部に凹状の
    第1異方性エッチング領域を形成する工程と、 上記第1エッチングマスクを残したままで、その上から
    第2エッチングマスクを形成し、第2エッチングマスク
    を用いて2回目の異方性エッチングを行う工程とを含む
    とともに、 上記第1エッチングマスクは、上記第2エッチングマス
    クのパタニング用エッチング剤に対して耐性を有する物
    質により構成され、 上記第1エッチングマスク及び第2エッチングマスクの
    うち一方は誘電体材料からなる1層以上の膜により形成
    され、他方は金属材料からなる1層以上の膜により形成
    されていることを特徴とする半導体装置の製造方法。
  2. 【請求項2】 請求項記載の半導体装置の製造方法に
    おいて、 上記第1エッチングマスクは基板を構成する半導体材料
    の酸化膜により形成され、第2エッチングマスクは金属
    材料からなる1層以上の膜により形成されていることを
    特徴とする半導体装置の製造方法。
  3. 【請求項3】 請求項記載の半導体装置の製造方法に
    おいて、 金属材料膜からなるエッチングマスクは、2つの相異な
    る金属材料で構成される2層膜であることを特徴とする
    半導体装置の製造方法。
  4. 【請求項4】 半導体基板上に2回以上の異方性エッチ
    ングを行なうようにした半導体装置の製造方法であっ
    て、 素材となる半導体基板に対し、所定の開口部を有する第
    1エッチングマスクを用いて1回目の異方性エッチング
    を行って、上記第1エッチングマスクの開口部に凹状の
    第1異方性エッチング領域を形成する工程と、 上記第1エッチングマスクを残したままで、その上から
    第2エッチングマスクを形成し、第2エッチングマスク
    を用いて2回目の異方性エッチングを行う工程とを含む
    とともに、 上記第1エッチングマスクは、上記第2エッチングマス
    クのパタニング用エッチング剤に対して耐性を有する物
    質により構成され、 上記第1エッチングマスク及び第2エッチングマスクの
    うち一方は酸化シリコン膜により形成され、他方はシリ
    コン窒化膜又は酸化アルミニウムにより形成されている
    ことを特徴とする半導体装置の製造方法。
  5. 【請求項5】 請求項記載の半導体装置の製造方法に
    おいて、 金属材料で形成されるエッチングマスクの材料は、A
    u、Pt、Ti、W又はそれらを主成分として含有する
    材料であることを特徴とする半導体装置の製造方法。
JP00116193A 1993-01-07 1993-01-07 半導体装置の製造方法 Expired - Lifetime JP3205103B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP00116193A JP3205103B2 (ja) 1993-01-07 1993-01-07 半導体装置の製造方法
US08/175,629 US5478438A (en) 1993-01-07 1993-12-30 Method of etching semiconductor substrate
DE69419186T DE69419186T2 (de) 1993-01-07 1994-01-05 Verfahren zur Ätzung eines halbleitenden Substrats
EP94100132A EP0607808B1 (en) 1993-01-07 1994-01-05 Method of etching semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00116193A JP3205103B2 (ja) 1993-01-07 1993-01-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH06204208A JPH06204208A (ja) 1994-07-22
JP3205103B2 true JP3205103B2 (ja) 2001-09-04

Family

ID=11493716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00116193A Expired - Lifetime JP3205103B2 (ja) 1993-01-07 1993-01-07 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US5478438A (ja)
EP (1) EP0607808B1 (ja)
JP (1) JP3205103B2 (ja)
DE (1) DE69419186T2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5651855A (en) * 1992-07-28 1997-07-29 Micron Technology, Inc. Method of making self aligned contacts to silicon substrates during the manufacture of integrated circuits
US6248429B1 (en) 1998-07-06 2001-06-19 Micron Technology, Inc. Metallized recess in a substrate
US6623579B1 (en) 1999-11-02 2003-09-23 Alien Technology Corporation Methods and apparatus for fluidic self assembly
US6479395B1 (en) * 1999-11-02 2002-11-12 Alien Technology Corporation Methods for forming openings in a substrate and apparatuses with these openings and methods for creating assemblies with openings
US6810057B1 (en) 1999-11-25 2004-10-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and optical pickup device
US6907150B2 (en) * 2001-02-07 2005-06-14 Shipley Company, L.L.C. Etching process for micromachining crystalline materials and devices fabricated thereby
US20030021572A1 (en) * 2001-02-07 2003-01-30 Steinberg Dan A. V-groove with tapered depth and method for making
US6885786B2 (en) * 2001-02-07 2005-04-26 Shipley Company, L.L.C. Combined wet and dry etching process for micromachining of crystalline materials
US6964804B2 (en) * 2001-02-14 2005-11-15 Shipley Company, L.L.C. Micromachined structures made by combined wet and dry etching
US20020195417A1 (en) * 2001-04-20 2002-12-26 Steinberg Dan A. Wet and dry etching process on <110> silicon and resulting structures
AU2002322561A1 (en) * 2001-07-19 2003-03-03 Haleos, Inc. Etching process for micromachining crystalline materials and devices fabricated thereby
GB0128617D0 (en) * 2001-11-29 2002-01-23 Denselight Semiconductors Pte Self-aligned v-groove and deep trench etching of semiconductors
DE10203998A1 (de) * 2002-02-01 2003-08-21 Infineon Technologies Ag Verfahren zum Herstellen einer zackenförmigen Struktur, Verfahren zum Herstellen eines Transistors, Verfahren zum Herstellen eines Floating Gate-Transistors, Transistor, Floating Gate-Transistor und Speicher-Anordnung
CN100365775C (zh) 2003-05-23 2008-01-30 罗姆和哈斯电子材料有限责任公司 用于显微机械加工晶体材料的蚀刻方法以及由此方法制备的器件
JP5226488B2 (ja) 2008-12-05 2013-07-03 浜松ホトニクス株式会社 光素子モジュールの製造方法
CN104425240B (zh) * 2013-09-05 2018-05-08 北京北方华创微电子装备有限公司 基片刻蚀方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57100733A (en) * 1980-12-15 1982-06-23 Fujitsu Ltd Etching method for semiconductor substrate
US4863560A (en) * 1988-08-22 1989-09-05 Xerox Corp Fabrication of silicon structures by single side, multiple step etching process
EP0418423B2 (de) * 1989-09-22 1998-12-09 Siemens Aktiengesellschaft Verfahren zum anisotropen Ätzen von Silizium
CH682528A5 (fr) * 1990-03-16 1993-09-30 Westonbridge Int Ltd Procédé de réalisation par attaque chimique d'au moins une cavité dans un substrat et substrat obtenu par ce procédé.
US5277755A (en) * 1991-12-09 1994-01-11 Xerox Corporation Fabrication of three dimensional silicon devices by single side, two-step etching process

Also Published As

Publication number Publication date
EP0607808A2 (en) 1994-07-27
EP0607808A3 (en) 1997-04-09
DE69419186T2 (de) 1999-10-21
US5478438A (en) 1995-12-26
JPH06204208A (ja) 1994-07-22
EP0607808B1 (en) 1999-06-23
DE69419186D1 (de) 1999-07-29

Similar Documents

Publication Publication Date Title
JP3205103B2 (ja) 半導体装置の製造方法
JP2614403B2 (ja) テーパエッチング方法
KR20090085552A (ko) 광학 소자 및 광학 소자의 제조방법
JP3308165B2 (ja) テーパ導波路の作製方法
JP2606900B2 (ja) パターン形成方法
JP2984539B2 (ja) 酸化シリコン膜のドライエッチング方法
US7463406B2 (en) Method for fabricating microelectromechanical optical display devices
US20070284680A1 (en) Method for manufacturing semiconductor device and semiconductor device using the same
JPH07226396A (ja) パターン形成方法
JP2716156B2 (ja) 半導体装置の製造方法
JPH0346977B2 (ja)
JPH0653334A (ja) 半導体装置の製造方法
JP2000275588A (ja) 光導波路型変調器の電極形成方法
JPH11162845A (ja) 半導体素子のマスク製造方法
JPH05129636A (ja) ダイアフラムを有する素子およびその製造方法
KR0174945B1 (ko) 메탈층 패턴 형성 방법
JPH01286443A (ja) 半導体装置の製造方法
JPH03248429A (ja) 半導体装置の製造方法
JPH10116903A (ja) 半導体装置の製造方法
JP2691175B2 (ja) パターン化酸化物超伝導膜形成法
JP2872298B2 (ja) 半導体装置の製造方法
US20080248431A1 (en) Pattern forming method used in semiconductor device manufacturing and method of manufacturing semiconductor device
JPS6336547A (ja) 半導体装置の製造方法
JPH03297134A (ja) パターン形成方法
JP2715813B2 (ja) 微細パターン形成方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010612

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080629

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090629

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 9