JP3121723B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3121723B2 JP3121723B2 JP06143702A JP14370294A JP3121723B2 JP 3121723 B2 JP3121723 B2 JP 3121723B2 JP 06143702 A JP06143702 A JP 06143702A JP 14370294 A JP14370294 A JP 14370294A JP 3121723 B2 JP3121723 B2 JP 3121723B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- silicon substrate
- type
- transistor
- drain region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＰｃｈＭＯＳ型トラン
ジスタを有する半導体装置において、このＰｃｈＭＯＳ
型トランジスタのＰ型導電型シリコン基板に対する耐圧
が高耐圧である半導体装置に関するものである。
ジスタを有する半導体装置において、このＰｃｈＭＯＳ
型トランジスタのＰ型導電型シリコン基板に対する耐圧
が高耐圧である半導体装置に関するものである。
【０００２】
【従来の技術】従来のＰ型導電型シリコン基板上に形成
される素子の中で高耐圧横型ＮｃｈＭＯＳ型トランジス
タと、ＰｃｈＭＯＳ型トランジスタの構造について説明
する。
される素子の中で高耐圧横型ＮｃｈＭＯＳ型トランジス
タと、ＰｃｈＭＯＳ型トランジスタの構造について説明
する。
【０００３】図３は従来の高耐圧横型ＮｃｈＭＯＳ型ト
ランジスタと、ＰｃｈＭＯＳ型トランジスタの断面図で
ある。まず、高耐圧横型ＮｃｈＭＯＳ型トランジスタに
おいて、Ｐ型導電型シリコン基板１とは逆の導電型であ
る高濃度のドレイン領域９は、シリコン基板１とは逆の
導電型である延長ドレイン領域２中に形成され、さらに
同様に延長ドレイン領域２に包含された、シリコン基板
１とは同一導電型のＰＴ（Ｐ−Ｔｏｐ）領域３により周
囲を取り囲まれている。このＰＴ領域３はシリコン基板
１と電気的に接続されている。シリコン基板１の表面部
における延長ドレイン領域２とシリコン基板１の表面に
チャンネル部６ａが形成され、チャンネル部６ａの上に
はゲート酸化膜６および多結晶シリコン膜からなるゲー
ト電極７が並設されている。チャンネル部６ａの、延長
ドレイン領域２に相対する位置にシリコン基板１とは逆
の導電型のソース領域５が形成されており、またソース
領域５を取り囲むようにしてシリコン基板１とは同一導
電型の高濃度のチャンネルストッパー４が形成されてい
る。またソース領域５に隣接してチャンネルストッパー
４中に高濃度領域５ａが設けられ、ソース領域５ととも
にソース電極１６と電気的に接続されている。またドレ
イン領域９はドレイン電極１７と電気的に接続されてい
る。
ランジスタと、ＰｃｈＭＯＳ型トランジスタの断面図で
ある。まず、高耐圧横型ＮｃｈＭＯＳ型トランジスタに
おいて、Ｐ型導電型シリコン基板１とは逆の導電型であ
る高濃度のドレイン領域９は、シリコン基板１とは逆の
導電型である延長ドレイン領域２中に形成され、さらに
同様に延長ドレイン領域２に包含された、シリコン基板
１とは同一導電型のＰＴ（Ｐ−Ｔｏｐ）領域３により周
囲を取り囲まれている。このＰＴ領域３はシリコン基板
１と電気的に接続されている。シリコン基板１の表面部
における延長ドレイン領域２とシリコン基板１の表面に
チャンネル部６ａが形成され、チャンネル部６ａの上に
はゲート酸化膜６および多結晶シリコン膜からなるゲー
ト電極７が並設されている。チャンネル部６ａの、延長
ドレイン領域２に相対する位置にシリコン基板１とは逆
の導電型のソース領域５が形成されており、またソース
領域５を取り囲むようにしてシリコン基板１とは同一導
電型の高濃度のチャンネルストッパー４が形成されてい
る。またソース領域５に隣接してチャンネルストッパー
４中に高濃度領域５ａが設けられ、ソース領域５ととも
にソース電極１６と電気的に接続されている。またドレ
イン領域９はドレイン電極１７と電気的に接続されてい
る。
【０００４】次にＰｃｈＭＯＳ型トランジスタにおい
て、Ｐ型導電型シリコン基板１と同一導電型であるドレ
イン領域１５およびソース領域８はシリコン基板１と逆
の導電型のＮＷ（Ｎ型ウェル）領域１４中に形成されて
おり、ソース領域８に隣接してＮＷ領域１４と同じ高濃
度領域８ａを設け、ソース領域８とともにソース電極１
２と電気的に接続されている。またドレイン領域１５は
ドレイン電極１３と電気的に接続されている。一方、ド
レイン領域１５とソース領域１５の間のＮＷ領域１４の
上にはゲート酸化膜１１および多結晶シリコン膜からな
るゲート電極１０が並設されている。
て、Ｐ型導電型シリコン基板１と同一導電型であるドレ
イン領域１５およびソース領域８はシリコン基板１と逆
の導電型のＮＷ（Ｎ型ウェル）領域１４中に形成されて
おり、ソース領域８に隣接してＮＷ領域１４と同じ高濃
度領域８ａを設け、ソース領域８とともにソース電極１
２と電気的に接続されている。またドレイン領域１５は
ドレイン電極１３と電気的に接続されている。一方、ド
レイン領域１５とソース領域１５の間のＮＷ領域１４の
上にはゲート酸化膜１１および多結晶シリコン膜からな
るゲート電極１０が並設されている。
【０００５】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、シリコン基板の電位が商用交流電圧などの
ように変動するシステムで使用する場合に、ＰｃｈＭＯ
Ｓ型トランジスタが形成されるＮＷ領域１４とシリコン
基板１の間の耐圧がないために、集積化できないという
問題を有してた。
の構成では、シリコン基板の電位が商用交流電圧などの
ように変動するシステムで使用する場合に、ＰｃｈＭＯ
Ｓ型トランジスタが形成されるＮＷ領域１４とシリコン
基板１の間の耐圧がないために、集積化できないという
問題を有してた。
【０００６】本発明は上記従来の問題を解決するもの
で、ＰｃｈＭＯＳ型トランジスタ素子のシリコン基板に
対する高耐圧化を、高耐圧横型ＮｃｈＭＯＳ型トランジ
スタと同レベルまで実現することのできる半導体装置を
提供することを目的とする。
で、ＰｃｈＭＯＳ型トランジスタ素子のシリコン基板に
対する高耐圧化を、高耐圧横型ＮｃｈＭＯＳ型トランジ
スタと同レベルまで実現することのできる半導体装置を
提供することを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置は、ＰｃｈＭＯＳ型トランジスタ
を、Ｐ型導電型シリコン基板上の所定部に形成されたＮ
型電導型の延長ドレイン領域中に形成し、さらに延長ド
レインに包含されたシリコン基板と同一導電型のＰＴ
（Ｐ−Ｔｏｐ）領域によって周囲を取り囲んで構成した
ものである。
に本発明の半導体装置は、ＰｃｈＭＯＳ型トランジスタ
を、Ｐ型導電型シリコン基板上の所定部に形成されたＮ
型電導型の延長ドレイン領域中に形成し、さらに延長ド
レインに包含されたシリコン基板と同一導電型のＰＴ
（Ｐ−Ｔｏｐ）領域によって周囲を取り囲んで構成した
ものである。
【０００８】
【作用】この構成により、ＰｃｈＭＯＳ型トランジスタ
におけるＮＷ領域は、高耐圧横型ＮｃｈＭＯＳ型トラン
ジスタにおける延長ドレイン領域に相当するため、シリ
コン基板との耐圧の高耐圧化が簡単に実現できる。よっ
て、シリコン基板の電位が商用交流電圧などのように変
動するシステムで使用する場合、素子を集積化した半導
体装置の設計において、素子とシリコン基板との間の耐
圧の問題がなくなり、設計手法が簡単にできる。
におけるＮＷ領域は、高耐圧横型ＮｃｈＭＯＳ型トラン
ジスタにおける延長ドレイン領域に相当するため、シリ
コン基板との耐圧の高耐圧化が簡単に実現できる。よっ
て、シリコン基板の電位が商用交流電圧などのように変
動するシステムで使用する場合、素子を集積化した半導
体装置の設計において、素子とシリコン基板との間の耐
圧の問題がなくなり、設計手法が簡単にできる。
【０００９】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。図１は、本発明の一実施例である
半導体装置を示す断面図である。図１は、ＰｃｈＭＯＳ
型トランジスタにおいて、シリコン基板との間の耐圧の
高耐圧化を実現したものである。図１において、１はＰ
型導電型シリコン基板、２はＮ型導電型延長ドレイン領
域、３はシリコン基板と同一導電型のＰＴ（Ｐ−Ｔｏ
ｐ）領域、４はチャンネルストッパ、５はソース領域、
５ａは高濃度領域、６はゲート酸化膜、７は多結晶シリ
コン膜からなるゲート電極、８はＰｃｈＭＯＳ型トラン
ジスタのソース領域、８ａは延長ドレイン領域と同一導
電型の高濃度領域、１５はＰｃｈＭＯＳ型トランジスタ
のドレイン領域、１０は多結晶シリコン膜からなるＰｃ
ｈＭＯＳ型トランジスタのゲート電極、１１はゲート酸
化膜、１２はソース電極、１３はドレイン電極を示して
おり、ソース領域８は高濃度領域８ａとともにソース電
極と電気的に接続され、ドレイン領域１５はドレイン電
極１３と電気的に接続され、さらにソース領域８、高濃
度領域８ａとドレイン領域１５は、Ｐ型導電型シリコン
基板１上の所定部に形成されたＮ型導電型の延長ドレイ
ン領域２に形成され、さらに、延長ドレイン領域に包含
されているシリコン基板１と同一導電型のＰＴ領域３に
よってその周囲を取り囲まれており、シリコン基板１と
の耐圧の高耐化を実現している。
照しながら説明する。図１は、本発明の一実施例である
半導体装置を示す断面図である。図１は、ＰｃｈＭＯＳ
型トランジスタにおいて、シリコン基板との間の耐圧の
高耐圧化を実現したものである。図１において、１はＰ
型導電型シリコン基板、２はＮ型導電型延長ドレイン領
域、３はシリコン基板と同一導電型のＰＴ（Ｐ−Ｔｏ
ｐ）領域、４はチャンネルストッパ、５はソース領域、
５ａは高濃度領域、６はゲート酸化膜、７は多結晶シリ
コン膜からなるゲート電極、８はＰｃｈＭＯＳ型トラン
ジスタのソース領域、８ａは延長ドレイン領域と同一導
電型の高濃度領域、１５はＰｃｈＭＯＳ型トランジスタ
のドレイン領域、１０は多結晶シリコン膜からなるＰｃ
ｈＭＯＳ型トランジスタのゲート電極、１１はゲート酸
化膜、１２はソース電極、１３はドレイン電極を示して
おり、ソース領域８は高濃度領域８ａとともにソース電
極と電気的に接続され、ドレイン領域１５はドレイン電
極１３と電気的に接続され、さらにソース領域８、高濃
度領域８ａとドレイン領域１５は、Ｐ型導電型シリコン
基板１上の所定部に形成されたＮ型導電型の延長ドレイ
ン領域２に形成され、さらに、延長ドレイン領域に包含
されているシリコン基板１と同一導電型のＰＴ領域３に
よってその周囲を取り囲まれており、シリコン基板１と
の耐圧の高耐化を実現している。
【００１０】図２は図１の平面図である。２はＮ型導電
型延長ドレイン領域、３はシリコン基板と同一導電型の
ＰＴ（Ｐ−Ｔｏｐ）領域、４はチャンネルストッパ、５
はソース領域、５ａは高濃度領域、７は多結晶シリコン
膜からなるゲート電極、８はＰｃｈＭＯＳ型トランジス
タのソース領域、８ａは延長ドレイン領域と同一導電型
の高濃度領域、１５はＰｃｈＭＯＳ型トランジスタのド
レイン領域、１０は多結晶シリコン膜からＰｃｈＭＯＳ
型トランジスタのゲート電極、１２はソース電極、１３
はドレイン電極を示している。
型延長ドレイン領域、３はシリコン基板と同一導電型の
ＰＴ（Ｐ−Ｔｏｐ）領域、４はチャンネルストッパ、５
はソース領域、５ａは高濃度領域、７は多結晶シリコン
膜からなるゲート電極、８はＰｃｈＭＯＳ型トランジス
タのソース領域、８ａは延長ドレイン領域と同一導電型
の高濃度領域、１５はＰｃｈＭＯＳ型トランジスタのド
レイン領域、１０は多結晶シリコン膜からＰｃｈＭＯＳ
型トランジスタのゲート電極、１２はソース電極、１３
はドレイン電極を示している。
【００１１】なお、ＰｃｈＭＯＳ型トランジスタの代り
に、ＰＮＰバイポーラトランジスタまたはツェナーダイ
オードあるいはＰ型導電型の抵抗体の素子を、Ｐ型導電
型シリコン基板上の所定部に形成されたＮ型導電型の延
長ドレイン領域中に形成し、さらに、延長ドレイン包含
されたシリコン基板と同一導電型のＰＴ（Ｐ−ＴＯＰ）
領域によって周囲を取り囲むことにより、各素子とシリ
コン基板との間の耐圧の問題はなくなる。
に、ＰＮＰバイポーラトランジスタまたはツェナーダイ
オードあるいはＰ型導電型の抵抗体の素子を、Ｐ型導電
型シリコン基板上の所定部に形成されたＮ型導電型の延
長ドレイン領域中に形成し、さらに、延長ドレイン包含
されたシリコン基板と同一導電型のＰＴ（Ｐ−ＴＯＰ）
領域によって周囲を取り囲むことにより、各素子とシリ
コン基板との間の耐圧の問題はなくなる。
【００１２】
【発明の効果】以上のように本発明によれば、ＰｃｈＭ
ＯＳ型トランジスタをＰ型導電型シリコン基板上の所定
部に形成されたＮ型導電型の延長ドレイン領域中に形成
し、さらに、延長ドレインに包含されたシリコン基板と
同一導電型のＰＴ（Ｐ−Ｔｏｐ）領域によって周囲を取
り囲んだ構成とすることにより、ＰｃｈＭＯＳ型トラン
ジスタ素子における、シリコン基板との耐圧の高耐圧化
が簡単に実現できる。よって、シリコン基板の電位が商
用交流電圧等で変動するシステムで使用する場合、素子
の集積化が必要な半導体装置の設計手法において、素子
のシリコン基板との耐圧の問題がなくなり簡単にでき
る。
ＯＳ型トランジスタをＰ型導電型シリコン基板上の所定
部に形成されたＮ型導電型の延長ドレイン領域中に形成
し、さらに、延長ドレインに包含されたシリコン基板と
同一導電型のＰＴ（Ｐ−Ｔｏｐ）領域によって周囲を取
り囲んだ構成とすることにより、ＰｃｈＭＯＳ型トラン
ジスタ素子における、シリコン基板との耐圧の高耐圧化
が簡単に実現できる。よって、シリコン基板の電位が商
用交流電圧等で変動するシステムで使用する場合、素子
の集積化が必要な半導体装置の設計手法において、素子
のシリコン基板との耐圧の問題がなくなり簡単にでき
る。
【図１】本発明の一実施例の半導体装置の断面図であ
る。
る。
【図２】本発明の一実施例の半導体装置の平面図であ
る。
る。
【図３】従来の半導体装置の断面図である。
１ シリコン基板 ２ 延長ドレイン領域 ３ ＰＴ領域 ４ チャンネルストッパ ５ ソース領域 ５ａ 高濃度領域 ６ ゲート酸化膜 ６ａ チャンネル部 ７ ゲート電極 ８ ソース領域 ８ａ 高濃度領域 ９ ドレイン領域 １０ ゲート電極 １１ ゲート酸化膜 １２ ソース電極 １３ ドレイン電極 １４ ＮＷ領域 １５ ドレイン領域
Claims (1)
- 【請求項１】 ＰｃｈＭＯＳ型トランジスタを、Ｐ型導
電型シリコン基板上の所定部に形成されたＮ型導電型の
延長ドレイン領域中に形成し、さらに、延長ドレインに
包含されているシリコン基板と同一導電型のＰＴ（Ｐ−
Ｔｏｐ）領域によって周囲を取り囲まれていることを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06143702A JP3121723B2 (ja) | 1994-06-27 | 1994-06-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06143702A JP3121723B2 (ja) | 1994-06-27 | 1994-06-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0817935A JPH0817935A (ja) | 1996-01-19 |
| JP3121723B2 true JP3121723B2 (ja) | 2001-01-09 |
Family
ID=15344990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06143702A Expired - Fee Related JP3121723B2 (ja) | 1994-06-27 | 1994-06-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3121723B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200497348Y1 (ko) * | 2021-04-06 | 2023-10-16 | 주식회사 신흥밸브 | 온도계와 압력계가 일체로 구비된 건축물 배관용 계측장치 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE36896E (en) * | 1993-03-05 | 2000-10-03 | Trojan Technologies Inc. | Fluid treatment system and process |
| US5846437A (en) * | 1997-01-03 | 1998-12-08 | Trojan Technologies Inc. | Increasing turbulent mixing in a UV system |
| CN102055023A (zh) | 2007-11-12 | 2011-05-11 | 株式会社杰士汤浅国际 | 锂二次电池的制造方法 |
| CN102769028B (zh) * | 2011-05-03 | 2015-01-28 | 旺宏电子股份有限公司 | 半导体结构及其制造方法 |
| CN105826371B (zh) * | 2015-01-05 | 2018-11-27 | 无锡华润上华科技有限公司 | 高压p型横向双扩散金属氧化物半导体场效应管 |
-
1994
- 1994-06-27 JP JP06143702A patent/JP3121723B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200497348Y1 (ko) * | 2021-04-06 | 2023-10-16 | 주식회사 신흥밸브 | 온도계와 압력계가 일체로 구비된 건축물 배관용 계측장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0817935A (ja) | 1996-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6407413B1 (en) | Semiconductor device with guard ring and Zener diode layer thereover | |
| JP4864344B2 (ja) | 半導体装置 | |
| JP2954854B2 (ja) | 集積回路チップ | |
| JP3121723B2 (ja) | 半導体装置 | |
| US20050218457A1 (en) | MOSFET for an open-drain circuit and semiconductor integrated circuit device employing it | |
| US7521747B2 (en) | Vertical transistor and a semiconductor integrated circuit apparatus having the same | |
| JPS61296770A (ja) | 絶縁ゲ−ト電界効果型半導体装置 | |
| JPH05121738A (ja) | Ｍｉｓｆｅｔを有する半導体装置 | |
| JPH04241452A (ja) | 半導体集積回路装置 | |
| JPH061816B2 (ja) | 半導体装置の製造方法 | |
| JP2871352B2 (ja) | 半導体装置 | |
| JPH0553074B2 (ja) | ||
| JPH04241463A (ja) | 半導体装置 | |
| JPH053289A (ja) | 電力用半導体装置 | |
| JPS62141754A (ja) | 高耐圧半導体装置 | |
| JP2530033B2 (ja) | 絶縁ゲ―ト型集積回路 | |
| JP2001094092A (ja) | パワーｍｏｓトランジスタ | |
| JPH01185971A (ja) | 絶縁ゲート型半導体装置 | |
| JPH01189955A (ja) | 半導体装置 | |
| JPH0412627B2 (ja) | ||
| JPS6156431A (ja) | 高圧半導体集積回路 | |
| JPH0344425B2 (ja) | ||
| JPH0373567A (ja) | 半導体集積回路の入力保護装置 | |
| JP3036905B2 (ja) | 相補型ｍｉｓ半導体装置 | |
| JP2536013B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081020 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |