JP3112065B2 - パルス幅変調回路及び同回路を保護する方法 - Google Patents
パルス幅変調回路及び同回路を保護する方法Info
- Publication number
- JP3112065B2 JP3112065B2 JP08197821A JP19782196A JP3112065B2 JP 3112065 B2 JP3112065 B2 JP 3112065B2 JP 08197821 A JP08197821 A JP 08197821A JP 19782196 A JP19782196 A JP 19782196A JP 3112065 B2 JP3112065 B2 JP 3112065B2
- Authority
- JP
- Japan
- Prior art keywords
- width modulation
- pulse width
- load
- passing
- modulation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims 3
- 230000000737 periodic effect Effects 0.000 claims description 39
- 239000003990 capacitor Substances 0.000 claims description 25
- 238000007599 discharging Methods 0.000 claims description 3
- 230000002950 deficient Effects 0.000 claims description 2
- 230000001052 transient effect Effects 0.000 claims 2
- 230000000717 retained effect Effects 0.000 claims 1
- 230000007547 defect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Dc-Dc Converters (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はパルス幅変調回路
（pulse width modulation circuit）に係り、より詳し
くは過電流保護付きパルス幅変調回路に関する。
（pulse width modulation circuit）に係り、より詳し
くは過電流保護付きパルス幅変調回路に関する。
【０００２】
【従来の技術】パルス幅変調器は、可変平均電力（vari
able average power）を抵抗性及び容量性負荷に供給す
るのに使用される。パルス幅変調器は、例えば計器盤ラ
ンプ（instrument panel lamp）など、自動車内でのラ
ンプ用調光スイッチ（dimmer switches）においてよく
使われる。一般に、パルス幅変調回路は、電源と負荷と
の間に接続されるトランジスタ通過素子（transistor p
ass element）を含む。トランジスタ通過素子は、可変
平均電力を負荷に供給するため、一定周波数かつ可変デ
ューティ・サイクル（variable duty cycle）でオン、
オフされる。負荷に供給される平均電力は、デューティ
・サイクルに比例する。可変平均電力により、計器盤へ
の応用において、ランプは“減光（dim）”したり、明
るくなったりする。
able average power）を抵抗性及び容量性負荷に供給す
るのに使用される。パルス幅変調器は、例えば計器盤ラ
ンプ（instrument panel lamp）など、自動車内でのラ
ンプ用調光スイッチ（dimmer switches）においてよく
使われる。一般に、パルス幅変調回路は、電源と負荷と
の間に接続されるトランジスタ通過素子（transistor p
ass element）を含む。トランジスタ通過素子は、可変
平均電力を負荷に供給するため、一定周波数かつ可変デ
ューティ・サイクル（variable duty cycle）でオン、
オフされる。負荷に供給される平均電力は、デューティ
・サイクルに比例する。可変平均電力により、計器盤へ
の応用において、ランプは“減光（dim）”したり、明
るくなったりする。
【０００３】多くの抵抗負荷、例えばランプは、正の温
度係数（positive temperature coefficient）を有す
る。即ち、負荷の温度の上昇に伴い抵抗値が増す。ま
た、負荷は、通過する電流に比例して熱を生成する。正
の温度係数を有する負荷は初期抵抗が小さく、始動時に
多くの電流を伝導する。この大量の電流により負荷が熱
せられる。負荷が熱せられるのに伴い、その抵抗が上昇
し、電流の流れが減少して安定状態に達する。
度係数（positive temperature coefficient）を有す
る。即ち、負荷の温度の上昇に伴い抵抗値が増す。ま
た、負荷は、通過する電流に比例して熱を生成する。正
の温度係数を有する負荷は初期抵抗が小さく、始動時に
多くの電流を伝導する。この大量の電流により負荷が熱
せられる。負荷が熱せられるのに伴い、その抵抗が上昇
し、電流の流れが減少して安定状態に達する。
【０００４】
【発明が解決しようとする課題】パルス幅変調回路で
は、低温状態にある負荷の初期抵抗は小さいので、負荷
の抵抗が上昇して安定状態に達する前に、大電流がトラ
ンジスタ通過素子を通過することになる。この初期大電
流は、トランジスタ通過素子を過度に熱してしまう可能
性があるが、これは望ましくない状態である。過去にお
いては、トランジスタは始動電流（start-up current）
に耐えられるよう設計されて来た。しかし、大きな始動
電流に耐えさせるのに必要な設計上の選択を行うと、最
良安定状態での動作が得られない。このことは、特に車
両（vehicles）において問題となり、そこでは、低温状
態のランプ素子が始動時に高電流（high currents）を
引き込む。
は、低温状態にある負荷の初期抵抗は小さいので、負荷
の抵抗が上昇して安定状態に達する前に、大電流がトラ
ンジスタ通過素子を通過することになる。この初期大電
流は、トランジスタ通過素子を過度に熱してしまう可能
性があるが、これは望ましくない状態である。過去にお
いては、トランジスタは始動電流（start-up current）
に耐えられるよう設計されて来た。しかし、大きな始動
電流に耐えさせるのに必要な設計上の選択を行うと、最
良安定状態での動作が得られない。このことは、特に車
両（vehicles）において問題となり、そこでは、低温状
態のランプ素子が始動時に高電流（high currents）を
引き込む。
【０００５】
【課題を解決するための手段】本発明は、特に車両計器
盤における調光スイッチとして使用されるパルス幅変調
回路を提供する。この回路は、始動時に高電流から保護
され、低温負荷に電流を供給して、それをゆっくりと安
定状態動作まで熱する。同回路は、過電流状態即ち、不
良（fault）が発生するデューティ・サイクルを短縮す
ることにより保護される。デューティ・サイクルは、負
荷の抵抗が安全なレベルに上昇するまで、短縮されて回
路を保護する。更に、同回路は、所定数の不良が検出さ
れた後は、複数周期の間、同回路をオフにすることによ
り、再発不良から保護される。一方、負荷には十分な電
流が供給され、安定状態動作に着実に向かう。
盤における調光スイッチとして使用されるパルス幅変調
回路を提供する。この回路は、始動時に高電流から保護
され、低温負荷に電流を供給して、それをゆっくりと安
定状態動作まで熱する。同回路は、過電流状態即ち、不
良（fault）が発生するデューティ・サイクルを短縮す
ることにより保護される。デューティ・サイクルは、負
荷の抵抗が安全なレベルに上昇するまで、短縮されて回
路を保護する。更に、同回路は、所定数の不良が検出さ
れた後は、複数周期の間、同回路をオフにすることによ
り、再発不良から保護される。一方、負荷には十分な電
流が供給され、安定状態動作に着実に向かう。
【０００６】一般に、パルス幅変調回路は、電源を負荷
に接続するトランジスタ通過素子を交互にスイッチング
する発振器を含む。分流器（shunt）が、１サイクル中
にトランジスタ通過素子を通過する電流を感知する。比
較器は、その電流を基準信号と比較し、電流が基準信号
を越える場合、不良信号を保持回路とエラー・カウンタ
に送る。デューティ・サイクルの間、トランジスタ通過
素子を保護するため、周期的停止回路（cyclical shutd
own circuit）は、保持回路が不良信号を保持する限り
トランジスタ通過素子をオフにする。保持回路は発振器
の次のサイクルでリセットされ、これにより、トランジ
スタ通過素子はオンにされる。
に接続するトランジスタ通過素子を交互にスイッチング
する発振器を含む。分流器（shunt）が、１サイクル中
にトランジスタ通過素子を通過する電流を感知する。比
較器は、その電流を基準信号と比較し、電流が基準信号
を越える場合、不良信号を保持回路とエラー・カウンタ
に送る。デューティ・サイクルの間、トランジスタ通過
素子を保護するため、周期的停止回路（cyclical shutd
own circuit）は、保持回路が不良信号を保持する限り
トランジスタ通過素子をオフにする。保持回路は発振器
の次のサイクルでリセットされ、これにより、トランジ
スタ通過素子はオンにされる。
【０００７】多数回の不良から保護するため、エラー・
カウンタは各不良信号毎にインクリメントされる。エラ
ー・カウンタがある選択値を示すと、オーバーカウント
停止回路は、トランジスタ通過素子を設定された周期数
の間、オフにすることによりトランジスタ通過素子が過
剰加熱されるのを防ぐ。これは、一定のパルス幅変調周
波数を維持し、始動デューティ・サイクルを制限するこ
とにより達成される。
カウンタは各不良信号毎にインクリメントされる。エラ
ー・カウンタがある選択値を示すと、オーバーカウント
停止回路は、トランジスタ通過素子を設定された周期数
の間、オフにすることによりトランジスタ通過素子が過
剰加熱されるのを防ぐ。これは、一定のパルス幅変調周
波数を維持し、始動デューティ・サイクルを制限するこ
とにより達成される。
【０００８】
【発明の実施の形態】次に、本発明の実施の形態につい
て、添付図面を参照しつつ詳細に説明する。
て、添付図面を参照しつつ詳細に説明する。
【０００９】図１は、本発明によるパルス幅変調回路２
０を示す図である。負荷に可変平均電力を供給するパル
ス幅変調回路２０は、車の計器盤ランプを減光するのに
特に有効である。過電流保護部が、１周期中の過電流状
態を感知し、その周期の残りの期間、トランジスタ通過
素子２２をオフにする。検出された過電流状態数がある
特定数を越えると、トランジスタ通過素子２２は所定の
周期数の間、オフにされる。これらの制御により、トラ
ンジスタ通過素子２２は、十分な電流を供給して負荷２
３を最終的に安定状態動作になるまで熱しつつも、始動
時の過電流状態から保護される。
０を示す図である。負荷に可変平均電力を供給するパル
ス幅変調回路２０は、車の計器盤ランプを減光するのに
特に有効である。過電流保護部が、１周期中の過電流状
態を感知し、その周期の残りの期間、トランジスタ通過
素子２２をオフにする。検出された過電流状態数がある
特定数を越えると、トランジスタ通過素子２２は所定の
周期数の間、オフにされる。これらの制御により、トラ
ンジスタ通過素子２２は、十分な電流を供給して負荷２
３を最終的に安定状態動作になるまで熱しつつも、始動
時の過電流状態から保護される。
【００１０】パルス幅変調回路２０には、一般に、電源
（バッテリ）２４を負荷２３に接続する通過素子２２を
含む。通過素子２２は、比較器２５により一定周波数で
オン／オフされ、それによりパルス出力を負荷２３に提
供する。方形波発振器（square wave oscillator）２６
は、積分器２７により比較器２５の一方の入力に接続さ
れ、可変基準電圧２８は比較器２５の他方の入力に接続
される。積分器２７は、発振器２６からの方形波信号を
三角波信号に変換する。一方の入力に発振三角波が入力
される比較器２５は、通過素子２２を交互にオン／オフ
することにより、パルス出力を負荷２３に送る。パルス
出力のデューティ・サイクルは、比較器２５への可変基
準電圧２８を上昇又は下降させることにより変更され
る。レベル・シフト回路２９は、積分器２７及び比較器
２５と並列に接続される。
（バッテリ）２４を負荷２３に接続する通過素子２２を
含む。通過素子２２は、比較器２５により一定周波数で
オン／オフされ、それによりパルス出力を負荷２３に提
供する。方形波発振器（square wave oscillator）２６
は、積分器２７により比較器２５の一方の入力に接続さ
れ、可変基準電圧２８は比較器２５の他方の入力に接続
される。積分器２７は、発振器２６からの方形波信号を
三角波信号に変換する。一方の入力に発振三角波が入力
される比較器２５は、通過素子２２を交互にオン／オフ
することにより、パルス出力を負荷２３に送る。パルス
出力のデューティ・サイクルは、比較器２５への可変基
準電圧２８を上昇又は下降させることにより変更され
る。レベル・シフト回路２９は、積分器２７及び比較器
２５と並列に接続される。
【００１１】通過素子２２と負荷２３との間の分流器３
２は、通過素子２２を通過する電流を感知し、電圧信号
を積分器３４に送る。積分器３４は、信号からノイズを
取り除き、電流に比例する信号を比較器３６に送る。比
較器３６は、この信号を、過電流基準部３８により生成
される基準信号と比較する。積分された電流信号が過電
流基準３８を越える場合、比較器３６は不良信号を保持
回路４０及びエラー・カウンタ４２に送る。保持回路４
０は、比較器３６から不良信号を受取り、その周期の最
後までそれを保持する。周期的停止回路４４は、保持回
路４０が不良信号を保持している限り通過素子２２をオ
フにする。従って、通過素子２２は高電流により損傷を
受けることがなくなる。周期的リセット回路４６は、発
振器２６の次の周期に保持回路４０をリセットする。
２は、通過素子２２を通過する電流を感知し、電圧信号
を積分器３４に送る。積分器３４は、信号からノイズを
取り除き、電流に比例する信号を比較器３６に送る。比
較器３６は、この信号を、過電流基準部３８により生成
される基準信号と比較する。積分された電流信号が過電
流基準３８を越える場合、比較器３６は不良信号を保持
回路４０及びエラー・カウンタ４２に送る。保持回路４
０は、比較器３６から不良信号を受取り、その周期の最
後までそれを保持する。周期的停止回路４４は、保持回
路４０が不良信号を保持している限り通過素子２２をオ
フにする。従って、通過素子２２は高電流により損傷を
受けることがなくなる。周期的リセット回路４６は、発
振器２６の次の周期に保持回路４０をリセットする。
【００１２】トランジスタ通過素子２２は、周期の残り
期間、熱を放散させることで、損傷を防ぐ。しかし、負
荷２３の温度と抵抗値は、短縮されたデューティ・サイ
クル中に通過した電流により上昇する。通過素子２２及
び分流器３２を通過する電流は、その後の各周期におい
て減少して、基準電流以下の安全・安定状態電流に達す
る。
期間、熱を放散させることで、損傷を防ぐ。しかし、負
荷２３の温度と抵抗値は、短縮されたデューティ・サイ
クル中に通過した電流により上昇する。通過素子２２及
び分流器３２を通過する電流は、その後の各周期におい
て減少して、基準電流以下の安全・安定状態電流に達す
る。
【００１３】エラー・カウンタ４２は、比較器３６から
不良が信号伝達される度にインクリメントされる。所定
の不良数になると、エラー・カウンタ４２は、オーバー
カウント停止部５０に通知して、トランジスタ通過素子
２２が熱を完全に放散させるのに十分な所定の周期数の
間、通過素子２２をオフにさせる。ある応用において
は、トランジスタ通過素子２２を保護するために十分
で、かつ、負荷２３が冷えて抵抗が減少することのない
サイクル数を選択することが可能である。
不良が信号伝達される度にインクリメントされる。所定
の不良数になると、エラー・カウンタ４２は、オーバー
カウント停止部５０に通知して、トランジスタ通過素子
２２が熱を完全に放散させるのに十分な所定の周期数の
間、通過素子２２をオフにさせる。ある応用において
は、トランジスタ通過素子２２を保護するために十分
で、かつ、負荷２３が冷えて抵抗が減少することのない
サイクル数を選択することが可能である。
【００１４】図２は、図１のパルス幅変調回路２０の一
実施形態を示す回路図である。方形波発振器２６は、一
般にオペアンプ回路を備える。発振器２６の方形波出力
は、抵抗器５４とコンデンサ５６により一般に三角波出
力に積分され、比較器２５内のオペアンプ５８の反転入
力に送られる。オペレータは、可変基準電圧部２８を調
整することによりパルス幅変調回路２０のデューティ・
サイクルを調整する。可変基準電圧部２８には、ポテン
シオメータ（potentiometer）２８が望ましく、オペア
ンプ５８の非反転入力に接続される。計器盤への応用に
おいては、ポテンシオメータ２８は調光スイッチであ
る。
実施形態を示す回路図である。方形波発振器２６は、一
般にオペアンプ回路を備える。発振器２６の方形波出力
は、抵抗器５４とコンデンサ５６により一般に三角波出
力に積分され、比較器２５内のオペアンプ５８の反転入
力に送られる。オペレータは、可変基準電圧部２８を調
整することによりパルス幅変調回路２０のデューティ・
サイクルを調整する。可変基準電圧部２８には、ポテン
シオメータ（potentiometer）２８が望ましく、オペア
ンプ５８の非反転入力に接続される。計器盤への応用に
おいては、ポテンシオメータ２８は調光スイッチであ
る。
【００１５】比較器２５の出力は、通過素子２２のゲー
トに接続される。通過素子２２には、ＢＪＴ又はＦＥＴ
などのトランジスタが望ましく、ｎチャンネルＭＯＳＦ
ＥＴトランジスタとして示されている。また、発振器２
６の方形波出力は、レベル・シフト部２９内のオペアン
プ６２の反転入力にも接続される。基準電圧は、オペア
ンプ６２の非反転入力において作られる。オペアンプ６
２は、チャージ・ポンプ６４により通過素子２２のゲー
トに接続される。ダイオードとコンデンサを含むブート
ストラップ回路６６は、通過素子２２と並列に接続され
るのが望ましい。レベル・シフト部２９は、ハイ・サイ
ド配置（high side configuration）にあるｎチャンネ
ルＭＯＳＦＥＴを駆動するのに必要な倍電圧器（voltag
e doubler）として機能する。
トに接続される。通過素子２２には、ＢＪＴ又はＦＥＴ
などのトランジスタが望ましく、ｎチャンネルＭＯＳＦ
ＥＴトランジスタとして示されている。また、発振器２
６の方形波出力は、レベル・シフト部２９内のオペアン
プ６２の反転入力にも接続される。基準電圧は、オペア
ンプ６２の非反転入力において作られる。オペアンプ６
２は、チャージ・ポンプ６４により通過素子２２のゲー
トに接続される。ダイオードとコンデンサを含むブート
ストラップ回路６６は、通過素子２２と並列に接続され
るのが望ましい。レベル・シフト部２９は、ハイ・サイ
ド配置（high side configuration）にあるｎチャンネ
ルＭＯＳＦＥＴを駆動するのに必要な倍電圧器（voltag
e doubler）として機能する。
【００１６】通過素子２２と負荷２３の間の分流器３２
は小型の抵抗器３２でよいが、電流感知ＦＥＴや電流ミ
ラー等のより複雑な電流表示装置も使用できる。図示の
実施形態では、通過素子２２を通過する電流が分流器３
２上で少しの電圧降下を生じさせ、これが積分器３４内
のオペアンプ６８に送られる。積分器３４は、電流信号
内のノイズ又はスパイクを取り除き、通過素子２２を通
過する電流に比例する信号を生成する。
は小型の抵抗器３２でよいが、電流感知ＦＥＴや電流ミ
ラー等のより複雑な電流表示装置も使用できる。図示の
実施形態では、通過素子２２を通過する電流が分流器３
２上で少しの電圧降下を生じさせ、これが積分器３４内
のオペアンプ６８に送られる。積分器３４は、電流信号
内のノイズ又はスパイクを取り除き、通過素子２２を通
過する電流に比例する信号を生成する。
【００１７】積分された電流信号は、比較器３６内のオ
ペアンプ７０の非反転入力に接続される。オペアンプ７
０の反転入力においては、抵抗器７２とツェナー・ダイ
オード７４により基準電圧が作られる。比較器３６の出
力は、保持回路４０により保持される。保持回路４０に
は、コンデンサ４０が望ましい。周期的リセット部４６
は、コンデンサ４０と並列に接続され、ベースが発振器
２６に接続されるｐｎｐトランジスタ７６を備えること
が望ましい。ｐｎｐトランジスタ７６は、発振器２６か
ら次の負信号を受け取った時、コンデンサ４０を放電す
るが、それは、トランジスタ通過素子２２の次のデュー
ティ・サイクルの立ち上がりエッジにだいたい対応す
る。
ペアンプ７０の非反転入力に接続される。オペアンプ７
０の反転入力においては、抵抗器７２とツェナー・ダイ
オード７４により基準電圧が作られる。比較器３６の出
力は、保持回路４０により保持される。保持回路４０に
は、コンデンサ４０が望ましい。周期的リセット部４６
は、コンデンサ４０と並列に接続され、ベースが発振器
２６に接続されるｐｎｐトランジスタ７６を備えること
が望ましい。ｐｎｐトランジスタ７６は、発振器２６か
ら次の負信号を受け取った時、コンデンサ４０を放電す
るが、それは、トランジスタ通過素子２２の次のデュー
ティ・サイクルの立ち上がりエッジにだいたい対応す
る。
【００１８】基準電圧は、一対の抵抗器８０を備える分
圧回路（voltage divider circuit）でオペアンプ７８
の非反転入力において作られる。周期的停止回路４４の
オペアンプ７８の出力により、トランジスタ通過素子２
２のゲートが駆動される。
圧回路（voltage divider circuit）でオペアンプ７８
の非反転入力において作られる。周期的停止回路４４の
オペアンプ７８の出力により、トランジスタ通過素子２
２のゲートが駆動される。
【００１９】保持回路コンデンサ４０は、周期的停止回
路４４内のオペアンプ７８への反転入力において比較器
３６からの出力を保持することにより、オペアンプ７８
にトランジスタ通過素子２２をオフにさせる。これによ
り、トランジスタ通過素子２２への損傷が防がれる。保
持回路４０は、トランジスタ通過素子２２がオフにさ
れ、比較器３６が不良信号の出力を中断した後も、周期
的停止回路４４内のオペアンプ７８の反転入力において
比較器３６からの出力を保持する。発振器２６からの次
の負信号は、周期的リセット回路４６のトランジスタ７
６をオンにし、それにより保持回路コンデンサ４０を放
電し、周期的停止回路４４をオフにする。
路４４内のオペアンプ７８への反転入力において比較器
３６からの出力を保持することにより、オペアンプ７８
にトランジスタ通過素子２２をオフにさせる。これによ
り、トランジスタ通過素子２２への損傷が防がれる。保
持回路４０は、トランジスタ通過素子２２がオフにさ
れ、比較器３６が不良信号の出力を中断した後も、周期
的停止回路４４内のオペアンプ７８の反転入力において
比較器３６からの出力を保持する。発振器２６からの次
の負信号は、周期的リセット回路４６のトランジスタ７
６をオンにし、それにより保持回路コンデンサ４０を放
電し、周期的停止回路４４をオフにする。
【００２０】比較器３６からの出力は、リセット入力８
６を有するエラー・カウンタ４２のクロック入力８４に
も接続される。エラー・カウンタ４２は、比較器３６か
らクロック入力８４に送られる各不良信号の後の負信号
によりインクリメントされる。ここで、正のクロック入
力でインクリメントされるカウンタを使うこともでき、
その場合はトランジスタ通過素子２２の停止タイミング
が少し変化するだけである。
６を有するエラー・カウンタ４２のクロック入力８４に
も接続される。エラー・カウンタ４２は、比較器３６か
らクロック入力８４に送られる各不良信号の後の負信号
によりインクリメントされる。ここで、正のクロック入
力でインクリメントされるカウンタを使うこともでき、
その場合はトランジスタ通過素子２２の停止タイミング
が少し変化するだけである。
【００２１】特定の応用に応じて、カウンタ４２の出力
ビットの１個がオーバーカウント停止回路５０に接続さ
れる。図２に示す例では、Ｑ６出力８７が、ダイオード
８８によりオーバーカウント停止回路５０内のオペアン
プ９０の反転入力に接続される。基準電圧は、オペアン
プ９０の非反転入力において作られる。オペアンプ９０
の反転入力とグラウンドとの間に並列接続される抵抗器
９２とコンデンサ９４は、抵抗器９２とコンデンサ９４
の値により決まる所定の期間、エラー・カウンタ４２か
らの出力を保持する。オペアンプ９０の出力は、トラン
ジスタ通過素子２２のゲートに接続されるとともに、エ
ラー・カウンタ４２のリセット入力８６に戻される。比
較器３６からの各エラー信号は、選択された出力ビット
８７（この例ではＱ６）がハイになるまでエラー・カウ
ンタ４２をインクリメントする。選択された出力ビット
８７は、コンデンサ９４を充電し、オペアンプ９０に所
定の期間（望ましくは、多サイクルの間）、トランジス
タ通過素子２２をオフにさせる。オペアンプ９０は、エ
ラー・カウンタ４２及びＱ６ ８７をリセットするが、
コンデンサ９４は、抵抗器９２を通して放電されるまで
選択された出力ビット８７からの信号を保持する。抵抗
器９２とコンデンサ９４は、トランジスタ通過素子２２
への損傷を防ぐのに十分な期間、トランジスタ通過素子
２２をオフにするような値に選ばれ、ある応用において
は、更に、負荷２３が引き続き熱せられ、安定状態に向
かうのに十分な程度に短い期間、オフにするような値に
選ばれる。例えば、１００ヘルツで動作するパルス幅変
調回路２０は、負荷の始動がもう一度行われる前におよ
そ３０秒間、オフにされる。
ビットの１個がオーバーカウント停止回路５０に接続さ
れる。図２に示す例では、Ｑ６出力８７が、ダイオード
８８によりオーバーカウント停止回路５０内のオペアン
プ９０の反転入力に接続される。基準電圧は、オペアン
プ９０の非反転入力において作られる。オペアンプ９０
の反転入力とグラウンドとの間に並列接続される抵抗器
９２とコンデンサ９４は、抵抗器９２とコンデンサ９４
の値により決まる所定の期間、エラー・カウンタ４２か
らの出力を保持する。オペアンプ９０の出力は、トラン
ジスタ通過素子２２のゲートに接続されるとともに、エ
ラー・カウンタ４２のリセット入力８６に戻される。比
較器３６からの各エラー信号は、選択された出力ビット
８７（この例ではＱ６）がハイになるまでエラー・カウ
ンタ４２をインクリメントする。選択された出力ビット
８７は、コンデンサ９４を充電し、オペアンプ９０に所
定の期間（望ましくは、多サイクルの間）、トランジス
タ通過素子２２をオフにさせる。オペアンプ９０は、エ
ラー・カウンタ４２及びＱ６ ８７をリセットするが、
コンデンサ９４は、抵抗器９２を通して放電されるまで
選択された出力ビット８７からの信号を保持する。抵抗
器９２とコンデンサ９４は、トランジスタ通過素子２２
への損傷を防ぐのに十分な期間、トランジスタ通過素子
２２をオフにするような値に選ばれ、ある応用において
は、更に、負荷２３が引き続き熱せられ、安定状態に向
かうのに十分な程度に短い期間、オフにするような値に
選ばれる。例えば、１００ヘルツで動作するパルス幅変
調回路２０は、負荷の始動がもう一度行われる前におよ
そ３０秒間、オフにされる。
【００２２】本発明のパルス幅変調回路２０は、過電流
状態に関する情報を提供するため、車両搭載コンピュー
タ９６に接続することも可能である。例えば、比較器３
６の出力は、短絡保護動作を伝達するためコンピュータ
９６に接続することができる。更に、エラー・カウンタ
４２の出力は、発生した不良数を示すためコンピュータ
９６に接続することができる。
状態に関する情報を提供するため、車両搭載コンピュー
タ９６に接続することも可能である。例えば、比較器３
６の出力は、短絡保護動作を伝達するためコンピュータ
９６に接続することができる。更に、エラー・カウンタ
４２の出力は、発生した不良数を示すためコンピュータ
９６に接続することができる。
【００２３】本発明のパルス幅変調回路２０によれば、
正温度係数を有する冷えた負荷２３又はなんらかの原因
による短絡によって生じる過電流状況からトランジスタ
通過素子２２が保護され、最適安定状態動作になるよう
にトランジスタ通過素子２２を選ぶことができる。パル
ス幅変調回路２０の保護は、ユーザの介入なしに、自動
的に作動し、再始動する。なお、これまで本発明を正温
度係数負荷２３に対するトランジスタ通過素子の保護に
関して説明して来たが、回路保護機能は、負荷が安定状
態に達した後も有効である。また、本発明のパルス幅変
調回路２０は、負荷２３へのパルス出力の動作周波数を
変更するものではないので、電気的ノイズ干渉の問題も
生じさせない。
正温度係数を有する冷えた負荷２３又はなんらかの原因
による短絡によって生じる過電流状況からトランジスタ
通過素子２２が保護され、最適安定状態動作になるよう
にトランジスタ通過素子２２を選ぶことができる。パル
ス幅変調回路２０の保護は、ユーザの介入なしに、自動
的に作動し、再始動する。なお、これまで本発明を正温
度係数負荷２３に対するトランジスタ通過素子の保護に
関して説明して来たが、回路保護機能は、負荷が安定状
態に達した後も有効である。また、本発明のパルス幅変
調回路２０は、負荷２３へのパルス出力の動作周波数を
変更するものではないので、電気的ノイズ干渉の問題も
生じさせない。
【図面の簡単な説明】
【図１】本発明のパルス幅変調回路のブロック図であ
る。
る。
【図２】図１のパルス幅変調回路を実現するための回路
の詳細回路図である。
の詳細回路図である。
２２ トランジスタ通過素子 ２３ 負荷 ２４ 電源（バッテリ） ２５，３６ 比較器 ２６ 発振器 ２７，３４ 積分器 ２８ ポテンシオメータ ２９ レベル・シフト部 ３２ 分流器 ３８ 過電流基準 ４０ 保持回路 ４２ エラー・カウンタ ４４ 周期的停止回路 ４６ 周期的リセット回路 ５０ オーバーカウント停止回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ブルース レンベック アメリカ合衆国 48124 ミシガン州 ディアボーン スミス 3437 (56)参考文献 特開 平１−255471（ＪＰ，Ａ) 実開 昭59−22508（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/217 H03F 1/52 H03K 7/08
Claims (23)
- 【請求項１】 負荷を駆動するパルス幅変調回路におい
て、 前記負荷の電源への接続および切り離しを行う通過素子
と、 前記通過素子を通過する電流を所定値と比較し、前記通
過素子を通過する電流が前記所定値を超える場合に不良
信号を生成する比較器と、 前記比較器に接続され、前記電流と前記所定値との比較
に基づき、前記通過素子をオフにする周期的停止回路
と、周期的出力を有し、前記通過素子のオン／オフ切り替え
を行う発振器と、 を具備し、 前記周期的停止回路は、トランジスタに結合されたコン
デンサを含み、該コンデンサは、前記不良信号により充
電されてこの不良信号を保持し、 前記周期的停止回路は、前記コンデンサが前記不良信号
を保持している限り前期通過素子をオフに維持し、前記
トランジスタは、前記発振器の前記周期的出力によりオ
ンにされ、これにより前記コンデンサを放電する ことを
特徴とするパルス幅変調回路。 - 【請求項２】 前記通過素子は、前記負荷に周期的出力
を供給し、 前記周期的停止回路は、前記通過素子の次の周期まで前
記通過素子をオフにすることを特徴とする請求項１に記
載のパルス幅変調回路。 - 【請求項３】 前記比較器に接続され、前記比較器から
の前記不良信号によりインクリメントされるエラー・カ
ウンタと、 前記エラー・カウンタに接続され、該カウンタが所定数
を越える場合に、複数周期の間、前記通過素子をオフに
するオーバーカウント停止回路と、 をさらに含むことを特徴とする請求項１に記載のパルス
幅変調回路。 - 【請求項４】 前記通過素子は、前記複数周期に続く前
記発振器の周期の間、オンにされることを特徴とする請
求項３に記載のパルス幅変調回路。 - 【請求項５】 前記エラー・カウンタは、前記オーバー
カウンタ停止回路に接続される所定の出力ビットを含む
複数の出力ビットを有し、 前記コンデンサが、複数周期の間、前記所定の出力ビッ
トからの信号を保持することを特徴とする請求項３に記
載のパルス幅変調回路。 - 【請求項６】 前記通過素子は、トランジスタであるこ
とを特徴とする請求項１に記載のパルス幅変調回路。 - 【請求項７】 前記負荷は、正の温度係数を有すること
を特徴とする請求項１に記載のパルス幅変調回路。 - 【請求項８】 前記負荷は、車両用ランプであることを
特徴とする請求項１に記載のパルス幅変調回路。 - 【請求項９】 前記通過素子により前記負荷に供給され
る電力は、オペレータにより可変であることを特徴とす
る請求項１に記載のパルス幅変調回路。 - 【請求項１０】 負荷を駆動するパルス幅変調回路にお
いて、 前記負荷の電源への接続および切り離しを行う通過素子
と、 前記通過素子を通過する電流を所定値と比較し、前記通
過素子を通過する電流が前記所定値を超える場合に不良
信号を生成する比較器と、 前記比較器に接続され、前記不良信号に基づいて前記通
過素子をオフにする周期的停止回路と、 前記比較器に接続され、前記比較器からの不良信号によ
りインクリメントされるエラー・カウンタと、 前記エラー・カウンタに接続され、前記カウンタのカウ
ント値が所定数を越える場合に複数周期の間、前記通過
素子をオフにするオーバーカウント停止回路と、 を備え、前記エラー・カウンタは、前記オーバーカウン
ト停止回路に接続される所定の出力ビットを含む複数の
出力ビットを含み、 前記コンデンサが、複数周期の間、前記所定の出力ビッ
トからの信号を保持することを特徴とするパルス幅変調
回路 。 - 【請求項１１】 前記通過素子は、前記負荷に周期的出
力を供給し、 前記周期的停止回路は、前記通過素子の次の周期まで前
記通過素子をオフにすることを特徴とする請求項１０に
記載のパルス幅変調回路。 - 【請求項１２】 周期的出力を有する発振器をさらに含
み、該発振器により、前記通過素子がオン／オフされる
ことを特徴とする請求項１０に記載のパルス幅変調回
路。 - 【請求項１３】 前記周期的停止回路は、トランジスタ
に結合されたコンデンサを含み、該コンデンサは、前記
不良信号により充電されて前記不良信号を保持し、 前記周期的停止回路は、前記コンデンサが前記不良信号
を保持している限り、前記通過素子をオフに維持し、 前記トランジスタは、前記発振器の前記周期的出力によ
りオンにされ、それによって前記コンデンサを放電する
ことを特徴とする請求項１０に記載のパルス幅変調回
路。 - 【請求項１４】 前記通過素子は、前記複数周期に続く
前記発振器の周期の間にオンにされることを特徴とする
請求項１０に記載のパルス幅変調回路。 - 【請求項１５】 前記通過素子は、トランジスタである
ことを特徴とする請求項１０に記載のパルス幅変調回
路。 - 【請求項１６】 前記負荷は、正の温度係数を有するこ
とを特徴とする請求項１０に記載のパルス幅変調回路。 - 【請求項１７】 前記負荷は、車両用ランプであること
を特徴とする請求項１０に記載のパルス幅変調回路。 - 【請求項１８】 前記通過素子により前記負荷に供給さ
れる電力は、オペレータにより可変であることを特徴と
する請求項１０に記載のパルス幅変調回路。 - 【請求項１９】 負荷を駆動するパルス幅変調回路にお
いて、 複数のデューティー・サイクルから成る周期的出力に応
じて、電源を前記負荷へ接続し、または前記負荷から切
り離す通過素子と、 前記周期的出力のうち現在のデューティ・サイクル中の
デューティ期間に前記通過素子を通過する電流を、所定
値と比較し、前記通過素子を通過する電流が前記所定値
を超える場合に不良信号を生成する比較器と、 前記比較器に接続され、前記不良信号に基づいて前記通
過素子をオフにして、現在のデューティ・サイクル中の
デューティ期間を短縮し、現在のデューティサイクルの
後に前記通過素子をオンにする周期的停止回路と、 を備え、前記負荷は、正の温度係数と抵抗とを有し、前
記通過素子を通過する電流は前記負荷を加熱して負荷の
抵抗を上昇させ、 前記周期的停止回路は、前記電流が前記所定値を超えな
い範囲内で前記負荷の抵抗が充分に高くなるまで、連続
するデューティ・サイクルの前記デューティ期間を増分
することを特徴とするパルス幅変調回路 。 - 【請求項２０】 前記通過素子を通過して前記比較器に
よって所定値と比較されることになる電流は、まず積分
器に入力され、前記積分器は、前記通過素子を通過した
電流に基づいて積分信号を生成し、該積分信号が前記比
較器に出力されて前記所定値と比較されることを特徴と
する請求項１９に記載のパルス幅変調回路。 - 【請求項２１】 電流過負荷からパルス幅変調回路を保
護する方法であって、 電源を負荷へ接続し、または負荷から切り離す通過素子
を含むパルス幅変調回路を構成するステップと、 前記通過素子を通過する電流を所定値と比較し、前記通
過素子を通過する電流が前記所定値を超える場合に不良
信号を生成するステップと、 周期的停止回路を設け、前記電流と所定値との比較に基
づいて前記周期的停止回路により前記通過素子をオフに
するステップと、 周期的出力を有する発振器を設けて、前記発振器によ
り、前記通過素子を交互にオン／オフするステップと、 を含み、前記周期的停止回路は、トランジスタに接続さ
れるコンデンサを含み、前記通過素子をオフにするステ
ップは、前記不良信号により前記コンデンサを充電して
不良信号を保持させ、 前記発信器により通過素子をオン／オフするステップ
は、前記発振器の周期的出力により前記トランジスタを
オンにして前記コンデンサを放電させることを特徴とす
るパルス幅変調回路の保護方法 。 - 【請求項２２】 電流過負荷からパルス幅変調回路を保
護する方法であって、 電源を負荷へ接続し、または負荷から切り離す通過素子
を含むパルス幅変調回路を構成するステップと、 前記通過素子を通過する電流を所定値と比較し、前記通
過素子を通過する電流 が前記所定値を超える場合に不良
信号を生成するステップと、 周期的停止回路を設け、前記比較結果に応じて、前記不
良信号に基づき前記周期的停止回路によって前記通過素
子をオフにするステップと、 前記不良信号の発生のたびにインクリメントされるエラ
ーカウンタを用いて、エラーの数をカウントするステッ
プと、 前記エラーカウンタに接続されるオーバーカウント停止
回路を設け、前記カウンタ値が所定の数を超えた場合
に、前記オーバーカウント停止回路により、前記通過素
子を複数周期の間オフにするステップと、 を含み、前記エラーカウンタは、前記オーバーカウント
停止回路に接続される所定の出力ビットを含む複数の出
力ビットを有し、コンデンサが複数周期の間、前記所定
の出力ビットによる信号を保持し、この複数周期の間
に、前記通過素子がオフにされることを特徴とするパル
ス幅変調回路の保護方法 。 - 【請求項２３】 電流過負荷からパルス幅変調回路を保
護する方法であって、 複数のデューティサイクルから成る周期的出力に応じ
て、電源を負荷へ接続し、または負荷から切り離す通過
素子を含むパルス幅変調回路を構成するステップと、 前記周期的出力のうち、現在のデューティサイクル中の
デューティ期間に前記通過素子を通過する電流を、所定
値と比較し、前記通過素子を通過する電流が前記所定値
を超える場合に不良信号を生成するステップと、 周期的停止回路を設け、前記不良信号に基づいて前記通
過素子をオフにして、現在のデューティサイクル中のデ
ューティ期間を短縮し、現在のデューティサイクルの後
に前記通過素子をオンにするステップと、 を含み、前記負荷は、正の温度係数と抵抗とを有し、前
記通過素子を通過する電流は前記負荷を加熱して、前記
負荷の抵抗を上昇させ、 前記周期的停止回路は、前記電流が前記所定値を超えな
い範囲内で前記負荷の抵抗が充分に高くなるまで、連続
するデューティサイクルの前記デューティ期間を離散的
に増分するステップをさらに含むことを特徴とするパル
ス幅変調回路の保護方法 。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/508,715 | 1995-07-28 | ||
| US08/508,715 US5748428A (en) | 1995-07-28 | 1995-07-28 | Pulse width modulation and protection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09214260A JPH09214260A (ja) | 1997-08-15 |
| JP3112065B2 true JP3112065B2 (ja) | 2000-11-27 |
Family
ID=24023783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08197821A Expired - Fee Related JP3112065B2 (ja) | 1995-07-28 | 1996-07-26 | パルス幅変調回路及び同回路を保護する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5748428A (ja) |
| EP (1) | EP0756380B1 (ja) |
| JP (1) | JP3112065B2 (ja) |
| DE (1) | DE69627428T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6346778B1 (en) * | 1998-01-20 | 2002-02-12 | Bytecraft Pty Ltd | AC power converter |
| US6339526B1 (en) * | 1998-07-01 | 2002-01-15 | Lucent Technologies Inc. | Low voltage cutoff circuit with short circuit detection capability and method of operation thereof |
| JP3756736B2 (ja) * | 2000-07-24 | 2006-03-15 | 矢崎総業株式会社 | ワイパ制御装置 |
| JP3741949B2 (ja) * | 2000-07-24 | 2006-02-01 | 矢崎総業株式会社 | 半導体スイッチング装置 |
| JP3715185B2 (ja) * | 2000-07-24 | 2005-11-09 | 矢崎総業株式会社 | ワイパ制御装置 |
| JP2002037034A (ja) * | 2000-07-24 | 2002-02-06 | Yazaki Corp | ワイパ制御装置 |
| US7129678B2 (en) * | 2002-01-25 | 2006-10-31 | Victory Industrial Corporation | High voltage generator using inductor-based charge pump for automotive alternator voltage regulator |
| US7372210B2 (en) * | 2003-10-01 | 2008-05-13 | Snap-On Incorporated | Method and apparatus for lamp heat control |
| US7142140B2 (en) | 2004-07-27 | 2006-11-28 | Silicon Laboratories Inc. | Auto scanning ADC for DPWM |
| US7701685B2 (en) * | 2004-07-27 | 2010-04-20 | Silicon Laboratories Inc. | Digital pulse width modulator with built-in protection functions for over current, over voltage and temperature |
| US7719811B2 (en) * | 2006-09-08 | 2010-05-18 | Ford Global Technologies | FET monitoring and protecting system |
| JP5094431B2 (ja) * | 2008-01-11 | 2012-12-12 | ローム株式会社 | 電力増幅回路 |
| JP5642349B2 (ja) * | 2009-02-05 | 2014-12-17 | フリースケール セミコンダクター インコーポレイテッド | パルス幅変調回路、パルス幅変調方法及びレギュレータ |
| US8410763B2 (en) * | 2010-01-26 | 2013-04-02 | Freescale Semiconductor, Inc. | Controller for buck and boost converter |
| CN102843106B (zh) * | 2012-09-25 | 2015-09-30 | 上海贝岭股份有限公司 | 一种用于d类功放芯片的过流保护方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4477748A (en) * | 1980-10-07 | 1984-10-16 | Thomas Industries, Inc. | Solid state ballast |
| JPS57212825A (en) * | 1981-06-24 | 1982-12-27 | Nec Corp | Protective device |
| JPH0412636Y2 (ja) * | 1985-04-18 | 1992-03-26 | ||
| US4686428A (en) * | 1985-08-28 | 1987-08-11 | Innovative Controls, Incorporated | High intensity discharge lamp self-adjusting ballast system with current limiters and a current feedback loop |
| CA1287103C (en) * | 1986-04-22 | 1991-07-30 | Jim Pinard | Cmos latch-up recovery circuit |
| US4825144A (en) * | 1987-11-10 | 1989-04-25 | Motorola, Inc. | Dual channel current mode switching regulator |
| US5001398A (en) * | 1989-07-03 | 1991-03-19 | Motorola, Inc. | Lamp intensity control system having over-current protection |
| US4994934A (en) * | 1989-12-01 | 1991-02-19 | Abb Power T & D Company Inc. | Microcomputer based reclosing relay |
| US5485341A (en) * | 1992-09-21 | 1996-01-16 | Kabushiki Kaisha Toshiba | Power transistor overcurrent protection circuit |
-
1995
- 1995-07-28 US US08/508,715 patent/US5748428A/en not_active Expired - Fee Related
-
1996
- 1996-05-28 DE DE69627428T patent/DE69627428T2/de not_active Expired - Fee Related
- 1996-05-28 EP EP96303787A patent/EP0756380B1/en not_active Expired - Lifetime
- 1996-07-26 JP JP08197821A patent/JP3112065B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5748428A (en) | 1998-05-05 |
| DE69627428D1 (de) | 2003-05-22 |
| EP0756380A1 (en) | 1997-01-29 |
| DE69627428T2 (de) | 2004-03-25 |
| JPH09214260A (ja) | 1997-08-15 |
| EP0756380B1 (en) | 2003-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3112065B2 (ja) | パルス幅変調回路及び同回路を保護する方法 | |
| US8270138B2 (en) | Power supply controller and threshold adjustment method thereof | |
| US7813096B2 (en) | Power supply controller | |
| US8054605B2 (en) | Power supply controller | |
| US8598859B2 (en) | Power supply controller | |
| US7570009B2 (en) | Fan system and its control device and control method | |
| JP4547846B2 (ja) | 車両用発電制御装置 | |
| JP2001069667A (ja) | 車両用ランプ点灯駆動装置 | |
| JPH07182052A (ja) | 過電圧保護装置 | |
| EP0778646B1 (en) | Rush current suppression circuit | |
| JPH0470869B2 (ja) | ||
| US7230409B1 (en) | Current limiting using PWM control | |
| US20050073786A1 (en) | Mirror element drive circuit with fault protection | |
| JP2682699B2 (ja) | 駆動回路 | |
| JP3171383B2 (ja) | 保護回路 | |
| JP3396901B2 (ja) | 高周波放電灯点灯装置用電源装置 | |
| JP2004185406A (ja) | 過電流保護装置 | |
| JPH11108969A (ja) | 過電流検知回路 | |
| JPH08205531A (ja) | 直流電源装置 | |
| JP2002231477A (ja) | 圧電トランス保護回路 | |
| JP2902653B2 (ja) | 直流電源装置 | |
| JP3215061B2 (ja) | スイッチング電源用駆動回路 | |
| JP3630081B2 (ja) | 通信装置用終端回路 | |
| JP2815265B2 (ja) | 半導体充電制御装置 | |
| JP2002034237A (ja) | 車載用電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |