JP3080215B2 - 電界効果トランジスタの製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ショットキーゲー
ト型の電界効果トランジスタの製造方法に関し、特に、
Ｔ型ゲート電極を有しそのＴ型ゲート電極がリセス内で
オフセット状態に配置された電界効果トランジスタの製
造方法に関するものである。

【０００２】

【従来の技術】ショットキーゲートを用いた電界効果ト
ランジスタでは、耐圧を向上させソース抵抗Ｒｓを低減
させるために、リセス構造を採用することが行われてい
る。さらに、より一層の特性の向上を図って２段リセス
構造を採用することも行われている。図１０は、特開平
３−１０８３４４号公報にて提案されたこのような２段
リセス構造の電界効果トランジスタの製造方法を示す工
程順の断面図である。以下、図１０（ａ）〜（ｇ）を参
照して、上記公報に記載された従来の製造方法について
説明する。

【０００３】図１０（ａ）に示すように、半導体基板４
０１上に形成された半導体活性層４０２中の第２のリセ
スの深さに相当する位置にストッパ層４０５を堆積し、
半導体活性層４０２上にドレイン電極４０３およびソー
ス電極４０４を形成した後、全面にフォトレジスト層４
０６を積層する。次に、図１０（ｂ）に示すように、フ
ォトレジスト層４０６にゲートパターニングのための開
口部を写真製版により形成する。次に、図１０（ｃ）に
示すように、ストッパ層４０５の直上の活性層４０２を
ストッパ層４０５に達するまで等方性ウェットエッチン
グによりエッチングしてリセス領域４０７を形成する。

【０００４】次に、図１０（ｄ）においてさらにエッチ
ングを進めると、半導体活性層４０２とストッパ層４０
５とのエッチング選択比により、ストッパ層４０５はほ
とんどエッチングされずに横方向へのみエッチングが進
行しリセス領域４０７の幅が広がる。次に、図１０
（ｅ）に示すように、フォトレジスト層４０６をマスク
として異方性のＲＩＥによりストッパ層４０５を選択的
にエッチング除去する。これにより、２段リセスが形成
される。次に、図１０（ｆ）に示すように、ゲート電極
金属４０８を全面に真空蒸着法等により堆積する。次い
で、フォトレジスト層４０６上の不要のゲート電極金属
をリフトオフ法により除去し、リセス領域４０７内にゲ
ート電極４０８ａを形成すれば、図１０（ｇ）に示すよ
うに、２段リセス構造電界効果トランジスタが完成す
る。

【０００５】

【発明が解決しようとする課題】リセスを有する電界効
果トランジスタにおいて、逆耐圧を向上させるとともに
ソース抵抗Ｒｓを低減させるためにゲート電極をオフセ
ットさせて形成する場合があるが上述の従来の製造方法
では、ゲート電極はリセス（１段目リセス）の中央に形
成されてしまうためオフセットをかけることができなか
った。また、トランジスタの性能向上を目的としてゲー
ト電極長の短縮を図ろうとする場合、ゲート電極金属蒸
着中に蒸着金属がレジスト層４０６の側部に付着し、徐
々にその開口部が塞がっていくために、ゲート断面形状
が三角形となり、ゲート抵抗が増大してトランジスタの
利得低下を招く恐れがある。したがって、本発明の解決
すべき課題は、第１に、リセス内においてオフセット位
置にゲート電極を形成しうるようにすることであり、第
２に、Ｔ型のゲート電極を形成しうるようにすることで
ある。

【０００６】

【課題を解決するための手段】上述の課題を解決するた
めの本発明の電界効果トランジスタの製造方法は、 （１）下層から順にチャネル層、電子供給層および／ま
たはエッチングストッパ層、および、キャップ層がエピ
タキシャル成長された半導体基板上に第１のレジスト材
料を塗布して第１のレジスト膜を形成し、これに露光・
現像を施して所定の間隔を隔てて２つの第１の開口を形
成する工程と、 （２）前記第１のレジスト膜をマスクとして前記キャッ
プ層をエッチングして前記２つの第１の開口間の領域を
含む領域に連続したリセスを形成する工程と、 （３）第２のレジスト材料を塗布して第２のレジスト膜
を形成するとともに、第１のレジスト膜と第２のレジス
ト膜が接する部分に両レジスト材料の混合物からなるレ
ジスト混合層を形成する工程と、 （４）前記第２のレジスト膜に露光・現像を施すことに
より前記２つの第１の開口のうちの一方の開口部上に該
第１の開口より開口幅が大きくかつアンダーカット形状
を有する第２の開口を形成する工程と、 （５）ゲート電極形成材料の堆積とリフトオフにより断
面形状がＴ型のゲート電極を形成する工程と、を有する
ことを特徴としている。

【０００７】また、もう一つの本発明の電界効果トラン
ジスタの製造方法は、 （１）下層から順にチャネル層、電子供給層および／ま
たは第１エッチングストッパ層、スペーサ層、第２エッ
チングストッパ層、および、キャップ層がエピタキシャ
ル成長された半導体基板上に第１のレジスト材料を塗布
して第１のレジスト膜を形成し、これに露光・現像を施
して所定の間隔を隔てて２つの第１の開口を形成する工
程と、 （２）前記第１のレジスト膜をマスクとして前記キャッ
プ層をエッチングして前記２つの第１の開口間の領域を
含む領域に連続した１段目リセスを形成する工程と、 （３）第２のレジスト材料を塗布して第２のレジスト膜
を形成するとともに、第１のレジスト膜と第２のレジス
ト膜が接する部分に両レジスト材料の混合物からなるレ
ジスト混合層を形成する工程と、 （４）前記第２のレジスト膜に露光・現像を施すことに
より前記２つの第１の開口のうちの一方の開口部上に該
第１の開口より開口幅が大きくかつアンダーカット形状
を有する第２の開口を形成する工程と、 （５）前記第２のレジスト膜および前記レジスト混合層
をマスクとして前記スペーサ層をエッチングして２段目
リセスを形成する工程と、 （６）ゲート電極形成材料の堆積とリフトオフにより断
面形状がＴ型のゲート電極を形成する工程と、を有する
ことを特徴としている。

【０００８】［作用］本発明では第１のレジスト膜上に
Ｔ型ゲート傘部幅の半分以上の距離を離して２つの開口
形成し、これを通して等方性エッチングにより１つのリ
セス構造を形成した後、第２のレジスト膜を塗布・形成
し、露光・現像により一方の開口上にこの開口より幅の
大きい開口を形成してＴ型プロファイルのレジスト膜を
形成し、これらのレジスト膜を用いてゲート電極を形成
しているので、リセス内にオフセットがかかった位置に
Ｔ型形状のゲート電極を形成することができる。

【０００９】

【発明の実施の形態】次に、図面を参照して本発明の実
施の形態について説明する。図１（ａ）〜（ｆ）は、本
発明の第１の実施の形態を説明するための工程順断面図
である。まず、半絶縁性半導体基板１１上にバッファ層
１２、活性層１３（ＨＥＭＴの場合はチャネル層＋電子
供給層に対応する）、エッチングストッパ層１４および
オーミックコンタクトをとるためのキャップ層１５を順
次エピタキシャル成長させる。次に、このエピタキシャ
ル成長層を有する半導体基板にメサ形成、イオン注入な
どにより非能動領域を形成して能動領域を画定した後、
ソース・ドレイン電極となる１対のオーミック電極（図
示なし）を形成する。次いで、エピタキシャル成長層上
に第１のレジスト材料を塗布して第１のレジスト膜１６
を形成する。この第１のレジスト膜に露光・現像を施し
て、形成されるＴ型ゲートの傘部の半値幅以上の間隔を
隔てて二つの第１の開口１６ａ、１６ｂを形成する〔図
１（ａ）〕。すなわち、ゲート電極形成側の第１の開口
１６ａの中心から埋め込み側の第１の開口１６ｂの第１
の開口１６ａ寄りの端部までの距離ｄに関して、次の条
件が課される。 ｄ≧（Ｔ型ゲート傘部パターンの半値幅）

【００１０】次に、第１のレジスト膜をマスクとしエッ
チングストッパ層１４をストッパとしてキャップ層１５
に等方性のエッチングを施す。このとき、二つの開口間
でつながりまた第１の開口１６ａ、１６ｂの外側にも広
がるリセス１５ａが形成されるようにオーバエッチング
する〔図１（ｂ）〕。次に、エッチングストッパ層１４
を希塩酸を用いた表面処理などにより除去した後、全面
に第２のレジスト材料を塗布して第２のレジスト膜１７
を形成する。このとき、第１のレジスト膜１６と第２の
レジスト膜１７の界面に両レジスト材料の混合物からな
る難溶性のレジスト混合層１８が形成される〔図１
（ｃ）〕。次に、露光・現像を行って、ゲート電極形成
側の第１の開口１６ａ上の第２のレジスト膜１７に開口
幅がこの第１の開口より大きく、リフトオフが可能であ
るようにアンダーカット形状を有する第２の開口１７ａ
を形成する。このとき、レジスト混合層１８はそのまま
残留するため、リセス側部は埋まり、第１の開口１６ａ
の開口幅は縮小される。そのため、結局この縮小された
第１の開口と第２の開口とを合わせた形状のＴ型プロフ
ァイルが形成される〔図１（ｄ）〕。以上のことから、
本発明において、ゲート電極形成側の第１の開口１６ａ
の開口幅とリセス１５ａの深さに関して次の束縛条件が
課される。 （第１の開口１６ａ幅）≧（レジスト混合層１８の横方
向の膜厚×２） （リセス１５ａの深さ＋エッチングストッパ層１４厚）
＝（キャップ層厚＋エッチングストッパ層厚）≦（縦方
向の混合層１８の膜厚） 最後に、ゲート金属膜１９を堆積し〔図１（ｅ）〕、リ
フトオフして断面形状がＴ型のゲート電極２０を形成す
る〔図１（ｆ）〕。

【００１１】上記の実施の形態において、第１のレジス
ト膜と第２のレジスト膜としては、次の条件、 レジスト混合層が形成できること、 レジスト混合層は第２の開口形成後も残留でき、か
つエッチング耐性があること、 第２のレジスト膜はアンダーカット形状の開口を形
成できること、を満たす全ての組み合わせを利用するこ
とができる。これらの条件を満たすものとして、第１の
レジスト膜を形成するためのレジスト材料として例えば
電子線露光用のレジストを、また、第２のレジスト膜を
形成するためのレジスト材料としてポジ型のフォトレジ
ストを挙げることができる。第２のレジスト膜としてポ
ジ型のフォトレジストを用いる場合、ネガ露光を行った
後にイメージリバース処理を行ってイメージを反転させ
ることができる。上記実施の形態において、第１のレジ
スト膜の密着性を向上させるためにキャップ層と第１の
レジスト膜との間にスペーサ層を挿入することができ
る。また、活性層１３が電子供給層を有しており、か
つ、この層がエッチングストッパとしての機能を有して
いる場合、エッチングストッパ層１４を省略することが
できる。また、ソース・ドレイン電極はゲート電極形成
後に形成することもできる。

【００１２】図２（ａ）〜（ｃ）は、本発明の第２の実
施の形態を説明するための主要工程での工程順断面図で
ある。第２のレジスト膜２７に第２の開口２７ａを形成
するまでの工程は、図１（ａ）〜（ｄ）に示した第１の
実施の形態の場合と同様であるので、その説明は省略す
る。また、図２において、図１の部分と同等の部分には
下１桁が共通する参照番号が付せられている。図２
（ａ）に示すように、第２の開口２７ａを形成した後、
ソース・ドレイン間の電流値をモニタしながら活性層２
３を所望の深さだけエッチングして、１段目のリセスに
対しオフセットされた位置に２段目のリセスを形成す
る。その後、ゲート電極形成材料を堆積してゲート金属
膜２９を形成し〔図２（ｂ）〕、リフトオフして断面形
状がＴ型のゲート電極３０を形成する〔図２（ｃ）〕。
第２の実施の形態によれば、２段リセス構造により、電
界が緩和され耐厚を向上させることができる。

【００１３】図３（ａ）〜（ｄ）は、本発明の第３の実
施の形態を説明するための工程順断面図である。まず、
半絶縁性半導体基板３１上にバッファ層３２、活性層３
３（ＨＥＭＴの場合はチャネル層＋電子供給層に対応す
る）、第１エッチングストッパ層３４、スペーサ層３
５、第２エッチングストッパ層３６およびオーミックコ
ンタクトをとるためのキャップ層３７を順次エピタキシ
ャル成長させる。次に、必要に応じて能動領域の画定、
オーミック電極の形成を行った後、エピタキシャル成長
層上に第１のレジスト材料を塗布して第１のレジスト膜
３８を形成する〔図３（ａ）〕。その後、図１（ａ）〜
（ｄ）に示した工程と同様の工程を行うことにより、第
１のレジスト膜に二つの第１の開口を形成し、キャップ
層をエッチングしさらに第２エッチングストッパ層を除
去し、第２のレジスト膜３９に第２の開口３９ａを形成
する。その後、第２のレジスト膜３９、レジスト混合層
４０をマスクとし第２のエッチングストッパ層３４をス
トッパとしてスペーサ層３５をエッチングして１段目リ
セス内に２段目のリセス３５ａを形成する〔図３
（ｂ）〕。最後に、第１のエッチングストッパ層３４を
水洗などにより選択的に除去し、ゲート電極形成材料を
堆積してゲート金属膜４１を形成し〔図３（ｃ）〕、リ
フトオフして断面形状がＴ型のゲート電極４２を形成す
る〔図３（ｄ）〕。

【００１４】上記第３の実施の形態によれば、２段目の
リセスの底面が第２のエッチングストッパ層により規定
されるため、２段目のリセスを正確な深さに形成するこ
とが可能になり、また２段目リセスの幅の自由度が大き
くなる。また、この実施の形態においても活性層３３が
電子供給層を有しており、かつ、この層がエッチングス
トッパとしての機能を有している場合、第１のエッチン
グストッパ層３４を省略することができる。

【００１５】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。 ［第１の実施例］図４（ａ）〜（ｄ）、図５（ｅ）〜
（ｈ）は、本発明の第１の実施例の主要工程段階におけ
る状態を示す工程順断面図である。まず、半絶縁性Ｇａ
Ａｓ基板１０１上にＭＢＥ（Molecular Beam Epitaxy；
分子線成長）法により、ｉ−ＧａＡｓバッファ層１０２
（厚さ５００ｎｍ）、ｉ−Ａｌ_0.20Ｇａ_0.80Ａｓバッフ
ァ層１０３（厚さ２００ｎｍ）、ｉ−Ｉｎ_0.15Ｇａ_0.85
Ａｓチャネル層１０４（厚さ１５ｎｍ）、ｎ−Ａｌ_0.20
Ｇａ_0.80Ａｓ電子供給層１０５（ドナー濃度２×１０ ¹⁸
ｃｍ^-3、厚さ４０ｎｍ）、ｉ−Ａｌ_0.20Ｇａ_0.80Ａｓエ
ッチングストッパ層１０６（厚さ５ｎｍ）、ｎ⁺ −Ｇａ
Ａｓキャップ層１０７（ドナー濃度３×１０¹⁸ｃｍ^-3、
厚さ８０ｎｍ）を順次成長させる。このエピタキシャル
基板にメサ形成を行って素子分離を行った後、一対のオ
ーミック電極（図示なし）を形成する。次に、このウェ
ハに東京応化社製電子線感光レジストＯＥＢＲ−１００
０を回転塗布して第１のレジスト膜１０８を形成する
〔図４（ａ）〕。次に、電子ビームにより露光し、現像
して、ソース・ドレイン電極間のリセスを形成すべき部
位にＴ型ゲートの傘部の半値幅以上の間隔、例えば０．
５μｍ以上隔てて、開口幅が０．１８μｍ程度の２つの
第１の開口１０８ａ、１０８ｂを形成する〔図４
（ｂ）〕。

【００１６】次に、クエン酸水溶液（クエン酸：Ｈ₂ Ｏ
＝１：１）と３０％の過酸化水素水溶液を３：１の比で
混合したＧａＡｓ／ＡｌＧａＡｓ選択エッチャントを用
い、第１のレジスト膜をマスクとしｉ−Ａｌ_0.20Ｇａ
_0.80Ａｓエッチングストッパ層１０６をストッパとし
て、ｎ⁺ −ＧａＡｓキャップ層１０７を選択的にエッチ
ング除去する。このエッチング時において、開口１０８
ａ、１０８ｂの直下のキャップ層が除去されると、エッ
チングは横方向に進行し、両開口下において接続しまた
左右方向にも広がったリセス１０７ａが形成される〔図
４（ｃ）〕。次に、希塩酸での処理および水洗によりエ
ッチングストッパ層１０６をエッチング除去し、次い
で、住友化学工業製ポジ型フォトレジストＴＨＭＲ−ｉ
Ｐ３３００をウェハ全面に塗布し、第２のレジスト膜１
０９を形成する。このとき、第１のレジスト膜１０８と
第２のレジスト膜１０９の界面に両レジスト材料が混合
されたレジスト混合層１１０が形成される〔図４
（ｄ）〕。次に、紫外線によりゲート電極形成側の第１
の開口１０８ａ上にＴ型ゲート傘部パターンをネガ露光
する〔図５（ｅ）〕。次に、イメージリバース処理とし
てＮＨ₃ 雰囲気中、１０８℃のベークを行い、その後、
ウェハ全面に紫外線露光を行い現像を行って第２のレジ
スト膜１０９のネガ露光時の未感光部〔図５（ｅ）参
照〕を除去する。これにより、第１の開口１０８ａ上に
開口幅がこれより大きくかつリフトオフが可能であるよ
うにアンダーカット形状を有する第２の開口１０９ａが
形成される。このとき、レジスト混合層１０９は東京応
化社製アルカリ性現像液ＮＭＤ−３に対して難溶性であ
るため、そのまま残留する。レジスト混合層１１０の厚
さは縦方向が約８０ｎｍ、横方向が約３０ｎｍ程度であ
るから、リセス側部は埋まり、第１の開口１０８ａの開
口幅も０．１２μｍ程度に縮小されてＴ型プロファイル
が形成される〔図５（ｆ）〕。次に、ゲート金属膜１１
１となるＴｉを１５ｎｍ、Ａｌを３００ｎｍ電子銃蒸着
装置により蒸着し〔図５（ｇ）〕、リフトオフして、リ
セス内のオフセットのかかった位置にＴ型のゲート電極
１１２を形成する〔図５（ｈ）〕。

【００１７】［第２の実施例］図６（ａ）〜（ｄ）、図
７（ｅ）〜（ｈ）は、本発明の第２の実施例の主要工程
段階における状態を示す断面図である。まず、半絶縁性
ＧａＡｓ基板２０１上にＭＢＥ法により、ｉ−ＧａＡｓ
バッファ層２０２（厚さ５００ｎｍ）、ｉ−Ａｌ_0.20Ｇ
ａ_0.80Ａｓバッファ層２０３（厚さ２００ｎｍ）、ｉ−
Ｉｎ_0.15Ｇａ_{0. 85}Ａｓチャネル層２０４（厚さ１５ｎ
ｍ）、ｎ−Ａｌ_0.20Ｇａ_0.80Ａｓ電子供給層２０５（ド
ナー濃度２×１０¹⁸ｃｍ^-3、厚さ４０ｎｍ）、ｉ−Ａｌ
_0.20Ｇａ_{0. 80}Ａｓエッチングストッパ層２０６（厚さ５
ｎｍ）、ｎ⁺ −ＧａＡｓキャップ層２０７（ドナー濃度
３×１０¹⁸ｃｍ^-3、厚さ８０ｎｍ）を順次成長させる。
このエピタキシャル基板にメサ形成を行って素子分離を
行った後、一対のオーミック電極（図示なし）を形成す
る。次に、このウェハに東京応化社製電子線感光レジス
トＯＥＢＲ−１０００を回転塗布して第１のレジスト膜
２０８を形成する〔図６（ａ）〕。次に、電子ビームに
より露光し、現像して、ソース・ドレイン電極間のリセ
スを形成すべき部位にＴ型ゲートの傘部の半値幅以上の
間隔、例えば０．５μｍ以上隔てて、開口幅が０．１８
μｍ程度の２つの第１の開口２０８ａ、２０８ｂを形成
する〔図６（ｂ）〕。

【００１８】次に、クエン酸水溶液（クエン酸：Ｈ₂ Ｏ
＝１：１）と３０％の過酸化水素水溶液を３：１の比で
混合したＧａＡｓ／ＡｌＧａＡｓ選択エッチャントを用
い、第１のレジスト膜をマスクとしｉ−Ａｌ_0.20Ｇａ
_0.80Ａｓエッチングストッパ層２０６をストッパとし
て、ｎ⁺ −ＧａＡｓキャップ層２０７を選択的にエッチ
ング除去する。このエッチング時において、開口２０８
ａ、２０８ｂの直下のキャップ層が除去された後は、エ
ッチングは横方向に進行し、両開口下において接続しさ
らに左右の横方向にも広がった１段目のリセス２０７ａ
が形成される〔図６（ｃ）〕。次に、希塩酸での処理お
よび水洗によりエッチングストッパ層２０６を選択的に
除去し、次いで、住友化学工業製ポジ型フォトレジスト
ＴＨＭＲ−ｉＰ３３００をウェハ全面に塗布し、第２の
レジスト膜２０９を形成する。このとき、第１のレジス
ト膜２０８と第２のレジスト膜２０９の界面に両レジス
ト材料が混合されたレジスト混合層２１０が形成される
〔図６（ｄ）〕。次に、紫外線によりゲート電極形成側
の第１の開口２０８ａ上にＴ型ゲート傘部パターンをネ
ガ露光する〔図７（ｅ）〕。次に、イメージリバース処
理としてＮＨ₃ 雰囲気中、１０８℃のベークを行い、そ
の後、ウェハ全面に紫外線露光を行い現像を行って第２
のレジスト膜２０９のネガ露光時の未感光部〔図７
（ｅ）参照〕を除去する。これにより、第１の開口２０
８ａ上に開口幅がこれより大きくかつリフトオフが可能
であるようにアンダーカット形状を有する第２の開口２
０９ａが形成される。このとき、レジスト混合層２１０
は東京応化社製アルカリ性現像液ＮＭＤ−３に対して難
溶性であるため、そのまま残留する。レジスト混合層２
１０の厚さは縦方向が約８０ｎｍ、横方向が約３０ｎｍ
程度であるから、リセス側部は埋まり、第１の開口２０
８ａの開口幅も０．１２μｍ程度に縮小されてＴ型プロ
ファイルが形成される。次に、濃硫酸と過酸化水素水と
水を１：８：６００の比で混合した硫酸系エッチャント
を用い、ソース−ドレイン間の電流値をモニタしながら
ｎ−Ａｌ_0.20Ｇａ_0.80Ａｓ電子供給層２０５を所望の深
さだけエッチングして１段目のリセス内に２段目のリセ
ス２０５ａを形成する〔図７（ｆ）〕。次に、ゲート金
属膜２１１となるＴｉを１５ｎｍ、Ａｌを３００ｎｍ電
子銃蒸着装置により蒸着し〔図７（ｇ）〕、リフトオフ
を行うことにより１段目のリセス内のオフセットのかか
った位置に形成された２段目のリセス底面にＴ型のゲー
ト電極２１２を形成する〔図７（ｈ）〕。

【００１９】［第３の実施例］図８（ａ）〜（ｅ）、図
９（ｆ）〜（ｉ）は、本発明の第３の実施例の主要工程
段階における状態を示す断面図である。まず、半絶縁性
ＧａＡｓ基板３０１上にＭＢＥ法により、ｉ−ＧａＡｓ
バッファ層３０２（厚さ５００ｎｍ）、ｉ−Ａｌ_0.20Ｇ
ａ_0.80Ａｓバッファ層３０３（厚さ２００ｎｍ）、ｉ−
Ｉｎ_0.15Ｇａ_{0. 85}Ａｓチャネル層３０４（厚さ１５ｎ
ｍ）、ｎ−Ａｌ_0.20Ｇａ_0.80Ａｓ電子供給層３０５（ド
ナー濃度２×１０¹⁸ｃｍ^-3、厚さ４０ｎｍ）、ｉ−Ａｌ
_0.20Ｇａ_{0. 80}Ａｓ第１エッチングストッパ層３０６（厚
さ５ｎｍ）、ｉ−ＧａＡｓスペーサ層３０７（厚さ２０
ｎｍ）、ｉ−Ａｌ_0.20Ｇａ_0.80Ａｓ第２エッチングスト
ッパ層３０８（厚さ５ｎｍ）、ｎ⁺ −ＧａＡｓキャップ
層３０９（ドナー濃度３×１０¹⁸ｃｍ^-3、厚さ８０ｎ
ｍ）を順次成長させる。このエピタキシャル基板にメサ
形成を行って能動領域を画定した後、一対のオーミック
電極（図示なし）を形成する。次に、このウェハに東京
応化社製電子線感光レジストＯＥＢＲ−１０００を回転
塗布して第１のレジスト膜３１０を形成する〔図８
（ａ）〕。次に、電子ビームにより露光し、現像して、
ソース・ドレイン電極間のリセスを形成すべき部位にＴ
型ゲートの傘部の半値幅以上の間隔、例えば０．５μｍ
以上隔てて、開口幅が０．１８μｍ程度の２つの第１の
開口３１０ａ、３１０ｂを形成する〔図８（ｂ）〕。

【００２０】次に、クエン酸水溶液（クエン酸：Ｈ₂ Ｏ
＝１：１）と３０％の過酸化水素水溶液を３：１の比で
混合したＧａＡｓ／ＡｌＧａＡｓ選択エッチャントを用
い、第１のレジスト膜をマスクとしｉ−Ａｌ_0.20Ｇａ
_0.80Ａｓ第２エッチングストッパ層３０８をストッパと
して、ｎ⁺ −ＧａＡｓキャップ層３０９を選択的にエッ
チング除去する。このエッチング時において、開口３１
０ａ、３１０ｂの直下のキャップ層が除去されると、エ
ッチングは横方向に進行し、両開口下において接続した
１段目のリセス３０９ａが形成される〔図８（ｃ）〕。
次に、希塩酸での処理および水洗により第２エッチング
ストッパ層３０８をエッチング除去し、次いで、住友化
学工業製ポジ型フォトレジストＴＨＭＲ−ｉＰ３３００
をウェハ全面に塗布し、第２のレジスト膜３１１を形成
する。このとき、第１のレジスト膜３１０と第２のレジ
スト膜３１１の界面に両レジスト材料が混合されたレジ
スト混合層３１２が形成される〔図８（ｄ）〕。次に、
紫外線によりゲート電極形成側の第１の開口３１０ａ上
にＴ型ゲート傘部パターンをネガ露光する〔図８
（ｅ）〕。次に、イメージリバース処理としてＮＨ₃ 雰
囲気中、１０８℃のベークを行い、その後、ウェハ全面
に紫外線露光を行い現像を行って第２のレジスト膜３１
１のネガ露光時の未感光部〔図８（ｅ）参照〕を除去す
る。これにより、第１の開口３１０ａ上に開口幅がこれ
より大きくかつリフトオフが可能であるようにアンダー
カット形状を有する第２の開口３１１ａが形成される。
このとき、レジスト混合層３１２は東京応化社製アルカ
リ性現像液ＮＭＤ−３に対して難溶性であるため、その
まま残留する。レジスト混合層３１２の厚さは縦方向が
約８０ｎｍ、横方向が約３０ｎｍ程度であるから、リセ
ス側部は埋まり、第１の開口３１０ａの開口幅も０．１
２μｍ程度に縮小されてＴ型プロファイルが形成される
〔図９（ｆ）〕。次に、このレジストパターンをマスク
としｉ−Ａｌ_0.20Ｇａ_0.80Ａｓ第１エッチングストッパ
層３０６をストッパとして前述したクエン酸系ＧａＡｓ
／ＡｌＧａＡｓ選択エッチャントを用いてｉ−ＧａＡｓ
スペーサ層３０７をエッチングして２段目のリセス３０
７ａを形成する〔図９（ｇ）〕。その後、希塩酸を用い
て処理し水洗を行って第１エッチングストッパ層３０６
を選択的に除去し、ゲート金属膜３１３となるＴｉを１
５ｎｍ、Ａｌを３００ｎｍ電子銃蒸着装置により蒸着し
〔図９（ｈ）〕、リフトオフを行えば、１段目のリセス
内のオフセットのかかった位置に形成された２段目のリ
セス内にＴ型のゲート電極３１４が形成される〔図９
（ｉ）〕。

【００２１】

【発明の効果】以上説明したように、本発明による電界
効果トランジスタの製造方法は、２つの第１の開口を有
する第１のレジスト膜を形成し、２つの開口間の領域が
つながるようにリセスを形成した後、一方の第１の開口
上にこの開口より幅が広い第２の開口を有する第２のレ
ジスト膜を形成するとともに両レジスト膜の界面にレジ
スト混合層を形成し、このレジスト混合層と第２のレジ
スト膜とを用いて、リフトオフ法によりゲート電極を形
成するものであるので、本発明によれば、リセス上のオ
フセットされた位置に断面形状がＴ型のゲート電極を形
成することができる。したがって、本発明によれば、ソ
ース抵抗およびゲート抵抗が低くかつ高耐圧の高性能の
電界効果トランジスタを提供することが可能になる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態を説明するための工
程順断面図。

【図２】本発明の第２の実施の形態を説明するための工
程順断面図。

【図３】本発明の第３の実施の形態を説明するための工
程順断面図。

【図４】本発明の第１の実施例の製造方法を説明するた
めの工程順断面図の一部。

【図５】本発明の第１の実施例の製造方法を説明するた
めの、図４に続く工程での工程順断面図。

【図６】本発明の第２の実施例の製造方法を説明するた
めの工程順断面図の一部。

【図７】本発明の第２の実施例の製造方法を説明するた
めの、図６に続く工程での工程順断面図。

【図８】本発明の第２の実施例の製造方法を説明するた
めの工程順断面図の一部。

【図９】本発明の第３の実施例の製造方法を説明するた
めの、図８に続く工程での工程順断面図。

【図１０】従来例の工程順断面図。

【符号の説明】

１１、２１、３１ 半絶縁性半導体基板 １２、２２、３２ バッファ層 １３、２３、３３ 活性層 １４、２４ エッチングストッパ層 １５、２５、３７ キャップ層 １５ａ リセス １６、２６、３８ 第１のレジスト膜 １６ａ、１６ｂ 第１の開口 １７、２７、３９ 第２のレジスト膜 １７ａ、２７ａ、３９ａ 第２の開口 １８、２８、４０ レジスト混合層 １９、２９、４１ ゲート金属膜 ２０、３０、４２ ゲート電極 ３４ 第１エッチングストッパ層 ３５ スペーサ層 ３５ａ ２段目リセス ３６ 第２エッチングストッパ層 １０１、２０１、３０１ 半絶縁性ＧａＡｓ基板 １０２、２０２、３０２ ｉ−ＧａＡｓバッファ層 １０３、２０３、３０３ ｉ−Ａｌ_0.20Ｇａ_0.80Ａｓバ
ッファ層 １０４、２０４、３０４ ｉ−Ｉｎ_0.15Ｇａ_0.85Ａｓチ
ャネル層 １０５、２０５、３０５ ｎ−Ａｌ_0.20Ｇａ_0.80Ａｓ電
子供給層 １０６、２０６ ｎ−Ａｌ_0.20Ｇａ_0.80Ａｓエッチング
ストッパ層 １０７、２０７、３０９ ｎ⁺ −ＧａＡｓキャップ層 １０７ａ リセス １０８、２０８、３１０ 第１のレジスト膜 １０８ａ、１０８ｂ、２０８ａ、２０８ｂ、３１０ａ、
３１０ｂ 第１の開口 １０９、２０９、３１１ 第２のレジスト膜 １０９ａ、２０９ａ 第２の開口 １１０、２１０、３１２ レジスト混合層 １１１、２１１、３１３ ゲート金属膜 １１２、２１２、３１４ ゲート電極 ２０５ａ、３０７ａ ２段目のリセス ２０７ａ、３０９ａ １段目のリセス ３０６ ｉ−Ａｌ_0.20Ｇａ_0.80Ａｓ第１エッチングスト
ッパ層 ３０７ ｉ−ＧａＡｓスペーサ層 ３０８ ｉ−Ａｌ_0.20Ｇａ_0.80Ａｓ第２エッチングスト
ッパ層 ４０１ 半導体基板 ４０２ 半導体活性層 ４０３ ドレイン電極 ４０４ ソース電極 ４０５ ストッパ層 ４０６ フォトレジスト層 ４０７ リセス領域 ４０８ ゲート電極金属 ４０８ａ ゲート電極

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 （１）下層から順にチャネル層、電子供
   給層および／またはエッチングストッパ層、および、キ
   ャップ層がエピタキシャル成長された半導体基板上に第
   １のレジスト材料を塗布して第１のレジスト膜を形成
   し、これに露光・現像を施して所定の間隔を隔てて２つ
   の第１の開口を形成する工程と、 （２）前記第１のレジスト膜をマスクとして前記キャッ
   プ層をエッチングして前記２つの第１の開口間の領域を
   含む領域に連続したリセスを形成する工程と、 （３）第２のレジスト材料を塗布して第２のレジスト膜
   を形成するとともに、第１のレジスト膜と第２のレジス
   ト膜が接する部分に両レジスト材料の混合物からなるレ
   ジスト混合層を形成する工程と、 （４）前記第２のレジスト膜に露光・現像を施すことに
   より前記２つの第１の開口のうちの一方の開口部上に該
   第１の開口より開口幅が大きくかつアンダーカット形状
   を有する第２の開口を形成する工程と、 （５）ゲート電極形成材料の堆積とリフトオフにより断
   面形状がＴ型のゲート電極を形成する工程と、 を有することを特徴とする電界効果トランジスタの製造
   方法。
2. 【請求項２】 前記第（４）の工程の後前記第（５）の
   工程に先立って前記第２のレジスト膜および前記レジス
   ト混合層をマスクとして前記電子供給層または前記チャ
   ネル層の一部をエッチングして前記リセス内に２段目リ
   セスを形成する工程が付加されることを特徴とする請求
   項１記載の電界効果トランジスタの製造方法。
3. 【請求項３】 （１）下層から順にチャネル層、電子供
   給層および／または第１エッチングストッパ層、スペー
   サ層、第２エッチングストッパ層、および、キャップ層
   がエピタキシャル成長された半導体基板上に第１のレジ
   スト材料を塗布して第１のレジスト膜を形成し、これに
   露光・現像を施して所定の間隔を隔てて２つの第１の開
   口を形成する工程と、 （２）前記第１のレジスト膜をマスクとして前記キャッ
   プ層をエッチングして前記２つの第１の開口間の領域を
   含む領域に連続した１段目リセスを形成する工程と、 （３）第２のレジスト材料を塗布して第２のレジスト膜
   を形成するとともに、第１のレジスト膜と第２のレジス
   ト膜が接する部分に両レジスト材料の混合物からなるレ
   ジスト混合層を形成する工程と、 （４）前記第２のレジスト膜に露光・現像を施すことに
   より前記２つの第１の開口のうちの一方の開口部上に該
   第１の開口より開口幅が大きくかつアンダーカット形状
   を有する第２の開口を形成する工程と、 （５）前記第２のレジスト膜および前記レジスト混合層
   をマスクとして前記スペーサ層をエッチングして２段目
   リセスを形成する工程と、 （６）ゲート電極形成材料の堆積とリフトオフにより断
   面形状がＴ型のゲート電極を形成する工程と、 を有することを特徴とする電界効果トランジスタの製造
   方法。
4. 【請求項４】 前記第（５）の工程の後前記第（６）の
   工程に先立って２段目リセス部に露出している前記第１
   エッチングストッパ層を除去する工程が付加されること
   を特徴とする請求項３記載の電界効果トランジスタの製
   造方法。
5. 【請求項５】 前記第（２）の工程の後前記第（３）の
   工程に先立ってリセス部に露出している前記エッチング
   ストッパ層または前記第２エッチングストッパ層を除去
   する工程が付加されることを特徴とする請求項１または
   ３記載の電界効果トランジスタの製造方法。
6. 【請求項６】 前記第１のレジスト膜が電子ビーム露光
   型レジストにより、前記第２のレジスト膜がポジタイプ
   のフォトレジストにより形成され、前記第（４）の工程
   における露光・現像が、ネガパターンの露光、イメ
   ージリバース処理、全面露光、現像、の各処理を含
   んでいることを特徴とする請求項１または３記載の電界
   効果トランジスタの製造方法。
7. 【請求項７】 前記第（１）の工程に先立って、ゲート
   電極形成予定領域の両側に一対のオーミック電極を形成
   する工程が設けられることを特徴とする請求項１または
   ３記載の電界効果トランジスタの製造方法。