JPH09219399A - エッチング液，エッチング方法，半導体装置の製造方法，および半導体装置 - Google Patents
エッチング液，エッチング方法，半導体装置の製造方法，および半導体装置Info
- Publication number
- JPH09219399A JPH09219399A JP8023759A JP2375996A JPH09219399A JP H09219399 A JPH09219399 A JP H09219399A JP 8023759 A JP8023759 A JP 8023759A JP 2375996 A JP2375996 A JP 2375996A JP H09219399 A JPH09219399 A JP H09219399A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wsi
- citric acid
- etching
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005530 etching Methods 0.000 title claims description 190
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 239000007788 liquid Substances 0.000 title abstract description 12
- 238000000034 method Methods 0.000 title description 50
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 claims abstract description 306
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 106
- YWYZEGXAUVWDED-UHFFFAOYSA-N triammonium citrate Chemical compound [NH4+].[NH4+].[NH4+].[O-]C(=O)CC(O)(CC([O-])=O)C([O-])=O YWYZEGXAUVWDED-UHFFFAOYSA-N 0.000 claims abstract description 98
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims abstract description 90
- 239000000243 solution Substances 0.000 claims description 112
- 239000000758 substrate Substances 0.000 claims description 44
- 239000007864 aqueous solution Substances 0.000 claims description 34
- 238000001039 wet etching Methods 0.000 claims description 15
- 239000007772 electrode material Substances 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 10
- 241001538234 Nala Species 0.000 claims description 5
- 239000002253 acid Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 description 53
- 238000010894 electron beam technology Methods 0.000 description 26
- 230000000694 effects Effects 0.000 description 20
- 239000011737 fluorine Substances 0.000 description 13
- 229910052731 fluorine Inorganic materials 0.000 description 13
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 12
- 238000007740 vapor deposition Methods 0.000 description 12
- 238000001020 plasma etching Methods 0.000 description 10
- 239000000203 mixture Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 238000001451 molecular beam epitaxy Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 2
- 240000002329 Inga feuillei Species 0.000 description 2
- 241000700560 Molluscum contagiosum virus Species 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000007522 mineralic acids Chemical class 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Junction Field-Effect Transistors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- ing And Chemical Polishing (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 ＩｎＡｌＡｓまたはＩｎＧａＡｓに対してＷ
Ｓｉを選択エッチングできるエッチング液，エッチング
方法を提供すること，及びＩｎＡｌＡｓ層またはＩｎＧ
ａＡｓ層にフッ素の付着や混入が生じない半導体装置の
製造方法を提供すること，並びにソース・ドレイン間隔
をＴ型ゲート電極の上辺の電極幅よりも短くした半導体
装置，及び半導体装置の製造方法を提供すること。 【解決手段】 クエン酸と、クエン酸アンモニウムと、
過酸化水素とを含む水溶液からなり、クエン酸アンモニ
ウム／クエン酸のｍｏｌ比が１以上であるエッチング液
を作製した。
Ｓｉを選択エッチングできるエッチング液，エッチング
方法を提供すること，及びＩｎＡｌＡｓ層またはＩｎＧ
ａＡｓ層にフッ素の付着や混入が生じない半導体装置の
製造方法を提供すること，並びにソース・ドレイン間隔
をＴ型ゲート電極の上辺の電極幅よりも短くした半導体
装置，及び半導体装置の製造方法を提供すること。 【解決手段】 クエン酸と、クエン酸アンモニウムと、
過酸化水素とを含む水溶液からなり、クエン酸アンモニ
ウム／クエン酸のｍｏｌ比が１以上であるエッチング液
を作製した。
Description
【０００１】
【発明の属する技術分野】この発明は、エッチング液，
エッチング方法，半導体装置の製造方法，および半導体
装置に関し、特に、ＭＥＳＦＥＴやＨＥＭＴ等の半導体
装置の製造に用いられるエッチング液，エッチング方
法，並びに、ＭＥＳＦＥＴやＨＥＭＴ等の半導体装置の
製造方法，半導体装置に関するものである。
エッチング方法，半導体装置の製造方法，および半導体
装置に関し、特に、ＭＥＳＦＥＴやＨＥＭＴ等の半導体
装置の製造に用いられるエッチング液，エッチング方
法，並びに、ＭＥＳＦＥＴやＨＥＭＴ等の半導体装置の
製造方法，半導体装置に関するものである。
【０００２】
【従来の技術】従来、ＩｎＡｌＡｓまたはＩｎＧａＡｓ
に対してＷＳｉを選択的にエッチングする選択エッチン
グ液，即ち、ＩｎＡｌＡｓまたはＩｎＧａＡｓに対する
エッチングレートよりも、ＷＳｉに対するエッチングレ
ートが十分に高いエッチング液については知られていな
かった。この技術がないため、例えば、ＩｎＧａＡｓ
層，またはＩｎＡｌＡｓ層上に形成されたＷＳｉを上記
ＩｎＧａＡｓ層，またはＩｎＡｌＡｓ層に対して選択的
にエッチングする際には、反応性イオンエッチング（Re
active ion etching：以下、ＲＩＥと称す）等によりエ
ッチングを行っていた。
に対してＷＳｉを選択的にエッチングする選択エッチン
グ液，即ち、ＩｎＡｌＡｓまたはＩｎＧａＡｓに対する
エッチングレートよりも、ＷＳｉに対するエッチングレ
ートが十分に高いエッチング液については知られていな
かった。この技術がないため、例えば、ＩｎＧａＡｓ
層，またはＩｎＡｌＡｓ層上に形成されたＷＳｉを上記
ＩｎＧａＡｓ層，またはＩｎＡｌＡｓ層に対して選択的
にエッチングする際には、反応性イオンエッチング（Re
active ion etching：以下、ＲＩＥと称す）等によりエ
ッチングを行っていた。
【０００３】図９は従来のＭＥＳ電界効果トランジスタ
（Metal-semiconductor field effect transistor ：以
下，ＭＥＳＦＥＴと称す）の製造方法を示す断面図であ
り、図において、１は半絶縁性ＩｎＰ基板，２はアンド
ープＩｎＰバッファ層、３はｎ型の動作層で、Ｓｉをド
ープしたＩｎＡｌＡｓ，またはＩｎＧａＡｓからなって
いる。４はＷＳｉ層、４ａ，４ｂはそれぞれ、ＷＳｉか
らなるソース電極，ドレイン電極である。５はＴｉ層と
Ａｌ層とを積層してなるゲート電極、６ａ，６ｂは第
１，第２のホトレジストである。
（Metal-semiconductor field effect transistor ：以
下，ＭＥＳＦＥＴと称す）の製造方法を示す断面図であ
り、図において、１は半絶縁性ＩｎＰ基板，２はアンド
ープＩｎＰバッファ層、３はｎ型の動作層で、Ｓｉをド
ープしたＩｎＡｌＡｓ，またはＩｎＧａＡｓからなって
いる。４はＷＳｉ層、４ａ，４ｂはそれぞれ、ＷＳｉか
らなるソース電極，ドレイン電極である。５はＴｉ層と
Ａｌ層とを積層してなるゲート電極、６ａ，６ｂは第
１，第２のホトレジストである。
【０００４】次に、従来のＭＥＳＦＥＴの製造方法につ
いて説明する。まず、図９(a) に示すように、ＩｎＰ基
板１上に、バッファ層２，ｎ型動作層３をＭＢＥ(Molec
ularbeam epitaxy)法やＭＯＣＶＤ（Metal organic che
mical vapor deposition)法等を用いて結晶成長させ、
さらに、ｎ型動作層３上にＷＳｉ層４をスパッタ法によ
り形成する。次に、図９(b) に示すように、ＷＳｉ層４
上に第１のホトレジスト６ａを形成し、該ホトレジスト
６ａのゲート電極を形成する領域に写真製版技術を用い
て開口部を形成し、該ホトレジスト６ａをマスクとし
て、上記開口部内に露出したＷＳｉ層４を、ＲＩＥによ
りｎ型動作層３に対して選択的にエッチング除去する。
このＲＩＥに使用するガスとしては、ＳＦ6 ／ＣＨＦ3
等のフッ素系のガスを用いる。このＲＩＥにより、ＷＳ
ｉ層４からソース電極４ａ，ドレイン電極４ｂが形成さ
れる。
いて説明する。まず、図９(a) に示すように、ＩｎＰ基
板１上に、バッファ層２，ｎ型動作層３をＭＢＥ(Molec
ularbeam epitaxy)法やＭＯＣＶＤ（Metal organic che
mical vapor deposition)法等を用いて結晶成長させ、
さらに、ｎ型動作層３上にＷＳｉ層４をスパッタ法によ
り形成する。次に、図９(b) に示すように、ＷＳｉ層４
上に第１のホトレジスト６ａを形成し、該ホトレジスト
６ａのゲート電極を形成する領域に写真製版技術を用い
て開口部を形成し、該ホトレジスト６ａをマスクとし
て、上記開口部内に露出したＷＳｉ層４を、ＲＩＥによ
りｎ型動作層３に対して選択的にエッチング除去する。
このＲＩＥに使用するガスとしては、ＳＦ6 ／ＣＨＦ3
等のフッ素系のガスを用いる。このＲＩＥにより、ＷＳ
ｉ層４からソース電極４ａ，ドレイン電極４ｂが形成さ
れる。
【０００５】続いて、ホトレジスト６ａを除去した後、
図９(c) に示すように、ソース電極４ａ，ドレイン電極
４ｂ上，及び上記ＲＩＥにより露出したｎ型動作層３上
に第２のホトレジスト６ｂを形成し、該ホトレジスト６
ｂの上記ソース電極４ａとドレイン電極４ｂとの中間に
位置する領域上に写真製版技術を用いて開口部を形成
し、該ホトレジスト６ｂをマスクとして、ＥＢ（Electr
on beam ：電子ビーム）蒸着によりＴｉ／Ａｌ層を形成
し、上記ホトレジスト６ｂをリフトオフすることによ
り、ゲート電極５を形成して、図９(d) に示すようなＭ
ＥＳＦＥＴを得る。
図９(c) に示すように、ソース電極４ａ，ドレイン電極
４ｂ上，及び上記ＲＩＥにより露出したｎ型動作層３上
に第２のホトレジスト６ｂを形成し、該ホトレジスト６
ｂの上記ソース電極４ａとドレイン電極４ｂとの中間に
位置する領域上に写真製版技術を用いて開口部を形成
し、該ホトレジスト６ｂをマスクとして、ＥＢ（Electr
on beam ：電子ビーム）蒸着によりＴｉ／Ａｌ層を形成
し、上記ホトレジスト６ｂをリフトオフすることによ
り、ゲート電極５を形成して、図９(d) に示すようなＭ
ＥＳＦＥＴを得る。
【０００６】以上のように、従来のＭＥＳＦＥＴは製造
されていたが、このようなＭＥＳＦＥＴの製造方法にお
いては、ソース電極４ａ，ドレイン電極４ｂを形成する
工程において、ＷＳｉ層４をＳｉをドープしたＩｎＡｌ
Ａｓ，またはＩｎＧａＡｓからなるｎ型動作層３に対し
て選択的に除去する必要があるが、従来は、ＷＳｉをＩ
ｎＡｌＡｓ，またはＩｎＧａＡｓに対して選択的に除去
できるエッチャントがなく、この除去を図９(b) に示す
ようにＲＩＥにより行っていた。しかしながら、このＲ
ＩＥにおいてはＳＦ6 ／ＣＨＦ3 等のフッ素系のガスを
用いているため、ＲＩＥにより露出したｎ型動作層３に
フッ素が付着し、動作層３内に侵入してしまう。このよ
うにフッ素の付着や侵入が起こると、ｎ型動作層３のド
ーパントであるＳｉとフッ素とが結合してしまい、動作
層３のキャリア濃度が低下し、その結果、ＦＥＴの特性
が劣化してしまうという問題があった。
されていたが、このようなＭＥＳＦＥＴの製造方法にお
いては、ソース電極４ａ，ドレイン電極４ｂを形成する
工程において、ＷＳｉ層４をＳｉをドープしたＩｎＡｌ
Ａｓ，またはＩｎＧａＡｓからなるｎ型動作層３に対し
て選択的に除去する必要があるが、従来は、ＷＳｉをＩ
ｎＡｌＡｓ，またはＩｎＧａＡｓに対して選択的に除去
できるエッチャントがなく、この除去を図９(b) に示す
ようにＲＩＥにより行っていた。しかしながら、このＲ
ＩＥにおいてはＳＦ6 ／ＣＨＦ3 等のフッ素系のガスを
用いているため、ＲＩＥにより露出したｎ型動作層３に
フッ素が付着し、動作層３内に侵入してしまう。このよ
うにフッ素の付着や侵入が起こると、ｎ型動作層３のド
ーパントであるＳｉとフッ素とが結合してしまい、動作
層３のキャリア濃度が低下し、その結果、ＦＥＴの特性
が劣化してしまうという問題があった。
【０００７】一方、図１０は従来のＴ型ゲートを有する
高電子移動度トランジスタ（High electron mobility t
ransistor ：以下、ＨＥＭＴと称す）の製造方法を示す
断面図であり、図において、１１は半絶縁性ＩｎＰ基
板、１２はアンドープＩｎＡｌＡｓバッファ層、１３は
アンドープＩｎＧａＡｓ動作層、１４は電子供給層で、
Ｓｉプレーナドープ層１４ａ，即ちＳｉを原子層単位で
例えば４×１０12ｃｍ-2の濃度にドープした層と、厚さ
約３００オングストロームのアンドープＩｎＡｌＡｓ層
１４ｂとにより構成されている。１５は厚さ約３００オ
ングストロームのｎ型ＩｎＧａＡｓキャップ層で、ソー
ス電極とドレイン電極とがオーミック接合できるよう
に、ｎ型不純物が５×１０18ｃｍ-3程度の高濃度にドー
プされている。１５ａはキャップ層１５に形成されたゲ
ートリセス、１６ａ，１６ｂはそれぞれ厚さ約１０００
オングストロームのＷＳｉからなるソース電極，ドレイ
ン電極である。１９はＴｉ上にＡｌを積層してなるゲー
ト電極、１７はＥＢ（電子ビーム）レジスト、１８はホ
トレジストである。
高電子移動度トランジスタ（High electron mobility t
ransistor ：以下、ＨＥＭＴと称す）の製造方法を示す
断面図であり、図において、１１は半絶縁性ＩｎＰ基
板、１２はアンドープＩｎＡｌＡｓバッファ層、１３は
アンドープＩｎＧａＡｓ動作層、１４は電子供給層で、
Ｓｉプレーナドープ層１４ａ，即ちＳｉを原子層単位で
例えば４×１０12ｃｍ-2の濃度にドープした層と、厚さ
約３００オングストロームのアンドープＩｎＡｌＡｓ層
１４ｂとにより構成されている。１５は厚さ約３００オ
ングストロームのｎ型ＩｎＧａＡｓキャップ層で、ソー
ス電極とドレイン電極とがオーミック接合できるよう
に、ｎ型不純物が５×１０18ｃｍ-3程度の高濃度にドー
プされている。１５ａはキャップ層１５に形成されたゲ
ートリセス、１６ａ，１６ｂはそれぞれ厚さ約１０００
オングストロームのＷＳｉからなるソース電極，ドレイ
ン電極である。１９はＴｉ上にＡｌを積層してなるゲー
ト電極、１７はＥＢ（電子ビーム）レジスト、１８はホ
トレジストである。
【０００８】次に製造方法について説明する。まず、Ｉ
ｎＰ基板１１上に、アンドープＩｎＡｌＡｓバッファ層
１２、アンドープＩｎＧａＡｓ動作層１３、Ｓｉプレー
ナドープ層１４ａ、アンドープＩｎＡｌＡｓ層１４ｂ、
ｎ型ＩｎＧａＡｓキャップ層１５を、順次結晶成長によ
り形成する。この成長方法としてはＭＢＥ法やＭＯＣＶ
Ｄ法等が用いられる。さらに、キャップ層１５上にＥＢ
レジスト１７，ホトレジスト１８を順次形成し、該ホト
レジスト１８のゲート電極が設けられる領域を写真製版
技術により除去して幅約０．５μｍの開口部を設け、さ
らに、該開口部内に露出したＥＢレジスト１７の中央の
幅約０．１μｍの領域を電子ビーム露光を用いた写真製
版技術により除去して開口部を設ける。これにより、ホ
トレジスト１８の開口部とＥＢレジスト１７の開口部と
を組合わせた開口部の基板１１に対して垂直方向の断面
形状はＴ字型となる（図１０(a))。
ｎＰ基板１１上に、アンドープＩｎＡｌＡｓバッファ層
１２、アンドープＩｎＧａＡｓ動作層１３、Ｓｉプレー
ナドープ層１４ａ、アンドープＩｎＡｌＡｓ層１４ｂ、
ｎ型ＩｎＧａＡｓキャップ層１５を、順次結晶成長によ
り形成する。この成長方法としてはＭＢＥ法やＭＯＣＶ
Ｄ法等が用いられる。さらに、キャップ層１５上にＥＢ
レジスト１７，ホトレジスト１８を順次形成し、該ホト
レジスト１８のゲート電極が設けられる領域を写真製版
技術により除去して幅約０．５μｍの開口部を設け、さ
らに、該開口部内に露出したＥＢレジスト１７の中央の
幅約０．１μｍの領域を電子ビーム露光を用いた写真製
版技術により除去して開口部を設ける。これにより、ホ
トレジスト１８の開口部とＥＢレジスト１７の開口部と
を組合わせた開口部の基板１１に対して垂直方向の断面
形状はＴ字型となる（図１０(a))。
【０００９】続いて、上記ホトレジスト１８とＥＢレジ
スト１７とをマスクとして、上記ＥＢレジスト１７の開
口部に露出したｎ型ＩｎＧａＡｓキャップ層１５を、Ｈ
3 ＰＯ4 ／Ｈ2 ０2 等の無機酸をエッチャントとして用
いたウエットエッチングにより除去してゲートリセス１
５ａを設ける（図１０(b))。このゲートリセス１５ａは
等方性のウエットエッチングにより形成されるため、そ
の幅は、上記ＥＢレジスト１７の開口部の幅よりも広く
なっている。
スト１７とをマスクとして、上記ＥＢレジスト１７の開
口部に露出したｎ型ＩｎＧａＡｓキャップ層１５を、Ｈ
3 ＰＯ4 ／Ｈ2 ０2 等の無機酸をエッチャントとして用
いたウエットエッチングにより除去してゲートリセス１
５ａを設ける（図１０(b))。このゲートリセス１５ａは
等方性のウエットエッチングにより形成されるため、そ
の幅は、上記ＥＢレジスト１７の開口部の幅よりも広く
なっている。
【００１０】さらに、図１０(c) に示すように、上記ホ
トレジスト１８とＥＢレジスト１７とをマスクとして、
蒸着，及びリフトオフを行うことにより、Ｔｉ／Ａｌか
らなり、その上記基板１１に対して垂直方向の断面形状
がＴ字型のＴ型ゲート電極１９を形成し、最後に、Ｔ型
ゲート電極１９の上部をマスクとしてＩｎＰ基板１１の
上方からＥＢ蒸着を行い、キャップ層１５上にＷＳｉか
らなるソース電極１６ａ，ドレイン電極１６ｂを形成し
て、図１０(d) に示すようなＴ型ゲート電極１９を備え
たＨＥＭＴを得る。このとき、Ｔ型ゲート電極１９の上
部の電極幅は約０．５μｍとなり、Ｔ型ゲート電極１９
の上部のひさし状に突出した部分の下方領域には、ソー
ス電極１６ａ，ドレイン電極１６ｂは形成されず、ソー
ス・ドレイン間隔も約０．５μｍとなる。なお、キャッ
プ層１５の、ソース電極１６ａ，ドレイン電極１６ｂを
形成しない領域には、予めレジスト等のマスクを形成し
ておく。また、図示していないが、Ｔ型ゲート電極１９
上にもＷＳｉ層が形成されるため、Ｔ型ゲート電極１９
の少なくともボンディングが行われる部分（図示せず）
には、このＷＳｉ層が形成されないようにするか、もし
くは形成されたＷＳｉ層をエッチング等により除去する
ようにする。
トレジスト１８とＥＢレジスト１７とをマスクとして、
蒸着，及びリフトオフを行うことにより、Ｔｉ／Ａｌか
らなり、その上記基板１１に対して垂直方向の断面形状
がＴ字型のＴ型ゲート電極１９を形成し、最後に、Ｔ型
ゲート電極１９の上部をマスクとしてＩｎＰ基板１１の
上方からＥＢ蒸着を行い、キャップ層１５上にＷＳｉか
らなるソース電極１６ａ，ドレイン電極１６ｂを形成し
て、図１０(d) に示すようなＴ型ゲート電極１９を備え
たＨＥＭＴを得る。このとき、Ｔ型ゲート電極１９の上
部の電極幅は約０．５μｍとなり、Ｔ型ゲート電極１９
の上部のひさし状に突出した部分の下方領域には、ソー
ス電極１６ａ，ドレイン電極１６ｂは形成されず、ソー
ス・ドレイン間隔も約０．５μｍとなる。なお、キャッ
プ層１５の、ソース電極１６ａ，ドレイン電極１６ｂを
形成しない領域には、予めレジスト等のマスクを形成し
ておく。また、図示していないが、Ｔ型ゲート電極１９
上にもＷＳｉ層が形成されるため、Ｔ型ゲート電極１９
の少なくともボンディングが行われる部分（図示せず）
には、このＷＳｉ層が形成されないようにするか、もし
くは形成されたＷＳｉ層をエッチング等により除去する
ようにする。
【００１１】以上のように、従来のＨＥＭＴは製造され
ていたが、このようなＨＥＭＴの製造方法においては、
Ｔ型ゲート電極１９を形成した後、該Ｔ型ゲート電極１
９の上部をマスクとして蒸着によりソース電極１６ａ，
ドレイン電極１６ｂを形成していたため、ソース・ドレ
イン間隔が、Ｔ型ゲート電極１９の上部の電極幅と等し
くなり、ソース・ドレイン間隔はＴ型ゲート電極１９の
上部の電極幅で制限されるため、ソース・ドレイン間隔
を狭くすることができず、ソース抵抗およびドレイン抵
抗が低減できず、その結果、ＨＥＭＴの特性を律速する
原因となっていた。
ていたが、このようなＨＥＭＴの製造方法においては、
Ｔ型ゲート電極１９を形成した後、該Ｔ型ゲート電極１
９の上部をマスクとして蒸着によりソース電極１６ａ，
ドレイン電極１６ｂを形成していたため、ソース・ドレ
イン間隔が、Ｔ型ゲート電極１９の上部の電極幅と等し
くなり、ソース・ドレイン間隔はＴ型ゲート電極１９の
上部の電極幅で制限されるため、ソース・ドレイン間隔
を狭くすることができず、ソース抵抗およびドレイン抵
抗が低減できず、その結果、ＨＥＭＴの特性を律速する
原因となっていた。
【００１２】
【発明が解決しようとする課題】以上のように、従来
は、ＷＳｉをＩｎＡｌＡｓまたはＩｎＧａＡｓに対して
選択的にエッチングできるエッチング液がなく、ＷＳｉ
をＩｎＡｌＡｓまたはＩｎＧａＡｓに対して選択的にエ
ッチングできないという問題があった。
は、ＷＳｉをＩｎＡｌＡｓまたはＩｎＧａＡｓに対して
選択的にエッチングできるエッチング液がなく、ＷＳｉ
をＩｎＡｌＡｓまたはＩｎＧａＡｓに対して選択的にエ
ッチングできないという問題があった。
【００１３】また、従来のＦＥＴ等の半導体装置の製造
方法においては、ＩｎＡｌＡｓ層またはＩｎＧａＡｓ層
上に形成されたＷＳｉ層をエッチング除去する際に、Ｓ
Ｆ6／ＣＨＦ3 等のフッ素系ガスを用いたＲＩＥを用い
ているため、エッチングによりＷＳｉを除去した際に露
出したＩｎＡｌＡｓ層またはＩｎＧａＡｓ層にフッ素が
付着，混入し、ＩｎＡｌＡｓ層またはＩｎＧａＡｓ層の
キャリア濃度が低下してしまうという問題があった。
方法においては、ＩｎＡｌＡｓ層またはＩｎＧａＡｓ層
上に形成されたＷＳｉ層をエッチング除去する際に、Ｓ
Ｆ6／ＣＨＦ3 等のフッ素系ガスを用いたＲＩＥを用い
ているため、エッチングによりＷＳｉを除去した際に露
出したＩｎＡｌＡｓ層またはＩｎＧａＡｓ層にフッ素が
付着，混入し、ＩｎＡｌＡｓ層またはＩｎＧａＡｓ層の
キャリア濃度が低下してしまうという問題があった。
【００１４】また、Ｔ型ゲート電極を備えたＨＥＭＴ等
の半導体装置の製造方法においては、Ｔ型ゲート電極形
成後に、Ｔ型ゲート電極の上部をマスクとして蒸着によ
りＷＳｉからなるソース電極およびドレイン電極を形成
していたため、ソース・ドレイン間隔をＴ型ゲート電極
の上部の電極幅よりも狭くすることができず、ソース抵
抗，ドレイン抵抗を低減できないという問題があった。
の半導体装置の製造方法においては、Ｔ型ゲート電極形
成後に、Ｔ型ゲート電極の上部をマスクとして蒸着によ
りＷＳｉからなるソース電極およびドレイン電極を形成
していたため、ソース・ドレイン間隔をＴ型ゲート電極
の上部の電極幅よりも狭くすることができず、ソース抵
抗，ドレイン抵抗を低減できないという問題があった。
【００１５】本発明は上記のような問題点を解消するた
めになされたものであり、ＩｎＡｌＡｓまたはＩｎＧａ
Ａｓに対してＷＳｉを選択エッチングできるエッチング
液を提供することを目的とする。
めになされたものであり、ＩｎＡｌＡｓまたはＩｎＧａ
Ａｓに対してＷＳｉを選択エッチングできるエッチング
液を提供することを目的とする。
【００１６】また、本発明は上記のような問題点を解消
するためになされたものであり、ＩｎＡｌＡｓまたはＩ
ｎＧａＡｓに対してＷＳｉを選択エッチングできるエッ
チング方法を提供することを目的とする。
するためになされたものであり、ＩｎＡｌＡｓまたはＩ
ｎＧａＡｓに対してＷＳｉを選択エッチングできるエッ
チング方法を提供することを目的とする。
【００１７】また、本発明は上記のような問題点を解消
するためになされたものであり、ＩｎＡｌＡｓ層または
ＩｎＧａＡｓ層上に形成されたＷＳｉ層をエッチング除
去する際に、ＩｎＡｌＡｓ層またはＩｎＧａＡｓ層にフ
ッ素の付着や混入が生じない半導体装置の製造方法を提
供することを目的とする。
するためになされたものであり、ＩｎＡｌＡｓ層または
ＩｎＧａＡｓ層上に形成されたＷＳｉ層をエッチング除
去する際に、ＩｎＡｌＡｓ層またはＩｎＧａＡｓ層にフ
ッ素の付着や混入が生じない半導体装置の製造方法を提
供することを目的とする。
【００１８】また、本発明は上記のような問題点を解消
するためになされたものであり、ソース・ドレイン間隔
をＴ型ゲート電極の上部の電極幅よりも短くした半導体
装置の製造方法を提供することを目的とする。
するためになされたものであり、ソース・ドレイン間隔
をＴ型ゲート電極の上部の電極幅よりも短くした半導体
装置の製造方法を提供することを目的とする。
【００１９】また、本発明は上記のような問題点を解消
するためになされたものであり、ソース・ドレイン間隔
をＴ型ゲート電極の上部の電極幅よりも短くした半導体
装置を提供することを目的とする。
するためになされたものであり、ソース・ドレイン間隔
をＴ型ゲート電極の上部の電極幅よりも短くした半導体
装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】この発明に係るエッチン
グ液は、クエン酸と、クエン酸アンモニウムと、過酸化
水素とを含む水溶液からなり、クエン酸アンモニウム／
クエン酸のｍｏｌ比を１以上としたものである。
グ液は、クエン酸と、クエン酸アンモニウムと、過酸化
水素とを含む水溶液からなり、クエン酸アンモニウム／
クエン酸のｍｏｌ比を１以上としたものである。
【００２１】また、上記エッチング液において、上記ク
エン酸アンモニウム／クエン酸のｍｏｌ比を２以上とし
たものである。
エン酸アンモニウム／クエン酸のｍｏｌ比を２以上とし
たものである。
【００２２】また、上記エッチング液において、上記ク
エン酸アンモニウム／クエン酸のｍｏｌ比を１以上２未
満としたものである。
エン酸アンモニウム／クエン酸のｍｏｌ比を１以上２未
満としたものである。
【００２３】また、この発明に係るエッチング方法は、
ＩｎＡｌＡｓ層上にＷＳｉ層を配置してなる積層構造を
用意する工程と、クエン酸と、クエン酸アンモニウム
と、過酸化水素とを含む水溶液からなり、クエン酸アン
モニウム／クエン酸のｍｏｌ比が１以上であるエッチン
グ液を用いて、上記ＷＳｉ層を上記ＩｎＡｌＡｓ層に対
して選択的に除去する工程とを含むようにしたものであ
る。
ＩｎＡｌＡｓ層上にＷＳｉ層を配置してなる積層構造を
用意する工程と、クエン酸と、クエン酸アンモニウム
と、過酸化水素とを含む水溶液からなり、クエン酸アン
モニウム／クエン酸のｍｏｌ比が１以上であるエッチン
グ液を用いて、上記ＷＳｉ層を上記ＩｎＡｌＡｓ層に対
して選択的に除去する工程とを含むようにしたものであ
る。
【００２４】また、この発明に係るエッチング方法は、
ＩｎＧａＡｓ層上にＷＳｉ層を配置してなる積層構造を
用意する工程と、クエン酸と、クエン酸アンモニウム
と、過酸化水素とを含む水溶液からなり、クエン酸アン
モニウム／クエン酸のｍｏｌ比が２以上であるエッチン
グ液を用いて、上記ＷＳｉ層を上記ＩｎＧａＡｓ層に対
して選択的に除去する工程とを含むようにしたものであ
る。
ＩｎＧａＡｓ層上にＷＳｉ層を配置してなる積層構造を
用意する工程と、クエン酸と、クエン酸アンモニウム
と、過酸化水素とを含む水溶液からなり、クエン酸アン
モニウム／クエン酸のｍｏｌ比が２以上であるエッチン
グ液を用いて、上記ＷＳｉ層を上記ＩｎＧａＡｓ層に対
して選択的に除去する工程とを含むようにしたものであ
る。
【００２５】また、この発明に係るエッチング方法は、
ＩｎＡｌＡｓ層上にＩｎＧａＡｓ層とＷＳｉ層とを順次
配置してなる積層構造を用意する工程と、クエン酸と、
クエン酸アンモニウムと、過酸化水素とを含む水溶液か
らなり、クエン酸アンモニウム／クエン酸のｍｏｌ比が
１以上２未満であるエッチング液を用いて、上記ＩｎＧ
ａＡｓ層とＷＳｉ層とを上記ＩｎＡｌＡｓ層に対して選
択的に除去する工程とを含むようにしたものである。
ＩｎＡｌＡｓ層上にＩｎＧａＡｓ層とＷＳｉ層とを順次
配置してなる積層構造を用意する工程と、クエン酸と、
クエン酸アンモニウムと、過酸化水素とを含む水溶液か
らなり、クエン酸アンモニウム／クエン酸のｍｏｌ比が
１以上２未満であるエッチング液を用いて、上記ＩｎＧ
ａＡｓ層とＷＳｉ層とを上記ＩｎＡｌＡｓ層に対して選
択的に除去する工程とを含むようにしたものである。
【００２６】また、この発明に係る半導体装置の製造方
法は、ＩｎＰ基板上に、アンドープＩｎＡｌＡｓバッフ
ァ層、アンドープＩｎＧａＡｓ動作層、ｎ型ＩｎＡｌＡ
ｓ電子供給層、ｎ型ＩｎＧａＡｓキャップ層を順次結晶
成長により形成する工程と、上記ｎ型ＩｎＧａＡｓキャ
ップ層上にＷＳｉ層を形成する工程と、該ＷＳｉ層上
に、上記基板に対して垂直方向の断面形状がＴ字型であ
る開口部を備えたレジストを形成する工程と、該レジス
トをマスクとして、クエン酸と、クエン酸アンモニウム
と、過酸化水素とを含む水溶液からなり、クエン酸アン
モニウム／クエン酸のｍｏｌ比が１以上２未満であるエ
ッチング液を用い、上記ＷＳｉ層とｎ型ＩｎＧａＡｓキ
ャップ層とを上記ｎ型ＩｎＡｌＡｓ電子供給層に対して
選択的にエッチング除去する工程と、上記レジストをマ
スクとしてゲート電極材料を蒸着した後、上記レジスト
を除去して、上記レジストの開口部内以外に配置された
ゲート電極材料をリフトオフしてＴ型ゲート電極を形成
する工程とを備えるようにしたものである。
法は、ＩｎＰ基板上に、アンドープＩｎＡｌＡｓバッフ
ァ層、アンドープＩｎＧａＡｓ動作層、ｎ型ＩｎＡｌＡ
ｓ電子供給層、ｎ型ＩｎＧａＡｓキャップ層を順次結晶
成長により形成する工程と、上記ｎ型ＩｎＧａＡｓキャ
ップ層上にＷＳｉ層を形成する工程と、該ＷＳｉ層上
に、上記基板に対して垂直方向の断面形状がＴ字型であ
る開口部を備えたレジストを形成する工程と、該レジス
トをマスクとして、クエン酸と、クエン酸アンモニウム
と、過酸化水素とを含む水溶液からなり、クエン酸アン
モニウム／クエン酸のｍｏｌ比が１以上２未満であるエ
ッチング液を用い、上記ＷＳｉ層とｎ型ＩｎＧａＡｓキ
ャップ層とを上記ｎ型ＩｎＡｌＡｓ電子供給層に対して
選択的にエッチング除去する工程と、上記レジストをマ
スクとしてゲート電極材料を蒸着した後、上記レジスト
を除去して、上記レジストの開口部内以外に配置された
ゲート電極材料をリフトオフしてＴ型ゲート電極を形成
する工程とを備えるようにしたものである。
【００２７】また、この発明に係る半導体装置の製造方
法は、ＩｎＰ基板上に、アンドープＩｎＡｌＡｓバッフ
ァ層，ｎ型ＩｎＧａＡｓ動作層を結晶成長させる工程
と、上記ｎ型動作層上に、ＷＳｉ層を形成する工程と、
上記ＷＳｉ層上に開口部を有するレジストを形成する工
程と、該レジストをマスクとして、クエン酸と、クエン
酸アンモニウムと、過酸化水素とを含む水溶液からな
り、クエン酸アンモニウム／クエン酸のｍｏｌ比が２以
上であるエッチング液を用いたウエットエッチングによ
り、ＷＳｉ層を、ｎ型ＩｎＧａＡｓ動作層に対して選択
的にエッチング除去する工程と、上記レジストをマスク
として、ゲート電極材料を蒸着した後、上記レジストを
除去して、上記レジストの開口部内以外に配置されたゲ
ート電極材料をリフトオフしてゲート電極を形成する工
程とを備えるようにしたものである。
法は、ＩｎＰ基板上に、アンドープＩｎＡｌＡｓバッフ
ァ層，ｎ型ＩｎＧａＡｓ動作層を結晶成長させる工程
と、上記ｎ型動作層上に、ＷＳｉ層を形成する工程と、
上記ＷＳｉ層上に開口部を有するレジストを形成する工
程と、該レジストをマスクとして、クエン酸と、クエン
酸アンモニウムと、過酸化水素とを含む水溶液からな
り、クエン酸アンモニウム／クエン酸のｍｏｌ比が２以
上であるエッチング液を用いたウエットエッチングによ
り、ＷＳｉ層を、ｎ型ＩｎＧａＡｓ動作層に対して選択
的にエッチング除去する工程と、上記レジストをマスク
として、ゲート電極材料を蒸着した後、上記レジストを
除去して、上記レジストの開口部内以外に配置されたゲ
ート電極材料をリフトオフしてゲート電極を形成する工
程とを備えるようにしたものである。
【００２８】また、この発明に係る半導体装置は、Ｉｎ
Ｐ基板上に順次配置された、アンドープＩｎＡｌＡｓバ
ッファ層、アンドープＩｎＧａＡｓ動作層、ｎ型ＩｎＡ
ｌＡｓ電子供給層と、該ｎ型電子供給層上に配置された
Ｔ型ゲート電極と、該ｎ型電子供給層上のＴ型ゲート電
極が配置された位置の両側に、それぞれの一部が上記Ｔ
型ゲート電極上部のひさし状に突出した部分の下方領域
に位置するよう配置されたｎ型ＩｎＧａＡｓキャップ層
と、該ｎ型ＩｎＧａＡｓキャップ層のそれぞれの上部
に、それぞれの一部が上記Ｔ型ゲート電極上部のひさし
状に突出した部分の下方領域に位置するよう配置された
ソース電極，及びドレイン電極とを備えるようにしたも
のである。
Ｐ基板上に順次配置された、アンドープＩｎＡｌＡｓバ
ッファ層、アンドープＩｎＧａＡｓ動作層、ｎ型ＩｎＡ
ｌＡｓ電子供給層と、該ｎ型電子供給層上に配置された
Ｔ型ゲート電極と、該ｎ型電子供給層上のＴ型ゲート電
極が配置された位置の両側に、それぞれの一部が上記Ｔ
型ゲート電極上部のひさし状に突出した部分の下方領域
に位置するよう配置されたｎ型ＩｎＧａＡｓキャップ層
と、該ｎ型ＩｎＧａＡｓキャップ層のそれぞれの上部
に、それぞれの一部が上記Ｔ型ゲート電極上部のひさし
状に突出した部分の下方領域に位置するよう配置された
ソース電極，及びドレイン電極とを備えるようにしたも
のである。
【００２９】
実施の形態１．この発明の実施の形態１に係るエッチン
グ液は、図１によれば、クエン酸と、クエン酸アンモニ
ウムと、過酸化水素とを含む水溶液からなり、クエン酸
アンモニウム／クエン酸のｍｏｌ比を１以上とした構成
としたものであり、このエッチング液を用いることによ
り、ＷＳｉをＩｎＡｌＡｓに対して選択的にエッチング
できる作用効果がある。
グ液は、図１によれば、クエン酸と、クエン酸アンモニ
ウムと、過酸化水素とを含む水溶液からなり、クエン酸
アンモニウム／クエン酸のｍｏｌ比を１以上とした構成
としたものであり、このエッチング液を用いることによ
り、ＷＳｉをＩｎＡｌＡｓに対して選択的にエッチング
できる作用効果がある。
【００３０】実施の形態２．この発明の実施の形態２に
係るエッチング液は、図３によれば、上記実施の形態１
に係るエッチング液において、上記クエン酸アンモニウ
ム／クエン酸のｍｏｌ比を２以上とした構成としたもの
であり、このエッチング液を用いることにより、ＷＳｉ
をＩｎＧａＡｓに対して選択的にエッチングできる作用
効果がある。
係るエッチング液は、図３によれば、上記実施の形態１
に係るエッチング液において、上記クエン酸アンモニウ
ム／クエン酸のｍｏｌ比を２以上とした構成としたもの
であり、このエッチング液を用いることにより、ＷＳｉ
をＩｎＧａＡｓに対して選択的にエッチングできる作用
効果がある。
【００３１】実施の形態３．この発明の実施の形態３に
係るエッチング液は、図５によれば、上記実施の形態１
に係るエッチング液において、上記クエン酸アンモニウ
ム／クエン酸のｍｏｌ比を１以上２未満とした構成とし
たものであり、このエッチング液を用いることにより、
ＷＳｉとＩｎＧａＡｓとをＩｎＡｌＡｓに対して選択的
にエッチングできる作用効果がある。
係るエッチング液は、図５によれば、上記実施の形態１
に係るエッチング液において、上記クエン酸アンモニウ
ム／クエン酸のｍｏｌ比を１以上２未満とした構成とし
たものであり、このエッチング液を用いることにより、
ＷＳｉとＩｎＧａＡｓとをＩｎＡｌＡｓに対して選択的
にエッチングできる作用効果がある。
【００３２】実施の形態４．この発明の実施の形態４に
係るエッチング方法は、図２によれば、ＩｎＡｌＡｓ層
（２２）上にＷＳｉ層（２３）を配置してなる積層構造
を用意する工程と、クエン酸と、クエン酸アンモニウム
と、過酸化水素とを含む水溶液からなり、クエン酸アン
モニウム／クエン酸のｍｏｌ比が１以上であるエッチン
グ液を用いて、上記ＷＳｉ層（２３）を上記ＩｎＡｌＡ
ｓ層（２２）に対して選択的に除去する工程とを含む構
成としたものであり、これにより、ＷＳｉ層をＩｎＡｌ
Ａｓ層に対して選択的にエッチングできる作用効果があ
る。
係るエッチング方法は、図２によれば、ＩｎＡｌＡｓ層
（２２）上にＷＳｉ層（２３）を配置してなる積層構造
を用意する工程と、クエン酸と、クエン酸アンモニウム
と、過酸化水素とを含む水溶液からなり、クエン酸アン
モニウム／クエン酸のｍｏｌ比が１以上であるエッチン
グ液を用いて、上記ＷＳｉ層（２３）を上記ＩｎＡｌＡ
ｓ層（２２）に対して選択的に除去する工程とを含む構
成としたものであり、これにより、ＷＳｉ層をＩｎＡｌ
Ａｓ層に対して選択的にエッチングできる作用効果があ
る。
【００３３】実施の形態５．この発明の実施の形態５に
係るエッチング方法は、図４によれば、ＩｎＧａＡｓ層
（２５）上にＷＳｉ層（２３）を配置してなる積層構造
を用意する工程と、クエン酸と、クエン酸アンモニウム
と、過酸化水素とを含む水溶液からなり、クエン酸アン
モニウム／クエン酸のｍｏｌ比が２以上であるエッチン
グ液を用いて、上記ＷＳｉ層（２３）を上記ＩｎＧａＡ
ｓ層（２５）に対して選択的に除去する工程とを含む構
成としたものであり、これにより、ＷＳｉ層をＩｎＧａ
Ａｓ層に対して選択的にエッチングできる作用効果があ
る。
係るエッチング方法は、図４によれば、ＩｎＧａＡｓ層
（２５）上にＷＳｉ層（２３）を配置してなる積層構造
を用意する工程と、クエン酸と、クエン酸アンモニウム
と、過酸化水素とを含む水溶液からなり、クエン酸アン
モニウム／クエン酸のｍｏｌ比が２以上であるエッチン
グ液を用いて、上記ＷＳｉ層（２３）を上記ＩｎＧａＡ
ｓ層（２５）に対して選択的に除去する工程とを含む構
成としたものであり、これにより、ＷＳｉ層をＩｎＧａ
Ａｓ層に対して選択的にエッチングできる作用効果があ
る。
【００３４】実施の形態６．この発明の実施の形態６に
係るエッチング方法は、図５によれば、ＩｎＡｌＡｓ層
（２２）上にＩｎＧａＡｓ層（２５）とＷＳｉ層（２
３）とを順次配置してなる積層構造を用意する工程と、
クエン酸と、クエン酸アンモニウムと、過酸化水素とを
含む水溶液からなり、クエン酸アンモニウム／クエン酸
のｍｏｌ比が１以上２未満であるエッチング液を用い
て、上記ＷＳｉ層（２３）とＩｎＧａＡｓ層（２５）と
を上記ＩｎＡｌＡｓ層（２２）に対して選択的に除去す
る工程とを含む構成としたから、ＷＳｉ層とＩｎＧａＡ
ｓ層とをＩｎＡｌＡｓ層に対して選択的にエッチングで
きる作用効果がある。
係るエッチング方法は、図５によれば、ＩｎＡｌＡｓ層
（２２）上にＩｎＧａＡｓ層（２５）とＷＳｉ層（２
３）とを順次配置してなる積層構造を用意する工程と、
クエン酸と、クエン酸アンモニウムと、過酸化水素とを
含む水溶液からなり、クエン酸アンモニウム／クエン酸
のｍｏｌ比が１以上２未満であるエッチング液を用い
て、上記ＷＳｉ層（２３）とＩｎＧａＡｓ層（２５）と
を上記ＩｎＡｌＡｓ層（２２）に対して選択的に除去す
る工程とを含む構成としたから、ＷＳｉ層とＩｎＧａＡ
ｓ層とをＩｎＡｌＡｓ層に対して選択的にエッチングで
きる作用効果がある。
【００３５】実施の形態７．この発明の実施の形態７に
係る半導体装置の製造方法は、図７によれば、ＩｎＰ基
板（１１）上に、アンドープＩｎＡｌＡｓバッファ層
（１２）、アンドープＩｎＧａＡｓ動作層（１３）、ｎ
型ＩｎＡｌＡｓ電子供給層（１４）、ｎ型ＩｎＧａＡｓ
キャップ層（１５）を順次結晶成長により形成する工程
と、上記ｎ型ＩｎＧａＡｓキャップ層（１５）上にＷＳ
ｉ層（１６）を形成する工程と、該ＷＳｉ層（１６）上
に、上記基板（１１）に対して垂直方向の断面形状がＴ
字型である開口部を備えたレジスト（１７，１８）を形
成する工程と、該レジスト（１７，１８）をマスクとし
て、クエン酸と、クエン酸アンモニウムと、過酸化水素
とを含む水溶液からなり、クエン酸アンモニウム／クエ
ン酸のｍｏｌ比が１以上２未満であるエッチング液を用
い、上記ＷＳｉ層（１６）とｎ型ＩｎＧａＡｓキャップ
層（１５）とを上記ｎ型ＩｎＡｌＡｓ電子供給層（１
４）に対して選択的にエッチング除去する工程と、上記
レジスト（１７，１８）をマスクとしてゲート電極材料
を蒸着した後、上記レジスト（１７，１８）を除去し
て、上記レジスト（１７，１８）の開口部内以外に配置
されたゲート電極材料をリフトオフしてＴ型ゲート電極
（１９）を形成する工程とを備える構成としたものであ
り、これにより、ソース電極（１６ａ），ドレイン電極
（１６ｂ），及びゲートリセス１５ａを、ＷＳｉ層（１
６）とｎ型ＩｎＧａＡｓキャップ層（１５）とを上記エ
ッチング液を用いたウエットエッチングによりエッチン
グして形成した後、蒸着とリフトオフとの組み合わせに
よりＴ型ゲート電極（１９）を形成することにより、ソ
ース電極（１６ａ）及びドレイン電極（１６ｂ）の一部
がＴ型ゲート電極（１９）の上部のひさし状に突出した
部分の下方領域に位置するようにして、ソース・ドレイ
ン間隔をＴ型ゲート電極の上部の電極幅よりも短縮し
て、最大遮断周波数を向上させた半導体装置が得られる
作用効果がある。
係る半導体装置の製造方法は、図７によれば、ＩｎＰ基
板（１１）上に、アンドープＩｎＡｌＡｓバッファ層
（１２）、アンドープＩｎＧａＡｓ動作層（１３）、ｎ
型ＩｎＡｌＡｓ電子供給層（１４）、ｎ型ＩｎＧａＡｓ
キャップ層（１５）を順次結晶成長により形成する工程
と、上記ｎ型ＩｎＧａＡｓキャップ層（１５）上にＷＳ
ｉ層（１６）を形成する工程と、該ＷＳｉ層（１６）上
に、上記基板（１１）に対して垂直方向の断面形状がＴ
字型である開口部を備えたレジスト（１７，１８）を形
成する工程と、該レジスト（１７，１８）をマスクとし
て、クエン酸と、クエン酸アンモニウムと、過酸化水素
とを含む水溶液からなり、クエン酸アンモニウム／クエ
ン酸のｍｏｌ比が１以上２未満であるエッチング液を用
い、上記ＷＳｉ層（１６）とｎ型ＩｎＧａＡｓキャップ
層（１５）とを上記ｎ型ＩｎＡｌＡｓ電子供給層（１
４）に対して選択的にエッチング除去する工程と、上記
レジスト（１７，１８）をマスクとしてゲート電極材料
を蒸着した後、上記レジスト（１７，１８）を除去し
て、上記レジスト（１７，１８）の開口部内以外に配置
されたゲート電極材料をリフトオフしてＴ型ゲート電極
（１９）を形成する工程とを備える構成としたものであ
り、これにより、ソース電極（１６ａ），ドレイン電極
（１６ｂ），及びゲートリセス１５ａを、ＷＳｉ層（１
６）とｎ型ＩｎＧａＡｓキャップ層（１５）とを上記エ
ッチング液を用いたウエットエッチングによりエッチン
グして形成した後、蒸着とリフトオフとの組み合わせに
よりＴ型ゲート電極（１９）を形成することにより、ソ
ース電極（１６ａ）及びドレイン電極（１６ｂ）の一部
がＴ型ゲート電極（１９）の上部のひさし状に突出した
部分の下方領域に位置するようにして、ソース・ドレイ
ン間隔をＴ型ゲート電極の上部の電極幅よりも短縮し
て、最大遮断周波数を向上させた半導体装置が得られる
作用効果がある。
【００３６】実施の形態８．この発明の実施の形態８に
係る半導体装置の製造方法は、図８によれば、ＩｎＰ基
板（１）上に、アンドープＩｎＡｌＡｓバッファ層
（２），ｎ型ＩｎＧａＡｓ動作層（３０）を結晶成長さ
せる工程と、このｎ型動作層（３０）上に、ＷＳｉ層
（４）を形成する工程と、上記ＷＳｉ層（４）上に開口
部を有するレジスト（６）を形成する工程と、該レジス
ト（６）をマスクとして、クエン酸と、クエン酸アンモ
ニウムと、過酸化水素とを含む水溶液からなり、クエン
酸アンモニウム／クエン酸のｍｏｌ比が２以上であるエ
ッチング液を用いたウエットエッチングにより、ＷＳｉ
層（４）を、ｎ型ＩｎＧａＡｓ動作層（３０）に対して
選択的にエッチング除去する工程と、上記レジスト
（６）をマスクとして、ゲート電極材料を蒸着した後、
上記レジスト（６）を除去して、上記レジスト（６）の
開口部内以外に配置されたゲート電極材料をリフトオフ
してゲート電極（５）を形成する工程とを備える構成と
したものであり、これにより、ソース電極（４ａ），ド
レイン電極（４ｂ）を形成する際のＷＳｉ層（４）をエ
ッチングする工程において、従来の技術のように、ｎ型
ＩｎＧａＡｓ動作層（３０）にフッ素の付着や、混入が
発生せず、高品質な半導体装置が得られる作用効果があ
るとともに、ＷＳｉ層（４）のエッチングに用いたレジ
スト（６）をマスクとしてゲート電極（５）を形成する
ことができ、製造工程を容易にすることができる作用効
果がある。
係る半導体装置の製造方法は、図８によれば、ＩｎＰ基
板（１）上に、アンドープＩｎＡｌＡｓバッファ層
（２），ｎ型ＩｎＧａＡｓ動作層（３０）を結晶成長さ
せる工程と、このｎ型動作層（３０）上に、ＷＳｉ層
（４）を形成する工程と、上記ＷＳｉ層（４）上に開口
部を有するレジスト（６）を形成する工程と、該レジス
ト（６）をマスクとして、クエン酸と、クエン酸アンモ
ニウムと、過酸化水素とを含む水溶液からなり、クエン
酸アンモニウム／クエン酸のｍｏｌ比が２以上であるエ
ッチング液を用いたウエットエッチングにより、ＷＳｉ
層（４）を、ｎ型ＩｎＧａＡｓ動作層（３０）に対して
選択的にエッチング除去する工程と、上記レジスト
（６）をマスクとして、ゲート電極材料を蒸着した後、
上記レジスト（６）を除去して、上記レジスト（６）の
開口部内以外に配置されたゲート電極材料をリフトオフ
してゲート電極（５）を形成する工程とを備える構成と
したものであり、これにより、ソース電極（４ａ），ド
レイン電極（４ｂ）を形成する際のＷＳｉ層（４）をエ
ッチングする工程において、従来の技術のように、ｎ型
ＩｎＧａＡｓ動作層（３０）にフッ素の付着や、混入が
発生せず、高品質な半導体装置が得られる作用効果があ
るとともに、ＷＳｉ層（４）のエッチングに用いたレジ
スト（６）をマスクとしてゲート電極（５）を形成する
ことができ、製造工程を容易にすることができる作用効
果がある。
【００３７】実施の形態９．この発明の実施の形態９に
係る半導体装置は、図６によれば、ＩｎＰ基板（１１）
上に順次配置された、アンドープＩｎＡｌＡｓバッファ
層（１２）、アンドープＩｎＧａＡｓ動作層（１３）、
ｎ型ＩｎＡｌＡｓ電子供給層（１４）と、該ｎ型電子供
給層（１４）上に配置されたＴ型ゲート電極（１９）
と、該ｎ型電子供給層（１４）上のＴ型ゲート電極（１
９）が配置された位置の両側に、それぞれの一部が上記
Ｔ型ゲート電極（１９）の上部のひさし状に突出した部
分の下方領域に位置するよう配置されたｎ型ＩｎＧａＡ
ｓキャップ層（１５）と、該ｎ型ＩｎＧａＡｓキャップ
層（１５）のそれぞれの上部に、それぞれの一部が上記
Ｔ型ゲート電極（１９）の上部のひさし状に突出した部
分の下方領域に位置するよう配置されたソース電極（１
６ａ），及びドレイン電極（１６ｂ）とを備える構成と
したものであり、これにより、ソース電極（１６ａ）及
びドレイン電極（１６ｂ）の一部がＴ型ゲート電極（１
９）の上部のひさし状に突出した部分の下方領域に位置
するようにして、ソース・ドレイン間隔をＴ型ゲート電
極の上部の電極幅よりも短縮して、最大遮断周波数を向
上させた半導体装置が得られる作用効果がある。
係る半導体装置は、図６によれば、ＩｎＰ基板（１１）
上に順次配置された、アンドープＩｎＡｌＡｓバッファ
層（１２）、アンドープＩｎＧａＡｓ動作層（１３）、
ｎ型ＩｎＡｌＡｓ電子供給層（１４）と、該ｎ型電子供
給層（１４）上に配置されたＴ型ゲート電極（１９）
と、該ｎ型電子供給層（１４）上のＴ型ゲート電極（１
９）が配置された位置の両側に、それぞれの一部が上記
Ｔ型ゲート電極（１９）の上部のひさし状に突出した部
分の下方領域に位置するよう配置されたｎ型ＩｎＧａＡ
ｓキャップ層（１５）と、該ｎ型ＩｎＧａＡｓキャップ
層（１５）のそれぞれの上部に、それぞれの一部が上記
Ｔ型ゲート電極（１９）の上部のひさし状に突出した部
分の下方領域に位置するよう配置されたソース電極（１
６ａ），及びドレイン電極（１６ｂ）とを備える構成と
したものであり、これにより、ソース電極（１６ａ）及
びドレイン電極（１６ｂ）の一部がＴ型ゲート電極（１
９）の上部のひさし状に突出した部分の下方領域に位置
するようにして、ソース・ドレイン間隔をＴ型ゲート電
極の上部の電極幅よりも短縮して、最大遮断周波数を向
上させた半導体装置が得られる作用効果がある。
【００３８】
【実施例】 実施例１．図１は本発明の実施例１によるエッチング
液，即ち、クエン酸と、クエン酸アンモニウムと、過酸
化水素とを含む水溶液からなり、クエン酸アンモニウム
／クエン酸のｍｏｌ比が１以上であることを特徴とする
エッチング液を説明するための図であり、クエン酸アン
モニウム溶液とクエン酸溶液との混合溶液からなるエッ
チング液における、ＷＳｉとＩｎＡｌＡｓとに対するエ
ッチング速度の、クエン酸アンモニウム／クエン酸混合
比（ｍｏｌ比）依存性の一例を示す図である。図におい
て、横軸はエッチング液におけるクエン酸アンモニウム
とクエン酸との混合比（ｍｏｌ比）、縦軸左はエッチン
グ速度（単位：ｎｍ／ｍｉｎ）、縦軸右はエッチング液
のＷＳｉに対するエッチング速度とＩｎＡｌＡｓに対す
るエッチング速度との比、即ちＷＳｉ／ＩｎＡｌＡｓ選
択比を示している。また、図中、丸はエッチング液のＩ
ｎＡｌＡｓに対するエッチング速度を示し、四角はエッ
チング液のＷＳｉに対するエッチング速度を示し、三角
は上記ＷＳｉに対するエッチング速度とＩｎＡｌＡｓに
対するエッチング速度との結果から得られたＷＳｉ／Ｉ
ｎＡｌＡｓ選択比をそれぞれ示している。なお、このエ
ッチング液は、５wt％の濃度のクエン酸アンモニウム溶
液と，５wt％の濃度のクエン酸溶液とを混合して混合比
（ｍｏｌ比）が調整されており、このエッチング液に
は、３０wt％の過酸化水素がエッチング液全体の容量に
対し約４vol ％となるように含まれている。
液，即ち、クエン酸と、クエン酸アンモニウムと、過酸
化水素とを含む水溶液からなり、クエン酸アンモニウム
／クエン酸のｍｏｌ比が１以上であることを特徴とする
エッチング液を説明するための図であり、クエン酸アン
モニウム溶液とクエン酸溶液との混合溶液からなるエッ
チング液における、ＷＳｉとＩｎＡｌＡｓとに対するエ
ッチング速度の、クエン酸アンモニウム／クエン酸混合
比（ｍｏｌ比）依存性の一例を示す図である。図におい
て、横軸はエッチング液におけるクエン酸アンモニウム
とクエン酸との混合比（ｍｏｌ比）、縦軸左はエッチン
グ速度（単位：ｎｍ／ｍｉｎ）、縦軸右はエッチング液
のＷＳｉに対するエッチング速度とＩｎＡｌＡｓに対す
るエッチング速度との比、即ちＷＳｉ／ＩｎＡｌＡｓ選
択比を示している。また、図中、丸はエッチング液のＩ
ｎＡｌＡｓに対するエッチング速度を示し、四角はエッ
チング液のＷＳｉに対するエッチング速度を示し、三角
は上記ＷＳｉに対するエッチング速度とＩｎＡｌＡｓに
対するエッチング速度との結果から得られたＷＳｉ／Ｉ
ｎＡｌＡｓ選択比をそれぞれ示している。なお、このエ
ッチング液は、５wt％の濃度のクエン酸アンモニウム溶
液と，５wt％の濃度のクエン酸溶液とを混合して混合比
（ｍｏｌ比）が調整されており、このエッチング液に
は、３０wt％の過酸化水素がエッチング液全体の容量に
対し約４vol ％となるように含まれている。
【００３９】また、図２は本発明の実施例１によるエッ
チング液を用いたエッチング方法を示す図であり、図に
おいて、２１はＩｎＰ基板、２２はＩｎＡｌＡｓ層、２
３はＷＳｉ層、２４はホトレジストである。
チング液を用いたエッチング方法を示す図であり、図に
おいて、２１はＩｎＰ基板、２２はＩｎＡｌＡｓ層、２
３はＷＳｉ層、２４はホトレジストである。
【００４０】次に、本実施例１のエッチング液について
説明する。図１に示すように、クエン酸アンモニウム溶
液とクエン酸溶液とを混合し、過酸化水素を４vol ％加
えた溶液によりＩｎＡｌＡｓとＷＳｉとをエッチングし
た場合、クエン酸に対するクエン酸アンモニウムの混合
比（ｍｏｌ比）が１以上になると、ＷＳｉに対するエッ
チング速度がＩｎＡｌＡｓに対するエッチング速度より
も速くなり、ＷＳｉ／ＩｎＡｌＡｓ選択比が大きくなっ
ていくことから、ＩｎＡｌＡｓに対してＷＳｉを選択的
にエッチングできることがわかる。このことから、クエ
ン酸アンモニウム／クエン酸の混合比（ｍｏｌ比）が１
以上，即ちクエン酸に対するクエン酸アンモニウムのｍ
ｏｌ比が１以上であるクエン酸，クエン酸アンモニウ
ム，及び過酸化水素を含む水溶液からなるエッチング液
を用いることにより、ＩｎＡｌＡｓに対してＷＳｉを選
択的にエッチングできることがわかる。
説明する。図１に示すように、クエン酸アンモニウム溶
液とクエン酸溶液とを混合し、過酸化水素を４vol ％加
えた溶液によりＩｎＡｌＡｓとＷＳｉとをエッチングし
た場合、クエン酸に対するクエン酸アンモニウムの混合
比（ｍｏｌ比）が１以上になると、ＷＳｉに対するエッ
チング速度がＩｎＡｌＡｓに対するエッチング速度より
も速くなり、ＷＳｉ／ＩｎＡｌＡｓ選択比が大きくなっ
ていくことから、ＩｎＡｌＡｓに対してＷＳｉを選択的
にエッチングできることがわかる。このことから、クエ
ン酸アンモニウム／クエン酸の混合比（ｍｏｌ比）が１
以上，即ちクエン酸に対するクエン酸アンモニウムのｍ
ｏｌ比が１以上であるクエン酸，クエン酸アンモニウ
ム，及び過酸化水素を含む水溶液からなるエッチング液
を用いることにより、ＩｎＡｌＡｓに対してＷＳｉを選
択的にエッチングできることがわかる。
【００４１】次に本実施例１のエッチング液を用いたエ
ッチング方法について図２を用いて説明する。まず、Ｉ
ｎＰ基板２１上に、該基板２１に格子整合するようにＩ
ｎ組成比を調整したＩｎＡｌＡｓ層２２を結晶成長させ
た後、スパッタによりＩｎＡｌＡｓ層２２上にＷが１に
対してＳｉを0.2 含むＷＳｉ，即ちＷＳｉ0.2 ２３を形
成して、ＩｎＰ基板２１，ＩｎＡｌＡｓ層２２，及びＷ
Ｓｉ0.2 ２３からなる積層構造を形成し、ＷＳｉ0.2 ２
３上にホトレジスト２４を設け、これをパターニングし
て所定の領域に開口部を設けたサンプルを用意する（図
２(a))。このサンプルのエピタキシャル成長方法として
は、例えば、成長温度４５０℃でＶ／III 比（蒸気圧
比）を２０とした条件のＭＢＥ(Molecular beam epitax
y)等が用いられる。
ッチング方法について図２を用いて説明する。まず、Ｉ
ｎＰ基板２１上に、該基板２１に格子整合するようにＩ
ｎ組成比を調整したＩｎＡｌＡｓ層２２を結晶成長させ
た後、スパッタによりＩｎＡｌＡｓ層２２上にＷが１に
対してＳｉを0.2 含むＷＳｉ，即ちＷＳｉ0.2 ２３を形
成して、ＩｎＰ基板２１，ＩｎＡｌＡｓ層２２，及びＷ
Ｓｉ0.2 ２３からなる積層構造を形成し、ＷＳｉ0.2 ２
３上にホトレジスト２４を設け、これをパターニングし
て所定の領域に開口部を設けたサンプルを用意する（図
２(a))。このサンプルのエピタキシャル成長方法として
は、例えば、成長温度４５０℃でＶ／III 比（蒸気圧
比）を２０とした条件のＭＢＥ(Molecular beam epitax
y)等が用いられる。
【００４２】次に、本実施例１のエッチング液として、
例えば、５wt％の濃度のクエン酸アンモニウム溶液と，
５wt％の濃度のクエン酸溶液とをクエン酸アンモニウム
／クエン酸混合比（ｍｏｌ比）が３となるよう混合した
ものに、３０wt％の過酸化水素を約４vol ％となるよう
に加えてなるエッチング液を用い、上記ホトレジスト２
４をマスクとしてＷＳｉ0.2 ２３をエッチングする。こ
の時、上述したように、本実施例１のエッチング液は、
ＩｎＡｌＡｓに対するエッチング速度よりもＷＳｉ0.2
に対するエッチング速度が速く、ＩｎＡｌＡｓに対して
ＷＳｉを選択的にエッチングできるものであるため、深
さ方向のエッチングは、ＩｎＡｌＡｓ２２に達した時点
で停止する。これによりエッチング深さの精密な制御が
可能になる。また、このエッチングはウエットエッチン
グであるので、ＷＳｉ0.2 ２３のエッチングされる幅
は、ホトレジスト２４の幅よりも広くなる。
例えば、５wt％の濃度のクエン酸アンモニウム溶液と，
５wt％の濃度のクエン酸溶液とをクエン酸アンモニウム
／クエン酸混合比（ｍｏｌ比）が３となるよう混合した
ものに、３０wt％の過酸化水素を約４vol ％となるよう
に加えてなるエッチング液を用い、上記ホトレジスト２
４をマスクとしてＷＳｉ0.2 ２３をエッチングする。こ
の時、上述したように、本実施例１のエッチング液は、
ＩｎＡｌＡｓに対するエッチング速度よりもＷＳｉ0.2
に対するエッチング速度が速く、ＩｎＡｌＡｓに対して
ＷＳｉを選択的にエッチングできるものであるため、深
さ方向のエッチングは、ＩｎＡｌＡｓ２２に達した時点
で停止する。これによりエッチング深さの精密な制御が
可能になる。また、このエッチングはウエットエッチン
グであるので、ＷＳｉ0.2 ２３のエッチングされる幅
は、ホトレジスト２４の幅よりも広くなる。
【００４３】このように本実施例１によれば、クエン酸
と、クエン酸アンモニウムと、過酸化水素とを含む水溶
液からなり、クエン酸アンモニウム／クエン酸のｍｏｌ
比が１以上であるエッチング液を用いるようにしたか
ら、ＩｎＡｌＡｓに対してＷＳｉを選択的にエッチング
できる効果がある。
と、クエン酸アンモニウムと、過酸化水素とを含む水溶
液からなり、クエン酸アンモニウム／クエン酸のｍｏｌ
比が１以上であるエッチング液を用いるようにしたか
ら、ＩｎＡｌＡｓに対してＷＳｉを選択的にエッチング
できる効果がある。
【００４４】実施例２．図３は本発明の実施例２による
エッチング液，即ち、クエン酸と、クエン酸アンモニウ
ムと、過酸化水素とを含む水溶液からなり、クエン酸ア
ンモニウム／クエン酸のｍｏｌ比が２以上であるエッチ
ング液を説明するための図であり、クエン酸アンモニウ
ム溶液とクエン酸溶液との混合溶液からなるエッチング
液の、ＷＳｉとＩｎＧａＡｓに対するエッチング速度
の、クエン酸アンモニウム／クエン酸混合比（ｍｏｌ
比）依存性の一例を示す図である。図において、横軸は
エッチング液におけるクエン酸に対するクエン酸アンモ
ニウムの混合比，即ちクエン酸アンモニウム／クエン酸
の混合比（ｍｏｌ比）、縦軸左はエッチング速度（単
位：ｎｍ／ｍｉｎ）、縦軸右はエッチング液のＷＳｉに
対するエッチング速度とＩｎＧａＡｓに対するエッチン
グ速度との比、即ちＷＳｉ／ＩｎＧａＡｓ選択比を示し
ている。また、図中、丸はエッチング液のＩｎＧａＡｓ
に対するエッチング速度を示し、四角はエッチング液の
ＷＳｉに対するエッチング速度を示し、三角は上記ＷＳ
ｉに対するエッチング速度とＩｎＧａＡｓに対するエッ
チング速度との結果から得られたＷＳｉ／ＩｎＧａＡｓ
選択比をそれぞれ示している。なお、このエッチング液
は５wt％の濃度のクエン酸アンモニウム溶液と，５wt％
の濃度のクエン酸溶液とを混合して調整されており、こ
の溶液には、３０wt％の過酸化水素がエッチング液全体
の容量に対し約４vol ％となるように含まれている。
エッチング液，即ち、クエン酸と、クエン酸アンモニウ
ムと、過酸化水素とを含む水溶液からなり、クエン酸ア
ンモニウム／クエン酸のｍｏｌ比が２以上であるエッチ
ング液を説明するための図であり、クエン酸アンモニウ
ム溶液とクエン酸溶液との混合溶液からなるエッチング
液の、ＷＳｉとＩｎＧａＡｓに対するエッチング速度
の、クエン酸アンモニウム／クエン酸混合比（ｍｏｌ
比）依存性の一例を示す図である。図において、横軸は
エッチング液におけるクエン酸に対するクエン酸アンモ
ニウムの混合比，即ちクエン酸アンモニウム／クエン酸
の混合比（ｍｏｌ比）、縦軸左はエッチング速度（単
位：ｎｍ／ｍｉｎ）、縦軸右はエッチング液のＷＳｉに
対するエッチング速度とＩｎＧａＡｓに対するエッチン
グ速度との比、即ちＷＳｉ／ＩｎＧａＡｓ選択比を示し
ている。また、図中、丸はエッチング液のＩｎＧａＡｓ
に対するエッチング速度を示し、四角はエッチング液の
ＷＳｉに対するエッチング速度を示し、三角は上記ＷＳ
ｉに対するエッチング速度とＩｎＧａＡｓに対するエッ
チング速度との結果から得られたＷＳｉ／ＩｎＧａＡｓ
選択比をそれぞれ示している。なお、このエッチング液
は５wt％の濃度のクエン酸アンモニウム溶液と，５wt％
の濃度のクエン酸溶液とを混合して調整されており、こ
の溶液には、３０wt％の過酸化水素がエッチング液全体
の容量に対し約４vol ％となるように含まれている。
【００４５】また、図４は本発明の実施例１によるエッ
チング液を用いたエッチング方法を示す図であり、図に
おいて、図２と同一符号は同一又は相当する部分を示し
ており、２５はＩｎＧａＡｓ層である。
チング液を用いたエッチング方法を示す図であり、図に
おいて、図２と同一符号は同一又は相当する部分を示し
ており、２５はＩｎＧａＡｓ層である。
【００４６】次に、本実施例２のエッチング液について
説明する。図３に示すように、クエン酸アンモニウム溶
液とクエン酸溶液とを混合し、過酸化水素を４vol ％加
えた溶液によりＩｎＧａＡｓとＷＳｉとをエッチングし
た場合、クエン酸に対するクエン酸アンモニウムの混合
比（ｍｏｌ比）が２以上になると、ＷＳｉに対するエッ
チング速度がＩｎＧａＡｓに対するエッチング速度より
も速くなり、ＷＳｉ／ＩｎＧａＡｓ選択比が大きくなっ
ていくことから、ＩｎＧａＡｓに対してＷＳｉを選択的
にエッチングできることがわかる。このことから、クエ
ン酸アンモニウム／クエン酸の混合比（ｍｏｌ比）が２
以上，即ちクエン酸に対するクエン酸アンモニウムのｍ
ｏｌ比が２以上であるクエン酸，クエン酸アンモニウ
ム，及び過酸化水素を含む水溶液からなる本願のエッチ
ング液を用いることにより、ＩｎＧａＡｓに対してＷＳ
ｉを選択的にエッチングできることがわかる。
説明する。図３に示すように、クエン酸アンモニウム溶
液とクエン酸溶液とを混合し、過酸化水素を４vol ％加
えた溶液によりＩｎＧａＡｓとＷＳｉとをエッチングし
た場合、クエン酸に対するクエン酸アンモニウムの混合
比（ｍｏｌ比）が２以上になると、ＷＳｉに対するエッ
チング速度がＩｎＧａＡｓに対するエッチング速度より
も速くなり、ＷＳｉ／ＩｎＧａＡｓ選択比が大きくなっ
ていくことから、ＩｎＧａＡｓに対してＷＳｉを選択的
にエッチングできることがわかる。このことから、クエ
ン酸アンモニウム／クエン酸の混合比（ｍｏｌ比）が２
以上，即ちクエン酸に対するクエン酸アンモニウムのｍ
ｏｌ比が２以上であるクエン酸，クエン酸アンモニウ
ム，及び過酸化水素を含む水溶液からなる本願のエッチ
ング液を用いることにより、ＩｎＧａＡｓに対してＷＳ
ｉを選択的にエッチングできることがわかる。
【００４７】次に本実施例２のエッチング液を用いたエ
ッチング方法について図４を用いて説明する。まず、Ｉ
ｎＰ基板２１上に、該基板２１に格子整合するようにＩ
ｎ組成比を調整したＩｎＧａＡｓ層２５を結晶成長させ
た後、スパッタによりＩｎＧａＡｓ層２５上にＷＳｉ
0.2 ２３を形成して、ＩｎＰ基板２１，ＩｎＧａＡｓ層
２５，及びＷＳｉ0.2 ２３からなる積層構造を形成し、
ＷＳｉ0.2 ２３上にホトレジスト２４を設け、これをパ
ターニングして所定の領域に開口部を設けたサンプルを
用意する（図４(a))。次に、本実施例２のエッチング液
として、例えば、５wt％の濃度のクエン酸アンモニウム
溶液と５wt％の濃度のクエン酸溶液とをクエン酸アンモ
ニウム／クエン酸混合比（ｍｏｌ比）が５となるように
混合し、３０wt％の過酸化水素を約４vol ％となるよう
に加えたものを用い、上記ホトレジスト２４をマスクと
してＷＳｉ0.2 ２３をエッチングする。この時、上述し
たように、本実施例２のエッチング液は、ＩｎＡｌＡｓ
に対するエッチング速度よりもＷＳｉ0.2 に対するエッ
チング速度が速く、ＩｎＧａＡｓに対してＷＳｉを選択
的にエッチングできるものであるため、深さ方向のエッ
チングは、ＩｎＧａＡｓ２２に達した時点で停止する。
これによりエッチング深さの精密な制御が可能になる。
また、このエッチングはウエットエッチングであるの
で、ＷＳｉ0.2 ２３のエッチングされる幅は、ホトレジ
スト２４の幅よりも広くなる。
ッチング方法について図４を用いて説明する。まず、Ｉ
ｎＰ基板２１上に、該基板２１に格子整合するようにＩ
ｎ組成比を調整したＩｎＧａＡｓ層２５を結晶成長させ
た後、スパッタによりＩｎＧａＡｓ層２５上にＷＳｉ
0.2 ２３を形成して、ＩｎＰ基板２１，ＩｎＧａＡｓ層
２５，及びＷＳｉ0.2 ２３からなる積層構造を形成し、
ＷＳｉ0.2 ２３上にホトレジスト２４を設け、これをパ
ターニングして所定の領域に開口部を設けたサンプルを
用意する（図４(a))。次に、本実施例２のエッチング液
として、例えば、５wt％の濃度のクエン酸アンモニウム
溶液と５wt％の濃度のクエン酸溶液とをクエン酸アンモ
ニウム／クエン酸混合比（ｍｏｌ比）が５となるように
混合し、３０wt％の過酸化水素を約４vol ％となるよう
に加えたものを用い、上記ホトレジスト２４をマスクと
してＷＳｉ0.2 ２３をエッチングする。この時、上述し
たように、本実施例２のエッチング液は、ＩｎＡｌＡｓ
に対するエッチング速度よりもＷＳｉ0.2 に対するエッ
チング速度が速く、ＩｎＧａＡｓに対してＷＳｉを選択
的にエッチングできるものであるため、深さ方向のエッ
チングは、ＩｎＧａＡｓ２２に達した時点で停止する。
これによりエッチング深さの精密な制御が可能になる。
また、このエッチングはウエットエッチングであるの
で、ＷＳｉ0.2 ２３のエッチングされる幅は、ホトレジ
スト２４の幅よりも広くなる。
【００４８】このように本実施例２によれば、クエン酸
と、クエン酸アンモニウムと、過酸化水素とを含む水溶
液からなり、クエン酸アンモニウム／クエン酸のｍｏｌ
比が２以上であるエッチング液を用いるようにしたか
ら、ＩｎＧａＡｓに対してＷＳｉを選択的にエッチング
できる効果がある。
と、クエン酸アンモニウムと、過酸化水素とを含む水溶
液からなり、クエン酸アンモニウム／クエン酸のｍｏｌ
比が２以上であるエッチング液を用いるようにしたか
ら、ＩｎＧａＡｓに対してＷＳｉを選択的にエッチング
できる効果がある。
【００４９】実施例３．図５は本発明の実施例３による
エッチング液，即ち、クエン酸と、クエン酸アンモニウ
ムと、過酸化水素とを含む水溶液からなり、クエン酸ア
ンモニウム／クエン酸のｍｏｌ比が１以上２未満である
エッチング液を用いたエッチング方法を示す図であり、
図において、図２および図４と同一符号は同一または相
当する部分を示している。
エッチング液，即ち、クエン酸と、クエン酸アンモニウ
ムと、過酸化水素とを含む水溶液からなり、クエン酸ア
ンモニウム／クエン酸のｍｏｌ比が１以上２未満である
エッチング液を用いたエッチング方法を示す図であり、
図において、図２および図４と同一符号は同一または相
当する部分を示している。
【００５０】次に、本実施例３のエッチング液について
説明する。上記実施例１，２において説明したように、
クエン酸と、クエン酸アンモニウムと、過酸化水素とを
含む水溶液からなるエッチング液において、クエン酸ア
ンモニウム／クエン酸のｍｏｌ比を１以上とすると、Ｗ
ＳｉをＩｎＡｌＡｓに対して選択的にエッチングできる
とともに、クエン酸アンモニウム／クエン酸のｍｏｌ比
を２以上とすると、ＷＳｉをＩｎＧａＡｓに対して選択
的にエッチングできることから、クエン酸アンモニウム
／クエン酸のｍｏｌ比が１以上２未満としたエッチング
液を用いることにより、ＩｎＡｌＡｓに対してＷＳｉと
ＩｎＧａＡｓとを選択的にエッチングできることがわか
る。
説明する。上記実施例１，２において説明したように、
クエン酸と、クエン酸アンモニウムと、過酸化水素とを
含む水溶液からなるエッチング液において、クエン酸ア
ンモニウム／クエン酸のｍｏｌ比を１以上とすると、Ｗ
ＳｉをＩｎＡｌＡｓに対して選択的にエッチングできる
とともに、クエン酸アンモニウム／クエン酸のｍｏｌ比
を２以上とすると、ＷＳｉをＩｎＧａＡｓに対して選択
的にエッチングできることから、クエン酸アンモニウム
／クエン酸のｍｏｌ比が１以上２未満としたエッチング
液を用いることにより、ＩｎＡｌＡｓに対してＷＳｉと
ＩｎＧａＡｓとを選択的にエッチングできることがわか
る。
【００５１】したがって、図５に示すように、ＩｎＰ基
板２１上に、該基板２１に格子整合するようにＩｎ組成
比を調整したＩｎＡｌＡｓ層２２，ＩｎＧａＡｓ層２５
を結晶成長させた後、スパッタによりＩｎＧａＡｓ層２
５上にＷＳｉ0.2 ２３を形成し、ＷＳｉ0.2 上にホトレ
ジスト２４を設け、これをパターニングして所定の領域
に開口部を設けたサンプルを用意し（図５(a))、本実施
例３のエッチング液を用い、上記ホトレジスト２４をマ
スクとしてエッチングを行うと、ＷＳｉ0.2 ２３とＩｎ
ＧａＡｓ層２５とがエッチングされるとともに、上述し
たように、本実施例２のエッチング液は、ＷＳｉとＩｎ
ＧａＡｓとを選択的にエッチングできることから、深さ
方向のエッチングは、ＩｎＧａＡｓ２２に達した時点で
停止し、これによりエッチング深さの精密な制御が可能
になる。
板２１上に、該基板２１に格子整合するようにＩｎ組成
比を調整したＩｎＡｌＡｓ層２２，ＩｎＧａＡｓ層２５
を結晶成長させた後、スパッタによりＩｎＧａＡｓ層２
５上にＷＳｉ0.2 ２３を形成し、ＷＳｉ0.2 上にホトレ
ジスト２４を設け、これをパターニングして所定の領域
に開口部を設けたサンプルを用意し（図５(a))、本実施
例３のエッチング液を用い、上記ホトレジスト２４をマ
スクとしてエッチングを行うと、ＷＳｉ0.2 ２３とＩｎ
ＧａＡｓ層２５とがエッチングされるとともに、上述し
たように、本実施例２のエッチング液は、ＷＳｉとＩｎ
ＧａＡｓとを選択的にエッチングできることから、深さ
方向のエッチングは、ＩｎＧａＡｓ２２に達した時点で
停止し、これによりエッチング深さの精密な制御が可能
になる。
【００５２】このように本実施例３によれば、クエン酸
と、クエン酸アンモニウムと、過酸化水素とを含む水溶
液からなり、クエン酸アンモニウム／クエン酸のｍｏｌ
比が１以上２未満であるエッチング液を用いるようにし
たから、ＩｎＡｌＡｓに対してＩｎＧａＡｓとＷＳｉと
を選択的にエッチングできる効果がある。
と、クエン酸アンモニウムと、過酸化水素とを含む水溶
液からなり、クエン酸アンモニウム／クエン酸のｍｏｌ
比が１以上２未満であるエッチング液を用いるようにし
たから、ＩｎＡｌＡｓに対してＩｎＧａＡｓとＷＳｉと
を選択的にエッチングできる効果がある。
【００５３】なお、上記実施例１〜３においては、エッ
チング液に３０wt％の過酸化水素がエッチング液全体の
容量に対し約４vol ％となるように含まれているように
したが、本発明においては、この過酸化水素の量として
は、３０wt％の過酸化水素であれば、エッチング液全体
の容量の１〜１０vol ％程度含まれていればよく、この
ような場合においても上記各実施例と同様の効果を奏す
る。
チング液に３０wt％の過酸化水素がエッチング液全体の
容量に対し約４vol ％となるように含まれているように
したが、本発明においては、この過酸化水素の量として
は、３０wt％の過酸化水素であれば、エッチング液全体
の容量の１〜１０vol ％程度含まれていればよく、この
ような場合においても上記各実施例と同様の効果を奏す
る。
【００５４】また、上記実施例１〜３においては、５wt
％の濃度のクエン酸アンモニウム溶液と５wt％の濃度の
クエン酸溶液とを混合して作製したエッチング液を用い
た場合について説明したが、本発明においては、エッチ
ング液はクエン酸とクエン酸アンモニウムとを合わせた
濃度が、エッチング液全体の５０wt％以下であればよ
く、このような場合においても上記各実施例と同様の効
果を奏する。
％の濃度のクエン酸アンモニウム溶液と５wt％の濃度の
クエン酸溶液とを混合して作製したエッチング液を用い
た場合について説明したが、本発明においては、エッチ
ング液はクエン酸とクエン酸アンモニウムとを合わせた
濃度が、エッチング液全体の５０wt％以下であればよ
く、このような場合においても上記各実施例と同様の効
果を奏する。
【００５５】実施例４．図６は本発明の実施例４による
Ｔ型ゲート電極を備えた高電子移動度トランジスタ（Hi
gh electron mobility transistor:ＨＥＭＴ）の構造を
示す断面図であり、本実施例４のＨＥＭＴは、上記実施
例３に示したエッチング液をソース電極，ドレイン電極
を形成する工程に用いて形成されたものである。図にお
いて、１１は半絶縁性ＩｎＰ基板、１２はアンドープＩ
ｎＡｌＡｓバッファ層、１３はアンドープＩｎＧａＡｓ
動作層、１４はｎ型のＩｎＡｌＡｓからなる電子供給層
で、Ｓｉプレーナドープ層１４ａ，即ちＳｉを原子層単
位で例えば４×１０12ｃｍ-2の濃度にドープした層と、
厚さ約３００オングストロームのアンドープＩｎＡｌＡ
ｓ層１４ｂとにより構成されている。なお、この電子供
給層１４の代わりに、不純物を高濃度にドープしてなる
電子供給層を用いるようにしてもよい。１５は厚さ約３
００オングストロームのｎ型ＩｎＧａＡｓキャップ層
で、ソース電極とドレイン電極とがオーミック接触でき
るように、ｎ型不純物が５×１０18ｃｍ-3程度の高濃度
にドープされている。１６ａ，１６ｂはそれぞれ厚さ約
１０００オングストロームのＷＳｉからなるソース電
極，ドレイン電極である。１９はＴｉ上にＡｌを積層し
てなるゲート電極である。
Ｔ型ゲート電極を備えた高電子移動度トランジスタ（Hi
gh electron mobility transistor:ＨＥＭＴ）の構造を
示す断面図であり、本実施例４のＨＥＭＴは、上記実施
例３に示したエッチング液をソース電極，ドレイン電極
を形成する工程に用いて形成されたものである。図にお
いて、１１は半絶縁性ＩｎＰ基板、１２はアンドープＩ
ｎＡｌＡｓバッファ層、１３はアンドープＩｎＧａＡｓ
動作層、１４はｎ型のＩｎＡｌＡｓからなる電子供給層
で、Ｓｉプレーナドープ層１４ａ，即ちＳｉを原子層単
位で例えば４×１０12ｃｍ-2の濃度にドープした層と、
厚さ約３００オングストロームのアンドープＩｎＡｌＡ
ｓ層１４ｂとにより構成されている。なお、この電子供
給層１４の代わりに、不純物を高濃度にドープしてなる
電子供給層を用いるようにしてもよい。１５は厚さ約３
００オングストロームのｎ型ＩｎＧａＡｓキャップ層
で、ソース電極とドレイン電極とがオーミック接触でき
るように、ｎ型不純物が５×１０18ｃｍ-3程度の高濃度
にドープされている。１６ａ，１６ｂはそれぞれ厚さ約
１０００オングストロームのＷＳｉからなるソース電
極，ドレイン電極である。１９はＴｉ上にＡｌを積層し
てなるゲート電極である。
【００５６】また、図７は本発明の実施例４によるＴ型
ゲート電極を備えたＨＥＭＴの製造方法を示す断面工程
図であり、図において、図６と同一符号は同一または相
当する部分を示しており、１５ａはゲートリセス、１６
はＷＳｉ層、１７はＥＢ（電子ビーム）レジスト、１８
はホトレジストである。
ゲート電極を備えたＨＥＭＴの製造方法を示す断面工程
図であり、図において、図６と同一符号は同一または相
当する部分を示しており、１５ａはゲートリセス、１６
はＷＳｉ層、１７はＥＢ（電子ビーム）レジスト、１８
はホトレジストである。
【００５７】次に製造方法について説明する。まず、Ｉ
ｎＰ基板１１上に、アンドープＩｎＡｌＡｓバッファ層
１２、アンドープＩｎＧａＡｓ動作層１３、Ｓｉプレー
ナドープ層１４ａ、アンドープＩｎＡｌＡｓ層１４ｂ、
ｎ型ＩｎＧａＡｓキャップ層１５を、順次結晶成長によ
り形成する。この成長方法としてはＭＢＥ法やＭＯＣＶ
Ｄ法等が用いられる。さらに、キャップ層１５上にスパ
ッタによりＷＳｉ層１６を形成した後、該ＷＳｉ層１６
上にＥＢレジスト１７，ホトレジスト１８を形成し、該
ホトレジスト１８のゲート電極が設けられる領域を写真
製版技術を用いてパターニングして幅約０．５μｍの開
口部を設け、さらに、該開口部内に露出したＥＢレジス
ト１７の中央の幅約０．１μｍの領域を電子ビーム露光
を用いた写真製版技術によりパターニングして開口部を
設ける。これにより、ホトレジスト１８の開口部とＥＢ
レジスト１７の開口部とを組合わせた開口部の上記基板
１１に対して垂直な方向の断面形状はＴ字型となる（図
７(a))。
ｎＰ基板１１上に、アンドープＩｎＡｌＡｓバッファ層
１２、アンドープＩｎＧａＡｓ動作層１３、Ｓｉプレー
ナドープ層１４ａ、アンドープＩｎＡｌＡｓ層１４ｂ、
ｎ型ＩｎＧａＡｓキャップ層１５を、順次結晶成長によ
り形成する。この成長方法としてはＭＢＥ法やＭＯＣＶ
Ｄ法等が用いられる。さらに、キャップ層１５上にスパ
ッタによりＷＳｉ層１６を形成した後、該ＷＳｉ層１６
上にＥＢレジスト１７，ホトレジスト１８を形成し、該
ホトレジスト１８のゲート電極が設けられる領域を写真
製版技術を用いてパターニングして幅約０．５μｍの開
口部を設け、さらに、該開口部内に露出したＥＢレジス
ト１７の中央の幅約０．１μｍの領域を電子ビーム露光
を用いた写真製版技術によりパターニングして開口部を
設ける。これにより、ホトレジスト１８の開口部とＥＢ
レジスト１７の開口部とを組合わせた開口部の上記基板
１１に対して垂直な方向の断面形状はＴ字型となる（図
７(a))。
【００５８】続いて、上記ホトレジスト１８とＥＢレジ
スト１７とをマスクとして、上記ＥＢレジスト１７の開
口部に露出したＷＳｉ層１６とｎ型ＩｎＧａＡｓキャッ
プ層１５とを、上記実施例３において示したエッチング
液，即ち、クエン酸と、クエン酸アンモニウムと、過酸
化水素とを含む水溶液からなり、クエン酸アンモニウム
／クエン酸のｍｏｌ比が１以上２未満であるエッチング
液を用いたウエットエッチングにより除去する（図７
(b))。このエッチングによりソース電極１６ａ，ドレイ
ン電極１６ｂ，及びゲートリセス１５ａが形成される。
このとき、このエッチングは上記実施例３に示したエッ
チング液を用いて行うため、エッチングは、基板１１に
対する深さ方向においてはＩｎＡｌＡｓからなる電子供
給層１４に達した時点において停止する。また、このエ
ッチングは等方性のウエットエッチングであるため、こ
のエッチングにより形成されたＷＳｉ層１６とｎ型Ｉｎ
ＧａＡｓキャップ層１５との開口部の幅は、それぞれ上
記ＥＢレジスト１７の開口部の幅よりも広くなってい
る。なお、ソース・ドレイン間隔，及びゲートリセス幅
が、上記ホトレジスト１８の開口部の幅よりも広くなら
ないように、ＷＳｉ層１６とｎ型ＩｎＧａＡｓキャップ
層１５との層厚はエッチング液に合わせて調整する。
スト１７とをマスクとして、上記ＥＢレジスト１７の開
口部に露出したＷＳｉ層１６とｎ型ＩｎＧａＡｓキャッ
プ層１５とを、上記実施例３において示したエッチング
液，即ち、クエン酸と、クエン酸アンモニウムと、過酸
化水素とを含む水溶液からなり、クエン酸アンモニウム
／クエン酸のｍｏｌ比が１以上２未満であるエッチング
液を用いたウエットエッチングにより除去する（図７
(b))。このエッチングによりソース電極１６ａ，ドレイ
ン電極１６ｂ，及びゲートリセス１５ａが形成される。
このとき、このエッチングは上記実施例３に示したエッ
チング液を用いて行うため、エッチングは、基板１１に
対する深さ方向においてはＩｎＡｌＡｓからなる電子供
給層１４に達した時点において停止する。また、このエ
ッチングは等方性のウエットエッチングであるため、こ
のエッチングにより形成されたＷＳｉ層１６とｎ型Ｉｎ
ＧａＡｓキャップ層１５との開口部の幅は、それぞれ上
記ＥＢレジスト１７の開口部の幅よりも広くなってい
る。なお、ソース・ドレイン間隔，及びゲートリセス幅
が、上記ホトレジスト１８の開口部の幅よりも広くなら
ないように、ＷＳｉ層１６とｎ型ＩｎＧａＡｓキャップ
層１５との層厚はエッチング液に合わせて調整する。
【００５９】さらに、図７(c) に示すように、上記ホト
レジスト１８とＥＢレジスト１７とをマスクとして、蒸
着，及びリフトオフを行うことにより、Ｔｉ／Ａｌから
なり、その上記基板１１に対して垂直方向の断面形状が
Ｔ字型のＴ型ゲート電極１９を形成して、図６に示すよ
うなＴ型ゲート電極１９を備えたＨＥＭＴを得る。
レジスト１８とＥＢレジスト１７とをマスクとして、蒸
着，及びリフトオフを行うことにより、Ｔｉ／Ａｌから
なり、その上記基板１１に対して垂直方向の断面形状が
Ｔ字型のＴ型ゲート電極１９を形成して、図６に示すよ
うなＴ型ゲート電極１９を備えたＨＥＭＴを得る。
【００６０】本実施例４においては、ＷＳｉからなるソ
ース電極１６ａ，ドレイン電極１６ｂを、予めＷＳｉ層
１６を形成しておき、これを上記実施例３において示し
たエッチング液を用いてウエットエッチングすることに
より形成しているため、ソース電極１６ａとドレイン電
極１６ｂとの一部がゲート電極１９の上部のひさし状に
突出した部分の下方領域に配置され、上述した従来のＨ
ＥＭＴの製造方法のように、Ｔ型ゲート電極をマスクと
して蒸着により形成するものとは異なり、ソース・ドレ
イン間隔をＴ型ゲート電極１９の上部の電極幅よりも狭
くすることが可能となる。これにより、従来はＴ型ゲー
ト電極の上部の電極幅で制限されていたソース・ドレイ
ン間隔を、ゲートリセス幅と同程度までに短縮でき、こ
のためソース抵抗，ドレイン抵抗が低減でき、最大遮断
周波数の向上が実現できる。
ース電極１６ａ，ドレイン電極１６ｂを、予めＷＳｉ層
１６を形成しておき、これを上記実施例３において示し
たエッチング液を用いてウエットエッチングすることに
より形成しているため、ソース電極１６ａとドレイン電
極１６ｂとの一部がゲート電極１９の上部のひさし状に
突出した部分の下方領域に配置され、上述した従来のＨ
ＥＭＴの製造方法のように、Ｔ型ゲート電極をマスクと
して蒸着により形成するものとは異なり、ソース・ドレ
イン間隔をＴ型ゲート電極１９の上部の電極幅よりも狭
くすることが可能となる。これにより、従来はＴ型ゲー
ト電極の上部の電極幅で制限されていたソース・ドレイ
ン間隔を、ゲートリセス幅と同程度までに短縮でき、こ
のためソース抵抗，ドレイン抵抗が低減でき、最大遮断
周波数の向上が実現できる。
【００６１】また、ＷＳｉ層１６とｎ型ＩｎＧａＡｓキ
ャップ層１５とをＩｎＡｌＡｓからなる電子供給層１４
に対して選択的にエッチング可能な上記実施例３に示し
たエッチング液を用いてエッチング除去しているため、
このエッチングの基板１１の深さ方向に対するエッチン
グをＩｎＡｌＡｓからなる電子供給層１４により停止さ
せることができ、これにより、ゲートリセス１５ａを形
成するためのＷＳｉ層１６とｎ型ＩｎＧａＡｓキャップ
層１５とを除去するエッチングの深さ方向の制御性を向
上させて、高品質なＨＥＭＴを歩留りよく形成すること
ができる。
ャップ層１５とをＩｎＡｌＡｓからなる電子供給層１４
に対して選択的にエッチング可能な上記実施例３に示し
たエッチング液を用いてエッチング除去しているため、
このエッチングの基板１１の深さ方向に対するエッチン
グをＩｎＡｌＡｓからなる電子供給層１４により停止さ
せることができ、これにより、ゲートリセス１５ａを形
成するためのＷＳｉ層１６とｎ型ＩｎＧａＡｓキャップ
層１５とを除去するエッチングの深さ方向の制御性を向
上させて、高品質なＨＥＭＴを歩留りよく形成すること
ができる。
【００６２】以上のように、本実施例４によれば、Ｉｎ
Ｐ基板１１上に、アンドープＩｎＡｌＡｓバッファ層１
２、アンドープＩｎＧａＡｓ動作層１３、ｎ型ＩｎＡｌ
Ａｓからなる電子供給層１４、ｎ型ＩｎＧａＡｓキャッ
プ層１５を、順次結晶成長により形成し、さらにＷＳｉ
層１６を形成した後、パターニングしたＥＢレジスト１
７，ホトレジスト１８をマスクとして、クエン酸と、ク
エン酸アンモニウムと、過酸化水素とを含む水溶液から
なり、クエン酸アンモニウム／クエン酸のｍｏｌ比が１
以上２未満であるエッチング液を用い、上記ＷＳｉ層１
６とｎ型ＩｎＧａＡｓキャップ層１５とをＩｎＡｌＡｓ
からなる電子供給層１４に対して選択的にエッチングし
て、ソース電極１６ａ，ドレイン電極１６ｂ，及びゲー
トリセス１５ａを形成し、さらに、上記パターニングし
たＥＢレジスト１７，ホトレジスト１８を用いて蒸着と
リフトオフとを行いＴ型ゲート電極１９を形成するよう
にしたから、ソース・ドレイン間隔を、Ｔ型ゲート電極
１９の上部の電極幅よりも短縮でき、ソース抵抗，ドレ
イン抵抗が低減でき、最大遮断周波数を向上させたＨＥ
ＭＴが得られる効果がある。
Ｐ基板１１上に、アンドープＩｎＡｌＡｓバッファ層１
２、アンドープＩｎＧａＡｓ動作層１３、ｎ型ＩｎＡｌ
Ａｓからなる電子供給層１４、ｎ型ＩｎＧａＡｓキャッ
プ層１５を、順次結晶成長により形成し、さらにＷＳｉ
層１６を形成した後、パターニングしたＥＢレジスト１
７，ホトレジスト１８をマスクとして、クエン酸と、ク
エン酸アンモニウムと、過酸化水素とを含む水溶液から
なり、クエン酸アンモニウム／クエン酸のｍｏｌ比が１
以上２未満であるエッチング液を用い、上記ＷＳｉ層１
６とｎ型ＩｎＧａＡｓキャップ層１５とをＩｎＡｌＡｓ
からなる電子供給層１４に対して選択的にエッチングし
て、ソース電極１６ａ，ドレイン電極１６ｂ，及びゲー
トリセス１５ａを形成し、さらに、上記パターニングし
たＥＢレジスト１７，ホトレジスト１８を用いて蒸着と
リフトオフとを行いＴ型ゲート電極１９を形成するよう
にしたから、ソース・ドレイン間隔を、Ｔ型ゲート電極
１９の上部の電極幅よりも短縮でき、ソース抵抗，ドレ
イン抵抗が低減でき、最大遮断周波数を向上させたＨＥ
ＭＴが得られる効果がある。
【００６３】また、ｎ型ＩｎＧａＡｓキャップ層１５を
ＩｎＡｌＡｓからなる電子供給層１４に対して選択的に
エッチングすることができるから、ゲートリセス１５を
基板１１の深さ方向において制御性よく形成することが
でき、高品質なＨＥＭＴを歩留りよく得られる効果があ
る。
ＩｎＡｌＡｓからなる電子供給層１４に対して選択的に
エッチングすることができるから、ゲートリセス１５を
基板１１の深さ方向において制御性よく形成することが
でき、高品質なＨＥＭＴを歩留りよく得られる効果があ
る。
【００６４】なお、本実施例４においては、Ｔ型ゲート
電極を備えたＨＥＭＴについて説明したが、本発明は、
その他のＴ型ゲート電極を備えた電界効果型トランジス
タ等で半導体装置においても適用できるものであり、こ
のような場合においても上記実施例４と同様の効果を奏
する。
電極を備えたＨＥＭＴについて説明したが、本発明は、
その他のＴ型ゲート電極を備えた電界効果型トランジス
タ等で半導体装置においても適用できるものであり、こ
のような場合においても上記実施例４と同様の効果を奏
する。
【００６５】実施例５．図８は本発明の実施例５による
ＭＥＳＦＥＴの製造方法を示す断面図であり、図におい
て、１は半絶縁性ＩｎＰ基板，２はアンドープＩｎＰバ
ッファ層、３０はｎ型の動作層で、ＳｉをドープしたＩ
ｎＧａＡｓからなっている。４はＷＳｉ層、４ａ，４ｂ
はそれぞれ、ＷＳｉからなるソース電極，ドレイン電極
である。５はＴｉ層とＡｌ層とを積層してなるゲート電
極、６はホトレジストである。３０ａはゲートリセスで
ある。
ＭＥＳＦＥＴの製造方法を示す断面図であり、図におい
て、１は半絶縁性ＩｎＰ基板，２はアンドープＩｎＰバ
ッファ層、３０はｎ型の動作層で、ＳｉをドープしたＩ
ｎＧａＡｓからなっている。４はＷＳｉ層、４ａ，４ｂ
はそれぞれ、ＷＳｉからなるソース電極，ドレイン電極
である。５はＴｉ層とＡｌ層とを積層してなるゲート電
極、６はホトレジストである。３０ａはゲートリセスで
ある。
【００６６】本実施例５のＭＥＳＦＥＴの製造方法は上
記実施例２に示したエッチング液，即ち、クエン酸と、
クエン酸アンモニウムと、過酸化水素とを含む水溶液か
らなり、クエン酸アンモニウム／クエン酸のｍｏｌ比が
２以上であるエッチング液をゲートリセスを形成する工
程に用いるものである。
記実施例２に示したエッチング液，即ち、クエン酸と、
クエン酸アンモニウムと、過酸化水素とを含む水溶液か
らなり、クエン酸アンモニウム／クエン酸のｍｏｌ比が
２以上であるエッチング液をゲートリセスを形成する工
程に用いるものである。
【００６７】次に製造方法について説明する。まず、図
８(a) に示すように、ＩｎＰ基板１上に、バッファ層
２，ｎ型動作層３０をＭＢＥ法やＭＯＣＶＤ法等を用い
て結晶成長させ、さらに、ｎ型動作層３上に、ＷＳｉ層
４をスパッタ法により形成する。次に、図８(b) に示す
ように、ＷＳｉ層４上に第１のホトレジスト６を形成
し、該ホトレジスト６のゲート電極を形成する領域近傍
に写真製版技術を用いて開口部を形成し、該ホトレジス
ト６をマスクとして、上記開口部内に露出したＷＳｉ層
４を、上記実施例２において示したエッチング液、つま
り、クエン酸と、クエン酸アンモニウムと、過酸化水素
とを含む水溶液からなり、クエン酸アンモニウム／クエ
ン酸のｍｏｌ比が２以上であるエッチング液を用いたウ
エットエッチングによりｎ型動作層３に対して選択的に
エッチング除去して、ソース電極４ａ，ドレイン電極４
ｂを形成する。このとき、ウエットエッチングを用いて
ＷＳｉ層４をエッチングしているため、ホトレジスト６
の開口部の幅よりもソース・ドレイン間隔の方が広くな
っている。
８(a) に示すように、ＩｎＰ基板１上に、バッファ層
２，ｎ型動作層３０をＭＢＥ法やＭＯＣＶＤ法等を用い
て結晶成長させ、さらに、ｎ型動作層３上に、ＷＳｉ層
４をスパッタ法により形成する。次に、図８(b) に示す
ように、ＷＳｉ層４上に第１のホトレジスト６を形成
し、該ホトレジスト６のゲート電極を形成する領域近傍
に写真製版技術を用いて開口部を形成し、該ホトレジス
ト６をマスクとして、上記開口部内に露出したＷＳｉ層
４を、上記実施例２において示したエッチング液、つま
り、クエン酸と、クエン酸アンモニウムと、過酸化水素
とを含む水溶液からなり、クエン酸アンモニウム／クエ
ン酸のｍｏｌ比が２以上であるエッチング液を用いたウ
エットエッチングによりｎ型動作層３に対して選択的に
エッチング除去して、ソース電極４ａ，ドレイン電極４
ｂを形成する。このとき、ウエットエッチングを用いて
ＷＳｉ層４をエッチングしているため、ホトレジスト６
の開口部の幅よりもソース・ドレイン間隔の方が広くな
っている。
【００６８】続いて、該ホトレジスト６をマスクとし
て、ＥＢ（Electron beam ：電子ビーム）蒸着によりＴ
ｉ／Ａｌ層（図示せず）を形成し、上記ホトレジスト６
上のＴｉ／Ａｌ層をこのホトレジスト６とともにリフト
オフすることにより、ゲート電極５を形成して、図８
(c) に示すようなＭＥＳＦＥＴを得る。
て、ＥＢ（Electron beam ：電子ビーム）蒸着によりＴ
ｉ／Ａｌ層（図示せず）を形成し、上記ホトレジスト６
上のＴｉ／Ａｌ層をこのホトレジスト６とともにリフト
オフすることにより、ゲート電極５を形成して、図８
(c) に示すようなＭＥＳＦＥＴを得る。
【００６９】本実施例５においては、ソース電極４ａ，
ドレイン電極４ｂを形成するためのエッチングとして、
上記実施例２において示した、クエン酸と、クエン酸ア
ンモニウムと、過酸化水素とを含む水溶液からなり、ク
エン酸アンモニウム／クエン酸のｍｏｌ比が２以上であ
るエッチング液を用いたウエットエッチングを行ってい
る。このため、従来のＭＥＳＦＥＴの製造方法において
は、ソース電極，ドレイン電極を形成するためのエッチ
ングをフッ素系ガスを用いたＲＩＥにより行っていたた
め、エッチングにより露出したｎ型動作層にフッ素が付
着，混入し、キャリア濃度が低下するという問題が発生
していたが、本実施例５においては、ソース電極４ａ，
ドレイン電極４ｂを形成する工程において、このような
フッ素の付着，混入を無くして所望のキャリア濃度のｎ
型動作層３０を備えたＭＥＳＦＥＴを得ることができ
る。
ドレイン電極４ｂを形成するためのエッチングとして、
上記実施例２において示した、クエン酸と、クエン酸ア
ンモニウムと、過酸化水素とを含む水溶液からなり、ク
エン酸アンモニウム／クエン酸のｍｏｌ比が２以上であ
るエッチング液を用いたウエットエッチングを行ってい
る。このため、従来のＭＥＳＦＥＴの製造方法において
は、ソース電極，ドレイン電極を形成するためのエッチ
ングをフッ素系ガスを用いたＲＩＥにより行っていたた
め、エッチングにより露出したｎ型動作層にフッ素が付
着，混入し、キャリア濃度が低下するという問題が発生
していたが、本実施例５においては、ソース電極４ａ，
ドレイン電極４ｂを形成する工程において、このような
フッ素の付着，混入を無くして所望のキャリア濃度のｎ
型動作層３０を備えたＭＥＳＦＥＴを得ることができ
る。
【００７０】また、本実施例５においては等方性のウエ
ットエッチングによりソース電極４ａ，ドレイン電極４
ｂを形成することにより、ホトレジスト６ａの開口部の
幅よりも、ソース・ドレイン間隔の方が広くなるため、
このホトレジスト６を用いて蒸着，及びリフトオフを組
み合わせてゲート電極５を形成でき、従来のように、ゲ
ート電極を形成するための第２のホトレジストを形成す
る工程を無くして、製造工程を簡易にすることができ
る。
ットエッチングによりソース電極４ａ，ドレイン電極４
ｂを形成することにより、ホトレジスト６ａの開口部の
幅よりも、ソース・ドレイン間隔の方が広くなるため、
このホトレジスト６を用いて蒸着，及びリフトオフを組
み合わせてゲート電極５を形成でき、従来のように、ゲ
ート電極を形成するための第２のホトレジストを形成す
る工程を無くして、製造工程を簡易にすることができ
る。
【００７１】さらに、従来のＭＥＳＦＥＴの製造方法に
おいては、ソース電極，ドレイン電極を形成するための
レジストパターンと、ゲート電極を形成するためのレジ
ストパターンとが異なるものであったため、ソース・ド
レイン間隔を短縮するとゲート電極を形成するためのレ
ジストパターンの位置合わせが困難となるため、ソース
・ドレイン間隔を短縮することが困難であったが、本実
施例５においては、ゲート電極５を形成するためのレジ
ストパターンと、ソース電極４ａ，ドレイン電極４ｂを
形成するためのレジストパターンとを、同じホトレジス
ト６のパターンとしているため、ソース・ドレイン間隔
を短くした場合においても、ゲート電極５を位置精度よ
く形成できるため、ソース・ドレイン間隔を短縮するこ
とができ、ソース抵抗，ドレイン抵抗を低減でき、最大
遮断周波数を向上させることができる。
おいては、ソース電極，ドレイン電極を形成するための
レジストパターンと、ゲート電極を形成するためのレジ
ストパターンとが異なるものであったため、ソース・ド
レイン間隔を短縮するとゲート電極を形成するためのレ
ジストパターンの位置合わせが困難となるため、ソース
・ドレイン間隔を短縮することが困難であったが、本実
施例５においては、ゲート電極５を形成するためのレジ
ストパターンと、ソース電極４ａ，ドレイン電極４ｂを
形成するためのレジストパターンとを、同じホトレジス
ト６のパターンとしているため、ソース・ドレイン間隔
を短くした場合においても、ゲート電極５を位置精度よ
く形成できるため、ソース・ドレイン間隔を短縮するこ
とができ、ソース抵抗，ドレイン抵抗を低減でき、最大
遮断周波数を向上させることができる。
【００７２】このように本実施例５によれば、ＩｎＰ基
板１上に、バッファ層２，ｎ型ＩｎＧａＡｓ動作層３０
を結晶成長させ、ｎ型動作層３上に、ＷＳｉ層４をスパ
ッタ法により形成し、パターニングしたホトレジスト６
をマスクとして、ＷＳｉ層４を、クエン酸と、クエン酸
アンモニウムと、過酸化水素とを含む水溶液からなり、
クエン酸アンモニウム／クエン酸のｍｏｌ比が２以上で
あるエッチング液を用いたウエットエッチングによりｎ
型動作層３に対して選択的にエッチング除去して、ソー
ス電極４ａ，ドレイン電極４ｂを形成し、さらに、該ホ
トレジスト６をマスクとして、蒸着及びリフトオフを行
うことによりゲート電極５を形成するようにしたから、
ソース電極４ａ，ドレイン電極４ｂを形成する工程にお
いて、フッ素の付着，混入を無くして、所望のキャリア
濃度のｎ型ＩｎＧａＡｓ動作層を備えた高品質なＭＥＳ
ＦＥＴを得ることができる効果がある。
板１上に、バッファ層２，ｎ型ＩｎＧａＡｓ動作層３０
を結晶成長させ、ｎ型動作層３上に、ＷＳｉ層４をスパ
ッタ法により形成し、パターニングしたホトレジスト６
をマスクとして、ＷＳｉ層４を、クエン酸と、クエン酸
アンモニウムと、過酸化水素とを含む水溶液からなり、
クエン酸アンモニウム／クエン酸のｍｏｌ比が２以上で
あるエッチング液を用いたウエットエッチングによりｎ
型動作層３に対して選択的にエッチング除去して、ソー
ス電極４ａ，ドレイン電極４ｂを形成し、さらに、該ホ
トレジスト６をマスクとして、蒸着及びリフトオフを行
うことによりゲート電極５を形成するようにしたから、
ソース電極４ａ，ドレイン電極４ｂを形成する工程にお
いて、フッ素の付着，混入を無くして、所望のキャリア
濃度のｎ型ＩｎＧａＡｓ動作層を備えた高品質なＭＥＳ
ＦＥＴを得ることができる効果がある。
【００７３】なお、本実施例５においては、ｎ型動作層
３０としてＳｉをドープしてなるＩｎＧａＡｓ層を用い
た場合について説明したが、本発明は、ｎ型動作層とし
てＳｉをドープしてなるＩｎＡｌＡｓを用い、ソース電
極，ドレイン電極を形成するためのエッチング液とし
て、上記実施例１において示した、クエン酸と、クエン
酸アンモニウムと、過酸化水素とを含む水溶液からな
り、クエン酸アンモニウム／クエン酸のｍｏｌ比が１以
上であるエッチング液を用いた場合においても適用でき
るものであり、このような場合においても上記実施例５
と同様の効果を奏する。
３０としてＳｉをドープしてなるＩｎＧａＡｓ層を用い
た場合について説明したが、本発明は、ｎ型動作層とし
てＳｉをドープしてなるＩｎＡｌＡｓを用い、ソース電
極，ドレイン電極を形成するためのエッチング液とし
て、上記実施例１において示した、クエン酸と、クエン
酸アンモニウムと、過酸化水素とを含む水溶液からな
り、クエン酸アンモニウム／クエン酸のｍｏｌ比が１以
上であるエッチング液を用いた場合においても適用でき
るものであり、このような場合においても上記実施例５
と同様の効果を奏する。
【図１】 この発明の実施例１によるエッチング液の、
ＷＳｉとＩｎＡｌＡｓとに対するエッチング速度と、ク
エン酸アンモニウム／クエン酸混合比（ｍｏｌ比）との
関係を示す図である。
ＷＳｉとＩｎＡｌＡｓとに対するエッチング速度と、ク
エン酸アンモニウム／クエン酸混合比（ｍｏｌ比）との
関係を示す図である。
【図２】 この発明の実施例１によるエッチング方法を
示す断面工程図である。
示す断面工程図である。
【図３】 この発明の実施例２によるエッチング液の、
ＷＳｉとＩｎＧａＡｓとに対するエッチング速度と、ク
エン酸アンモニウム／クエン酸混合比（ｍｏｌ比）との
関係を示す図である。
ＷＳｉとＩｎＧａＡｓとに対するエッチング速度と、ク
エン酸アンモニウム／クエン酸混合比（ｍｏｌ比）との
関係を示す図である。
【図４】 この発明の実施例２によるエッチング方法を
示す断面工程図である。
示す断面工程図である。
【図５】 この発明の実施例３によるエッチング方法を
示す断面工程図である。
示す断面工程図である。
【図６】 この発明の実施例４によるＴ型ゲート電極を
備えたＨＥＭＴの構造を示す断面図である。
備えたＨＥＭＴの構造を示す断面図である。
【図７】 この発明の実施例４によるＴ型ゲート電極を
備えたＨＥＭＴの製造方法を示す断面工程図である。
備えたＨＥＭＴの製造方法を示す断面工程図である。
【図８】 この発明の実施例５によるＭＥＳＦＥＴの製
造方法を示す断面工程図である。
造方法を示す断面工程図である。
【図９】 従来のＭＥＳＦＥＴの製造方法を示す断面工
程図である。
程図である。
【図１０】 従来のＨＥＭＴの製造方法を示す断面工程
図である。
図である。
１，１１ 半絶縁性ＩｎＰ基板、２，１２ アンドープ
ＩｎＡｌＡｓバッファ層、３ ｎ型動作層、１６，２３
ＷＳｉ層、４ａ，１６ａ ソース電極、４ｂ，１６ｂ
ドレイン電極、５ ゲート電極、６ ホトレジスト、
６ａ 第１のホトレジスト、６ｂ 第２のレジスト、１
３ アンドープＩｎＧａＡｓ動作層、１４ 電子供給
層、１４ａ Ｓｉプレーナドープ層、１４ｂ アンドー
プＩｎＡｌＡｓ層、１５ ｎ型ＩｎＧａＡｓキャップ
層、１５ａ ゲートリセス、１７ＥＢレジスト、１８
ホトレジスト、１９ Ｔ型ゲート電極、２１ ＩｎＰ基
板、２２ ＩｎＡｌＡｓ層、２４ ホトレジスト、２５
ＩｎＧａＡｓ層、３０ｎ型動作層。
ＩｎＡｌＡｓバッファ層、３ ｎ型動作層、１６，２３
ＷＳｉ層、４ａ，１６ａ ソース電極、４ｂ，１６ｂ
ドレイン電極、５ ゲート電極、６ ホトレジスト、
６ａ 第１のホトレジスト、６ｂ 第２のレジスト、１
３ アンドープＩｎＧａＡｓ動作層、１４ 電子供給
層、１４ａ Ｓｉプレーナドープ層、１４ｂ アンドー
プＩｎＡｌＡｓ層、１５ ｎ型ＩｎＧａＡｓキャップ
層、１５ａ ゲートリセス、１７ＥＢレジスト、１８
ホトレジスト、１９ Ｔ型ゲート電極、２１ ＩｎＰ基
板、２２ ＩｎＡｌＡｓ層、２４ ホトレジスト、２５
ＩｎＧａＡｓ層、３０ｎ型動作層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/338 9447−4Ｍ Ｈ０１Ｌ 29/80 Ｆ 29/812
Claims (9)
- 【請求項１】 クエン酸と、クエン酸アンモニウムと、
過酸化水素とを含む水溶液からなり、 クエン酸アンモニウム／クエン酸のｍｏｌ比が１以上で
あることを特徴とするエッチング液。 - 【請求項２】 請求項１に記載のエッチング液におい
て、 上記クエン酸アンモニウム／クエン酸のｍｏｌ比が２以
上であることを特徴とするエッチング液。 - 【請求項３】 請求項１に記載のエッチング液におい
て、 上記クエン酸アンモニウム／クエン酸のｍｏｌ比が１以
上２未満であることを特徴とするエッチング液。 - 【請求項４】 ＩｎＡｌＡｓ層上にＷＳｉ層を配置して
なる積層構造を用意する工程と、 クエン酸と、クエン酸アンモニウムと、過酸化水素とを
含む水溶液からなり、クエン酸アンモニウム／クエン酸
のｍｏｌ比が１以上であるエッチング液を用いて、上記
ＷＳｉ層を上記ＩｎＡｌＡｓ層に対して選択的に除去す
る工程とを含むことを特徴とするエッチング方法。 - 【請求項５】 ＩｎＧａＡｓ層上にＷＳｉ層を配置して
なる積層構造を用意する工程と、 クエン酸と、クエン酸アンモニウムと、過酸化水素とを
含む水溶液からなり、クエン酸アンモニウム／クエン酸
のｍｏｌ比が２以上であるエッチング液を用いて、上記
ＷＳｉ層を上記ＩｎＧａＡｓ層に対して選択的に除去す
る工程とを含むことを特徴とするエッチング方法。 - 【請求項６】 ＩｎＡｌＡｓ層上にＩｎＧａＡｓ層とＷ
Ｓｉ層とを順次配置してなる積層構造を用意する工程
と、 クエン酸と、クエン酸アンモニウムと、過酸化水素とを
含む水溶液からなり、クエン酸アンモニウム／クエン酸
のｍｏｌ比が１以上２未満であるエッチング液を用い
て、上記ＷＳｉ層とＩｎＧａＡｓ層とを上記ＩｎＡｌＡ
ｓ層に対して選択的に除去する工程とを含むことを特徴
とするエッチング方法。 - 【請求項７】 ＩｎＰ基板上に、アンドープＩｎＡｌＡ
ｓバッファ層、アンドープＩｎＧａＡｓ動作層、ｎ型Ｉ
ｎＡｌＡｓ電子供給層、ｎ型ＩｎＧａＡｓキャップ層を
順次結晶成長により形成する工程と、 上記ｎ型ＩｎＧａＡｓキャップ層上にＷＳｉ層を形成す
る工程と、 該ＷＳｉ層上に、上記基板に対して垂直方向の断面形状
がＴ字型である開口部を備えたレジストを形成する工程
と、 該レジストをマスクとして、クエン酸と、クエン酸アン
モニウムと、過酸化水素とを含む水溶液からなり、クエ
ン酸アンモニウム／クエン酸のｍｏｌ比が１以上２未満
であるエッチング液を用い、上記ＷＳｉ層とｎ型ＩｎＧ
ａＡｓキャップ層とを上記ｎ型ＩｎＡｌＡｓ電子供給層
に対して選択的にエッチング除去する工程と、 上記レジストをマスクとしてゲート電極材料を蒸着した
後、上記レジストを除去して、上記レジストの開口部内
以外に配置されたゲート電極材料をリフトオフしてＴ型
ゲート電極を形成する工程とを備えたことを特徴とする
半導体装置の製造方法。 - 【請求項８】 ＩｎＰ基板上に、アンドープＩｎＡｌＡ
ｓバッファ層，ｎ型ＩｎＧａＡｓ動作層を結晶成長させ
る工程と、 上記ｎ型動作層上に、ＷＳｉ層を形成する工程と、 該ＷＳｉ層上に開口部を有するレジストを形成する工程
と、 該レジストをマスクとして、クエン酸と、クエン酸アン
モニウムと、過酸化水素とを含む水溶液からなり、クエ
ン酸アンモニウム／クエン酸のｍｏｌ比が２以上である
エッチング液を用いたウエットエッチングにより、上記
ＷＳｉ層を、ｎ型ＩｎＧａＡｓ動作層に対して選択的に
エッチング除去する工程と、 上記レジストをマスクとして、ゲート電極材料を蒸着し
た後、上記レジストを除去して、上記レジストの開口部
内以外に配置されたゲート電極材料をリフトオフしてゲ
ート電極を形成する工程とを備えたことを特徴とする半
導体装置の製造方法。 - 【請求項９】 ＩｎＰ基板上に順次配置された、アンド
ープＩｎＡｌＡｓバッファ層、アンドープＩｎＧａＡｓ
動作層、ｎ型ＩｎＡｌＡｓ電子供給層と、 該ｎ型電子供給層上に配置されたＴ型ゲート電極と、 該ｎ型電子供給層上のＴ型ゲート電極が配置された位置
の両側に、それぞれの一部が上記Ｔ型ゲート電極上部の
ひさし状に突出した部分の下方領域に位置するよう配置
されたｎ型ＩｎＧａＡｓキャップ層と、 該ｎ型ＩｎＧａＡｓキャップ層のそれぞれの上部に、そ
れぞれの一部が上記Ｔ型ゲート電極上部のひさし状に突
出した部分の下方領域に位置するよう配置されたソース
電極，及びドレイン電極とを備えたことを特徴とする半
導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02375996A JP3640272B2 (ja) | 1996-02-09 | 1996-02-09 | 半導体装置の製造方法 |
| US08/675,305 US5696035A (en) | 1996-02-09 | 1996-07-01 | Etchant, etching method, and method of fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02375996A JP3640272B2 (ja) | 1996-02-09 | 1996-02-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09219399A true JPH09219399A (ja) | 1997-08-19 |
| JP3640272B2 JP3640272B2 (ja) | 2005-04-20 |
Family
ID=12119270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02375996A Expired - Fee Related JP3640272B2 (ja) | 1996-02-09 | 1996-02-09 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5696035A (ja) |
| JP (1) | JP3640272B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009152318A (ja) * | 2007-12-19 | 2009-07-09 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2722511B1 (fr) * | 1994-07-15 | 1999-04-02 | Ontrak Systems Inc | Procede pour enlever les metaux dans un dispositif de recurage |
| JP3097557B2 (ja) * | 1996-05-20 | 2000-10-10 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6627550B2 (en) | 2001-03-27 | 2003-09-30 | Micron Technology, Inc. | Post-planarization clean-up |
| US11271367B1 (en) * | 2014-12-05 | 2022-03-08 | Ii-Vi Delaware, Inc. | Method to form a self-aligned evaporated metal contact in a deep hole and VCSEL with such contact |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05144848A (ja) * | 1991-11-25 | 1993-06-11 | Yokogawa Electric Corp | Ｉｉｉーｖ族系ｆｅｔのゲートの形成方法 |
| JPH06177159A (ja) * | 1992-10-09 | 1994-06-24 | Mitsubishi Electric Corp | 電界効果トランジスタ及びその製造方法 |
| US5419808A (en) * | 1993-03-19 | 1995-05-30 | Mitsubishi Denki Kabushiki Kaisha | Etching solution and etching method for semiconductors |
| JP3135185B2 (ja) * | 1993-03-19 | 2001-02-13 | 三菱電機株式会社 | 半導体エッチング液，半導体エッチング方法，及びＧａＡｓ面の判定方法 |
-
1996
- 1996-02-09 JP JP02375996A patent/JP3640272B2/ja not_active Expired - Fee Related
- 1996-07-01 US US08/675,305 patent/US5696035A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009152318A (ja) * | 2007-12-19 | 2009-07-09 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5696035A (en) | 1997-12-09 |
| JP3640272B2 (ja) | 2005-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6573129B2 (en) | Gate electrode formation in double-recessed transistor by two-step etching | |
| JP3135185B2 (ja) | 半導体エッチング液，半導体エッチング方法，及びＧａＡｓ面の判定方法 | |
| EP0551110B1 (en) | Compound semiconductor devices | |
| US6194747B1 (en) | Field effect transistor | |
| JP3147009B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH0714853A (ja) | シリコン基板上の化合物半導体装置とその製造方法 | |
| JP3640272B2 (ja) | 半導体装置の製造方法 | |
| JPH10199896A (ja) | 半導体装置の製造方法および半導体装置 | |
| US5895941A (en) | Field effect transistor with electrode portions under T-shaped gate structure | |
| JP2000223504A (ja) | 電界効果型半導体装置およびその製造方法 | |
| JP3057679B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| KR102535264B1 (ko) | 고전자 이동성 트랜지스터의 제조방법 | |
| EP0394590B1 (en) | Field effect transistors and method of making a field effect transistor | |
| JPH0574813A (ja) | 化合物半導体装置 | |
| JP2004363150A (ja) | パターン形成方法 | |
| EP0552763A2 (en) | Compound semiconductor device with self-aligned gate and method of producing this compound semiconductor device | |
| JP2687863B2 (ja) | 半導体装置の製造方法 | |
| JPH01194475A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH10125696A (ja) | 電界効果トランジスタの製造方法 | |
| JPH07326631A (ja) | 半導体装置の製造方法 | |
| JPH0738091A (ja) | 半導体装置 | |
| JPH06196504A (ja) | 半導体装置およびその製造方法 | |
| JPH09186174A (ja) | 半導体集積回路の製造方法 | |
| JPH07120748B2 (ja) | 半導体装置の製造方法 | |
| JPS63318165A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050113 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |