JP2801871B2 - クリッピングレベル制御可能な電力増幅器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、真空管ひずみ(tub
e distortion) をエミュレート(emulate) するソリッド
ステート電力増幅器(solid state power amplifier) に
関し、特にソリッドステート電力増幅器の電力レベルを
連続的に変えることが可能であり、他方適当な真空管ひ
ずみ音を出すことのできる真空管ひずみ回路を備えたソ
リッドステート電力増幅器に関する。

【０００２】

【従来の技術】電力増幅器の出力能力を制御することは
望ましい。多くの音楽家達は所謂真空管ひずみ音に対し
多大な寄与をするものとして電力増幅器自体を使用する
ことを特に望んでいる。彼らの望みは、ハイレベルのス
テージ演奏のためのハイ電力増幅器能力持つことと同時
に、スタジオ演奏のためのロー電力増幅器能力を持つこ
とである。現在、こうした目的から多くの真空管電力増
幅器はハイ／ロー切換用のスイッチを備えている。

【０００３】

【発明が解決しようとする課題】しかし、ソリッドステ
ート電力増幅器の多くはこうした特徴を提供していな
い。従って、電力増幅器が可変電力出力、特に連続可変
電力出力能力を備えているのが好ましい。

【０００４】

【課題を解決するための手段】本発明は、出力電力を制
限するために、第一増幅手段と高利得電力増幅手段との
間に制限回路を使用し得ると言う発見にもと基づいてい
る。各増幅手段の帰還回路間に接続された制御手段は第
一増幅手段の利得を上げると同時に他の段の利得を下げ
る動作、またはその逆の動作を行う。その結果、制限回
路の効果は第一増幅手段の利得増加と共に増加し、その
減少と共に減少する。本発明の特別な実施例では、入力
端、出力端及び帰還回路を備える第一増幅手段と、高い
電力出力時に固有のクリッピングひずみを示し、入力
端、出力端及び帰還回路を備える電力増幅器と、電力増
幅器の入力端と、第一増幅手段の出力端との間に接続さ
れ、電力増幅器への入力を制限する制限手段とからなる
電力増幅器を指向する。真空管ダイナミックス制御手段
は、第一増幅手段の帰還回路と、電力増幅器の帰還回路
との間に結合され、対応する帰還回路の帰還インピーダ
ンスを同時に、かつ反対方向に変化させる。

【０００５】本発明の典型的な実施例では、真空管ダイ
ナミックス制御手段は二つの連動ポテンショメータ、ま
たは二つの連動抵抗形インピーダンスとからなり、そし
て制限回路はダイオードを用いたクリッピングネットワ
ークから構成されている。この制限回路は圧縮回路を含
んでいてもよい。システムは、負荷回路の減衰率を制御
するプレゼンス・アンド・レゾナンス回路を更に含んで
いる。更に、システムはフルパワー出力時に電力増幅器
に付随するリプルひずみを取るためのリプルフィルタを
含んでいる。

【０００６】

【発明の実施の形態】本発明による可変出力のソリッド
ステート電力増幅器(solid state power amplifier) １
０を図１に示す。図示の如く、この電力増幅器１０は入
出力端を備えた第一増幅手段(first amplifier stage)
１２と、対応する入出力端を備えた電力増幅手段(power
amplifier stage) １４と、第一増幅手段１２の出力側
と電力増幅手段１４の入力側との間を結合する制限回路
(limit circuit) １６からなっている。この制限回路１
６は電力増幅手段１４への入力を制限する出力電圧制限
回路(output voltage limit)を備えている。また、図示
の如く各増幅手段１２，１４は、各々の入出力端間を夫
々帰還関係に接続する帰還回路(feedback circuit)１
８、２０を備えている。インピーダンス制御手段(inped
ance control) ２２は帰還回路１８，２０の間に接続さ
れる。インピーダンス制御、即ち真空管ダイナミックス
制御手段（以下、Ｔダイナミックス(T Dynamics)と言
う）２２は、帰還回路１８のインピーダンスを下げると
共に、帰還回路２０のインピーダンスを上げたり、また
はその逆を行う働きをする。本発明による典型的な実施
例では、Ｔダイナミックス制御手段２２は第一増幅手段
１２の帰還回路１８に低インピーダンスを導入して、そ
れに応じた利得(gain)の増加を計る。それと同時に、Ｔ
ダイナミックス回路２２は電力増幅手段１４の帰還回路
２０に高インピーダンスを導入して、その利得を最低ま
で下げる。電力増幅手段１４は、それが比較的高利得状
態にある時に現れる全出力時における固有のクリッピン
グひずみ(clippingdistortion) を有している。

【０００７】制限回路１６は、第一増幅手段１２の利得
が増加し、電力増幅手段１４の利得が減少した時に、電
力増幅手段１４に対する入力信号を制限する働きをす
る。本発明によれば、第一増幅手段１２の利得の増加に
よってその出力は、制限回路１６がその電圧限界に達す
るまで増加する。その後は、電力増幅手段１４の入力端
における信号レベルの増加には何ら変化はない。言い換
えれば、電力増幅手段１４への信号はクリップ、即ち制
限される。従って、Ｔダイナミックス制御手段２２は、
このシステムを使って比較的低い電力で良好なスタジオ
演奏をすることができるようにしている。ステージ演奏
のために電力レベルの増加が必要な時には、第一増幅手
段の利得を下げて制限回路１６の効果を少なくし、同時
に電力増幅手段１４の利得を上げて、電力増幅手段自体
にその固有クリッピングひずみの発生を許するようにし
ている。

【０００８】図２は、図１の構成と類似の増幅システム
３０の典型的実施例をより詳細に示す図である。図１に
図示の構成要素と同様のものには、同じ参照番号を付し
てある。増幅システム３０は、第一増幅手段１２及び第
二増幅手段(second amplifier stage)１４と、制限回路
１６と、第一帰還回路１８及び第二帰還回路２０と、Ｔ
ダイナミックス制御手段２２を使用している。第一増幅
手段１２は演算増幅器(operational amplifier) Ｕ１Ａ
からなり、そして第二増幅手段１４は演算増幅器ドライ
バー(operational amplifier driver)Ｕ１Ｂを有する励
振供給Ｂ級(driven supply class-B) の電力増幅器Ｕ２
Ｂからなっている。Ｔダイナミックス制御手段２２は図
示の如く、演算増幅器Ｕ１Ａ，Ｕ１Ｂに対応する帰還回
路１８，２０の間に接続される。

【０００９】図２の回路において、入力信号Ｉは結合コ
ンデンサＣ１を介して演算増幅器Ｕ１Ａの非反転入力端
に接続される。抵抗Ｒ１はコンデンサＣ１と共通に演算
増幅器Ｕ１Ａの非反転入力ラインを介して接続されて基
準接地レベルを構成する。演算増幅器Ｕ１Ａの第一帰還
回路１８は演算増幅器Ｕ１Ａの出力端子と反転入力端子
の間に直列接続された抵抗Ｒ３，Ｒ５からなっている。
コンデンサＣ２と抵抗Ｒ２は演算増幅器Ｕ１Ａの反転入
力端と接地との間に直列に接続される。コンデンサＣ２
は抵抗Ｒ２に対して直流阻止コンデンサを構成してい
る。演算増幅器Ｕ１Ａに接続したコンデンサＣ３は高周
波ロールオフ安定(high frequency roll-off stabilit
y) のために設けられている。

【００１０】第一帰還回路１８に組み合わされている抵
抗Ｒ１９は、演算増幅器Ｕ１Ａの反転入力端子と負荷Ｌ
（例えば、スピーカ）に接続され、増幅システム３０に
対する全体の電圧帰還パス(voltage feedback path) を
形成している。同様にして、抵抗Ｒ２０は演算増幅器Ｕ
１Ａの入力端子と負荷Ｌとの間に接続されて、増幅シス
テム３０に対する電流帰還パス(current feedback pat
h) を形成している。抵抗Ｒ４は帰還抵抗Ｒ３，Ｒ５の
間の接続点と、演算増幅器Ｕ１Ａの最大利得を制限する
ためのインピーダンス制御手段２２とに接続される。コ
ンデンサＣ１２は抵抗Ｒ１９と並列に接続され、高周波
ロールオフを安定化する。

【００１１】Ｔダイナミック制御手段２２は、一対の連
動ポテンショメータ(ganged potentiometer)ＶＲ１Ａ，
ＶＲ１Ｂを含んでいる。時計回り一杯の位置（ＣＷ）に
すると、ＶＲ１Ａは回路を最大抵抗（例えば１０ｋΩ）
にし、ＶＲ１ＢはゼロΩとなる。同様に反時計回り一杯
の位置（ＣＣＷ）にすると、ＶＲ１Ａがゼロ、ＶＲ１Ｂ
が最大抵抗（例えば、１０ｋΩ）となる。抵抗Ｒ２３は
ＶＲ１Ｂと並列接続され、演算増幅器Ｕ１Ｂの帰還回路
を最小抵抗にし、従って、それに対応する最小利得特性
を与える。上述のように、インピーダンス制御手段２２
が時計回り一杯の位置（ＣＷ）を取ると、ＶＲ１Ａは最
大値（例えば、１０ｋΩ）となる。この設定によって、
演算増幅器Ｕ１Ａの利得は最小値を取る。

【００１２】制限回路１６を横切る信号は、接続コンデ
ンサＣ５を介して電力増幅器１４の演算増幅器Ｕ１Ｂの
反転入力端子に入る。抵抗Ｒ７は演算増幅器Ｕ１Ｂの反
転入力端子と基準接地との間に接続される。コンデンサ
Ｃ６は演算増幅器Ｕ１Ｂの出力端子と反転入力端子の間
に接続されて、高周波ロールオフを安定化する。

【００１３】図２に図示の回路構成において、制限回路
１６は逆極性(opposite polarity)、即ちback-to-back
構成で並列接続したダイオード(parallel diode)ＣＲ
１，ＣＲ２からなっている。演算増幅器Ｕ１Ａは結合コ
ンデンサＣ４と抵抗Ｒ６の直列回路を介して制限回路１
６に接続される。ひずみ回路１６のダイオードＣＲ１，
ＣＲ２は、この点における信号状態がダイオードの順方
向電圧降下(forward drop)（例えば、ピーク値±０．６
ｖ）を越える時には何時でも信号クリッパ(signal clip
per)とし作用する。言い換えるならば、その利得が増加
する時、第一増幅手段１２の出力は最終的に制限回路１
６によって設定された限界値に抑制されると言うことで
ある。このことは、次いで電力増幅器１４に対する入力
電圧を制限し、そしてシステム全体の出力を制限するこ
とになる。

【００１４】演算増幅器Ｕ１Ｂは、電力増幅器Ｕ２Ｂ、
即ち本発明の典型的実施例では相補接続されたＢ級増幅
器の前置ドライバー(predriver) として作動する。図示
の回路構成では、抵抗Ｒ８，Ｒ１０はドライブ抵抗とし
て作用する。ダイオードＣＲ３と抵抗Ｒ９の並列回路に
直列に接続したダイオードＣＲ４，ＣＲ５とによって前
記ドライブ抵抗の間にバイアスネットワーク(bias netw
ork)が形成される。相補ドライバー(complementary dri
ver)Ｑ３，Ｑ４は、相補接続された出力デバイスＱ５，
Ｑ６並びにドライブ抵抗Ｒ８，Ｒ１０に夫々ダーリント
ン(Darlington)接続される。相補電流制限デバイス(com
plementary current limiting device)Ｑ１，Ｑ２は、
ドライバーＱ３，Ｑ４のベース回路と出力デバイスＱ
５，Ｑ６の対応エミッタ回路との間に接続される。相補
ダイオード(complementary diode)ＣＲ６，ＣＲ７は、
ドライバーＱ３，Ｑ４と電流制限デバイスＱ１，Ｑ２の
ベース−コレクタ回路に接続される。抵抗Ｒ１１，Ｒ１
２及び抵抗Ｒ１５，Ｒ１６は、図示のように相補フィル
タコンデンサ(complementary filter capacitor)Ｃ９，
Ｃ１０のように接続される。

【００１５】ダイオードＣＲ８〜ＣＲ１１からなるブリ
ッジ整流回路Ｒ(brige rectifier)は、電源変圧器(powe
r transfomer)Ｔ１に接続される。ドライバーＱ３，Ｑ
４のベース−コレクタ回路にあるコンデンサＣ７，Ｃ８
は、高周波ロールオフに安定性を与える。

【００１６】演算増幅器Ｕ１Ｂは、その非反転入力端子
と負荷Ｌとの間に抵抗Ｒ２２を含む帰還回路２０を有し
ている。抵抗２２は増幅システム３０に対する第二の総
合帰還パス(secondary overall feedback path) を与え
る。抵抗Ｒ２１は演算増幅器Ｕ１Ｂの非反転入力端子と
インピーダンス制御手段２２の可変抵抗ＶＲ１Ｂとの間
に接続される。この抵抗Ｒ２１は演算増幅器Ｕ１Ｂの最
大利得を制限する。演算増幅器Ｕ１Ｂの非反転入力端子
と負荷Ｌとの間に接続されたコンデンサＣ１４は高周波
ロールオフに安定性を与える。演算増幅器Ｕ１Ｂの非反
転入力端子と抵抗Ｒ２１との間に接続されたコンデンサ
Ｃ１３は抵抗Ｒ２１への直流を阻止する。

【００１７】コンデンサＣ１１は電源変圧器Ｔ１の二次
側に接続され、ブリッジ整流回路のダイオードＣＲ８〜
ＣＲ１１までを電圧スパイク(spike) から保護する。イ
ンピーダンス制御手段２２を時計回り（ＣＷ）一杯に廻
すと、可変抵抗ＶＲ１Ｂは最小（ゼロΩ）となり、その
結果として演算増幅器Ｕ１Ｂの利得は最大となる。

【００１８】抵抗Ｒ２４は負荷Ｌと接地との間に接続さ
れて、出力電流のサンプリングを行う。従って、この抵
抗Ｒ２４は増幅システム３０に減衰率を真空管増幅器と
同程度の値、例えば減衰率が約１まで下げるための電流
帰還を行う。上述の通り、抵抗Ｒ２３は可変抵抗ＶＲ１
Ｂを並列に接続され、演算増幅器Ｕ１Ｂの利得値を最小
にする。

【００１９】これまで、全体としてここの回路要素につ
いて述べてきたが、以下システム全体の動作及びＴダイ
ナミックス制御手段２２の相互作用について詳しく述べ
る。回路要素の典型的な値は本発明概念の実施例として
記してあるが、その他の値も所望するところに従って決
めてもよい。

【００２０】前述の設定値をもう一度記すと、時計回り
一杯にした時（ＣＷ）（即ち、最大設定）、ＶＲ１Ａは
１０ｋΩとなり、ＶＲ１Ｂはゼロとなる。従って、ＶＲ
１Ａの利得値は最小となり、ＶＲ１Ｂの利得値は最大と
なる。図示の典型的な電力増幅システム３０は、約５０
ＷＲＭＳを８Ωに供給するように設計してある。従っ
て、この増幅システムは負荷Ｌに対して約２０ＶＲＭＳ
を供給することになる。演算増幅器Ｕ１Ｂは１００ｋΩ
の帰還抵抗（Ｒ２２）と１ｋΩ（ＶＲ１ＢがゼロΩの時
のインピーダンス）の接地抵抗（即ち、Ｒ２１＋ＶＲ１
Ｂ）を有している。従って、演算増幅器Ｕ１Ｂの利得は
１０１（即ち、Ｒ２２／Ｒ２１＋１）である。それ故、
演算増幅器Ｕ１Ｂの入力レベルは約０．２ＶＲＭＳ（２
０／１０１）またはピーク値で０．２８２Ｖとなる。こ
のレベルは制限回路１６のダイオードＣＲ１，ＣＲ２の
順方向導通レベルよりかなり低い。従って、電力増幅シ
ステム３０は、ダイオードＣＲ１，ＣＲ２の信号クリッ
ピングなしで負荷Ｌに２０ＶＲＭＳを供給することがで
きる。さて、演算増幅器Ｕ１Ａが最小利得値にある時、
この段階における実際の利得値を計算することは難し
い。その理由は、主電流及び電圧帰還信号が抵抗Ｒ１
９，Ｒ２０を介して演算増幅器Ｕ１Ａに返されるからで
ある。しかし、上記の値を使って計算すると、演算増幅
器Ｕ１Ａの入力端における入力感度は約１ＶＲＭＳ、シ
ステム全体の利得は約２０となる。

【００２１】反時計回り一杯に設定（ＣＣＷ）（即ち、
最小設定）した場合のＴダイナミックス制御手段２２に
よる回路動作を説明する。ＶＲ１Ａは最小値（即ち、こ
こではゼロΩ）を取り、ＶＲ１Ｂは最大値１０ｋΩ（抵
抗Ｒ２３を無視）を取る。増幅システム３０は再び５０
ＷＲＭＳを８Ωに供給し、負荷Ｌに２０ＶＲＭＳを供給
する。演算増幅器Ｕ１Ｂは１００ｋΩの出力帰還抵抗
（Ｒ２２）を有している。しかし、接地抵抗（Ｒ２１と
ＶＲ１Ｂ）は１１ｋΩ（ＶＲ１Ｂは１０ｋΩ）である。
従って、演算増幅器Ｕ１Ｂの利得（Ｒ２２／Ｒ２１＋Ｖ
Ｒ１Ｂ＋１）は約９．０９となる。それ故、演算増幅器
Ｕ１Ｂの入力レベルは２．２０ＶＲＭＳ（２０／９．０
９）またはピーク値で約３．１１Ｖとなる。このレベル
はクリッピングダイオード(clipper diode) であるＣＲ
１，ＣＲ２の順方向導通レベルよりもかなり高いレベル
であり、電力増幅器の負荷に対する２０ＶＲＭＳの供給
を阻止する。クリッピングダイオードはピーク値±０．
６Ｖでクリップし、利得構造は９．０９であるから、電
力増幅器は負荷Ｌに対して僅かピーク値約５．４５Ｖの
信号を供給する。もし入力信号が、クリッピング開始ぎ
りぎりのレベルまで下げられれば、ダイオードＣＲ１，
ＣＲ２における電圧は０．４２ＶＲＭＳとなり、電力増
幅器出力端電圧は３．８５ＶＲＭＳ（または、１．８５
ＷＲＭＳ）となる。従って、Ｔダイナミックス制御手段
２２の設定を反時計（ＣＣＷ）一杯にした場合、電力増
幅器１４は負荷“ｃｌｅａｎ”に対し２ＷＲＭＳより僅
かに少ないものを供給する。

【００２２】殆どの音楽家にとって、２ＷＲＭＳは低す
ぎて実用にはならない。従って、抵抗Ｒ２３をＴダイナ
ミックス制御手段２２のＶＲ１Ｂに並列に設け接地抵抗
を最小にしている。利得構造が約１７で、電力増幅器が
約７ＷＲＭＳを負荷Ｌ“ｃｌｅａｎ”に供給可能である
ことが確認されている。これはより実際的な最小出力レ
ベルである。

【００２３】再び最大利得状態の演算増幅器Ｕ１Ａを参
照する。上述したのと同じ理由からこの状態における実
際の利得値を計算することは難しいが、図２の設計値を
用いて計算すると、演算増幅器Ｕ１Ａの入力感度は約１
ＶＲＭＳ、システム全体の利得はいぜんとして約２０で
あって、予期したクリッピング以下である。従って、電
力増幅器１４自身か、またはクリッピングダイオードＣ
Ｒ１〜ＣＲ２のクリッピング以下の出力レベルにおいて
は、システム３０全体の利得構造はＴダイナミックス制
御手段２２が最大に設定されているか、最小に設定され
ているかにかかわらず同じになる。

【００２４】Ｔダイナミックスポット区間(T Dynamics
pot section)ＶＲ１Ａ、ＶＲ１Ａのテーパ(taper) を選
択することによって、Ｔダイナミックス制御手段２２の
設定の如何に関わらず増幅システム３０の利得構造をほ
ぼ同じ値に維持することができる。図示の構成では、Ｖ
Ｒ１Ａのオーディオテーパ(audio taper) を２０％、Ｖ
Ｒ１Ｂのオーディオテーパを２０％とすることが効果的
である。従って、Ｔダイナミックス制御手段２２は単に
利得調整だけでなく、出力電力の調整をすることにもな
り、利得は一定に保たれる。このことは音楽家にとっ
て、電力増幅器の過負荷（クリッピング(clipping)）点
のダイナミックス(dynamics)が調整されることを意味す
る。これはどのようなギター増幅器(guitar amplifier)
でも備えていて欲しい特徴であり、Ｔダイナミックス制
御手段２２用の連結ポット(gang pot)によって達成され
るものである。一つの区画が入力利得を制御し、もう一
つの区画が電力増幅器の利得を制御する。慎重に設計す
ることによって、全体利得は制御設定に関係なく殆ど常
に同じになる。また、制御設定を減少すれば、クリッピ
ング作用が制御設定に正比例して出力電力を制限し始め
る。

【００２５】本発明の更なる特徴を図３〜図６を参照し
て説明する。これまでの説明に使用した図中の同一要素
に対する参照番号はこれからの説明でも同様に使用す
る。対応する要素が図２に付け加えられたり、あるいは
削除されたりしている場合には、必要に応じて参照番号
を付加または削除してある。

【００２６】図３は増幅器４０を示し、この増幅器は二
個の減結合抵抗(decoupling resistor) 並びに二個のフ
ィルタコンデンサＣ１５，Ｃ１６を加えた点を別にすれ
ば、図２と同様な構成を取っている。これら要素は殆ど
の代表的なソリッドステート電力増幅器には見られない
重要な特徴を出すために付加したものである。この特徴
とは、クリッピングの時に殆どのギター増幅器の出力信
号中に導入される電力供給ハム成分(power supply hum
component)を消去するという特徴である。

【００２７】典型的なソリッドステート電力増幅器がク
リップ動作する（出力スウィング(output swing)が電力
供給レール電圧(power supply rail) を越える）時は何
時でも、電力供給リプル信号(power supply ripple sig
nal)が増幅器のピーク出力スウィングを変調し、煩わし
い１２０Ｈｚ（全波整流の６０Ｈｚ）のハム信号(humsi
gnal)をギター増幅器の出力に持ち込んでくる。このハ
ムはフルパワーにした時に音として耳に入ってくる。し
かし、多くの製造者たちは、音楽家達から異議のでない
ところまでこのハム変調信号を低減するのに必要な出力
供給コンデンサに、きわめて大きな費用を費やす余裕を
持ち合わせてはいない。また、この変調問題は通常フル
パワー出力時にのみ発生する。クリッピング以下の出力
レベルでの動作では、これらの望ましくない結果は生じ
ない。また、多くの真空管電力増幅器は高電圧、低電流
で動作するので、比例的に低い出力供給リプル値を有し
ており、従って一般には、その相方のソリッドステート
増幅器に比べて、クリッピング時における煩わしいハム
発生型の問題を起こすチャンスは少ない。

【００２８】デバイスＱ３，Ｑ４の対応する供給レール
に対して減結合抵抗と追加のフィルタコンデンサを導入
することによって、クリッピング時にもたらされるハム
成分は多くの音楽家にとって煩わしいレベル以下に大き
く低減される。

【００２９】本発明の典型的な実施例では、主電力供給
コンデンサ(main power supply capacitor) Ｃ９，Ｃ１
０は２２００μＦ。追加のコンデンサＣ１５，Ｃ１６は
僅か２２０μＦである。しかし、その結果、クリッピン
グ時のハム成分導入の減少は、主出力供給コンデンサを
１０、０００μＦ（元のサイズの４倍）に増加した場合
よりも好結果を得ている。従って、このことは問題に対
するより経済的な解決法を提供していることになる。こ
の手法の唯一の不利な点は、減結合抵抗Ｒ２５，Ｒ２６
における電圧降下によって、連続電力出力能力が僅かな
がら低下することである。本発明の典型的実施例で使用
した諸要素の値によれば、元５０ＷＲＭＳの出力能力は
約４４ＷＲＭＳ（即ち、出力レベルで−０．５ｄＢ）に
下がったが、全体の改善された動作から見ればこの出力
の減少は小さなものといえる。

【００３０】付加したコンデンサＣ１５とコンデンサＣ
１６に充分なインピーダンスを与えるように、抵抗Ｒ２
５，Ｒ２６の値は充分に大きくすべきであるが、それと
共に増幅システム３０自体の電力出力能力を更に下げて
しまう程大きすぎてはならない。コンデンサＣ９，Ｃ１
０は出力中のハム成分を消去するのに充分なフィルタ動
作ができるように充分に大きくすべきである。

【００３１】図３に図示の回路構成は、電力増幅器１４
の音楽出力定格の点でも更に有利な点を提供している。
音楽出力とは、連続負荷条件下で供給電圧がコンデンサ
サグ(capacitors sag)に蓄えられるまでの短時間にシス
テムが負荷Ｌに供給するＷＲＭＳで測った瞬間電力出力
能力である。通常、この定格はある特定の電力増幅器が
音楽家に対してどのくらいの大きさの音を出すか、即ち
過渡条件下にあって、それがどのくらい多くの所謂“ｋ
ｉｃｋ”を有しているかを決めるものである。多くの代
表的な真空管電力増幅器は同じ連続ＷＲＭＳ定格の相方
のソリッドステート増幅器よりはるかに高い音楽出力定
格を持っている。５０ＷＲＭＳの真空管電力増幅器が２
００ＷＲＭＳの音楽電力を供給するのは通常ではない。
これが多くの音楽家が真空管電力増幅器をギター用とし
て優れていると考えている理由である。真空管電力増幅
器はより大きい音楽（即ち、過渡(transient) ）電力を
供給する上に、さらに拡声器との連結がはるかに楽であ
る。拡声器機構の故障は音楽ＷＲＭＳよりはむしろ連続
ＷＲＭＳにより多く関係している。

【００３２】理想的な条件では、追加したフィルタコン
デンサＣ１５，Ｃ１６は、主フィルタコンデンサＣ９，
Ｃ１６を充電する電圧と同じ電圧まで充電されるから、
音楽電力定格はこの回路の追加による影響を受けない。
しかし、フル連続動作では、抵抗Ｒ２５，Ｒ２６が、ド
ライバーＱ３，Ｑ４に供給される電圧レベルを降下させ
るから、上に概説したような電力損失を招く。このこと
によって、このソリッドステート電力増幅器に真空管電
力増幅器により近い音楽の連続ＷＲＭＳに対する比(mus
ic to continuous WRMS ratio)を与える。

【００３３】注意したいことは、Ｔダイナミックス制御
手段２２が最大にセットされている時には何時でも、電
力増幅器１４は最大出力時にクリップされると言う点で
ある。従って、ここに述べたハム低減の特徴はリプルノ
イズ(ripple noise)の消去として働くことになる。しか
し、Ｔダイナミックス制御手段２２が最大セット以外に
セットされている時には何時でも、内部クリッピング機
能が出力スウィングを制限し、従って増幅器出力スウィ
ングがレールに到達することを妨げる。

【００３４】図４は、圧縮回路(compression circuit)
５２を制限回路１６に組み合わせた本発明のもう一つの
特徴を備えた電力増幅器５０を示している。図示の回路
構成において、クリッピングダイオードＣＲ１，ＣＲ２
（図３参照）は、米国特許出願第０８／１８２，４９３
号の“ソリッドステート真空管圧縮回路(Solid StateTu
be Compression Circuit)”（１９９４年１月１８日出
願で出願人は本出願人と同じ）に開示されている回路構
成によって置き換えられている。この変形回路構成によ
って、前記米国出願に概説した真空管圧縮効果を創出す
る手段が設けられると共に、真空管圧縮効果がでる出力
電力レベルを制御または変化させる制限手段が設けられ
る。図３の回路構成では、Ｔダイナミックス制御手段２
２はクリッピングダイオードＣＲ１，ＣＲ２の周囲回路
の利得構造を変えるのに効果的であった。Ｔダイナミッ
クス制御手段２２はダイオードＣＲ１，ＣＲ２にフルパ
ワー以下の出力電力レベルの信号をクリップさせる一
方、その設定の如何に関わらずクリッピング以下の出力
レベルにおける全体の利得構造を同じに保ていた。図４
では、ダイオードＣＲ１，ＣＲ２とによるハードクリッ
ピング(hard clipping) はクリッピング時にソフトで真
空管状の圧縮(tube-like compression) をもたらすクロ
スオーバひずみ(cross-over distortion) を導入する圧
縮回路５２によって置き換えられる。この効果は、この
特徴を望んでいる音楽家達にとって、大いに満足すべき
ものであり、実際の使用に当たっては、実際の真空管電
力増幅器による実際動作に非常によく近似させる。これ
らダイオードによって、図４の回路は、Ｔダイナミック
ス制御手段２２の設定状態に関わらずクリッピング以下
の出力レベルでは全利得構造を同じに保つ。従って、こ
のＴダイナミックス制御手段２２は依然として、クリッ
ピング及び過負荷演奏スタイルに整合するようにして電
力増幅器のダイナミックスを調整する有効な手段であ
る。

【００３５】圧縮回路５２は、クロスオーバひずみを持
った出力クリッピング特性をもたらす出力真空管のグリ
ッド電流による高い入力信号レベルでオーババイアスさ
れたＢ級プシュプル真空管増幅器(overbiased class-B
push-pull tube amplifier)と組み合わせられた真空管
圧縮回路に似ている。図示の実施例では、圧縮回路は一
対のＢ級接続されたソリッドステート上下単一利得(sol
id state upper and lower unity gain)の演算増幅デバ
イスＵ１Ａ，Ｕ２Ａからなり、その各々はそれぞれに入
力回路と出力回路を備えている。これら一対のデバイス
の出力はミクシングのために接続されている。上方回路
において、相補接続されたダイオードＣＲ１２，ＣＲ１
３及び抵抗Ｒ２９，Ｒ３０，Ｒ３１を含むバイアス回路
はこれら各デバイス要素の入出力端におけるクリッピン
グレベルのオフセットを決める。下方回路ついても同様
である。入力回路及び出力回路のクリッピングデバイス
ＣＲ１２，ＣＲ１６は、それぞれ各ソリッドステートデ
バイスの入力端におけるオフセット及び出力端における
オフセットをクリップする。充電デバイスとしてのコン
デンサＣ１７と抵抗Ｒ２７は入力信号が入力クリッピン
グデバイスＣＲ１２より大きいときには何時でも入力回
路のオフセットにオーババイアスをかける。オーババイ
アスによってクロスオーバひずみが起こり、これによっ
て真空管増幅器と組み合わせた望ましい圧縮回路に近似
させる。典型的な実施例では、オフセット電圧はダイオ
ードの電圧降下分、例えば約０．６ＶＤＣである。

【００３６】Ｔダイナミックス制御手段２２の種々の設
定における電力増幅器の利得構造に関する上述の説明を
図４の回路に当てはめる。説明の繰り返しはしない。興
味深いのは、真空管圧縮回路５２が単にコンデンサＣ１
７，Ｃ１８を短絡させることによって、その作用、効果
において負けるかもしれないと言うことである。これら
のコンデンサを短絡すると、回路は本質的に前述のダイ
オードクリッピング回路になり、図４のダイオードＣＲ
１２，ＣＲ１３は図２及び図３のダイオードＣＲ１，Ｃ
Ｒ２と同様の仕方で単なるハードクリッピング手段とし
て作用する。コンデンサＣ１７，Ｃ１８を短絡しないと
きには、バイアス回路及び他の回路要素はクリッピング
動作をするだけではなく、上述の特許出願で述べられて
いる圧縮動作も行うようになる。Ｔダイナミックス制御
手段２２は圧縮効果が生ずる電力出力レベルを変える能
力を備えることによって、真空管圧縮回路３３の動作に
柔軟性を与える。

【００３７】また図４では、減接合抵抗Ｒ２５，Ｒ２５
及びコンデンサＣ１５，Ｃ１６を使用して出力信号に導
入される電力供給ハム成分を除去している。真空管圧縮
回路３３と共にＴダイナミックス制御手段２２を上手く
作動させるためには必要ではないが、この特徴によって
より完全に典型的な真空管電力増幅器への近似を助ける
ので、望ましい特徴である。

【００３８】本出願人の“周波数選択減衰率制御(Frequ
ency Selective Damping Factor Control)”と題する米
国特許第５、１９７、１０２号では、「プレゼンス・ア
ンド・レゾナンス(presence and resonance)（臨場感と
共振）」と呼ばれる構成に二つの電力増幅器制御を使用
している。プレゼンス制御(presence control)は高周波
（１ｋｈｚ以上）における減衰率を低減し、インピーダ
ンス特性の上がる周波数で組み合わされている拡声装置
の高域端応答性を効果的に高める。これによって、より
明るい耳に響く音が作られる。レゾナンス制御(resonan
ce control) は低周波（５００ｈｚ以下）における減衰
率を低減し、インピーダンスが最高となるエンクロージ
ャ(enclosure) の共振周波数で最も顕著に、組み合わさ
れた拡声装置の低域端応答性を効果的に高める。これに
よって迫力のある反響音を発生する。

【００３９】注目に値するこれら制御の特徴は、低い演
奏レベル（電力増幅器のクリッピング以下）における典
型的なギター音楽または低音音楽の高域端及び低域端応
答性（音響）のいずれをも改善する能力である。しかし
高い演奏レベル（電力増幅器のクリッピング以上）で
は、これら制御の効果は出ない。音楽家にとって、この
ことは鮮やかな、または迫力のある音はソフトに演奏さ
れるが、電力が増加したときでも鮮やかな部分が所謂
“ｃｕｔｔｉｎｇ”にはならず、また迫力音が“ｍｕｓ
ｈｙ”な過負荷にならないことを意味する。

【００４０】図５に図示の電力増幅器６０では、総合電
力増幅器帰還抵抗(overall power amplifier feedback
resistor) Ｒ１９（図２〜４）は周波数選択ネットワー
ク(frequency slective network)６２、即ち抵抗Ｒ３
９，Ｒ４０、コンデンサＣ１９，Ｃ２０、ポテンショメ
ータＶＲ２（プレゼンス制御），ＶＲ３（レゾナンス制
御）からなるプレゼンス・アンド・レゾナンス制御装置
によって置き換えられている。ポテンショメータＶＲ
２，ＶＲ３のいずれもが反時計回り一杯に設定されてい
る時、即ち最小に設定されている場合には、周波数選択
ネットワーク６２は抵抗Ｒ４０、ポテンショメータＶＲ
２及び抵抗Ｒ３９を含むシンプルデビダー抵抗ネットワ
ーク(simple divider resistor network) となる。この
ネットワークは、プレゼンスまたはレゾナンスブース(b
oost) とを伴わない本質的にフラットな応答をする抵抗
Ｒ１９（図４）と同じ効果を提供する。もし、ポテンシ
ョメータＶＲ２，ＶＲ３のいずれか一方または両方が時
計回り（昇圧側に）設定されれば、ネットワーク６２は
高周波スペクトルまたは低周波スペクトルのいずれかに
おける所望の減衰率低下を行うための変更された周波数
応答を提供する。

【００４１】周波数選択ネットワーク６２は、システム
出力端からシステム入力単に接続され、またＴダイナミ
ックス制御装置２２は、入力端から出力端にいたる全体
の利得値を維持するように設計されているから、ネット
ワーク６２が図５の回路で意図されたように機能し、か
つその効果がＴダイナミックス制御装置２２における変
化によっても変えられないことが重要である。また、電
力増幅器１４がクリッピング動作にあるかまたは真空管
圧縮回路が働いているときには何時でも、ネットワーク
６２が機能を停止することが重要である。ネットワーク
６２は帰還機能であう。電力増幅クリッピング及び真空
管圧縮回路動作の両者はフィードフォワード信号(feed-
forward signal) を制限し、いかなる帰還制御も無効に
する。従って、Ｔダイナミックス制御装置２２は増幅器
の電力出力能力を設定することができ、プレゼンス・ア
ンド・レゾナンス制御機能を変えることはできないが、
ネットワーク６２の制御機能はＴダイナミックス制御装
置２２によって設定されるクリッピングレベルでは無効
化される。

【００４２】本発明は、米国特許出願第０８／１７９，
５４６号の“ソリッドステート回路(Solid State Circu
it) ”（１９９４年１月１０日出願で出願人は本出願人
と同じ）に開示されているような前置増幅器と組み合わ
せることも可能である。また本発明の増幅器はプレゼン
ス・アンド・レゾナンス回路に類似の音質制御回路を含
んでいてもよく、またはその他の音質制御回路を追加し
てもよく、また前記回路の代わりとして用いてもよい。

【００４３】これまで、本発明の好ましい実施例をもと
にして、現在考えうるものについて述べてきたが、本発
明の主旨から逸脱することなしに当業者が本発明の種々
の変形を行いうることは明らかであり、本発明の精神及
びその範囲に属するそうした変形例を本願に添付の請求
の範囲各項に明示する。

【図面の簡単な説明】

【図１】本発明概念を示す概略ブロック図である。

【図２】簡単な制限回路を設けた本発明概念を詳細に示
す回路図である。

【図３】高電力動作時に導入される煩わしいラインハム
(line hum)を低減させるために、更にリプルフィルタを
使用した図２の構成に類似の回路図である。

【図４】制御されたクロスオーバひずみを導入するため
に、圧縮回路と制限回路とを組み合わせた図３の構成に
類似の回路図である。

【図５】図３及び図４の要素を組み合わせ、更に負荷の
減衰率を変化させるためのプレゼンス・アンド・レゾナ
ンス回路を含む回路図である。

【符号の説明】

１２ 第一増幅手段 １４ 第二増幅手段（電力増幅手段） １６ 制限手段（制限回路） １８ 帰還回路 ２０ 帰還回路 ２２ 真空管ダイナミックス制御手段（インピーダンス
制御手段、Ｔダイナミックス制御手段） ６２ 周波数選択ネットワーク ＶＲ１Ａ，ＶＲ１Ｂ 連動ポテンショメータ ＣＲ１，ＣＲ２ 並列ダイオード Ｑ３，Ｑ４ ダーリントン接続したドライバー Ｑ５，Ｑ６ ダーリントン接続した出力デバイス Ｕ１Ａ，Ｕ１Ｂ 演算増幅器 ＣＲ３，Ｒ９，ＣＲ４，ＣＲ５ バイアスネットワーク Ｒ２５、Ｒ２６ 減結合抵抗 Ｃ１５，Ｃ１６ フィルタコンデンサ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェームズ タブリュー．ブラウン，シ ニア アメリカ合衆国 ミシシッピ州 39305, メリディアン，フォーティ シックスス ストリート 3210 (56)参考文献 特開 平７−263974（ＪＰ，Ａ) 特開 昭55−117194（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H03G 11/00 - 11/08 G10H 1/16

Claims (20)

(57)【特許請求の範囲】
1. 【請求項１】 入力端、出力端及び帰還回路（１８）を
   備えて出力電圧を発生する第一増幅手段（１２）と、 入力端、出力端及び帰還回路（２０）を備えて相対的に
   高い電力出力を発生すると共に、相対的に高い電力出力
   時に固有のクリッピングひずみを有する第二増幅手段
   （１４）と、 上記第一増幅手段（１２）の出力端と第二増幅手段（１
   ４）の入力端との間に接続され、第一増幅手段（１２）
   の利得が相対的に高く、かつ第二増幅手段（１４）の利
   得が相対的に低い時に、第二増幅手段（１４）の入力電
   圧を制限する制限手段（１６）と、 上記第一増幅手段（１２）の帰還回路（１８）と、第二
   増幅手段（１４）の帰還回路（２０）とに接続して、こ
   れら帰還回路の夫々の帰還インピーダンスを同時に、か
   つ反対方向に変化させる真空管ダイナミックス制御手段
   （２２）とを備え、 前記真空管ダイナミックス制御手段（２２）が、第一増
   幅手段（１２）の利得を上げて制限手段（１６）を動作
   させ、第二増幅手段（１４）の利得を下げると共に、そ
   の出力電力を下げ、その代わりに固有のクリッピングひ
   ずみを導入し、かつ第一増幅手段（１２）の利得を低下
   させるために、第二増幅手段（１４）の利得を上げるこ
   とを特徴とするクリッピングレベル制御可能な電力増幅
   器。
2. 【請求項２】 前記真空管ダイナミックス制御手段（２
   ２）が、第一帰還回路（１８）に接続された第一インピ
   ーダンス（ＶＲ１Ａ）と、前記第二帰還回路（２０）に
   接続された第二インピーダンス（ＶＲ１Ｂ）とを有し、
   第一インピーダンス（ＶＲ１Ａ）を上げると、第二イン
   ピーダンス（ＶＲ１Ｂ）が下がり、またはその逆を行う
   二つの連動ポテンショメータである請求項１記載の電力
   増幅器。
3. 【請求項３】 前記第二増幅手段（１４）に最小利得値
   を導入するために、第二帰還回路（２０）に接続される
   インピーダンス手段（Ｒ２３）を更に含む請求項１記載
   の電力増幅器。
4. 【請求項４】 前記制限手段（１６）が、前記第一増幅
   手段（１２）の出力を選択された電圧クリッピングレベ
   ル以下に制限するように動作するクリッピング手段（Ｃ
   Ｒ１，ＣＲ２）からなる請求項１記載の電力増幅器。
5. 【請求項５】 前記クリッピング手段（ＣＲ１，ＣＲ
   ２）が、第一増幅手段（１２）の出力端、第二増幅手段
   （１４）の入力端、及び接地端に共通に接続された逆極
   性に接続した一対の並列ダイオードからなる請求項４記
   載の電力増幅器。
6. 【請求項６】 前記制限手段（１６）が、真空管圧縮を
   エミュレートするソリッドステート等価手段（５２）を
   更に含んでいる請求項１記載の電力増幅器。
7. 【請求項７】 前記圧縮をエミュレートするための手段
   （５２）が、 各々が入力回路と出力回路を含み、出力回路とミクシン
   グのために接続されている少なくとも一対のＢ級接続さ
   れたソリッドステートデバイス（Ｕ１Ａ，Ｕ２Ａ）と、 各デバイスの入力回路と出力回路におけるクリッピング
   レベルオフセットを設定するために対をなすデバイスの
   各入力回路に設けたバイアス手段（Ｒ２７，Ｒ２８）
   と、 各ソリッドステートデバイスの入力回路のオフセット
   と、出力回路のオフセットを夫々クリッピングする入力
   回路及び出力回路に設けたクリッピング手段（ＣＲ１
   ２，ＣＲ１４）と、 入力信号が前記入力クリッピング手段より大きい時に
   は、入力回路のオフセットをオーババイアスし、このオ
   ーババイアスによってクロスオーバひずみを発生させ、
   真空管増幅器の持つ所望の圧縮をエミュレートする充電
   手段（Ｃ１７，Ｃ１８）とを更に含む請求項６記載の電
   力増幅器。
8. 【請求項８】 前記一対のソリッドステートデバイスの
   入力回路にあるダイオードバイアス手段（ＣＲ１２，Ｃ
   Ｒ１４）が、逆極性に接続した並列ダイオードである請
   求項７記載の電力増幅器。
9. 【請求項９】 前記各デバイスの入力回路のバイアス手
   段（ＣＲ１２／Ｒ２７，ＣＲ１４／Ｒ２８）が、入力回
   路に接続されたダイオード及び抵抗からなるネットワー
   クを含んでいる請求項７記載の電力増幅器。
10. 【請求項１０】 前記入力回路及び出力回路のクリッピ
    ング手段（ＣＲ１２／ＣＲ１６，ＣＲ１４／ＣＲ１７）
    が、逆極性に接続した並列ダイオードである請求項７記
    載の電力増幅器。
11. 【請求項１１】 前記ソリッドステートデバイス（Ｕ１
    Ａ，Ｕ２Ａ）が、演算増幅器である請求項７記載の電力
    増幅器。
12. 【請求項１２】 前記充電手段（Ｃ１７，Ｃ１８）が、
    各ソリッドステートデバイスの入力回路の抵抗コンデン
    サネットワーク（Ｃ１７／Ｒ２７，Ｃ１８／Ｒ２８）で
    ある請求項７記載の電力増幅器。
13. 【請求項１３】 前記入力端のオフセットが、少なくと
    も一つのダイオード（ＣＲ１２）の電圧降下に等しく、
    出力回路のオフセットが、前記少なくとの一つのダイオ
    ード（ＣＲ１６）の電圧降下に等しい請求項７記載の電
    力増幅器。
14. 【請求項１４】 前記各ソリッドステートデバイス（Ｕ
    １Ａ，Ｕ２Ａ）の利得が単一性である請求項７記載の電
    力増幅器。
15. 【請求項１５】 前記第二増幅手段（１４）に接続さ
    れ、最大電力出力による第二増幅手段（１４）の動作に
    伴う線路ハーモニックスを抑制するリプルフィルタ手段
    （ＣＲ８〜ＣＲ１１）を更に備えている請求項１記載の
    電力増幅器。
16. 【請求項１６】 前記リプルフィルタ手段（ＣＲ８〜Ｃ
    Ｒ１１）が、第二増幅手段（１４）のドライブ回路に直
    列に接続された減結合抵抗と、第二増幅手段（１４）の
    ドライブ回路に直列接続された並列接続のコンデンサか
    らなる請求項１５記載の電力増幅器
17. 【請求項１７】 前記第二増幅手段（１４）が、相補的
    にダーリントン接続したドライバー（Ｑ３，Ｑ４）と出
    力デバイス（Ｑ５，Ｑ６）とからなる請求項１記載の電
    力増幅器。
18. 【請求項１８】 前記第二増幅手段（１４）が、相補接
    続されたドライバーの各々の入力回路に相補接続された
    電流制限デバイスを更に含んでいる請求項１７記載の電
    力増幅器。
19. 【請求項１９】 前記電力増幅器が負荷回路（Ｒ２４）
    を備えると共に、更にこの負荷回路（Ｒ２４）に接続さ
    れた周波数選択可変減衰制御手段を含んでいる請求項１
    記載の電力増幅器。
20. 【請求項２０】 前記周波数選択可変減衰制御手段が、 帰還回路における電流帰還手段と、 周波数が選択された周波数以上に増加すると、増幅器の
    入力端に対する全体帰還を変化するために接地した、帰
    還回路に設けた第一可変インピーダンス手段（ＶＲ２）
    と、 周波数が選択された周波数以下に減少すると、増幅器の
    入力端に対する全体帰還を変化するために入力端と出力
    端の間の帰還回路に設けた第二可変インピーダンス手段
    （ＶＲ３）とからなり、 前記第一及び第二インピーダンス手段が各々のインピー
    ダンスに従って前記帰還回路の負荷に対する帰還を選択
    的に減少するように互いに動作し、前記電流帰還手段
    が、負荷レゾナンス及び高周波カットオフ時に前記選択
    された周波数以上及び以下に周波数を変化させ負荷に対
    する電力を選択的に増加させるように動作する請求項１
    ９記載の電力増幅器。