KR960006250A - 클리핑 레벨 제어 전력증폭기 - Google Patents

Abstract

본 발명은 전력증폭기에 관한 것으로, 듀얼 갱 전위차계를 사용한 제어장치가 전면단부단의 이득을 증가시키기 위해 연속되는 증폭기단의 피드백 회로에 접속되며, 한편, 동시에 상기 제어기가 턴 다운될 때 연속되는 단의 이득을 감소시킨다. 관압축 회로와 같은 왜곡회로는 양단의 사이에 결합된다.

상기 제어기가 턴 다운될 때, 상기 압축회로는 낮은 레벨에서 작동하여 상기 제2단의 출력전력을 효율적으로 감소시킨다. 프레즌스 및 레조넌스 제어기는 제2단의 높고 낮은 주파수 감소인자를 조절하도록 제공되며, 상기 압축회로가 작동될 때까지 작용한다.

제2 또는 전력증폭기단의 드라이버를 위해 여파된 공급전력원에 리플감소필터가 제공될 수 있다.

Description

클리핑 레벨 제어 전력증폭기

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 개념을 포괄적으로 예시하는 개괄적 블록도.

제2도는 간략한 제한 회로를 갖는 본 발명의 개념을 더 상세히 예시하는 회로도.

Claims (20)

1. 입력, 출력 및 피드백회로를 가지며, 출력전압을 발생하기 위한 제1증폭기단과, 입력, 출력 및 피드백회로를 갖으며 비교적 높은 전력출력을 발생하며 비교적 높은 전력출력으로 고유의 클리핑 왜곡을 갖는 제2증폭기단과, 제1증폭기간의 이득이 비교적 높고 제2증폭기단의 이득이 비교적 낮을때 입력전압을 제2증폭기단에 제한시키도록 상기 제1증폭기단과 상기 제2증폭기단 사이에 결합되는 제한수단과, 제1증폭기단의 피드백 회로와 제2증폭기단의 피드백 회로에 결합되며, 각 피드백회로에서 반대방향으로 피드백 임피던스를 동시에 변화시키며, 제1증폭기의 이득을 상승시키며 상기 제한 수단을 작동시키며, 제2증폭기단의 이득을 감소시키며, 그 출력전력을 감소시키며, 그 대신에 고유의 클리팅왜곡을 유도하며 제1증폭기단의 이득을 낮추기 위해 제2증폭기단의 이득을 증가시키기 위한 관 다이나믹스 제어수단을 포함하는 것을 특징으로 하는 클리핑 레벨 제어전력 증폭기.
2. 제1항에 있어서, 상기 제어수단이 제1피드백 회로에 결합된 제1임피던스와 제2피드백 회로에 결합된 제2임피던스를 갖는 듀얼 갱 전위차계를 포함하며, 상기 듀얼 갱 전위차계는 제2임피던스를 낮추는 동안 제1임피던스를 상승시키거나 그와 반대로 하는 것을 특징으로 하는 증폭기.
3. 제1항에 있어서, 상기 증폭기가, 또한 제2증폭기에 최소 이득값을 유도하기 위해 제2피드백회로에 결합된 임피던스 수단을 포함하는 것을 특징으로 하는 증폭기.
4. 제1항에 있어서, 상기 제한수단이 선택된 전압 플리핑레벨 이하로 제1증폭기단의 출력을 제한하기 위해 작동하는 클리팅수단을 포함하는 것을 특징으로 하는 증폭기.
5. 제4항에 있어서, 상기 클리핑수단이 반대의 극성으로 접속되며, 제1증폭기단의 출력 및 제2증폭기단의 입력에 접지되는 한쌍의 병렬 다이오드를 포함하는 것을 특징으로 하는 증폭기.
6. 제1항에 있어서, 상기 제한수단이 관 압축을 에뮬레이트하기 위해 반도체 등가 수단을 포함하는 것을 특징으로 하는 증폭기.
7. 제6항에 있어서, 상기 관 압축을 에뮬레이팅 하기 위한 수단이 각각 입력회로 및 출력회로를 포함하며, 그 출력회로와 혼합되도록 접속되는 적어도 한쌍의 B급으로 접속된 반도체 장치와, 상기 각 장치의 입력회로와 출력회로에서 클리핑 레벨옵셋을 설정하기 위해 각 쌍의 장치의 입력회로내에 있는 바이어싱 수단과, 각각의 반도체장치의 입력회로에서의 옵셋과 출력회로에서의 옵셋을 각각 클리핑하는 입력회로 및 출력회로내의 클리핑수단과, 상기 입력신호가 상기 입력클리핑수단보다 클때마다 상기 입력회로의 옵셋을 오버바이어싱하며, 상기 오버바이어싱은 교차 왜곡을 야기시키며, 관 증폭기와 결합된 소정의 압축을 에뮬레이팅 하는 충전수단을 포함하는 것을 특징으로 하는 증포기.
8. 제7항에 있어서, 상기 쌍으로 된 반도체 장치의 입력회로내 다이오드 바이어싱수단이 반대극성으로 접속된 병렬 다이오드를 포함하는 것을 특징으로 하는 증폭기.
9. 제7항에 있어서, 상기 각각의 반도체 장치의 입력회로내 바이어싱수단이 입력회로에 결합된 다이오드 및 저항 회로망을 포함하는 것을 특징으로 하는 증폭기.
10. 제7항에 있어서, 상기 입력회로 및 출력회로내의 클리핑수단이 반대극성으로 접속된 병렬다이오드를 포함하는 것을 특징으로 하는 증폭기.
11. 제7항에 있어서, 상기 반도체장치가 연산증폭기를 포함하는 것을 특징으로 하는 증폭기.
12. 제7항에 있어서, 상기 클리핑수단이 각 반도체장치의 입력회로내 저항 캐패시터 회로망을 포함하는 것을 특징으로 하는 증폭기.
13. 제7항에 있어서, 상기 입력 회로에서의 옵셋이 적어도 하나의 다이오드 전압강하와 같으며, 출력회로에서의 옵셋은 상기 적어도 하나의 다이오드 전압강하와 같은 것을 특징으로 하는 증폭기.
14. 제7항에 있어서, 상기 각각의 반도체 장치의 이득이 같은 것을 특징으로 하는 증폭기.
15. 제1항에 있어서, 상기 증폭기가 또한 최대 전력출력으로 제2증폭기의 작동과 결합된 라인고조파를 압축시키기 위해 제2증폭기에 결합된 리플필터 수단을 포함하는 것을 특징으로 하는 증폭기.
16. 제15항에 있어서, 상기 리플필터가, 제2증폭기에 대해 드라이브회로에서 직렬로 접속된 감결합 저항과 제2증폭기의 드라이브 회로에서 2와 같이 병렬접속 캐패시터를 포함하는 것을 특징으로 하는 증폭기.
17. 제1항에 있어서, 상기 제2증폭기가 상보적으로 달링통 접속된 드라이버 및 출력장치를 포함하는 것을 특징으로 하는 증폭기.
18. 제17항에 있어서, 상기 제2증폭기수단이 상보적으로 접속된 각 드라이버의 입력회로내에서 상보적으로 접속된 전류제한 장치를 포함하는 것을 특징으로 하는 증폭기.
19. 제1항에 있어서, 상기 증폭기가 부하 회로를 가지며, 또한 상기 부하회로에 결합된 주파수 선택가변감소 제어수단을 포함하는 것을 특징으로 하는 증폭기.
20. 제19항에 있어서, 상기 주파수선택 가변감소인자 제어수단이 피드백회로의 전류피드백 수단과, 주파수가 선택된 주파수 이상으로 증가됨에 따라 전체피드백을 증폭기 입력으로 변동시키기 위해 접지시키는 피드백 회로내의 제1가변 임피던스 수단과, 상기 주파수가 선택된 주파수 이하로 감소됨에 따라 전체 피드백을 증포기 입력으로 변동시키기 위해 입출력 사이의 피드백 회로내에 있는 제2가변임피던스 수단을 포함하고, 상기 제1및 제2가변 임피던스 수단은 각각의 임피던스에 대해 상기 피드백 회로의 부하로 전달된 피드백을 선택적으로 감소시키기 위해 서로에 대해서 작용하며, 상기 전류피드백수단은, 부하 공진 및 고주파 컷오프에서 상기 선택된 주파수 이상 및 이하의 변화주파수를 갖는 부하로 전달된 전력을 선택적으로 증가시키도록 작동하는 것을 특징으로 하는 증폭기.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.