KR930002849Y1 - 스위치용 전단 전위의 호울더회로 - Google Patents

스위치용 전단 전위의 호울더회로 Download PDF

Info

Publication number
KR930002849Y1
KR930002849Y1 KR2019880014562U KR880014562U KR930002849Y1 KR 930002849 Y1 KR930002849 Y1 KR 930002849Y1 KR 2019880014562 U KR2019880014562 U KR 2019880014562U KR 880014562 U KR880014562 U KR 880014562U KR 930002849 Y1 KR930002849 Y1 KR 930002849Y1
Authority
KR
South Korea
Prior art keywords
transistor
output
switching
resistor
current source
Prior art date
Application number
KR2019880014562U
Other languages
English (en)
Other versions
KR900005838U (ko
Inventor
김상설
Original Assignee
주식회사 금성사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 최근선 filed Critical 주식회사 금성사
Priority to KR2019880014562U priority Critical patent/KR930002849Y1/ko
Publication of KR900005838U publication Critical patent/KR900005838U/ko
Application granted granted Critical
Publication of KR930002849Y1 publication Critical patent/KR930002849Y1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking

Landscapes

  • Amplifiers (AREA)

Abstract

내용 없음.

Description

스위치용 전단 전위의 호울더회로
제1도는 종래의 호울더 회로도.
제2도는 본 고안 스위칭용 전단 전위의 호울더회로의 전체 구성도.
제3도는 본 고안 스위칭용 전단 전위의 호울더 회로도.
* 도면의 주요부분에 대한 부호의 설명
10,20 : 버퍼부 30 : 차동증폭부
R101,R102,R1,R7: 저항 Q101-Q103, Q1-Q9: 트랜지스터
C101,C1,C2: 콘덴서 I101,I1-I4: 전류소오스
SW1: 스위치
본 고안은 호울더(halder) 회로에 관한 것으로, 특히 계속되는 앞단의 전위를 지속되게 하여, 연산증폭기를 이용한 집접회로 설계에 널리 이용될 수 있도록 한 스위칭용 전단 전위의 호울더회로에 관한 것이다.
종래의 호울더 회로는 제1도에 도시한 바와 같이, 스위칭 신호가 고전위로 인가되면, 트랜지스터(Q102)가 턴온된 후 트랜지스터(Q101)의 베이스측에 저전위를 인가시켜 트랜지스터(Q101)를 턴온시키고, 전원(Vcc)이 바이어스 저항(R101), 콘덴서(C101)를 통해 트랜지스터(Q103)를 턴온시킴에 따라 입력전원(Vi)이 트랜지스터(Q101)를 통해 트랜지스터(Q103)의 에미터 저항(R102)에 인가됨으로써 출력전원(V0)이 인가되었다.
이 때 스위칭 신호가 저전위로 입력되면, 트랜지스터(Q102)가 턴오프되어 트랜지스터(Q101)를 턴오프시키고, 전원(Vcc)이 바이어스 저항(R101), 콘덴서(C101)를 통해 트랜지스터(Q103)의 에미터 저항(R102)에 인가됨에 따라 출력전원(V0)이 공급되었다.
그런데 종래의 호울더 회로에 있어서는 단지 호울더 기능으로만 사용되어 다른 부기적인 기능을 첨가할 수 없게 되는 결합이 있었고, 또한 입력전원(Vi)의 범위가 그리크지 못하게 되는 결함이 있었으며, 출력전원(Vo)을 크게하기 위해서는 트랜지스터(Q103)의 에미터 저항(R102)의 범위를 크게 하여야 하는 결함이 있었다.
본 고안은 이와 같은 종래의 결함을 감안하여 차동 증폭기로 호울더 회로를 형성함으로써 인력전원과 출력전원의 폭을 크게 조정하도록한 스위칭용 전단 전위의 호울더회로를 안출한 것으로, 이를 첨부한 도면에 의하여 상세히 설명하면 다음과 같다.
제2도는 본 고안 스위칭용 전단 전위의 호울더 회로의 전체 구성도로서 이에 도시한 바와 같이, 입력전원(Vi1)(Vi2)의 스위치(SW1), 콘덴서(C2), 분배 저항(R7)을 통해 버퍼부(10)(20)에 인가되고, 바이어스 및 궤환용 저항(R1-R4)을 통해 차동증폭부(30)에 인가된 후 출력전원(Vo)을 공급하게 구성한 것이다.
제3도는 본 고안 스위칭용 전단 전위의 호울더 회로도로서 이에 도시한 바와 같이, 입력전원(Vi)이 달링톤 트랜지스터(Q1)(Q2)를 통해 버퍼되게한 버퍼부(10)와, 입력전원(Vi2)이 스위치(SW1)를 통과한 후 저항(R7), 콘덴서(C2)를 통해 상기한 버퍼부(10)의 입력측에 인가됨과 아울러 달링톤 트랜지스터(Q3)(Q4)를 통해 버퍼되게한 버퍼부(20)와, 바이어스 저항(R1)(R2), 전류소오스(I1)를 통과한 상기 버퍼부(10)의 출력, 바이어스 저항(R4), 전류소오스(I2)를 통가한 상기 버퍼부(20)의 출력이 각각의 에미터 저항(R5)(R6), 전류소오스(I3)를 통해 접속된 트랜지스터(Q5)(Q7)를 구동한 후 공통 베이스 접속된 트랜지스터(Q6)(Q7)를 구동한 후 공통 베이스 접속된 트랜지스터(Q5)(Q9)와 전류 미러(Mirror)를 형성하고, 버터용 트랜지스터(Q8)를 통해 출력전원(Vo)을 공급한 후 궤환용 바이어스 저항(R3), 전류소오스(I4)를 통해 트랜지스터(Q7)의 베이스측에 궤환되게한 차동 증폭부(30)로 구성한 것으로, 상기 저항(R1,R2,R3,R4)는 같은 값으로 설정한 것이다.
이와 같이 구성된 본 고안의 작용 효과를 설명하면 다음과 같다.
입력전원(Vi1)이 트랜지스터(Q1)의 베이스측에 고전위를 인가시켜 트랜지스터(Q1)를 턴온시킴에 따라 입력전원(Vi1)이 트랜지스터(Q1)(Q2)를 통과한 후 전원(VB)으로 전류소오스(I1), 바이어스 저항(R1)(R2)을 통해 트랜지스터(Q6)의 베이스측에 고저위를 인가시켜 트랜지스터(Q6)를 턴온시킴과 아울러 트랜지스터(Q5)를 턴온시킨다.
여기서 스위치(SW1)를 단자(b)로 접속시키면, 입력전원(Vi)이 트랜지스터(Q3)(Q4)를 통과한 후 전원(VA)으로 전류소오스(I2), 바이어스 저항(R4)을 통해 트랜지스터(Q7)를 턴온시킴과 아울러 트랜지스터(Q9)를 턴온시킴에 따라 트랜지스터(Q5)(Q9)를 통과하는 미러 전류가 발생한다.
이 때 트랜지스터(Q9)를 통과한 전원(Vcc)이 트랜지스터(Q8)를 턴온시켜 통과한 후 저항(R3), 전류소오스(I4)를 통해 트랜지스터(Q7)의 베이스측에 궤환됨과 아울러 출력전원(Vo)으로 공급된다.
따라서 전원(VA)(VB)이 VA=Vi2, VB=Vi1으로 되어
로 되는 출력전원(Vo)이 선출되고, 이 때 저항(R1-R4) 값이 되는 출력전원(Vo)이 선출되고, 이 때 저항(R1-R4)값이 같은 값으로 설정되므로 상기 출력전원(Vo)이
와 같이 산출된다.
그러므로 어떤 상태든 입력전원(VA, VB)의 전위차가 V0=V0=VB-VA로 되어 후단에 공급된다.
그리고 스위치(SW1)가 단자(a)로 접속되면, 트랜지스터(Q102)(Q4)의 베이스측에 저전위가 인가되어 턴오프되고 트랜지스터(Q1)(Q2)의 베이스측에 고전위가 인가되어 턴온됨에 따라 트랜지스터(Q1)(Q2)를 통과한 입력전원(VB)이 전류소오스(I1) 바이어스 저항(R1)(R2)을 통해 트랜지스터(Q6)를 턴온시킴과 아울러 트랜지스터(Q5)를 턴온시킴으로서 출력전원(Vo)이 공급된다.
따라서 출력전원(Vo)이
t0=스위치(SW1)의 스위칭 시간과 같이 산출되고, 여기서 τ=C2(R72(R1+R2))β2: 트랜지스터(Q1)(Q2)의 전류이득율 C2: 상수와 같이 산출되며, 이 때 시상수(τ)가 상당히 큰 값으로 산출되므로 스위치(SW1)의 단자(a)로 접속된 때의 출력전원(Vo)이 호울드 된다.
따라서 시상수(τ)가 이득율=(β2)에 비례하므로 큰 저항을 쓸 필요가 없게 되는 이점이 있으며, 또한 호울드 기능뿐아니라 필요없는 입력전원(Vi2)을 제거할 수 있는 장점이 있다.
이상에서와 같이 본 고안은 차동증폭기의 증폭작용으로 출력전원을 호울드하므로 잡음신호가 있을 때 바로 전 신호를 호울드하여 갑자기 뛰는 잡음성분이 완화될 수 있는 효과가 있으며, 특히 에프엠(FM) 노이즈 콘덴서와 같은 회로에 적용 될 수 있는 효과가 있는 것이다.

Claims (2)

  1. 호울더 회로에 있어서, 입력전원(Vi)이 달링톤 접속된 트랜지스터(Q1)(Q2)를 통해 버퍼되게한 버퍼부(10)와, 입력전원(Vi2)이 스위치(SW1)를 통과한 후 저항(R7), 콘덴서(C2)를 통해 상기 버퍼부(10)에 인가되게 함과 아울러 달링톤 접속된 트랜지스터(Q3)(Q4)를 통해 버퍼되게한 버퍼부(20)와, 전류소오스(I1), 바이어스 저항(R1)(R2)을 통과한 상기 버퍼부(10)의 출력, 전류소오스(I2), 바이어스 저항(R4)을 통과한 버퍼부(20)의 출력이 각각의 트랜지스터(Q6-Q9)를 구동하여 출력전원(Vo)을 공급 하게한 차동 증폭부(30)로 구성된 것을 특징으로 한 스위칭용 전단 저위의 호울더 회로.
  2. 제1항에 있어서, 차동증폭부(30)는 상기한 버퍼부(10)(20)의 출력이 가각의 에미터 저항(Q5)(Q6), 전류소오스(I3)를 통해 접속된 트랜지스터(Q6)(Q7)를 구동한 후 트랜지스터(Q5)(Q9)를 구동하여, 버퍼전류가 흐르게 하고, 트랜지스터(Q8)를 통해 버퍼되게한 후 출력전원(Vo)을 공급함과 아울러 저항(R3), 전류소오스(I4)를 통해 상기 트랜지스터(Q7)의 베이스측에 궤환되게 하는 것을 특징으로 한 스위칭용 전단 전위의 호울더 회로.
KR2019880014562U 1988-08-31 1988-08-31 스위치용 전단 전위의 호울더회로 KR930002849Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880014562U KR930002849Y1 (ko) 1988-08-31 1988-08-31 스위치용 전단 전위의 호울더회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880014562U KR930002849Y1 (ko) 1988-08-31 1988-08-31 스위치용 전단 전위의 호울더회로

Publications (2)

Publication Number Publication Date
KR900005838U KR900005838U (ko) 1990-03-09
KR930002849Y1 true KR930002849Y1 (ko) 1993-05-22

Family

ID=19279031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880014562U KR930002849Y1 (ko) 1988-08-31 1988-08-31 스위치용 전단 전위의 호울더회로

Country Status (1)

Country Link
KR (1) KR930002849Y1 (ko)

Also Published As

Publication number Publication date
KR900005838U (ko) 1990-03-09

Similar Documents

Publication Publication Date Title
JPS6451822A (en) Buffer circuit and integrated circuit using the same
KR970013821A (ko) 고이득 증폭 회로(high-gain amplifier circuit)
US4471245A (en) FET Gating circuit with fast turn-on capacitor
KR920015740A (ko) 주파수 2배 및 믹싱 회로
KR930002849Y1 (ko) 스위치용 전단 전위의 호울더회로
KR920011046A (ko) 발진 회로
KR960003070A (ko) 저 전원 전압의 출력 구동기
KR920020511A (ko) 출력 버퍼 회로
KR950702354A (ko) 논리회로의 매개변수 제어를 위한 제어회로 시스템(a control circuit system for control of parameters in logic circuits or similar)
KR880012011A (ko) 논리회로
KR910001076Y1 (ko) 팝잡음이 제거되는 직류앰프회로
KR950005462Y1 (ko) 내부 전압 발생회로
KR890012444A (ko) 증폭 장치
KR920007128Y1 (ko) 무감쇠 볼티지 플로어회로
KR900008808A (ko) 전자식 전화기 셋트
KR940004079Y1 (ko) 블랙 화이트 노이즈 제거회로
SU999159A1 (ru) Аналоговый ключ
KR890016751A (ko) 증폭회로
KR960008144Y1 (ko) 정전류 회로
KR930003608Y1 (ko) 릴레이를 이용한 전압 인가회로
EP0913930A3 (en) BTL amplifying circuit
KR890003889Y1 (ko) 모우터 구동전압 제어회로
KR960008002Y1 (ko) 고주파 증폭기의 바이어스 회로
KR100241399B1 (ko) 모니터의 수평 위상 조정 회로
KR900009976Y1 (ko) 뮤팅 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20030417

Year of fee payment: 11

EXPY Expiration of term